TW202127212A - 顯示裝置及電子裝置 - Google Patents

顯示裝置及電子裝置 Download PDF

Info

Publication number
TW202127212A
TW202127212A TW110103918A TW110103918A TW202127212A TW 202127212 A TW202127212 A TW 202127212A TW 110103918 A TW110103918 A TW 110103918A TW 110103918 A TW110103918 A TW 110103918A TW 202127212 A TW202127212 A TW 202127212A
Authority
TW
Taiwan
Prior art keywords
electrode
conductive film
film
pixel
transistor
Prior art date
Application number
TW110103918A
Other languages
English (en)
Other versions
TWI762177B (zh
Inventor
木村肇
久保田大介
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202127212A publication Critical patent/TW202127212A/zh
Application granted granted Critical
Publication of TWI762177B publication Critical patent/TWI762177B/zh

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種顯示裝置,顯示裝置包括:第一像素;第二像素;第一基板;以及第二基板,其中,第一像素包括:第一像素電極;第一導電膜;以及第一電晶體,第一像素電極與第一電晶體電連接,第一導電膜包括被用作共用電極的區域,第二像素包括:第二像素電極;第二導電膜;以及第二電晶體,第二像素電極與第二電晶體電連接,第二導電膜包括被用作共用電極的區域,第一導電膜與第二像素電極設置在同一個面上,第一絕緣膜設置在第一導電膜及第二像素電極上,並且,第一像素電極及第二導電膜設置在第一絕緣膜上。

Description

顯示裝置及電子裝置
本發明的一個實施方式係關於一種顯示裝置。另外,本發明的一個實施方式係關於一種觸控面板。另外,本發明的一個實施方式係關於一種半導體裝置。另外,本發明的一個實施方式係關於一種輸入/輸出裝置。另外,本發明的一個實施方式係關於一種輸入裝置。另外,本發明的一個實施方式係關於一種觸控感測器嵌入式顯示裝置。
注意,本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組成物(composition of matter)。因此,明確而言,作為本說明書等所公開的本發明的一個實施方式的技術領域的一個例子,可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入/輸出裝置、它們的驅動方法或者製造方法。
注意,在本說明書等中,半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外,半導體電路、算術裝置和記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、輸入裝置、輸入/輸出裝置、電光裝置、發電裝置(包括薄膜太陽能電池和有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
近年來,作為位置輸入單元安裝有觸控感測器的顯示裝置(或顯示模組)已實現實用化。有時將安裝有觸控感測器的顯示裝置(或顯示模組)稱為觸控面板或觸控屏等(在下文中有時將其簡單地稱為“觸控面板”)。注意,有時也將不具有顯示裝置而僅由觸控感測器構成的構件稱為觸控面板。或者,有時也將安裝有觸控感測器的顯示裝置稱為具有觸控感測器的顯示裝置、觸控感測器嵌入式顯示裝置、具有顯示裝置的觸控面板或者顯示模組等。或者,有時也將安裝有觸控感測器的顯示裝置簡單地稱為顯示裝置。另外,當顯示裝置的內部組裝有觸控感測器時,有時也將其稱為In-Cell型觸控感測器、In-Cell型觸控面板(或In-Cell型具有觸控感測器的顯示裝置)、On-Cell型觸控感測器或者On-Cell型觸控面板(或On-Cell型具有觸控感測器的顯示裝置)等。或者,有時也將顯示裝置的內部組裝有觸控感測器的顯示裝置簡單地稱為顯示裝置。在In-Cell型觸控感測器中,例如,用於液晶元件的電極還被用作觸控感測器用電極。在On-Cell型觸控感測器中,例如,在相對基板的上側(沒有設置顯示元件一側)形成有觸控感測器用電極。例如,作為具有上述觸控面板等的可攜式資訊終端,有智慧手機、平板終端等。
作為顯示裝置之一,有具備液晶元件的液晶顯示裝置。例如,將像素電極配置為矩陣狀,並且,將電晶體用作連接到各像素電極的切換元件的主動矩陣型液晶顯示裝置受到注目。
例如,已知如下主動矩陣型液晶顯示裝置,其中,作為連接到各像素電極的切換元件,使用將金屬氧化物用於通道形成區的電晶體(專利文獻1及專利文獻2)。
另外,專利文獻3至7中記載了使用了液晶元件的觸控面板。
[專利文獻1]日本專利申請公開第2007-123861號公報 [專利文獻2]日本專利申請公開第2007-96055號公報 [專利文獻3]日本專利申請公開第2011-197685號公報 [專利文獻4]日本專利申請公開第2014-44537號公報 [專利文獻5]日本專利申請公開第2014-178847號公報 [專利文獻6]美國專利第7920129號說明書 [專利文獻7]美國專利申請公開第2013/0328812號說明書
對顯示面板(顯示裝置或顯示模組)作為使用者介面賦予用指頭或觸控筆等觸摸螢幕來進行輸入的功能的觸控面板備受期待。
另外,要求應用了觸控面板的電子裝置實現薄型化、輕量化。因此,要求觸控面板自身實現薄型化及輕量化。
例如,觸控面板可以採用在顯示面板的觀看側(顯示面一側,亦即,人的指頭或筆(觸控筆)接觸一側)設置觸控感測器的結構。
例如,作為觸控面板(或顯示模組)的結構,可以採用對顯示面板的顯示面一側貼合具有觸控感測器的基板的結構。亦即,在觸控面板(或顯示模組)中,顯示面板與觸控感測器是分立元件並可以彼此貼合。但是,當採用上述結構時,除了顯示面板用基板之外還需要觸控感測器用基板,因此存在無法減薄觸控面板(或顯示模組)的厚度以及部件數多等問題。
本發明的一個實施方式的目的之一是提供一種厚度薄的觸控面板(或具有觸控感測器的顯示裝置)等。另外,本發明的一個實施方式的目的之一是提供一種簡單結構的觸控面板(或具有觸控感測器的顯示裝置)等。另外,本發明的一個實施方式的目的之一是提供一種易於組裝到電子裝置中的觸控面板(或具有觸控感測器的顯示裝置)等。另外,本發明的一個實施方式的目的之一是提供一種部件數少的觸控面板(或具有觸控感測器的顯示裝置)等。另外,本發明的一個實施方式的目的之一是提供一種輕量的觸控面板(或具有觸控感測器的顯示裝置)等。
另外,本發明的一個實施方式的目的之一是提供一種新穎的輸入裝置。另外,本發明的一個實施方式的目的之一是提供一種新穎的輸入/輸出裝置。另外,本發明的一個實施方式的目的之一是提供一種新穎的顯示裝置。另外,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個實施方式並不需要實現所有上述目的。另外,從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的,而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
本發明的一個實施方式是一種顯示裝置,該顯示裝置包括:第一像素;第二像素;第一基板;以及第二基板,其中,第一像素及第二像素設置在第一基板上,第一像素包括:第一像素電極;第一導電膜;以及第一電晶體,第一像素電極與第一電晶體電連接,第一導電膜包括被用作共用電極的區域,第二像素包括:第二像素電極;第二導電膜;以及第二電晶體,第二像素電極與第二電晶體電連接,第二導電膜包括被用作共用電極的區域,第一導電膜與第二像素電極設置在同一個面上,第一絕緣膜設置在第一導電膜及第二像素電極上,並且,第一像素電極及第二導電膜設置在第一絕緣膜上。
在上述顯示裝置中,第一電晶體及第二電晶體較佳為在形成有通道的半導體層中包括多晶矽。
在上述顯示裝置中,第一電晶體及第二電晶體較佳為在形成有通道的半導體層中包括氧化物半導體。
在上述顯示裝置中,第一電晶體及第二電晶體也可以包括:閘極電極;閘極電極上的閘極絕緣膜;設置在閘極絕緣膜上的與閘極電極重疊的位置的第一氧化物半導體膜;與第一氧化物半導體膜電連接的源極電極及汲極電極;第一氧化物半導體膜、源極電極及汲極電極上的第二絕緣膜;以及設置在第二絕緣膜上的與第一氧化物半導體膜重疊的位置的第二氧化物半導體膜,第一絕緣膜設置在第二氧化物半導體膜上,以使第二氧化物半導體膜夾在第一絕緣膜與第二絕緣膜之間,並且第一導電膜及第二像素電極包括第二氧化物半導體膜。
在上述顯示裝置中,較佳的是,第一氧化物半導體膜及第二氧化物半導體膜包括In、Zn及氧,並且第一氧化物半導體膜及第二氧化物半導體膜包括Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
在上述顯示裝置中,第二絕緣膜也可以包括氧,並且第一絕緣膜也可以包括氫。
在上述顯示裝置中,第一導電膜也可以具有作為觸控感測器的第一電極的功能,並且第二導電膜也可以具有作為觸控感測器的第二電極的功能。
本發明的其他的一個實施方式是一種電子裝置,該電子裝置包括:上述顯示裝置;以及開關、揚聲器和外殼中的至少一個。
根據本發明的一個實施方式可以提供一種厚度薄的顯示裝置(或具有觸控感測器的顯示裝置)等。另外,根據本發明的一個實施方式可以提供一種簡單結構的顯示裝置(或具有觸控感測器的顯示裝置)等。另外,根據本發明的一個實施方式可以提供一種易於組裝到電子裝置中的顯示裝置(或具有觸控感測器的顯示裝置)等。另外,根據本發明的一個實施方式可以提供一種部件數少的顯示裝置(或具有觸控感測器的顯示裝置)等。另外,根據本發明的一個實施方式可以提供一種輕量的顯示裝置(或具有觸控感測器的顯示裝置)等。
另外,根據本發明的一個實施方式可以提供一種新穎的輸入裝置。另外,根據本發明的一個實施方式可以提供一種新穎的輸入/輸出裝置。另外,根據本發明的一個實施方式可以提供一種新穎的觸控面板。注意,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個實施方式並不需要具有所有上述效果。另外,從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果,而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
參照圖式對實施方式進行詳細說明。注意,本發明不侷限於下面說明,所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意,在下面說明的發明結構中,在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分,而省略反復說明。此外,當表示具有相同功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
注意,在本說明書所說明的各個圖式中,有時為了明確起見,誇大表示各組件的大小、層的厚度、區域。因此,本發明並不侷限於圖式中的尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的,而不是為了在數目方面上進行限定的。
另外,有時可以互相調換“膜”和“層”。例如,有時可以將“導電層”調換為“導電膜”,並且有時可以將“絕緣層”調換為“絕緣膜”。
另外,在本說明書等中,例如當導電性充分低時,有時即使表示為“半導體”也具有“絕緣體”的特性。此外,“半導體”和“絕緣體”的邊境不太清楚,因此有時不能精確地區別。由此,有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地,有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。
另外,在本說明書等中,例如當導電性充分高時,有時即使表示為“半導體”也具有“導電體”的特性。此外,“半導體”和“導電體”的邊界不太清楚,因此有時不能精確地區別。由此,有時可以將本說明書等所記載的“半導體”換稱為“導電體”。同樣地,有時可以將本說明書等所記載的“導電體”換稱為“半導體”。
另外,在使用極性不同的電晶體的情況或在電路工作中在電流方向變化的情況等下,電晶體的“源極”及“汲極”的功能有時被互相調換。因此,在本說明書等中,“源極”和“汲極”可以被互相調換。
實施方式1 在本實施方式中,參照圖式對本發明的一個實施方式的觸控感測器或觸控面板的驅動方法、模式、結構實例以及本發明的一個實施方式的半導體裝置的結構實例進行說明。
[感測器的檢測方法的例子] 圖1A是示出互電容式觸控感測器的結構的方塊圖。在圖1A中,示出脈衝電壓輸出電路601及電流檢測電路602。在圖1A中,作為一個例子,以X1至X6的6個佈線表示被施加脈衝電壓的電極621,並以Y1至Y6的6個佈線表示檢測電流變化的電極622。注意,電極數不侷限於此。此外,在圖1A中,示出藉由使電極621與電極622重疊或者藉由以彼此靠近的方式配置電極621與電極622而形成的電容器603。注意,電極621的功能與電極622的功能可以互相調換。或者,脈衝電壓輸出電路601與電流檢測電路602可以互相調換。
脈衝電壓輸出電路601例如是用來依次將脈衝電壓施加到佈線X1至X6的電路。藉由對佈線X1至X6施加脈衝電壓,形成電容器603的電極621與電極622之間的電場產生變化。於是,該脈衝電壓使電流流過電容器603。當附近存在指頭或觸控筆等時,該產生於電極之間的電場由於指頭或觸控筆等觸摸帶來的遮蔽等而變化。就是說,指頭或觸控筆等的觸摸改變電容器603的電容值。其結果是,因脈衝電壓而流過電容器603的電流的值發生變化。如此,藉由利用指頭或觸控筆等的觸摸等帶來的電容器603的電容值變化,可以檢測被檢測體的靠近或接觸。
電流檢測電路602是用來檢測因電容器603的電容值變化而產生的佈線Y1至Y6的電流變化的電路。在佈線Y1至Y6中,如果沒有被檢測體的靠近或接觸,所檢測的電流值則沒有變化,另一方面,在由於所檢測的被檢測體的靠近或接觸而電容值減少的情況下,檢測到電流值減少的變化。另外,當檢測電流時,可以檢測電流量的總和。在此情況下,利用積分電路等檢測電流量的總和即可。或者,可以檢測電流的峰值。在此情況下,將電流轉換為電壓而檢測電壓值的峰值即可。
接著,圖1B示出圖1A所示的互電容式觸控感測器中的輸入/輸出波形的時序圖。在圖1B中,在一個圖框期間中進行各行列中的被檢測體的檢測。另外,在圖1B中,示出未檢測被檢測體(未觸摸)和檢測出被檢測體(觸摸)的兩種情況。此外,關於佈線Y1至Y6,示出對應於所檢測出的電流值的電壓值的波形。另外,在顯示面板上進行顯示工作。較佳為使該顯示面板的顯示工作的時機與觸控感測器的檢測工作的時機同步。在圖1B中,示出這些工作的時機非同步的例子。
依次對佈線X1至X6施加脈衝電壓,佈線Y1至Y6的波形根據該脈衝電壓變化。當沒有被檢測體的靠近或接觸時,Y1至Y6的波形根據佈線X1至X6的電壓的變化而同時且同樣地變化。另一方面,在被檢測體靠近或接觸的部分電流值減少,因而電壓值的波形也相應地變化。
如此,藉由檢測電容值的變化,可以檢測被檢測體的靠近或接觸。注意,有時,即使在指頭或觸控筆等被檢測體不接觸而靠近觸控感測器或觸控面板的情況下也會檢測出信號。
雖然在圖1B中示出依次對佈線X1-X6供應脈衝電壓的例子,但是本發明的一個實施方式不侷限於此。例如,也可以同時對多個佈線供應脈衝電壓。例如,首先對佈線X1至X3供應脈衝電壓。接著,對佈線X2至X4供應脈衝電壓。然後,對佈線X3至X5供應脈衝電壓。如此,可以同時對多個佈線供應脈衝電壓。藉由對讀出的信號進行運算處理,可以提高感測器的靈敏度。
脈衝電壓輸出電路601及電流檢測電路602例如較佳為形成在一個IC中。該IC較佳為安裝在觸控面板上或電子裝置的外殼內的基板上。在具有撓性的觸控面板中,彎曲部分的寄生電容增大,有雜訊的影響變大的擔憂,所以較佳為使用應用了不容易受到雜訊的影響的驅動方法的IC。例如較佳為使用應用了提高信噪比(S/N比)的驅動方法的IC。
在In-cell型觸控感測器中,設置有用來驅動顯示部的電路,例如閘極線驅動電路或源極線驅動電路等。這些電路也有時形成在IC中。因此,脈衝電壓輸出電路601和電流檢測電路602中的至少一個及閘極線驅動電路和源極線驅動電路中的至少一個可以形成在一個IC中。例如,由於源極線驅動電路具有高驅動頻率,因此通常形成在IC中。另外,由於電流檢測電路602有時需要運算放大器等,因此通常形成在IC中。因此,源極線驅動電路及電流檢測電路602可以形成在一個IC中。在此情況下,閘極線驅動電路及脈衝電壓輸出電路601與像素可以形成在同一基板上。或者,源極線驅動電路、電流檢測電路602及脈衝電壓輸出電路601可以形成在一個IC中。
圖1A雖然作為觸控感測器示出在佈線的交叉部只設置電容器603的被動矩陣式觸控感測器,但是也可以採用具備電晶體和電容器的主動矩陣式觸控感測器。
在圖1A和圖1B中,說明互電容式的驅動方法,但是本發明的一個實施方式不侷限於此。例如,可以使用自電容式。此時,脈衝電壓輸出電路601還具有檢測電流的功能。同樣地,電流檢測電路602也具有輸出脈衝電壓的功能。或者,根據情況可以切換互電容式和自電容式。
[In-Cell型觸控面板的結構實例] 對在設置有顯示元件及電晶體等的基板(以下,也稱為元件基板)上配置觸控感測器的一對電極中的至少一個的例子進行說明。
下面,對在具有多個像素的顯示部中安裝了觸控感測器的觸控面板(所謂In-Cell型)的結構實例進行說明。這裡,示出作為設置於像素中的顯示元件使用液晶元件的例子。但是,本發明的一個實施方式不侷限於此,可以使用各種顯示元件。
圖2是設置於本結構實例所示出的觸控面板的顯示部中的像素電路的一部分中的等效電路圖。
一個像素至少包括電晶體63和液晶元件64。像素有時除了上述元件以外,還包括儲存電容器。電晶體63的閘極與佈線61電連接,電晶體63的源極和汲極中的一個與佈線62電連接。
在Y方向上排列的多個像素所具有的液晶元件64的共用電極互相電連接而形成一個區塊。圖2所示的電極71_1、71_2在Y方向上延伸,在構成液晶元件64的區域(由像素電極及共用電極產生的電場控制液晶配向的區域)中被用作共用電極。將包括藉由電極71_1、71_2共同使用共用電極的多個像素的區塊分別稱為區塊65_1、65_2。
另外,以在其間夾著區塊65_1或65_2的方式在Y方向上排列的多個像素所具有的液晶元件64的共用電極互相電連接而形成一個區塊。圖2所示的電極72_1至72_4在X方向上延伸,在構成液晶元件64的區域中被用作共用電極。將包括藉由電極72_1至72_4共同使用共用電極的多個像素的區塊分別稱為區塊67_1至67_4。在圖2中,僅示出像素電路的一部分,但是在實際上這些區塊在X方向及Y方向上反復地配置。
藉由採用上述結構,可以使觸控感測器的一對電極兼作像素電路所包括的液晶元件的共用電極。亦即,在圖2中,電極71_1、71_2兼作液晶元件64的共用電極與觸控感測器的一個電極。電極72_1至電極72_4兼作液晶元件64的共用電極與觸控感測器的另一個電極。由此,可以實現觸控面板結構的簡化。
一個像素所具有的液晶元件64的共用電極可以兼作觸控感測器的一對電極中的一個。換而言之,顯示部所具有的像素包括共用電極兼作觸控感測器的一個電極的像素(也稱為第一像素)及共用電極兼作觸控感測器的另一個電極的像素(也稱為第二像素)。因此,在本結構實例所示的觸控面板的顯示部中,可以根據第一像素及第二像素的配置使觸控感測器的一對電極具有任意的頂面形狀。
圖3A是示出在X方向上延伸的多個電極72與在Y方向上延伸的多個電極71的連接結構的等效電路圖。這裡,作為一個例子示出觸控感測器是投影型且互電容式的情況。可以將輸入電壓(或選擇電壓)或共用電位(或接地電壓或基準電壓)輸入在Y方向上延伸的各電極71。另外,可以將接地電位(或基準電壓)輸入在X方向上延伸的各電極72或者使電極72與檢測電路電連接。另外,也可以調換電極71與電極72。就是說,可以使電極71與檢測電路連接。
下面,參照圖3B及圖3C對上述觸控面板的工作進行說明。
這裡,作為一個例子,將一個圖框期間分為寫入期間和檢測期間。寫入期間是對像素寫入影像資料的期間,電極72(也稱為閘極線或掃描線)被依次選擇。另一方面,檢測期間是利用觸控感測器進行感測的期間,在Y方向上延伸的電極71被依次選擇並被輸入輸入電壓。
圖3B是寫入期間中的等效電路圖。在寫入期間中,在X方向上延伸的電極72與在Y方向上延伸的電極71都被輸入共用電位。
圖3C是檢測期間的某個時間的等效電路圖。在檢測期間中,在X方向上延伸的電極72中的被選擇了的電極與檢測電路導通,其他的電極被輸入共用電位。另外,在Y方向上延伸的各電極71被輸入輸入電壓。
像這樣,較佳為獨立地設置影像寫入期間以及利用觸控感測器進行感測的期間。例如,較佳為在顯示的遮沒 期間中進行感測。由此可以抑制因像素寫入時的噪音引起的觸控感測器的靈敏度降低。
在此,示出將一個圖框期間分為寫入期間及檢測期間的例子,但是本發明的一個實施方式不侷限於此。例如,可以將一個水平期間(也稱為一個閘極選擇期間)分為寫入期間及檢測期間。
在此,示出依次對電極71供應脈衝電壓的例子,但是本發明的一個實施方式不侷限於此。例如,也可以同時對多個電極71供應脈衝電壓。例如,首先對第1至第3電極71供應脈衝電壓。接著,對第2至第4電極71供應脈衝電壓。然後,對第3至第5電極71供應脈衝電壓。如此,可以同時對多個電極71供應脈衝電壓。藉由對讀出的信號進行運算處理,可以提高感測器的靈敏度。
在圖3A至圖3C中,說明互電容式的驅動方法,但是本發明的一個實施方式不侷限於此。例如,可以使用自電容式。此時,輸出脈衝電壓的電路還具有檢測電流的功能。同樣地,檢測電路也具有輸出脈衝電壓的功能。或者,根據情況可以切換互電容式和自電容式。
[觸控面板的方式] 下面,對可適用於本發明的一個實施方式的觸控面板的幾個方式進行說明。
注意,在本說明書等中,觸控面板具有如下功能:在顯示面顯示(輸出)影像等的功能;以及檢測指頭或觸控筆等被檢測體接觸或靠近顯示面的作為觸控感測器的功能。因此觸控面板是輸入/輸出裝置的一個實施方式。因此,可以將觸控面板稱為觸控感測器嵌入式顯示裝置。
另外,在本說明書等中,有時將在觸控面板的基板上安裝有例如FPC(Flexible printed circuit:軟性印刷電路板)或TCP(Tape Carrier Package:捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass:晶粒玻璃接合)方式安裝IC(集成電路)的結構稱為觸控面板模組或顯示模組,或者簡單地稱為觸控面板。
可用於本發明的一個實施方式的電容式觸控感測器具備一對導電膜。在一對導電膜之間形成有容量。藉由利用在被檢測體接觸或靠近一對導電膜時一對導電膜之間的容量產生變化的現象,可以進行檢測。
作為電容式,有表面型電容式、投影型電容式等。作為投影型電容式,主要根據驅動方法的不同,分為自電容式、互電容式等。較佳為使用互電容式,因為可以同時進行多點檢測。但是,本發明的一個實施方式不侷限於此。
另外,作為本發明的一個實施方式的觸控面板所包括的顯示元件,可以使用液晶元件(垂直電場方式或水平電場方式)、利用MEMS(Micro Electro Mechanical Systems:微機電系統)的光學元件、有機EL(Electro Luminescence:電致發光)元件或發光二極體(LED:Light Emitting Diode)等的發光元件、電泳元件等各種顯示元件。
在顯示裝置中,作為顯示元件較佳為使用水平電場方式的液晶元件。在將透明導電膜用於像素電極及共用電極的情況下,可以將顯示裝置用作透射式顯示裝置。另一方面,在將反射電極用於像素電極或共用電極的情況下,可以將顯示裝置用作反射式顯示裝置。另外,也可以將反射電極用於像素電極及共用電極的兩者。或者,也可以藉由除了設置像素電極及共用電極之外另行設置反射電極,將顯示裝置用作反射式顯示裝置。另外,也可以藉由在反射式顯示裝置中設置能透過背光的區域,將顯示裝置用作半透射式顯示裝置。例如,可以將像素電極或共用電極的一部分用作透射電極且將其他的一部分用作反射電極。注意,即使在作為像素電極或共用電極使用反射電極的情況下,根據液晶的工作模式,也有時將顯示裝置用作透射式顯示裝置。
本發明的一個實施方式的顯示裝置由於在一對基板中的一個設置有觸控感測器的一對電極(也稱為導電膜或佈線)中的至少一個,因此具有顯示面板和觸控感測器一體化的結構。由此,顯示裝置的厚度得到減少,可以實現輕量的顯示裝置。
圖4A至圖4C是說明本發明的一個實施方式的顯示裝置10的模式的剖面示意圖。
顯示裝置10包括基板11、基板12、FPC13、導電膜14、像素40a、像素40b、液晶元件20a、20b、彩色膜31等。
像素40a包括液晶元件20a,像素40b包括液晶元件20b。液晶元件20a由共用電極21a、像素電極22a及液晶23構成。另外,液晶元件20b由像素電極21b、共用電極22b及液晶23構成。在圖4A中示出液晶元件20a、20b採用FFS(Fringe Field Switching:邊緣場切換)模式的例子。
共用電極21a及像素電極21b設置在同一個面上。或者,共用電極21a及像素電極21b是同時形成的。或者,共用電極21a及像素電極21b是藉由對同一個膜進行蝕刻來形成的。或者,共用電極21a及像素電極21b由同一導電膜形成。或者,共用電極21a及像素電極21b包含相同的材料。在共用電極21a及像素電極21b上設置有絕緣膜24。像素電極22a及共用電極22b形成在同一個面上,明確而言,絕緣膜24上。或者,像素電極22a及共用電極22b是同時形成的。或者,像素電極22a及共用電極22b是藉由對同一個膜進行蝕刻來形成的。或者,像素電極22a及共用電極22b由同一導電膜形成。或者,像素電極22a及共用電極22b包含相同的材料。像素電極22a及共用電極22b例如具有梳齒狀的頂面形狀或者形成有一個以上的狹縫狀開口的頂面形狀(也稱為平面形狀)。
觸控感測器能夠藉由利用在像素40a所具有的共用電極21a與像素40b所具有的共用電極22b之間形成的容量檢測被檢測體。藉由採用這種結構,可以使液晶元件所具有的共用電極(21a、22b)兼作被用作觸控感測器的一對電極。由此,可以實現製程的簡化,而可以提高良率,還可以降低製造成本。另外,共用電極21a及共用電極22b藉由導電膜14與設置在基板11一側的FPC13電連接。或者,共用電極21a和共用電極22b中的至少一個與能夠輸出脈衝電壓的電路連接。另外,像素電極22a、21b與電晶體(未圖示)電連接。該電晶體與驅動電路(閘極線驅動電路或源極線驅動電路)或FPC13電連接。
在圖4A中,像素電極22a及共用電極21a(或者像素電極21b及共用電極22b)具有互相重疊的區域。該區域可以被用作電容器。換言之,該區域可以被用作用來保持像素電極的電位的儲存電容器。注意,本發明的一個實施方式不侷限於此。例如,像素電極22a及共用電極21a(或者像素電極21b及共用電極22b)也可以在有助於顯示的區域中(在所謂的開口部中)彼此不重疊。另外,在有助於顯示的區域中(在所謂的開口部中)電極的端部也可以對齊。
例如,如圖4B所示,在顯示裝置10中除了像素電極22a及共用電極22b之外,共用電極21a及像素電極21b也可以具有梳齒狀的頂面形狀或者形成有一個以上的狹縫狀開口的頂面形狀。圖4B的液晶元件20a、20b的驅動方式為IPS(In-Plane-Switching)模式。藉由採用這種結構,可以減小儲存電容器的尺寸。
另外,也可以將像素40a的像素電極及像素40a的共用電極設置在同一個面上,並將像素40b的像素電極及像素40b的共用電極設置在同一個面上。在圖4C所示的顯示裝置10中,像素電極21a2及共用電極21a1設置在同一個面上。或者,像素電極21a2及共用電極21a1是同時形成的。或者,像素電極21a2及共用電極21a1是藉由對同一個膜進行蝕刻來形成的。或者,像素電極21a2及共用電極21a1由同一導電膜形成。或者,像素電極21a2及共用電極21a1包含相同的材料。同樣地,像素電極22b2及共用電極22b1設置在同一個面上,明確而言,絕緣膜24上。或者,像素電極22b2及共用電極22b1是同時形成的。或者,像素電極22b2及共用電極22b1是藉由對同一個膜進行蝕刻來形成的。或者,像素電極22b2及共用電極22b1由同一導電膜形成。或者,像素電極22b2及共用電極22b1包含相同的材料。藉由使共用電極21a1、像素電極21a2、共用電極22b1及像素電極22b2具有梳齒狀的頂面形狀,可以實現上述結構。在圖4C中,藉由利用在共用電極21a1與共用電極22b1之間形成的容量可以使觸控感測器發揮功能。另外,圖4C的液晶元件20a、20b的驅動方式為IPS模式。
在圖4B及圖4C中,共用電極及像素電極例如可以使用非透明電極。例如,可以使用與用於閘極電極或源極電極及汲極電極等的導電材料同樣的材料。這是因為如下緣故:在IPS模式中,電場不容易施加到液晶23的電極上的部分,不容易控制液晶23的配向;因此,液晶23的電極上的部分不容易有助於顯示,不需要透過來自背光的光;因此,即使是透射式顯示裝置,也可以使用鋁、鉬、鈦、鎢、銅、銀等構成共用電極及像素電極。這些電極也可以形成為網格狀或奈米線狀。另外,共用電極還被用作觸控感測器用電極。因此,較佳為儘量降低其電阻值。由於非透明電極的電阻值比銦錫氧化物(也稱為ITO)等透明電極低,所以是較佳的。
在圖4A、圖4B及圖4C中,作為共用電極及像素電極可以使用ITO等透明導電膜。另外,也可以在透明導電膜上或下設置電阻值更低的導電膜作為輔助佈線。輔助佈線例如可以使用與用於閘極電極或源極電極及汲極電極等的導電材料同樣的材料。明確而言,可以使用鋁、鉬、鈦、鎢、銅、銀等。
在透明導電膜上設置輔助佈線的情況下,也可以使用一個半色調遮罩(也稱為灰色調遮罩、相位遮罩)形成透明導電膜及輔助佈線。此時,必須在輔助佈線下設置透明導電膜。但是,本發明的一個實施方式不侷限於此。透明導電膜及輔助佈線也可以使用不同的遮罩以不同的製程形成。
在圖4A、圖4B及圖4C中,共用電極也可以與電阻值低的輔助佈線連接。例如,共用電極和輔助佈線藉由設置在它們之間的絕緣膜的開口部彼此連接。例如,輔助佈線及閘極電極(或者閘極信號線)可以同時形成。或者,輔助佈線及閘極電極(或者閘極信號線)可以藉由對同一個膜進行蝕刻來形成。或者,輔助佈線及閘極電極(或者閘極信號線)可以由同一導電膜形成。或者,輔助佈線及閘極電極(或者閘極信號線)可以包含相同的材料。同樣地,例如,輔助佈線及源極汲極電極(或者源極信號線)可以同時形成。或者,輔助佈線及源極汲極電極(或者源極信號線)可以藉由對同一個膜進行蝕刻來形成。或者,輔助佈線及源極汲極電極(或者源極信號線)可以由同一導電膜形成。或者,輔助佈線及源極汲極電極(或者源極信號線)可以包含相同的材料。
如此,在圖4A、圖4B及圖4C中,像素40a及像素40b各包括共用電極,該共用電極還被用作觸控感測器的電極。另外,像素40a的共用電極及像素40b的共用電極形成在不同的面上。因此,即使使像素40a的共用電極與像素40b的共用電極重疊,也不會發生短路。換言之,可以以彼此交叉的方式設置像素40a的共用電極及像素40b的共用電極。因此,可以使像素40a的共用電極和像素40b的共用電極中的一個如圖2所示的電極71_1等那樣在Y方向上延伸,使另一個如圖2所示的電極72_1等那樣在X方向上延伸。因此,剖面結構不複雜,顯示裝置的製造變得容易且良率得到提高。另外,由於製程數也不增加,所以能夠廉價地製造顯示裝置。
另外,例如,也可以在基板12上設置浮動狀態的導電膜。圖5A、圖5B及圖5C示出此時的例子。如此,以與像素40a的共用電極重疊的方式設置導電膜28a。同樣地,以與像素40b的共用電極重疊的方式設置導電膜28b。由此,可以串聯地設置電容器。另外,由於電場分佈處於適當的狀態,因此可以提高觸控感測器的靈敏度。另外,當被檢測體靠近或接觸基板12時,被檢測體有可能帶靜電。此時,藉由在基板12的上側設置導電膜28a及導電膜28b等,可以降低靜電的影響。
圖6A至圖21B為本發明的一個實施方式的顯示裝置或者觸控面板的俯視示意圖。因此,對觸控感測器以外的部分進行了大幅省略。
圖6A對應於圖4A。在圖6A所示的結構中,觸控感測器包括感測器電極51a及感測器電極52b。感測器電極51a在像素40a中被用作共用電極,感測器電極51a及像素40b所具有的像素電極21b由同一導電膜形成。感測器電極52b在像素40b中被用作共用電極,感測器電極52b及像素40a所具有的像素電極22a由同一導電膜形成。感測器電極52b在像素40b中具有一個以上的狹縫狀開口26。像素電極22a在像素40a中具有一個以上的狹縫狀開口26。
感測器電極51a在一個方向(例如X方向)上延伸,感測器電極52b在與該方向交叉的方向(例如Y方向)上延伸。在感測器電極51a與感測器電極52b之間夾有絕緣膜(未圖示)。藉由採用這種結構,不需要在一個感測器電極與另一個感測器電極交叉的區域中,設置使藉由絕緣膜等的開口使一個感測器電極彼此電連接或使另一個感測器電極彼此電連接的導電膜(也稱為橋接式電極),因此可以實現高清晰顯示裝置。圖6A中示出開口25a、25b。像素電極22a藉由形成在像素電極22a下的絕緣膜中的開口25a與像素40a所具有的電晶體(未圖示)電連接。另外,像素電極21b藉由形成在像素電極21b下的絕緣膜中的開口25b與像素40b所具有的電晶體(未圖示)電連接。在不在像素電極21b與電晶體之間設置絕緣膜的情況下,不需要開口25b。
在圖6A中,感測器電極51a在X方向上延伸,感測器電極52b在Y方向上延伸,但是本發明的一個實施方式不侷限於此,也可以旋轉該結構90°,亦即,使感測器電極51a在Y方向上延伸且使感測器電極52b在X方向上延伸。這不侷限於圖6A,也可以在其他圖式中改變感測器電極的延伸方向90°。
在圖6A中,在Y方向上延伸的感測器電極52b兼作在Y方向上排列的多個像素40b的共用電極。換言之,在X方向上延伸的感測器電極51a兼作以在其間夾著像素40b的方式在X方向上排列的多個像素40a的共用電極,但是不侷限於此。如圖6B所示,在X方向上延伸的感測器電極51a也可以兼作在X方向上排列的多個像素40a的共用電極。換言之,在Y方向上延伸的感測器電極52b也可以兼作以在其間夾著像素40a的方式在Y方向上排列的多個像素40b的共用電極。
在圖6B中,感測器電極51a在X方向上延伸,感測器電極52b在Y方向上延伸,但是本發明的一個實施方式不侷限於此,也可以旋轉該結構90°,亦即,使感測器電極51a在Y方向上延伸且使感測器電極52b在X方向上延伸。這不侷限於圖6B,也可以在其他圖式中改變感測器電極的延伸方向90°。
在俯視圖中,開口26可以位於電極的內側,也可以到達電極端部。在圖6A中,像素電極22a及感測器電極52b所具有的一個以上的開口26都位於電極的內側。在圖6B中,像素電極22a及感測器電極52b所具有的一個以上的開口26在俯視圖中到達各電極的下端。可以說圖6B中的像素電極22a及感測器電極52b具有梳齒形狀。
狹縫狀開口和梳齒形狀的電極在縱向方向上具有細長形狀,但是本發明的一個實施方式不侷限於此。也可以在橫向方向上具有細長形狀。另外,為了提高視角特性,可以使狹縫狀開口或梳齒形狀的電極彎折為寬V字形狀(或者回飛棒形狀)。
在感測器電極51a與感測器電極52b重疊的區域(交叉的區域)中,形成寄生電容。該寄生電容有可能導致感測器的讀出信號的減弱或雜訊的混入。因此,在感測器電極51a與感測器電極52b重疊的區域(交叉的區域)中,可以減小一個電極的寬度。例如,圖7A示出減小感測器電極52b的寬度的例子,同樣地,圖7B示出減小感測器電極51a的寬度的例子。
可以組合圖6A的電極佈局與圖6B的電極佈局。圖8示出此時的例子。在圖8中,像素40a中的像素電極22a及像素40b中的感測器電極52b具有一個以上的狹縫狀開口26。
在圖6A中,感測器電極51a與相同的行中的像素連接,但是本發明的一個實施方式不侷限於此。例如,感測器電極51a可以根據位置與不同的行中的像素連接。藉由使感測器電極51a與不同的行中的像素連接,例如,有時可以使雜訊等平均化,而可以顯示高品質的影像或者實現靈敏度高的感測器。例如,可以將圖6A的感測器電極的佈局改為圖9A的電極佈局。同樣地,在圖6B中,感測器電極52b與相同的列中的像素連接,但是本發明的一個實施方式不侷限於此。例如,感測器電極52b可以根據位置與不同的列中的像素連接。例如,可以採用圖9B的電極佈局。
雖然圖6A示出感測器電極51a及像素電極21b分別在像素40a及像素40b中不具有開口26的結構,但是不侷限於此。感測器電極51a及像素電極21b也可以具有梳齒狀的頂面形狀或者形成有一個以上的狹縫狀開口的頂面形狀。圖10A和圖10B示出與圖6A和圖6B不同的顯示裝置的俯視圖,在該顯示裝置中除了感測器電極52b及像素電極22a之外,感測器電極51a及像素電極21b也具有梳齒形狀。圖10A對應於圖6A。圖10B對應於圖6B。圖10A和圖10B對應於圖4B。
將由同一導電膜形成的感測器電極與像素電極分開地設置,以避免彼此電連接。例如,可以在該感測器電極中形成開口,在該開口的內側設置島狀的像素電極。圖11A示出在感測器電極51a所具有的開口55的內側設置像素電極21b的結構。感測器電極51a設置在像素電極22a的下方,因此,在圖11A的俯視圖中,感測器電極51a具有比開口25a大的開口56。圖11B為僅示出感測器電極51a的俯視圖。如此,藉由在感測器電極中形成開口,可以增大感測器電極的面積。其結果是,可以降低感測器電極的佈線電阻。因此,可以提高感測器的靈敏度。
雖然圖11A和圖11B示出改變圖6A的一部分的例子,但是也可以同樣地改變圖6B。圖12示出此時的例子。
在圖6A至圖11B中,在每一個行或每一個列中設置感測器電極的例子,但是本發明的一個實施方式不侷限於此。感測器電極可以橫跨地設置多個行或多個列。例如,圖13示出將圖11A的結構改為感測器電極橫跨兩個行或兩個列的結構的例子。同樣地,圖14示出將圖12的結構改為感測器電極橫跨兩個行或兩個列的結構的例子。
在感測器電極橫跨兩個行或兩個列的情況下,在電極的交叉部中,可以根據位置改變共用電極和像素電極的配置。圖13對應於圖15,圖14對應於圖16。
另外,圖17示出將圖10A的結構改為感測器電極橫跨兩個行或兩個列的結構的例子。同樣地,圖18示出將圖10B的結構改為感測器電極橫跨兩個行或兩個列的結構的例子。
感測器電極也可以連接到其他的佈線(例如,由與閘極信號線相同的導電膜形成的佈線或由與源極信號線相同的導電膜形成的佈線等)。或者,也可以將感測器電極中的一個或兩個形成為島狀,使該島狀感測器電極藉由其他的佈線(例如,由與閘極信號線相同的導電膜形成的佈線或由與源極信號線相同的導電膜形成的佈線等)彼此電連接。在圖19A中,在每個像素中將感測器電極51a形成為足以用作像素40a的共用電極的尺寸的島狀,並且將在X方向上延伸的佈線53連接到該多個感測器電極51a。在圖19B中,在每個像素中將感測器電極52b形成為足以用作像素40b的共用電極的尺寸的島狀,並且將在Y方向上延伸的佈線54連接到該多個感測器電極52b。一個島狀感測器電極也可以被用作多個像素的共用電極,而不僅被用作一個像素的共用電極。
例如,在佈線53以與源極信號線平行地設置的情況下,佈線53及源極信號線較佳為由同一導電膜形成。同樣地,在佈線53以與閘極信號線平行地設置的情況下,佈線53及閘極信號線較佳為由同一導電膜形成。由此,可以防止佈線53與源極信號線或閘極信號線交叉,所以是較佳的。這不侷限於佈線53,同樣適用於佈線54。
在圖20A和圖20B中,在每個像素中設置島狀的感測器電極51a及感測器電極52b,並且感測器電極51a、52b分別與佈線53、54電連接。在圖20A和圖20B之間,像素40a及像素40b的配置不同。在圖20A中,相同的像素(像素40a或像素40b)在Y方向上排列。而在圖20B中,相同的像素(像素40a或像素40b)在X方向上排列。
在圖21A所示的結構中,觸控感測器包括感測器電極51a1及感測器電極52b1。圖21A對應於圖4C。感測器電極51a1在像素40a中被用作共用電極,感測器電極51a1及像素40a所具有的像素電極21a2由同一導電膜形成。感測器電極52b1在像素40b中被用作共用電極,感測器電極52b1及像素40b所具有的像素電極22b2由同一導電膜形成。感測器電極51a1及像素電極21a2在像素40a中具有梳齒狀的頂面形狀。感測器電極52b1及像素電極22b2在像素40b中具有梳齒狀的頂面形狀。
感測器電極51a1在一個方向(例如X方向)上延伸,感測器電極52b1在與該方向交叉的方向(例如Y方向)上延伸。在感測器電極51a1與感測器電極52b1之間夾有絕緣膜(未圖示)。藉由採用這種結構,不需要在一個感測器電極與另一個感測器電極交叉的區域中,設置使藉由絕緣膜等的開口使一個感測器電極彼此電連接或使另一個感測器電極彼此電連接的導電膜(也稱為橋接式電極),因此可以實現高清晰顯示裝置。
在圖21A中,感測器電極51a1在X方向上延伸,感測器電極52b1在Y方向上延伸,但是本發明的一個實施方式不侷限於此,也可以旋轉該結構90°,亦即,使感測器電極51a1在Y方向上延伸且使感測器電極52b1在X方向上延伸。
在圖21A中,感測器電極也可以橫跨地設置多個行或多個列。例如,圖21B示出將圖21A的結構改為感測器電極橫跨兩個行或兩個列的結構的例子。
在此,示出了感測器電極等的各種變形例子,但是不侷限於這些變形例子。上述內容或圖式可以互相組合或應用。因此,例如,在對一個圖式的一部分進行變形的情況下,也可以同樣地對其他的圖式進行變形。再者,還可以對該變形了的圖式進一步進行變形。
以上是觸控面板的例子的說明。
[結構實例1] 以下,說明顯示裝置或觸控面板的具體結構實例。因此,以下所示的結構實例與在上面敘述的結構實例可以互相組合或應用。因此,例如,可以將以下所示的結構實例變形為在上面敘述的結構實例。
圖22A是本發明的一個實施方式的顯示裝置310的俯視示意圖的一個例子。在圖22A中僅示出設置在元件基板一側的組件,未圖示相對基板。注意,為了明確起見,圖22A只示出主要組件。
顯示裝置310包括對置地設置的基板102及基板372(未圖示)。
在基板102上設置有顯示部381、佈線382、驅動電路383、驅動電路384及佈線386等(參照圖22A)。另外,在顯示部381中形成有導電膜321a及導電膜322b。在基板102上設置有電連接於佈線382、386的FPC373。此外,圖22A示出在FPC373上設置有IC374的例子。
多個導電膜321a各電連接到多個佈線386中的任一個。多個導電膜322b各電連接到多個佈線382中的任一個。
顯示部381至少包括多個像素。像素至少包括一個顯示元件。此外,像素較佳為具備電晶體及顯示元件。作為顯示元件,典型地可以使用有機EL元件等發光元件或液晶元件等。在本結構實例中,示出作為顯示元件使用液晶元件的例子。
驅動電路383及驅動電路384各電連接到多個佈線386中的多個佈線。驅動電路383及驅動電路384可以分別被用作信號線驅動電路及掃描線驅動電路。換言之,驅動電路383及驅動電路384可以被用作用來驅動顯示用像素中的掃描線(閘極信號線)或信號線(源極信號線)等的電路。另外,驅動電路383及驅動電路384也可以分別被用作掃描線驅動電路及信號線驅動電路。
驅動電路383和驅動電路384中的至少一個有時不設置在基板102上。
佈線382、386具有對顯示部381及驅動電路383、384供應信號及電力的功能。該信號及電力藉由FPC373從外部或IC374輸入到佈線382、386。
驅動電路383或驅動電路384也可以驅動像素的共用電極(亦即,感測器電極),而不驅動像素的閘極信號線或源極信號線。或者,驅動電路383或驅動電路384也可以驅動像素的閘極信號線或源極信號線及像素的共用電極(亦即,感測器電極)。或者,驅動像素的閘極信號線或源極信號線的電路與驅動像素的共用電極(亦即,感測器電極)的電路可以不同。
顯示用閘極線驅動電路或源極線驅動電路等的電路有時形成在IC中。因此,感測器用脈衝電壓輸出電路和電流檢測電路中的至少一個及閘極線驅動電路和源極線驅動電路中的至少一個可以形成在一個IC中。例如,由於源極線驅動電路具有高驅動頻率,因此通常形成在IC中。另外,由於電流檢測電路有時需要運算放大器等,因此通常形成在IC中。因此,源極線驅動電路及電流檢測電路可以形成在一個IC中。在此情況下,閘極線驅動電路及脈衝電壓輸出電路與像素可以形成在同一基板上。或者,源極線驅動電路、電流檢測電路及脈衝電壓輸出電路可以形成在一個IC中。
驅動電路384例如具有依次選擇導電膜322b的功能。另外,當藉由依次選擇導電膜321a而不選擇導電膜322b來驅動觸控感測器時,驅動電路384具有切換固定電位及用於感測的信號而供應至導電膜322b的功能。另外,當從IC374或外部供應用來驅動觸控感測器的信號時,驅動電路384也可以不具有上述功能。
圖22A示出利用COF(薄膜覆晶封裝:Chip On Film)方式在FPC373上安裝IC374的例子。作為IC374,例如可以使用具有驅動觸控感測器的功能的IC,明確而言,具有切換固定電位及用於感測的信號而供應至導電膜321a的功能的IC。當顯示裝置310不包括驅動電路383和/或驅動電路384時,IC374也可以包括具有信號線驅動電路和/或掃描線驅動電路的功能的電路。另外,當驅動電路383具有切換固定電位及用於感測的信號而供應至導電膜321a的功能等時,也可以不設置IC374。此外,也可以利用COG(晶粒玻璃接合:Chip On Glass)方式等將IC374直接安裝在基板102上。
觸控感測器由設置在基板102上的導電膜321a及導電膜322b構成。藉由利用形成在導電膜321a與導電膜322b之間的容量,可以檢測被檢測體的接觸或靠近。
圖22B為放大圖22A所示的區域360的俯視示意圖。在圖22B中,僅示出構成觸控感測器的導電膜321a及導電膜322b的示意圖。
導電膜321a及導電膜322b被用作顯示裝置310所具有的液晶元件的共用電極。在圖22B所示的包括一個像素的區域361a中,導電膜321a被用作共用電極,在包括其他的一個像素的區域361b中,導電膜322b被用作共用電極。
導電膜321a兼作觸控感測器的一個電極及液晶元件的共用電極。導電膜322b兼作觸控感測器的另一個電極及液晶元件的共用電極。換言之,導電膜321a包括被用作觸控感測器的一個電極的區域及被用作液晶元件的共用電極的區域。另外,導電膜322b包括被用作觸控感測器的另一個電極的區域及被用作液晶元件的共用電極的區域。再換言之,導電膜321a包括觸控感測器的一個電極及液晶元件的共用電極。導電膜322b包括觸控感測器的另一個電極及液晶元件的共用電極。
導電膜321a在與驅動電路383的延伸方向正交的方向(圖22B所示的Y方向)上延伸,導電膜322b在與導電膜321a正交的方向(X方向)上延伸。由於導電膜322b隔著絕緣膜(未圖示)設置在導電膜321a上,因此導電膜321a與導電膜322b可以隔著該絕緣膜交叉。交叉部363為導電膜321a與導電膜322b交叉的區域。由於不需要在交叉部363形成橋接式電極,因此可以省略用來在像素中形成橋接式電極的佈線接觸部。因此,可以實現本發明的一個實施方式的顯示裝置的高清晰化。
在圖22B的交叉部363中,導電膜322b的寬度窄,不起共用電極的作用,導電膜321a的寬度寬,起到共用電極的作用。然而,本發明的一個實施方式不侷限於此。例如,也可以採用圖23所示的結構,其中在交叉部363中,導電膜322b的寬度寬,起到共用電極的作用,而導電膜321a的寬度窄,不起共用電極的作用。
圖22B示出在一個導電膜321a與一個導電膜322b交叉的區域中設置一個交叉部363的結構,但是也可以設置多個交叉部363。例如,圖24A示出在一個導電膜321a與一個導電膜322b交叉的區域中設置四個交叉部363的結構。另外,如圖24B所示,也可以在包括交叉部363的一個像素整體設置導電膜322b。此時,該像素無法進行顯示。然而,即使存在這種像素,也不會對顯示整體造成很大的影響,因此這不是個大問題。藉由採用上述結構,可以抑制交叉部363中的導電膜322b的電阻增大,而可以抑制觸控感測器的驅動中的信號延遲等。
在圖22A至圖24B中,導電膜321a在圖22B所示的Y方向上延伸,導電膜322b在X方向上延伸,但是本發明的一個實施方式不侷限於此。也可以旋轉該結構90°,亦即,使導電膜321a在X方向上延伸且使導電膜322b在Y方向上延伸。圖25A至圖27示出此時的例子。
<像素結構實例1> 圖28示出顯示裝置310所具有的像素的結構實例。圖28示出包括九個圖22B所示的像素的區域362的更詳細的俯視示意圖的一個例子。圖28示出可以使用與導電膜321a相同的材料同時形成的層及可以使用與導電膜322b相同的材料同時形成的層。導電膜321b及導電膜321a設置在同一個面上,因此可以同時形成。導電膜322a及導電膜322b設置在同一個面上,因此可以同時形成。圖29A為僅示出區域362內的導電膜321a、321b的俯視圖,圖29B為僅示出區域362內的導電膜322a、322b的俯視圖。
在第一像素365a中,導電膜321a被用作共用電極,導電膜322a被用作像素電極。導電膜322a藉由形成在導電膜322a的下方的絕緣膜中的開口325a及形成在導電膜321a中的開口356電連接到電晶體(未圖示)(參照圖28、圖29A)。與第一像素365a相鄰的四個像素中的兩個以上為第一像素365a。藉由將多個第一像素365a在圖22B所示的Y方向上排列,可以使被用作觸控感測器的一個電極的導電膜321a在Y方向上延伸。
在第二像素365b中,導電膜321b被用作像素電極,導電膜322b被用作共用電極。導電膜321b藉由形成在導電膜321b的下方的絕緣膜中的開口325b電連接到電晶體(未圖示)。與第二像素365b相鄰的四個像素中的兩個以上為第二像素365b。
在第三像素365c中,與第一像素365a同樣地,導電膜321a被用作共用電極,導電膜322a被用作像素電極。在第三像素365c中設置有導電膜322b與導電膜321a的交叉部363。將多個第二像素365b在如圖22B所示的X方向上排列且將第三像素365c在X方向上配置在兩個第二像素365b之間,可以使被用作觸控感測器的另一個電極的導電膜322b在X方向上延伸。當顯示裝置310包括第一像素365a、第二像素365b及第三像素365c,可以由顯示部381所具有的共用電極(亦即導電膜321a及導電膜322b)構成觸控感測器的一對電極。注意,第三像素365c包括構成交叉部363的導電膜322b,所以在俯視圖中第三像素365c中的導電膜322a的尺寸比第一像素365a中的導電膜322a小。
在圖29A和圖29B中,導電膜322b的寬度在交叉部中窄,不起共用電極的作用。另一方面,導電膜321a的寬度在交叉部中寬,起到共用電極的作用。然而,本發明的一個實施方式不侷限於此。例如,也可以採用圖30A和圖30B所示的結構,其中,導電膜322b的寬度在交叉部中寬,起到共用電極的作用,而導電膜321a的寬度在交叉部中窄,不起共用電極的作用。圖30A為圖29A的變形例子。圖30B為圖29B的變形例子。
在圖29A至圖30B中導電膜321a在圖22B所示的Y方向上延伸且導電膜322b在X方向上延伸,但是本發明的一個實施方式不侷限於此。可以改變導電膜321a及導電膜322b的延伸方向90°,使導電膜321a在Y方向上延伸且使導電膜322b在X方向上延伸。圖31A至圖32B等示出此時的例子。圖31A和圖32A分別示出改變圖29A和圖30A中的導電膜321a的延伸方向90°的例子。圖31B和圖32B分別示出改變圖29B和圖30B中的導電膜322b的延伸方向90°的例子。
在圖28中,在第一像素365a與第二像素365b之間的邊界附近導電膜321a與導電膜322b隔著空間364面對。換言之,在俯視圖中沒有第一像素365a所具有的導電膜321a與第二像素365b所具有的導電膜322b重疊的區域。藉由採用這種結構,可以使在導電膜321a與導電膜322b之間形成的容量容易因被檢測體的靠近變化。
導電膜322a較佳為在俯視圖中位於導電膜321a的內側。同樣地,導電膜321b較佳為在俯視圖中位於導電膜322b的內側。藉由採用這種結構,可以抑制導電膜321a、321b的下方的佈線所產生的電場對液晶配向造成的影響等,而可以降低液晶的配向不良。
在本發明的一個實施方式的顯示裝置中,使用像素電極及共用電極的結構彼此不同的多個像素構成顯示部。明確而言,上述第一像素365a、第二像素365b及第三像素365c的結構互不相同。在顯示裝置310為透射式液晶顯示裝置的情況下,尤其是,作為構成顯示部381的主要像素的第一像素365a及第二像素365b中的液晶元件的電壓-透射率特性的差異。當第一像素365a與第二像素365b的電壓-透射率特性不同時,顯示裝置310所顯示的影像中有可能出現圖22B所示的導電膜321a及導電膜322b的圖案。
圖33A示出第一像素365a及第二像素365b的各像素結構的電壓-透射率特性的計算結果。圖33A的黑色圓點示出第一像素365a的電壓-透射率特性,白色圓點示出第二像素365b的電壓-透射率特性。
圖33A的橫軸表示共用電極的電位為0V時的像素電極-共用電極之間的電位差。在第一像素365a中,將導電膜321a的電位固定為0V,對導電膜322a在0V至6V的範圍內每隔0.5V施加電壓。在第二像素365b中,將導電膜322b的電位固定為0V,對導電膜321b在0V至6V的範圍內每隔0.5V施加電壓。圖33A的縱軸表示以光源為100%時的透過光強度比。換言之,該縱軸表示光源的光透過第一像素365a或第二像素365b中包括的液晶元件的比率。在計算中假設如下規格的顯示裝置:像素密度為564ppi,開口率為50%,開口部透射率為79%。在此,開口部透射率為考慮以開口部中的平行尼科耳透射率為100%時的液晶的物性或絕緣膜的值,假設不包括彩色膜的結構。第一像素365a及第二像素365b的像素尺寸為45µm×45µm。導電膜322a及導電膜322b的狹縫形狀相同,狹縫寬度d1為3µm,梳齒部分的電極寬度d2為2µm(參照圖34A和圖34B)。
從圖33A的結果可知,在第一像素365a與第二像素365b的像素結構之間有電壓-透射率特性的差異。因此,為了降低第一像素365a及第二像素365b的特性之差,對像素結構進行探討。明確而言,考慮像素電極及共用電極所產生的電力線的分佈調節狹縫形狀、狹縫寬度及像素電極與共用電極所夾持的絕緣膜的厚度等。
圖33B示出使像素結構最佳化時的第一像素366a及第二像素366b的電壓-透射率特性的計算結果。圖34C和圖34D示出第一像素366a及第二像素366b的俯視佈局。導電膜322a具有在一個子像素中一個開口到達端部的梳齒形狀,該開口的寬度d3為4µm,梳齒部分的像素電極寬度d4為3µm。導電膜322b具有在一個子像素中兩個狹縫狀開口在其端部連接的日本片假名“コ”字型(C字型)開口,該開口的寬度d5為4µm,梳齒部分的共用電極寬度d6為3µm。
藉由使像素結構最佳化,可以使第一像素366a與第二像素366b的電壓-透射率特性大致相同(參照圖33B)。圖35示出將第一像素366a及第二像素366b應用於區域362的例子。圖36為僅示出圖35中的導電膜322a、322b的俯視圖。在圖35中,導電膜321a、321b的佈局與圖29A相同。藉由使顯示裝置中的像素電極及共用電極具有圖35所示的結構,可以防止所顯示的影像中出現圖22B所示的導電膜321a及導電膜322b的圖案,而可以提高顯示裝置310的顯示品質。注意,第三像素366c包括構成交叉部363的導電膜322b,所以在俯視圖中第三像素366c中的導電膜322a的尺寸比第一像素366a中的導電膜322a小。
在第一像素365a及第三像素365c中,位於共用電極的上方的被用作像素電極的導電膜322a具有多個狹縫狀開口(參照圖28及圖29B)。另外,在第二像素365b中,位於像素電極的上方的被用作共用電極的導電膜322b具有多個狹縫狀開口。因此,圖28所示的多個像素所具有的液晶元件的驅動方式為FFS模式。但是,本發明的一個實施方式不侷限於此。可以藉由在像素電極及共用電極的兩者設置狹縫狀開口或者使像素電極及共用電極的兩者具有梳齒狀的電極形狀,實現IPS模式。換而言之,除了圖4A的電極結構,還可以採用圖4B或圖4C的電極結構。因此,也可以同樣地應用圖4B的結構或圖4C的結構。
<像素結構實例2> 圖37示出與圖28不同的像素結構實例。在圖37中,關於與圖28相同的結構援用該結構的說明,主要對與圖28不同的結構進行說明。圖37示出包括九個圖22B所示的像素的區域362的更詳細的俯視示意圖的一個例子。
在第一像素367a及第三像素367c中,被用作共用電極的導電膜321a及被用作像素電極的導電膜322a具有梳齒狀的頂面形狀。在第二像素367b中,被用作像素電極的導電膜321b及被用作共用電極的導電膜322b具有梳齒狀的頂面形狀。
<像素結構實例3> 圖38示出與圖28不同的像素結構實例。在圖38中,關於與圖28相同的結構援用該結構的說明,主要對與圖28不同的結構進行說明。
圖38示出包括九個圖22B所示的像素的區域362的更詳細的俯視示意圖的一個例子。圖38示出可以使用與導電膜321a1相同的材料同時形成的層及可以使用與導電膜322b1相同的材料同時形成的層。導電膜321a2及導電膜321a1設置在同一個面上,因此可以同時形成。導電膜322b2及導電膜322b1設置在同一個面上,因此可以同時形成。在圖38中,為了明確起見,使導電膜321a1與導電膜321a2的陰影線不同,並且使導電膜322b1與導電膜322b2的陰影線不同。
在第一像素368a及第三像素368c中,被用作共用電極的導電膜321a1及被用作像素電極的導電膜321a2具有梳齒狀的頂面形狀。在第二像素368b中,被用作像素電極的導電膜322b2及被用作共用電極的導電膜322b1具有梳齒狀的頂面形狀。因此,圖38所示的多個像素所具有的液晶元件的驅動方式為IPS模式。另外,在圖38所示的例子中,第一像素368a及第二像素368b的俯視佈局相同。
在圖38所示的多個像素的頂面形狀中共用電極圍繞像素電極。藉由利用第一像素368a或第三像素368c與第二像素368b之間的邊界附近在導電膜321a1與導電膜322b1之間形成的容量,可以使共用電極兼作觸控感測器的一對電極中的一個。換言之,在一像素中圍繞多個子像素(本結構實例中為三個子像素)的共用電極可被用作觸控感測器電極。明確而言,導電膜321a1被用作共用電極及觸控感測器的一個電極,導電膜322b1被用作共用電極及觸控感測器的另一個電極。
圖39A示出一個第一像素368a的俯視佈局。導電膜321a1的被用作共用電極的區域為與導電膜321a2的突出部(梳齒部分)的長邊相對的區域377。另外,在導電膜321a1的圍繞三個導電膜321a2的區域中,實際上起到觸控感測器電極的作用的區域為與相鄰於第一像素368a的第二像素368b所具有的導電膜322b1相對的區域。因此,在第一像素368a中,將導電膜321a1中的不起共用電極的作用也不起觸控感測器電極的作用的區域用於被用作像素電極的導電膜321a2,可以增大導電膜321a2的面積。並且,可以提高像素的開口率。
圖39B和圖39C示出具有上述效果的像素佈局的例子。在圖39B所示的第一像素369a中導電膜321a1以圍繞導電膜321a2的上邊以外的三個邊的方式設置。當在一個像素中,不在與導電膜321a2的上邊相對的區域設置導電膜321a1時,可以使導電膜321a2的突出部的長度變長,而提高像素的開口率。另外,在圖39C所示的第一像素370a中,由於不在與導電膜321a2的上邊及下邊相對的區域設置導電膜321a1,因此可以使其開口率比圖39B高。這同樣適用於第二像素368b、第三像素368c。
接著,圖40示出將圖39B所示的像素配置在顯示裝置310的顯示部381中的例子。圖40為圖22B所示的區域362的更詳細的俯視示意圖的一個例子。
在圖40中,旋轉各像素,以在第一像素369a或第三像素369c與第二像素369b之間的邊界附近,導電膜321a1與導電膜322b1面對的區域變得最大。明確而言,以圖39B所示的第一像素369a的方向為基準,將第一像素369a(1)旋轉180°,將第二像素369b(1)向右旋轉90°,將第二像素369b(2)向左旋轉90°。較佳的是,以與圖40所示的多個像素所具有的液晶元件的液晶層接觸的方式設置的配向膜的配向處理藉由光配向法根據像素的方向在各像素中改變配向的方向進行。
藉由採用這種結構,可以在維持與圖38所示的結構相同程度的觸控感測器電極的容量的同時,可以提高像素的開口率。觸控感測器電極的容量與導電膜321a1與導電膜322b1隔著空間364面對的區域的尺寸成比例。在顯示部381中,在第一像素369a與第二像素369b或第三像素369c與第二像素369b相鄰的區域以外的區域中,可以以不旋轉的方式設置各像素。
圖41示出將圖39C所示的像素配置在顯示裝置310的顯示部381中的例子。圖41為圖22B所示的區域362的更詳細的俯視示意圖的一個例子。
在圖41中,旋轉各像素,以在第一像素370a或第三像素370c與第二像素370b之間的邊界附近,導電膜321a1與導電膜322b1相對的區域變得最大。明確而言,以圖39C所示的第一像素370a的方向為基準,將第一像素370a(1)向右旋轉90°,將第一像素370a(2)向左旋轉90°,將第一像素370a(3)旋轉180°。另外,將第二像素370b(1)向左旋轉90°,將第二像素370b(2)向右旋轉90°。
當採用這種結構時,雖然觸控感測器電極的容量比圖38所示的結構小,但是可以進一步提高像素的開口率。在顯示部381中,在第一像素370a或第三像素370c與第二像素370b相鄰的區域以外的區域中,可以將各像素相對於相鄰的像素旋轉 90°。另外,較佳的是,以與圖41所示的多個像素所具有的液晶元件的液晶層接觸的方式設置的配向膜的配向處理藉由光配向法根據像素的方向在各像素中改變配向的方向進行。
[剖面結構實例1] 以下,參照圖式說明本發明的一個實施方式的顯示裝置的剖面結構實例。
圖42是顯示裝置310的剖面示意圖。圖42示出圖22A中的包括FPC373的區域、包括驅動電路383的區域以及包括顯示部381的區域的各剖面。
使用密封劑151將基板102與基板372貼合在一起。液晶353被密封在由基板102、基板372及密封劑151圍繞的區域中。
基板102上設置有電晶體301、電晶體150a、電晶體150b、佈線386、構成液晶元件160a、160b的導電膜321a、321b、322a、322b等。
基板102上設置有絕緣膜108、絕緣膜114、絕緣膜118、絕緣膜119、絕緣膜354、間隔物316等。絕緣膜108及絕緣膜114的一部分被用作各電晶體的閘極絕緣層。絕緣膜118以覆蓋各電晶體等的方式設置。絕緣膜119被用作平坦化層。絕緣膜354以覆蓋導電膜321a、321b的方式設置。絕緣膜354具有使導電膜321a、321b與導電膜322a、322b電絕緣的功能。另外,如果不需要,也可以不設置被用作平坦化層的絕緣膜119。
在圖42中作為顯示部381的例子示出兩個子像素365a1、365b1的剖面。子像素365a1包括在第一像素365a中,子像素365b1包括在第二像素365b中。例如,藉由將兩個子像素用作呈現紅色的子像素、呈現綠色的子像素和呈現藍色的子像素中的任一個,可以進行全彩色顯示。例如,圖42所示的子像素365a1包括電晶體150a、液晶元件160a及彩色膜331a。子像素365b1包括電晶體150b、液晶元件160b及彩色膜331b。
圖42示出驅動電路383設置有電晶體301的例子。
在圖42中,示出作為電晶體150a及電晶體150b使用由閘極電極341及閘極電極342或者閘極電極343及閘極電極344夾持形成有通道的半導體層的結構的例子。當閘極電極341與閘極電極342電連接時或當閘極電極343與閘極電極344電連接時,與其他電晶體相比,這種電晶體能夠提高場效移動率,而可以增大通態電流(on-state current)。其結果是,可以製造能夠進行高速工作的電路。再者,能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體,即使在使顯示裝置大型化或高清晰化時佈線數增多,也可以降低各佈線的信號延遲,而可以抑制顯示不均勻。另外,可以將閘極電極342、344分別稱為電晶體150a、150b的第二閘極電極。
驅動電路383所包括的電晶體與顯示部381所包括的電晶體也可以具有相同的結構。此外,驅動電路383所包括的多個電晶體可以都具有相同的結構或不同的結構。另外,顯示部381所包括的多個電晶體可以都具有相同的結構或不同的結構。雖然在圖42中未圖示,但是這同樣適用於驅動電路384所具有的電晶體。
例如,覆蓋各電晶體的絕緣膜114、118中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。亦即,可以將絕緣膜114或絕緣膜118用作障壁膜。藉由採用這種結構,可以有效地抑制雜質從外部擴散到電晶體中,從而能夠實現可靠性高的顯示裝置。
圖42示出液晶元件160a、160b採用FFS模式的例子。液晶元件160a包括導電膜321a、液晶353及導電膜322a。液晶元件160b包括導電膜321b、液晶353及導電膜322b。可以由產生於導電膜321a與導電膜322a之間以及導電膜321b與導電膜322b之間的電場控制液晶353的配向。
絕緣膜119上設置有導電膜321a、321b。另外,以覆蓋導電膜321a、321b的方式設置有絕緣膜354,絕緣膜354上設置有導電膜322a、322b。導電膜322a藉由設置在絕緣膜354、119、118、114中的開口325a及設置在導電膜321a中的開口356電連接到電晶體150a的源極和汲極中的一個。導電膜321b藉由設置在絕緣膜119、118、114中的開口325b電連接到電晶體150b的源極和汲極中的一個。藉由作為導電膜321a、321b、322a、322b使用透光導電材料,可以將顯示裝置310用作透射式液晶顯示裝置。
導電膜322a、322b具有梳齒狀的頂面形狀或設置有一個以上的狹縫狀開口的頂面形狀(也稱為平面形狀)。另外,導電膜322a與導電膜321a重疊,導電膜322b與導電膜321b重疊。此外,在與彩色膜331a重疊的區域中存在導電膜321a上沒有配置導電膜322a的部分。同樣地,在與彩色膜331b重疊的區域中存在導電膜321b上沒有配置導電膜322b的部分。
在子像素365a1中,導電膜322a被用作像素電極,導電膜321a被用作共用電極。在子像素365b1中,導電膜321b被用作像素電極,導電膜322b被用作共用電極。導電膜321a及導電膜321b設置在同一個面上,在圖42中設置在絕緣膜119上,因此可以使用同一材料同時形成。另外,導電膜322a及導電膜322b設置在同一個面上,在圖42中設置在絕緣膜354上,因此可以使用同一材料同時形成。
本發明的一個實施方式的顯示裝置可以將導電膜321a及導電膜322b用作一對觸控感測器電極。在導電膜321a與導電膜322b之間形成容量,可以利用被檢測體靠近導電膜321a和/或導電膜322b時產生的容量變化檢測被檢測體。對導電膜321a及導電膜322b在顯示裝置310進行顯示期間供應基於液晶元件160a、160b的驅動的共用電位,而在顯示裝置310檢測被檢測體期間供應固定電位或用於感測的信號。
在基板102的端部附近的區域中設置有連接部306。連接部306藉由連接層319與FPC373電連接。圖42示出層疊佈線386的一部分及對與導電膜322a相同的導電膜進行加工而形成的導電層以構成連接部306的例子。
在基板372的相對基板102的面上設置有彩色膜331a、331b及遮光膜332。另外,以覆蓋彩色膜331a、331b及遮光膜332的方式設置有絕緣膜355。
遮光膜332是不需要必須設置的。
絕緣膜355被用作防止彩色膜331a或遮光膜332等所包含的雜質擴散到液晶353中的保護層。
間隔物316被設置在絕緣膜354上,具有使基板102與基板372之間保持一定距離的功能。圖42示出間隔物316與基板372一側的結構物(例如絕緣膜355等)接觸的例子,但是它們也可以不接觸。另外,在此示出間隔物316設置在基板102一側的例子,也可以設置在基板372一側。例如,可以將間隔物316設置在相鄰的兩個子像素之間。另外,也可以使用粒狀間隔物作為間隔物316。作為粒狀間隔物,雖然可以使用二氧化矽等材料,但是較佳為使用有機樹脂或橡膠等具有彈性的材料。此時,有時粒狀間隔物具有在垂直方向上壓扁的形狀。
另外,也可以在導電膜322a、322b、絕緣膜354及絕緣膜355等的與液晶353接觸的面上設置有用來控制液晶353的配向的配向膜。
另外,當顯示裝置310應用透射式液晶顯示裝置時,例如以夾著顯示部的方式配置兩個偏光板(未圖示)。來自配置在偏光板的外側的背光源的光經過偏光板被入射。此時,由供應至導電膜321a與導電膜322a之間及導電膜321b與導電膜322b之間的電壓控制液晶353的配向。就是說,可以控制經過偏光板射出的光的強度。另外,入射光中的特定波長區域以外的光由於彩色膜331a、331b等而吸收,因此被射出的光例如是呈現紅色、藍色或綠色的光。
另外,除了偏光板之外,例如還可以利用圓偏光板。作為圓偏光板,例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。藉由圓偏光板可以減少視角依賴性。
在此,作為液晶元件160a、160b使用採用FFS模式的元件,但是本發明的一個實施方式不侷限於此,可採用使用各種模式的液晶元件。例如,可以使用採用VA(Vertical Alignment:垂直配向)模式、TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面切換)模式、ASM(Axially Symmetric Aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal:反鐵電液晶)模式等的液晶元件。
另外,也可以對顯示裝置310使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透射式液晶顯示裝置。作為垂直配向模式,可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super View:高級超視覺)模式等。
液晶元件是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(水平電場、垂直電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal:聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外,作為液晶材料,可以使用正型液晶和負型液晶中的任一種,根據所適用的模式或設計採用適當的液晶材料即可。
此外,在採用水平電場方式的情況下,也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種,是指當使膽甾液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現,所以將其中混合了幾wt%以上的手性性試劑的液晶組合物用於液晶層,以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快,並且其具有光學各向同性。此外,包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理,並且視角依賴性小。另外,由於不需要設置配向膜而不需要摩擦處理,因此可以防止由於摩擦處理而引起的靜電破壞,並可以降低製程中的顯示裝置的不良、破損。
在本結構實例中,可以利用形成在導電膜321a與導電膜322b之間的容量,檢測出觸摸動作等。就是說,導電膜321a兼作液晶元件160a的一對電極中的一個與觸控感測器的一對電極中的一個。另外,導電膜322b兼作液晶元件160b的一對電極中的一個與觸控感測器的一對電極中的另一個。
在此,對導電膜321a、導電膜321b較佳為使用使可見光透過的導電材料。導電膜321a、導電膜321b例如使用包含金屬氧化物的導電材料。例如,可以使用後面說明的透光性導電材料中的金屬氧化物。
另外,作為導電膜321a、導電膜321b例如較佳為使用包含與其他導電層或半導體層相同的金屬元素的金屬氧化物。尤其是,在對顯示裝置310所包括的電晶體的半導體層使用氧化物半導體的情況下,較佳為使用包含該氧化物半導體含有的金屬元素的導電氧化物。尤其是,絕緣膜354可以使用含有氫的氮化矽膜。此時,當作為導電膜321a、321b使用氧化物半導體時,藉由從絕緣膜354供應氫,可以提高導電率。亦即,可以使氧化物半導體N+ 化。
在此,也可以在基板372上方設置指頭或觸控筆等被檢測體直接接觸的基板。此時較佳為在基板372和上述基板之間設置偏光板或圓偏光板。在此情況下,較佳為在該基板上設置保護層(陶瓷塗層等)。作為保護層,例如可以使用氧化矽、氧化鋁、氧化釔、釔安定氧化鋯(YSZ)等無機絕緣材料。此外,該基板也可以使用強化玻璃。作為強化玻璃,可以使用藉由離子交換法或風冷強化法等施行物理或化學處理來對其表面施加壓應力的強化玻璃。
[各組件] 下面,說明上述的各組件。
[基板] 顯示裝置所包括的基板可以使用具有平坦面的材料。作為提取來自顯示元件的光的一側的基板,使用使該光透過的材料。例如,可以使用玻璃、石英、陶瓷、藍寶石以及有機樹脂等的材料。此外,也可以利用使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、以及使用矽鍺等的化合物半導體基板、SOI(Silicon On Insulator:絕緣層上覆矽)基板等,並且也可以使用在這些基板上設置有半導體元件的基板。
當作為基板使用玻璃基板時,藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板,可以製造大型顯示裝置。另外,也可以作為基板使用撓性基板,並在撓性基板上直接形成電晶體或電容器等。
藉由使用厚度薄的基板,可以實現顯示裝置的輕量化及薄型化。再者,藉由使用其厚度允許其具有撓性的基板,可以實現撓性顯示裝置。
作為玻璃,例如可以使用無鹼玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等。
作為具有撓性以及可見光透過性的材料,例如可以舉出如下材料:其厚度允許其具有撓性的玻璃、聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂、聚氯乙烯樹脂或聚四氟乙烯(PTFE)樹脂等。尤其較佳為使用熱膨脹係數低的材料,例如較佳為使用聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外,也可以使用將有機樹脂浸滲於玻璃纖維中的基板或將無機填料混合到有機樹脂中來降低熱膨脹係數的基板。由於使用這種材料的基板的重量輕,所以使用該基板的顯示裝置也可以實現輕量化。
作為不提取發光的一側的基板,也可以不具有透光性,所以除了上面例舉的基板之外還可以使用使用金屬材料或合金材料的金屬基板、陶瓷基板或半導體基板等。由於金屬材料以及合金材料的熱導電性高,並且容易將熱傳導到密封基板整體,因此能夠抑制顯示裝置的局部溫度上升,所以是較佳的。為了獲得撓性或彎曲性,較佳為將金屬基板的厚度設定為10µm以上且200µm以下,更佳為20µm以上且50µm以下。
對構成金屬基板的材料沒有特別的限制,例如,較佳為使用鋁、銅、鎳或者鋁合金或不鏽鋼等合金等。
此外,也可以使用使導電性基板的表面氧化或在其表面上形成絕緣膜等進行過絕緣處理的基板。例如,可以採用旋塗法或浸漬法等塗佈法、電沉積法、蒸鍍法或濺射法等的方法形成絕緣膜,也可以藉由在氧氛圍下放置或加熱,或者採用陽極氧化法等的方法,在基板的表面形成氧化膜。
撓性基板也可以為使用上述材料的層與保護顯示裝置的表面免受損傷等的硬塗層(例如,氮化矽層等)或能夠分散按壓力的材料的層(例如,芳族聚醯胺樹脂層等)等的層疊。另外,為了抑制水分等導致顯示元件的使用壽命降低等,也可以具有低透水性的絕緣膜,諸如氮化矽膜、氧氮化矽膜等包含氮及矽的膜或者氮化鋁膜等包含氮及鋁的膜等。
作為基板也可以使用層疊多個層的基板。特別是,藉由採用具有玻璃層的結構,可以提高對水或氧的阻擋性而提供可靠性高的顯示裝置。
例如,可以使用從離顯示元件近的一側層疊有玻璃層、黏合層及有機樹脂層的基板。將該玻璃層的厚度設定為20µm以上且200µm以下,較佳為25µm以上且100µm以下。這種厚度的玻璃層可以同時實現對水或氧的高阻擋性和撓性。此外,將有機樹脂層的厚度設定為10µm以上且200µm以下,較佳為20µm以上且50µm以下。藉由設置這種有機樹脂層,可以抑制玻璃層的破裂或縫裂來提高機械強度。藉由將這種玻璃材料和有機樹脂的複合材料應用於基板,可以實現可靠性極高的撓性顯示裝置。作為黏合層可以使用熱固性樹脂、光硬化性樹脂、雙組分型固化樹脂等固化樹脂。例如可以使用丙烯酸樹脂、聚氨酯樹脂以及環氧樹脂、或者矽酮等具有矽氧烷鍵的樹脂等。
[電晶體] 電晶體包括:用作閘極電極的導電層;半導體層;用作源極電極的導電層;用作汲極電極的導電層;以及用作閘極絕緣層的絕緣層。上面示出採用底閘極結構的電晶體的情況。
注意,對本發明的一個實施方式的顯示裝置所包括的電晶體的結構沒有特別的限制。例如,可以採用平面型電晶體、交錯型電晶體或反交錯型電晶體。此外,還可以採用頂閘極型或底閘極型的電晶體結構。或者,也可以在通道的上下設置閘極電極。對用於電晶體的半導體材料沒有特別的限制,例如,可以使用氧化物半導體、矽、鍺等。
對用於電晶體的半導體材料的結晶性沒有特別的限制,可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化,所以是較佳的。
另外,作為用於電晶體的半導體材料,例如可以將第14族元素、化合物半導體或氧化物半導體用於半導體層。典型的是,可以使用包含矽的半導體、包含砷化鎵的半導體或包含銦的氧化物半導體等。
尤其較佳為作為電晶體的形成有通道的半導體使用氧化物半導體。尤其較佳為使用其能帶間隙比矽寬的氧化物半導體。藉由使用能帶間隙比矽寬且載子密度比矽小的半導體材料,可以降低電晶體的關態電流(off-state current),所以是較佳的。
例如,上述氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。上述氧化物半導體更佳為除了銦和鋅之外還包括Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf等金屬。
作為半導體層,尤其較佳為使用如下氧化物半導體膜:具有多個結晶部,該結晶部的c軸配向於大致垂直於半導體層的被形成面或半導體層的頂面的方向,並且在相鄰的結晶部間不具有晶界。
這種氧化物半導體因為不具有晶界,所以可以抑制因使顯示面板彎曲時的應力導致在氧化物半導體膜中產生縫裂的情況。因此,較佳為將這種氧化物半導體用於以彎曲狀態使用的撓性顯示裝置等。
藉由作為半導體層使用這種氧化物半導體,可以實現一種電特性變動得到抑制且可靠性高的電晶體。
另外,由於其關態電流低,因此能夠長期間保持藉由電晶體儲存於電容器中的電荷。藉由將這種電晶體用於像素,能夠在保持顯示在各顯示區域的各像素的灰階的狀態下,停止驅動電路。其結果是,可以實現功耗極小的顯示裝置。
半導體層較佳為至少包含銦(In)、鋅(Zn)及M(M為Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金屬)。半導體層較佳為包括至少包含銦(In)、鋅(Zn)及M(M為Al、Ti、Ga、Y、Zr、La、Ce、Sn或Hf等金屬)的表示為In-M-Zn氧化物的膜。另外,為了減少使用該氧化物半導體的電晶體的電特性不均勻,除了上述元素以外,較佳為還包含穩定劑(stabilizer)。
作為穩定劑,可以舉出上述由M表示的金屬,例如鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外,作為其他穩定劑,可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)等。
作為構成半導體層的氧化物半導體,例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此,In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物,對In、Ga、Zn的比例沒有限制。此外,也可以包含In、Ga、Zn以外的金屬元素。
另外,半導體層及導電層也可以具有上述氧化物中的相同的金屬元素。藉由使半導體層及導電層具有相同的金屬元素,可以降低製造成本。例如,藉由使用具有相同的金屬組成的金屬氧化物靶材,可以降低製造成本。另外,藉由使用具有相同的金屬組成的金屬氧化物靶材,在氧化物半導體膜的加工及導電膜的加工中可以使用相同的蝕刻氣體或蝕刻劑。然而,即使半導體層及導電層具有相同的金屬元素,有時其組成也互不相同。例如,在電晶體及電容器的製程中,有時膜中的金屬元素脫離而成為不同的金屬組成。
此外,當半導體層是In-M-Zn氧化物時,作為除了Zn和O以外的In和M的原子個數百分比,在將In和M的總和設定為100atomic%的情況下,較佳為In高於25atomic%且M低於75atomic%,更佳為In高於34atomic%且M低於66atomic%。
半導體層的能隙為2eV以上,較佳為2.5eV以上,更佳為3eV以上。如此,藉由使用能隙寬的氧化物半導體,可以降低電晶體的關態電流。
半導體層的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。
當半導體層為In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)時,較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3。注意,所形成的半導體層的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
作為半導體層,可以使用載子密度低的氧化物半導體膜。例如,作為半導體層可以使用載子密度為1×1017 個/cm3 以下,較佳為1×1015 個/cm3 以下,更佳為1×1013 個/cm3 以下,進一步較佳為1×1011 個/cm3 以下的氧化物半導體膜。
本發明不侷限於上述記載,可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外,較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等,以得到所需的電晶體的半導體特性。
另外,當半導體層包含第14族元素之一的矽或碳時,半導體層中的氧缺陷增加,會使得該半導體層變為n型。因此,將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018 atoms/cm3 以下,較佳為2×1017 atoms/cm3 以下。
另外,在半導體層中,利用SIMS測得的鹼金屬或鹼土金屬的濃度為1×1018 atoms/cm3 以下,較佳為2×1016 atoms/cm3 以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。因此,較佳為降低半導體層中的鹼金屬或鹼土金屬的濃度。
另外,當半導體層含有氮時生成作為載子的電子,載子密度增加而容易n型化。其結果是,使用具有含有氮的氧化物半導體的電晶體容易變為常開啟特性。由此,在該氧化物半導體膜中,較佳為儘可能地減少氮,例如將利用SIMS測得的氮濃度較佳為設定為5×1018 atoms/cm3 以下。
另外,半導體層例如也可以具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶結構、後面說明的微晶結構或非晶結構。在非單晶結構中,非晶結構的缺陷能階密度最高,而CAAC-OS的缺陷能階密度最低。
半導體層例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者,非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外,半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。另外,混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
另外,較佳為將矽用於電晶體的形成有通道的半導體。作為矽可以使用非晶矽,尤其較佳為使用具有結晶性的矽。例如,較佳為使用微晶矽、多晶矽、單晶矽等。尤其是,多晶矽與單晶矽相比能夠在低溫下形成,並且其場效移動率比非晶矽高,所以多晶矽的可靠性高。藉由將這樣的多晶半導體用於像素可以提高像素的開口率。另外,即使在以極高的密度具有像素的情況下,也能夠將選擇線驅動電路及掃描線驅動電路與像素形成在同一基板上,從而能夠減少構成電子裝置的部件數量。
[導電層] 作為電晶體的閘極電極、源極電極及汲極電極、構成顯示裝置的各種佈線及電極等導電層的材料,可以以單層或疊層使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以上述金屬為主要成分的合金等。例如,可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外,也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。另外,藉由使用包含錳的銅,可以提高蝕刻時的形狀的控制性,所以是較佳的。
另外,作為透光性導電材料,可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加鎵的氧化鋅等導電性氧化物或石墨烯。或者,可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者,還可以使用該金屬材料的氮化物(例如,氮化鈦)等。另外,當使用金屬材料、合金材料(或者它們的氮化物)時,將其形成得薄到具有透光性,即可。此外,可以將上述材料的疊層膜用作導電層。例如,藉由使用銀和鎂的合金與銦錫氧化物的疊層膜等,可以提高導電性,所以是較佳的。上述材料還可以用於構成顯示裝置的各種佈線及電極等的導電層或顯示元件的電極(像素電極及共用電極等)。
另外,作為導電層,較佳為使用與半導體層相同的氧化物半導體。此時,較佳為以呈現比半導體層的形成有通道的區域低的電阻的方式形成導電層。
例如,可以將這種導電層用於用作電晶體的第二閘極電極的導電層。另外,也可以用於具有透光性的其他導電層。
[氧化物半導體的電阻率的控制方法] 可用於半導體層及導電層的氧化物半導體膜是可以根據膜中的氧缺陷和/或膜中的氫、水等雜質的濃度來控制電阻率的半導體材料。因此,藉由選擇對半導體層及導電層進行增加氧缺陷和/或雜質濃度的處理或者降低氧缺陷和/或雜質濃度的處理,可以控制各氧化物半導體膜的電阻率。
明確而言,藉由對用作導電層的氧化物半導體膜進行電漿處理,且增加該氧化物半導體膜中的氧缺陷和/或氫、水等雜質,可以實現載子密度高且電阻率低的氧化物半導體膜。此外,藉由以與氧化物半導體膜接觸的方式形成含有氫的絕緣膜,且使氫從該含有氫的絕緣膜擴散到氧化物半導體膜中,可以實現載子密度高且電阻率低的氧化物半導體膜。
另一方面,用作電晶體的通道區域的半導體層不與含有氫的絕緣層接觸。藉由對與半導體層接觸的絕緣膜中的至少一個使用含有氧的絕緣膜,換言之能夠釋放氧的絕緣膜,可以對半導體層供應氧。被供應氧的半導體層由於膜中或介面的氧缺陷被填補而成為電阻率高的氧化物半導體膜。此外,作為能夠釋放氧的絕緣膜例如可以使用氧化矽膜或氧氮化矽膜。
另外,為了得到電阻率低的氧化物半導體膜,可以採用離子植入法、離子摻雜法、電漿浸沒離子佈植技術等來將氫、硼、磷或氮注入氧化物半導體膜內。
另外,為了得到電阻率低的氧化物半導體膜,可以對該氧化物半導體膜進行電漿處理。例如,作為該電漿處理,典型地可以舉出使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、氫和氮中的一種以上的氣體的電漿處理。更明確而言,可以舉出Ar氛圍下的電漿處理、Ar和氫的混合氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氛圍下的電漿處理或氮氛圍下的電漿處理等。
藉由上述電漿處理,在氧化物半導體膜中的發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。該氧缺陷有可能成為產生載子的原因。此外,有時從氧化物半導體膜附近,更明確而言,從與氧化物半導體膜的下側或上側接觸的絕緣膜供應氫,上述氧缺陷與氫鍵合而產生作為載子的電子。
另一方面,氧缺陷被填補且氫濃度被降低的氧化物半導體膜可以說是高純度本質化或實質上高純度本質化的氧化物半導體膜。在此,“實質上本質”是指氧化物半導體膜的載子密度低於8×1011 個/cm3 ,較佳為低於1×1011 個/cm3 ,更佳為低於1×1010 個/cm3 。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源少,所以可以降低載子密度。此外,高純度本質或實質上高純度本質的氧化物半導體膜的缺陷能階密度低,因此可以降低陷阱態密度。
高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低,即便是通道寬度為1×106 µm、通道長度為10µm的元件,在源極電極與汲極電極之間的電壓(汲極電壓)在1V至10V的範圍時,關態電流也可以為半導體參數分析儀的測定極限以下,亦即1×10-13 A以下。因此,將使用上面所述的高純度本質或實質上高純度本質的氧化物半導體膜的半導體層用於通道區域的電晶體成為電特性變動小且可靠性高的電晶體。
作為接觸於用作導電層的氧化物半導體膜的絕緣膜,例如使用含有氫的絕緣膜,換言之能夠釋放氫的絕緣膜,典型為氮化矽膜,由此可以對導電層供應氫。作為能夠釋放氫的絕緣膜,較佳為使用膜中的氫濃度為1×1022 atoms/cm3 以上的絕緣膜。藉由以與導電層接觸的方式形成上述絕緣膜,可以有效地使導電層含有氫。如此,藉由改變與半導體層及導電層接觸的絕緣膜的結構,能夠控制氧化物半導體膜的電阻率。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水,與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時,有時生成作為載子的電子。另外,有時由於氫的一部分與鍵合於金屬原子的氧鍵合,產生作為載子的電子。因此,與含有氫的絕緣膜接觸地設置的導電層成為其載子密度比半導體層高的氧化物半導體膜。
在形成有電晶體的通道區域的半導體層中,較佳為儘可能地減少氫。明確而言,在半導體層中,藉由SIMS測得的氫濃度為2×1020 atoms/cm3 以下,較佳為5×1019 atoms/cm3 以下,更佳為1×1019 atoms/cm3 以下,更佳為低於5×1018 atoms/cm3 ,更佳為1×1018 atoms/cm3 以下,進一步較佳為5×1017 atoms/cm3 以下,更進一步較佳為1×1016 atoms/cm3 以下。
另一方面,導電層是其氫濃度和/或氧缺陷量比半導體層多,且其電阻率比半導體層低的氧化物半導體膜。導電層所包含的氫濃度為8∙1019 atoms/cm3 以上、較佳為1∙1020 atoms/cm3 以上、更佳為5∙1020 atoms/cm3 以上。另外,與半導體層相比,導電層所包含的氫濃度為2倍以上、較佳為10倍以上。另外,導電層的電阻率較佳為半導體層的電阻率的1×10-8 倍以上且低於1×10-1 倍,典型的為1×10- 3 Ωcm以上且低於1×104 Ωcm,更佳為1×10- 3 Ωcm以上且低於1×10- 1 Ωcm。
<絕緣膜> 作為被用作電晶體150a、150b的閘極絕緣膜的絕緣膜108,可以使用藉由電漿CVD(CVD: Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。注意,絕緣膜108也可以為上述絕緣膜的疊層結構,而不是單層結構。
絕緣膜108也可以具有抑制氧透過的障壁膜的功能。例如,在作為圖42的電晶體150a、150b的半導體層使用氧化物半導體層的情況下,當對絕緣膜114和/或該氧化物半導體層供應過量氧時,絕緣膜108能夠抑制氧透過。
絕緣膜108較佳為氧化物絕緣膜,並且該絕緣膜108較佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之,絕緣膜108是能夠釋放氧的絕緣膜。此外,為了在絕緣膜108中設置氧過剩區域,例如在氧氛圍下形成絕緣膜108即可。或者,也可以對成膜後的絕緣膜108引入氧而形成氧過剩區域。作為氧的引入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外,當絕緣膜108使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此,藉由使用氧化鉿,與使用氧化矽的情況相比,可以使絕緣膜108的厚度變大,由此,可以減少穿隧電流所引起的洩漏電流。亦即,可以實現關態電流低的電晶體。再者,與具有非晶結構的氧化鉿相比,具有結晶結構的氧化鉿具有高相對介電常數。因此,為了形成關態電流低的電晶體,較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子,可以舉出單斜晶系或立方晶系等。注意,本發明的一個實施方式不侷限於此。
<保護絕緣膜> 作為被用作電晶體150a、150b的保護絕緣膜的絕緣膜114、118,可以使用藉由電漿CVD法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。
在作為圖42的電晶體150a、150b的半導體層使用氧化物半導體層的情況下,絕緣膜114較佳為氧化物絕緣膜,而使用能夠釋放氧的絕緣膜。換句話說,是具有含有超過化學計量組成的氧的區域(氧過剩區域)的絕緣膜。此外,為了在絕緣膜114中設置氧過剩區域,例如,可以在氧氛圍下形成絕緣膜114。或者,也可以對成膜後的絕緣膜114引入氧,形成氧過剩區域。作為氧的引入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
藉由作為絕緣膜114使用能夠釋放氧的絕緣膜,可以將氧移動到被用作電晶體150a、150b的通道區域的氧化物半導體膜中,而減少氧缺陷量。例如,藉由使用如下絕緣膜可以減少氧化物半導體膜中的氧缺陷量,在該絕緣膜中利用熱脫附譜分析(以下,稱為TDS分析)測得的膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018 分子/cm3 以上。
此外,較佳為使絕緣膜114中的缺陷量較少,典型的是,藉由ESR測得的起因於矽懸空鍵的在g=2.001處出現的信號的自旋密度較佳為3×1017 spins/cm3 以下。這是因為,若絕緣膜114的缺陷密度高,氧則與該缺陷鍵合,而使絕緣膜114中的氧透過量減少。較佳的是,在絕緣膜114與該氧化物半導體膜之間的介面的缺陷量較少,典型的是,利用ESR測得的起因於該氧化物半導體膜中的缺陷的在g值為1.89以上且1.96以下處出現的信號的自旋密度為1×1017 spins/cm3 以下,更佳為檢測下限以下。
此外,絕緣膜114可以使用氮氧化物的態密度低的氧化物絕緣膜形成。注意,該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev _os )與氧化物半導體膜的導帶底的能量(Ec _os )之間。作為上述氧化物絕緣膜,可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
絕緣膜118較佳為氮化物絕緣膜。在作為閘極電極342、344使用氧化物半導體膜的情況下,絕緣膜118還具有降低該氧化物半導體膜的電阻率的功能。
此外,絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。在作為電晶體150a、150b的半導體層使用氧化物半導體膜的情況下,藉由設置絕緣膜118,能夠防止氧從該氧化物半導體膜擴散到外部並能夠防止絕緣膜114所包含的氧擴散到外部,還能夠抑制氫、水等從外部侵入該氧化物半導體膜中。注意,也可以設置具有阻擋氧、氫、水等的效果的氧化物絕緣膜代替具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的效果的氮化物絕緣膜。作為具有阻擋氧、氫、水等的效果的氧化物絕緣膜,有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
作為可用於平坦膜、保護層、間隔物等的絕緣材料,例如可以使用丙烯酸樹脂或環氧樹脂等樹脂、矽酮等具有矽氧烷鍵的樹脂、無機絕緣材料如氧化矽、氧氮化矽、氮氧化矽、氮化矽或氧化鋁等。
<密封劑> 密封劑至少具有防止或抑制在顯示元件及電晶體中成為雜質的物質(水等)從外部侵入的功能。此外,也可以對密封劑附加其它功能。例如,密封劑可以具有加強結構的功能、加強黏合性的功能、加強耐衝擊性的功能等。
作為密封劑,較佳為使用即使在固化之前與液晶層接觸也不溶解於液晶層中的材料。作為密封劑例如可以使用環氧樹脂、丙烯酸樹脂等。此外,上述樹脂材料可以為熱固性和光固化型中的任一種。此外,作為密封劑,也可以使用由環氧類樹脂和丙烯酸類樹脂混合而構成的樹脂。此時,可以混合紫外光引發劑(UV initiator)、熱固化劑、偶合劑等。此外,密封劑可以包含填料。
密封劑也可以使用與上述黏合層相同的材料。
[連接層] 作為連接層,可以使用異方性導電膜(ACF:Anisotropic Conductive Film)、異方性導電膏(ACP:Anisotropic Conductive Paste)等。
[彩色膜] 作為能夠用於彩色膜的材料,可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
以上是各組件的說明。
以下說明其一部分的結構與上述結構實例不同的顯示裝置的剖面結構實例。下面省略與上述重複的部分的說明,說明不同之處。
〔剖面結構實例2〕 圖43示出使用同一材料形成導電膜321a、321b與絕緣膜114上的電晶體的第二閘極電極(閘極電極342、344)的結構。導電膜321a、321b設置在絕緣膜114上。導電膜322a、322b設置在導電膜321a、321b上的絕緣膜118上。圖43與圖42的不同之處在於在圖43中沒有設置絕緣膜119及絕緣膜354。在圖43所示的顯示裝置310中,間隔物316設置在基板372的相對基板102的面上,明確而言,設置在絕緣膜355上。藉由採用這種結構,可以減少顯示裝置310的製造所需要的光罩個數,而可以縮短製程。
作為導電膜321a、321b,尤其較佳為使用氧化物半導體。此時,藉由作為絕緣膜118使用含有氫的氮化矽膜,可以利用從絕緣膜118供應的氫提高導電膜321a、321b的導電率。藉由作為導電膜321a、321b使用氧化物半導體膜,可以利用形成將成為導電膜321a、321b的導電層時或者之後的加熱處理對電晶體150a、150b的半導體膜供應氧。在電晶體150a、150b的半導體膜為氧化物半導體膜的情況下,藉由供應氧,可以填補該半導體膜中或介面的氧缺陷,而可以提高半導體膜的電阻率。由此可以降低電晶體150a、150b的關閉狀態下的電流值(關態電流值)。因此,可以延長影像信號等電信號的保持時間,在打開電源的狀態下也可以延長寫入間隔。由此,可以降低更新工作的頻率,而可以抑制功耗。
電晶體150a包括:閘極電極341;閘極電極341上的絕緣膜108;絕緣膜108上的與閘極電極341重疊且被用作通道層的氧化物半導體膜;與該氧化物半導體膜電連接的源極電極及汲極電極;該氧化物半導體膜、源極電極及汲極電極上的絕緣膜114;以及絕緣膜114上的與該氧化物半導體膜重疊的閘極電極342。電晶體150b包括:閘極電極343;閘極電極343上的絕緣膜108;絕緣膜108上的與閘極電極343重疊且被用作通道層的氧化物半導體膜;與該氧化物半導體膜電連接的源極電極及汲極電極;該氧化物半導體膜、源極電極及汲極電極上的絕緣膜114;以及絕緣膜114上的與該氧化物半導體膜重疊的閘極電極344。
以閘極電極342、閘極電極344、導電膜321a及導電膜321b位於絕緣膜114與絕緣膜118之間的方式設置絕緣膜118。絕緣膜114較佳為包含氧。在閘極電極342、閘極電極344、導電膜321a及導電膜321b使用氧化物半導體膜的情況下,絕緣膜118較佳為包含氧。
被用作子像素365a1的共用電極的導電膜321a及電晶體150a的閘極電極342設置在絕緣膜114上。因此,例如,較佳為在子像素365a1中的導電膜321a中形成開口,以使島狀的閘極電極342位於其中。
可以如圖5A所示那樣在基板372上設置導電膜328a及導電膜328b。圖44示出此時的例子。
〔剖面結構實例3〕 圖45示出使用同一材料形成作為電晶體150a、150b的第二閘極電極的閘極電極342、344及導電膜321a、321b的結構。閘極電極342、344設置在絕緣膜119上。藉由採用這種結構,可以減少顯示裝置310的製造所需要的光罩個數,而可以縮短製程。
被用作子像素365a1的共用電極的導電膜321a及電晶體150a的閘極電極342設置在絕緣膜119上。因此,例如,較佳為在子像素365a1中的導電膜321a中形成開口,以使島狀的閘極電極342位於其中。
可以如圖5A所示那樣在基板372上設置導電膜328a及導電膜328b。圖46示出此時的例子。
〔剖面結構實例4〕 圖47示出作為圖42的電晶體150a、150b及電晶體301使用頂閘極型電晶體的例子。
各電晶體包括半導體層,該半導體層上隔著絕緣膜108設置有閘極電極。半導體層也可以包括低電阻區域。該區域被用作源極或汲極。
電晶體的源極電極及汲極電極設置在絕緣膜118上,藉由形成在絕緣膜118、絕緣膜114及絕緣膜108中的開口與半導體層的低電阻區域電連接。
例如,半導體層的低電阻區域可以為如下區域:與形成有電晶體的通道的區域相比含有更多雜質的區域;載子濃度高的區域;或結晶性低的區域等。作為能夠提高導電性的雜質,根據用於半導體層的半導體而不同,典型地有磷等賦予n型導電性的元素、硼等賦予p型導電性的元素、氦、氖、氬等稀有氣體,除此以外還可以舉出氫、鋰、鈉、鎂、鋁、氮、氟、鉀、鈣等。另外,鈦、鐵、鎳、銅、鋅、銀、銦、錫等也能夠用作影響半導體的導電性的雜質。例如,在圖47所示的電晶體150a中,區域347及區域348與形成有電晶體的通道的區域相比含有更多上述雜質。
可以如圖5A所示那樣在基板372上設置導電膜328a及導電膜328b。圖48示出此時的例子。
〔剖面結構實例5〕 圖49示出對導電膜321a及導電膜322b設置輔助電極的結構。在將顯示裝置310用作透射式液晶顯示裝置的情況下,作為導電膜321a及導電膜322b使用透明導電膜。藉由以與該透明導電膜接觸的方式設置低電阻的導電膜,可以抑制觸控感測器的驅動中的信號延遲等。在圖49中,在導電膜321a、322b上分別設置有被用作輔助電極的導電膜389a、389b。作為導電膜389a及導電膜389b例如可以使用與用於電晶體150a的閘極電極或源極電極及汲極電極的材料同樣的材料。
在作為輔助電極使用不透過可見光的材料的情況下,導電膜389a、389b較佳為設置在與遮光膜332重疊的位置(參照圖49)。另外,在圖49中,示出使用不同材料形成導電膜389a與導電膜389b的例子,但是也可以使用相同材料形成這些膜。
圖51示出在第一像素365a、第二像素365b及第三像素365c中設置導電膜389a、389b時的區域362的俯視示意圖的一個例子。圖49的顯示部381對應於圖51的點劃線Z3-Z4。
可以如圖5A所示那樣在基板372上設置導電膜328a及導電膜328b。圖50示出此時的例子。
〔剖面結構實例6〕 圖52示出導電膜321a、導電膜322a、導電膜321b及導電膜322b具有梳齒狀的頂面形狀的結構。在圖52中,作為顯示部381的例子示出兩個子像素367a1、367b1的剖面。子像素367a1包括在第一像素367a中,子像素367b1包括在第二像素367b中。圖52的顯示部381對應於圖37的點劃線Z5-Z6。
可以如圖5B所示那樣在基板372上設置導電膜328a及導電膜328b。圖53示出此時的例子。
〔剖面結構實例7〕 在圖54中,第一像素的像素電極及第一像素的共用電極設置在同一個面上,第二像素的像素電極及第二像素的共用電極設置在同一個面上。在圖54中,作為顯示部381的例子示出兩個子像素368a1、368b1的剖面。子像素368a1包括在第一像素368a中,子像素368b1包括在第二像素368b中。圖54的顯示部381對應於圖38的點劃線Z7-Z8。
在子像素368a1中,被用作共用電極的導電膜321a1及被用作像素電極的導電膜321a2設置在絕緣膜119上。另外,在子像素368b1中,被用作共用電極的導電膜322b1及被用作像素電極的導電膜322b2設置在絕緣膜354上。導電膜321a1和導電膜321a2較佳為使用相同的材料同時形成,導電膜322b1和導電膜322b2較佳為使用相同的材料同時形成。
導電膜321a1及導電膜322b1分別被用作觸控感測器的一個電極及另一個電極。藉由利用形成在導電膜321a1與導電膜322b1之間的容量,可以檢測被檢測體的接觸或靠近。
較佳為在像素的開口部,例如與彩色膜331a、331b重疊的區域不設置絕緣膜354。尤其是,當在構成液晶元件160a的導電膜321a1及導電膜321a2上不設置絕緣膜354時,可以降低第一像素368a及第二像素368b的電壓-透射率特性之差。另外,絕緣膜354至少以分離導電膜321a1與導電膜322b1的方式設置即可。圖56示出絕緣膜354至少設置在導電膜321a1與導電膜322b1重疊的區域的例子。圖56中的顯示部381對應於圖57的點劃線Z9-Z10。在圖56中,當使導電膜322b1或導電膜322b2等圖案化時,導電膜321a1或導電膜321a2上有沒有設置絕緣膜的區域。因此,當對導電膜的一部分進行蝕刻來形成導電膜322b1或導電膜322b2等時,導電膜321a1或導電膜321a2也有可能同時被蝕刻。因此,在圖56中,例如,導電膜322b1或導電膜322b2等的材料與導電膜321a1或導電膜321a2等的材料較佳為不同。由此,即使在導電膜321a1或導電膜321a2上沒有設置絕緣膜,也可以防止在形成導電膜322b1或導電膜322b2等時導電膜321a1或導電膜321a2同時被蝕刻。
在圖54及圖56中,也可以如圖5B所示那樣在基板372上設置導電膜328a及導電膜328b。圖55和圖58示出此時的例子。
在本實施方式所示的顯示裝置310的剖面圖中,彩色膜331a、彩色膜331b和遮光膜332中的至少一個設置在基板372一側。但是,本發明的一個實施方式不侷限於此。例如,彩色膜331a、彩色膜331b和遮光膜332中的至少一個也可以設置在基板102一側。圖59示出該結構應用於圖42的例子,圖60示出該結構應用於圖47的例子。這同樣適用於其他的剖面圖。
[其他結構實例] 本發明的一個實施方式不侷限於上面例示出的結構,可以採用各種結構。
<週邊電路> 週邊電路可以不與形成有像素的基板一體地形成。就是說,可以分別形成驅動觸控感測器的電路及驅動像素的電路。另外,也可以用一個電路實現這些功能。
另外,也可以將驅動觸控感測器的電路配置在驅動像素的閘極驅動器一側或源極驅動器一側。
另外,較佳為使用IC作為與觸控感測器的X方向上的導電膜或Y方向上的導電膜(電極)電連接的兩個電路中具有檢測功能的電路。此時,較佳為藉由FPC使用該IC控制該導電膜。
<觸控感測器的導電膜(電極)及液晶元件的導電膜(電極)> 配置在上部的具有狹縫的導電膜(電極)可以被用作像素電極,配置在下部的由多個像素共同使用的導電膜(電極)可以被用作共用電極(也稱為common electrode)。
或者,配置在上部的由多個像素共同使用且具有狹縫的導電膜(電極)可以被用作共用電極,配置在下部的導電膜(電極)可以被用作像素電極。
另外,可以將觸控感測器的X方向上的導電膜兼作用作像素電極的導電膜或用作共用電極的導電膜。另外,可以將觸控感測器的Y方向上的導電膜兼作用作像素電極的導電膜或用作共用電極的導電膜。
此外,可以將觸控感測器的X方向上的導電膜用作被供應脈衝電壓的導電膜和檢測電流的導電膜中的任一個。此時,可以將觸控感測器的Y方向上的導電膜用作上述導電膜中的另一個。
被用作共用電極的導電膜可以由多個像素共同使用,也可以例如與使用與電晶體的閘極電極相同面上的導電膜形成的公共佈線電連接。此時,被用作一個共用電極的導電膜可以具有島狀的形狀。
<驅動方法> 作為觸控感測器的驅動方法,例如可以使用如下方法:在驅動像素時的一個水平期間(一個閘極線選擇期間)與其他水平期間之間進行相對應的行的感測(掃描)的方法。另外,也可以將一個圖框期間分為兩個,其上半進行所有像素的寫入,其下半進行感測。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2 在本實施方式中,說明可用於本發明的一個實施方式的顯示裝置的電晶體及電容器的氧化物半導體膜的例子。
以下,對氧化物半導體的結構進行說明。
在本說明書中,“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外,“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括該角度為85°以上且95°以下的狀態。另外,“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中,六方晶系包括三方晶系和菱方晶系。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來,氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體,有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言,非晶結構具有如下特徵:具有各向同性而不具有不均勻結構;處於亞穩態且原子的配置沒有被固定化;鍵角不固定;具有短程有序而不具有長程有序;等。
亦即,不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外,不能將不具有各向同性(例如,在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面,a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上,a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉 首先,說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如,當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4 結晶的CAAC-OS的結構時,如圖61A所示,在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4 結晶的(009)面,由此可確認到在CAAC-OS中結晶具有c軸配向性,並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意,除了2θ為31°附近的峰值以外,有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此,較佳的是,在CAAC-OS中不出現該峰值。
另一方面,當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時,在2θ為56°附近出現峰值。該峰值來源於InGaZnO4 結晶的(110)面。並且,即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描),也如圖61B所示的那樣觀察不到明確的峰值。另一方面,當對單晶InGaZnO4 將2θ固定為56°附近來進行Φ掃描時,如圖61C所示,觀察到來源於相等於(110)面的結晶面的六個峰值。因此,由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著,說明利用電子繞射分析的CAAC-OS。例如,當對包含InGaZnO4 結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時,有可能出現圖61D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4 結晶的(009)面的斑點。因此,電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面,圖61E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖61E觀察到環狀的繞射圖案。因此,使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖61E中的第一環起因於InGaZnO4 結晶的(010)面和(100)面等。另外,可以認為圖61E中的第二環起因於(110)面等。
另外,在利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中,可以觀察到多個顆粒。然而,即使在高解析度TEM影像中,有時也觀察不到顆粒與顆粒之間的明確的邊界,亦即晶界(grain boundary)。因此,可以說在CAAC-OS中,不容易發生起因於晶界的電子移動率的降低。
圖62A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖62A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此,也可以將顆粒稱為奈米晶(nc:nanocrystal)。另外,也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals:c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外,圖62B及圖62C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖62D及圖62E是藉由對圖62B及圖62C進行影像處理得到的影像。下面說明影像處理的方法。首先,藉由對圖62B進行快速傳立葉變換(FFT:Fast Fourier Transform)處理,獲取FFT影像。接著,以保留所獲取的FFT影像中的離原點2.8nm-1 至5.0nm-1 的範圍的方式進行遮罩處理。接著,對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT:Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像,其示出晶格排列。
在圖62D中,以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且,以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形,由此可知顆粒為六角形。注意,顆粒的形狀並不侷限於正六角形,不是正六角形的情況較多。
在圖62E中,以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時,可以形成畸變的六角形、五角形、七角形等。亦即,可知藉由使晶格排列畸變,可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變:在a-b面方向上的原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示,CAAC-OS具有c軸配向性,其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此,也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低,因此,從相反的觀點來看,可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外,雜質是指氧化物半導體的主要成分以外的元素,諸如氫、碳、矽和過渡金屬元素等。例如,與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧,由此打亂氧化物半導體的原子排列,導致結晶性下降。另外,由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大,所以會打亂氧化物半導體的原子排列,導致結晶性下降。
當氧化物半導體包含雜質或缺陷時,其特性有時會因光或熱等發生變動。例如,包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如,氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言,可以使用載子密度小於8∙1011 個/cm3 ,較佳為小於1∙1011 個/cm3 ,更佳為小於1∙1010 個/cm3 ,且是1∙10-9 個/cm3 以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即,可以說CAAC-OS是具有穩定特性的氧化物半導體。
<nc-OS> 接著,對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如,當利用out-of-plane法分析nc-OS的結構時,不出現表示配向性的峰值。換言之,nc-OS的結晶不具有配向性。
另外,例如,當使包含InGaZnO4 結晶的nc-OS薄片化,並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時,觀察到如圖63A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外,圖63B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖63B觀察到環狀區域內的多個斑點。因此,nc-OS在入射束徑為50nm的電子束時觀察不到秩序性,但是在入射束徑為1nm的電子束時確認到秩序性。
另外,當使束徑為1nm的電子束入射到厚度小於10nm的區域時,如圖63C所示,有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知,nc-OS在厚度小於10nm的範圍內包含秩序性高的區域,亦即結晶。注意,因為結晶朝向各種各樣的方向,所以也有觀察不到有規律性的電子繞射圖案的區域。
圖63D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下,尤其大多為1nm以上且3nm以下。注意,有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如,在nc-OS的高解析度TEM影像中,有時無法明確地觀察到晶界。注意,奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此,下面有時將nc-OS的結晶部稱為顆粒。
如此,在nc-OS中,微小的區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外,nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此,在膜整體中觀察不到配向性。所以,有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外,由於在顆粒(奈米晶)之間結晶定向沒有規律性,所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals:無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals:無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此,nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是,在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以,nc-OS的缺陷能階密度比CAAC-OS高。
<a-like OS> a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖64A和圖64B示出a-like OS的高解析度剖面TEM影像。圖64A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖64B示出照射4.3∙108 e- /nm2 的電子(e- )之後的a-like OS的高解析度剖面TEM影像。由圖64A和圖64B可知,a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外,可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞,所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構,下面示出電子照射所導致的結構變化。
作為樣本,準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先,取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知,每個樣本都具有結晶部。
已知InGaZnO4 結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間之間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等,由結晶結構分析求出其值為0.29nm。由此,以下可以將晶格條紋之間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4 結晶部。晶格條紋對應於InGaZnO4 結晶的a-b面。
圖65示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意,結晶部尺寸對應於上述晶格條紋的長度。由圖65可知,在a-like OS中,結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖65可知,在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e- )的累積照射量為4.2×108 e- /nm2 時生長到1.9nm左右。另一方面,可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108 e- /nm2 的範圍內,結晶部的尺寸都沒有變化。由圖65可知,無論電子的累積照射量如何,nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外,使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件,加速電壓為300kV;電流密度為6.7×105 e- /(nm2 ∙s);照射區域的直徑為230nm。
如此,有時電子照射引起a-like OS中的結晶部的生長。另一方面,在nc-OS和CAAC-OS中,幾乎沒有電子照射所引起的結晶部的生長。也就是說,a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外,由於a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具體地,a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意,難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,具有菱方晶系結構的單晶InGaZnO4 的密度為6.357g/cm3 。因此,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,a-like OS的密度為5.0g/cm3 以上且小於5.9g/cm3 。另外,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,nc-OS的密度和CAAC-OS的密度為5.9g/cm3 以上且小於6.3g/cm3
注意,當不存在相同組成的單晶氧化物半導體時,藉由以任意比例組合組成不同的單晶氧化物半導體,可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意,較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述,氧化物半導體具有各種結構及各種特性。注意,氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
<CAAC-OS的成膜方法> 接著,對CAAC-OS的成膜方法的一個例子進行說明。
圖66是成膜室內的示意圖。CAAC-OS可以利用濺射法形成。
如圖66所示,基板5220與靶材5230彼此相對地配置。在基板5220與靶材5230之間有電漿5240。另外,在基板5220下部設置有加熱機構5260。雖然未圖示,但是靶材5230被貼合到底板上。在隔著底板與靶材5230相對的位置配置有多個磁鐵。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
基板5220與靶材5230的距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下,較佳為0.02m以上且0.5m以下。成膜室內幾乎被沉積氣體(例如,氧、氬或包含5vol%以上的氧的混合氣體)充滿,並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下,較佳為0.1Pa以上且10Pa以下。在此,藉由對靶材5230施加一定程度以上的電壓,開始放電且確認到電漿5240。由磁場在靶材5230附近形成高密度電漿區域。在高密度電漿區域中,因沉積氣體的離子化而產生離子5201。離子5201例如是氧的陽離子(O+ )或氬的陽離子(Ar+ )等。
靶材5230具有包括多個晶粒的多晶結構,其中至少一個晶粒包括劈開面。作為一個例子,圖67A至圖67C示出靶材5230所包含的InMZnO4 (元素M例如是Al、Ga、Y或Sn)的結晶結構。圖67A是從平行於b軸的方向觀察時的InMZnO4 的結晶結構。在InMZnO4 結晶中,由於氧原子具有負電荷,在靠近的兩個M-Zn-O層之間產生斥力。因此,InMZnO4 結晶在靠近的兩個M-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5201由電場向靶材5230一側被加速而碰撞到靶材5230。此時,作為平板狀或顆粒狀的濺射粒子的顆粒5200從劈開面剝離(參照圖66)。顆粒5200是被圖67A所示的兩個劈開面夾著的部分。因此,可知若只將顆粒5200抽出,其剖面則成為如圖67B所示的那樣,其頂面則成為如圖67C所示的那樣。另外,顆粒5200的結構有時會因離子5201碰撞的衝擊而產生畸變。
顆粒5200是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。或者,顆粒5200是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意,顆粒5200的形狀不侷限於三角形或六角形。例如,有時為組合多個三角形的形狀。例如,有時也成為組合兩個三角形(例如,正三角形)而成的四角形(例如,菱形)。
顆粒5200的厚度取決於沉積氣體的種類等。例如,顆粒5200的厚度為0.4nm以上且1nm以下,較佳為0.6nm以上且0.8nm以下。另外,例如,顆粒5200的寬度為1nm以上且100nm以下,較佳為2nm以上且50nm以下,更佳為3nm以上且30nm以下。例如,使離子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此,具有M-Zn-O層、In-O層及M-Zn-O層的三層的顆粒5200剝離。此外,隨著顆粒5200的剝離,粒子5203也從靶材5230被彈出。粒子5203具有一個原子或幾個原子的集合體。由此,粒子5203也可以稱為原子狀粒子(atomic particles)。
顆粒5200有時在經過電漿5240時其表面帶負電或正電。例如,顆粒5200有時從電漿5240中的O2- 接收負電荷。其結果是,有時顆粒5200的表面的氧原子帶負電。此外,顆粒5200有時在經過電漿5240時,藉由與電漿5240中的銦、元素M、鋅或氧等鍵合而生長。
經過電漿5240的顆粒5200及粒子5203到達基板5220的表面。此外,粒子5203的一部分由於質量小所以有時藉由真空泵等排出到外部。
接著,參照圖68A至圖68F說明在基板5220的表面沉積的顆粒5200及粒子5203。
首先,第一個顆粒5200沉積在基板5220上。由於顆粒5200是平板狀,所以以其平面一側朝向基板5220的表面的方式沉積。此時,顆粒5200的基板5220一側的表面的電荷穿過基板5220釋放。
接著,第二個顆粒5200到達基板5220。此時,由於已經沉積了的顆粒5200的表面及第二個顆粒5200的表面帶電荷,所以互相排斥。其結果是,第二個顆粒5200避開已經沉積了的顆粒5200上,而在基板5220的表面的離第一個顆粒5200較遠的部分以其平面一側朝向基板5220的表面的方式沉積。藉由反復進行上述沉積,在基板5220的表面沉積無數個顆粒5200,該沉積的厚度相當於一層。此外,在顆粒5200之間產生未沉積顆粒5200的區域(參照圖68A)。
接著,從電漿接收能量的粒子5203到達基板5220的表面。粒子5203不能沉積在顆粒5200的表面等活性區域上。由此,粒子5203移動到未沉積顆粒5200的區域並附著於顆粒5200的側面。粒子5203的鍵藉由從電漿接收能量而處於活性狀態,並在化學上與顆粒5200鍵合而形成橫向生長部5202(參照圖68B)。
並且,橫向生長部5202在橫向方向上生長(也稱為橫向生長:lateral growth),由此將顆粒5200之間連接(參照圖68C)。如此,橫向生長部5202形成到填滿未沉積顆粒5200的區域為止。該機制類似於原子層沉積(ALD:Atomic Layer Deposition)法的沉積機制。
因此,當顆粒5200以朝向彼此不同的方向的方式沉積時,粒子5203橫向生長來填入顆粒5200間,因此不形成明確的晶界。此外,由於在顆粒5200間粒子5203平滑地連接,所以形成與單晶及多晶都不同的結晶結構。換言之,形成在微小的結晶區域(顆粒5200)間具有應變的結晶結構。如此,由於填入結晶區域間的區域為具有應變的結晶區域,所以可以認為將該區域稱為非晶結構是不宜的。
接著,其他的顆粒5200以平面一側朝向基板5220的表面的方式沉積(參照圖68D)。另外,粒子5203以填入未沉積顆粒5200的區域的方式沉積而形成橫向生長部5202(參照圖68E)。由此,粒子5203附著於顆粒5200的側面,橫向生長部5202在橫向方向上生長,而使第二層的顆粒5200間連接(參照圖68F)。成膜直到形成第m層(m為二以上的整數)為止進行,形成包含疊層體的薄膜結構。
此外,顆粒5200的沉積機制根據基板5220的表面溫度等而變化。例如,在基板5220的表面溫度較高時,顆粒5200在基板5220的表面發生遷移。其結果是,由於顆粒5200之間直接連接而不夾著粒子5203的比例增加,所以成為配向性更高的CAAC-OS。在形成CAAC-OS時的基板5220的表面溫度為室溫以上且低於340℃,較佳為室溫以上且300℃以下,更佳為100℃以上且250℃以下,進一步較佳為100℃以上且200℃以下。因此,即使作為基板5220使用第八代以上的大面積基板,也幾乎不產生CAAC-OS的成膜所引起的翹曲等。
另一方面,在基板5220的表面溫度較低時,顆粒5200在基板5220的表面不容易發生遷移。其結果是,由於顆粒5200的沉積而成為配向性低的nc-OS等。在nc-OS中,由於顆粒5200帶負電,有可能顆粒5200以彼此隔有一定間隔的方式沉積。因此,雖然nc-OS的配向性較低,但因其略有規律性,所以與非晶氧化物半導體相比具有緻密的結構。
在CAAC-OS中,當顆粒彼此之間之間隙極小時,有時形成有一個大顆粒。在一個大顆粒內具有單晶結構。例如,從頂面看來顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。
如上述成膜模型那樣,可以認為顆粒沉積於基板的表面。由於即使被形成面不具有結晶結構,也能夠形成CAAC-OS,所以可知作為與磊晶生長不同的上述成膜模型是很妥當的。此外,借助於上述成膜模型,CAAC-OS及nc-OS在大面積的玻璃基板等上也能夠均勻地進行成膜。例如,即使基板表面(被形成面)結構為非晶結構(例如非晶氧化矽),也能夠形成CAAC-OS。
此外,可知即使在基板表面(被形成面)為凹凸狀的情況下,顆粒也沿著其形狀排列。
另外,根據上述成膜模型可知,為了形成結晶性高的CAAC-OS,只要採用如下方法即可:首先,為了增加平均自由徑而在更高真空狀態下進行成膜。接著,為了減少基板附近的損傷而減弱電漿的能量。然後,對被形成面施加熱能,以每次進行成膜都要消除電漿損傷。
另外,上述成膜模型不侷限於使用如下靶材,亦即具有含有多個晶粒的In-M-Zn氧化物等複合氧化物的多晶結構且其中任一晶粒包含劈開面的靶材的情況。例如,也可以應用於使用含有氧化銦、元素M的氧化物以及氧化鋅的混合物靶材的情況。
因為混合物靶材沒有劈開面,所以濺射時原子狀粒子從靶材剝離。當進行成膜時,在靶材附近形成有電漿的強電場區域。由此,從靶材剝離了的原子狀粒子因電漿的強電場區域的作用而鍵合併進行橫向生長。例如,首先,作為原子狀粒子的銦鍵合而進行橫向生長,由此形成由In-O層構成的奈米晶。接著,以補充該奈米晶的方式在上下方向上鍵合M-Zn-O層。如此,即使在使用混合物靶材的情況下,也有可能形成顆粒。由此,即使在使用混合物靶材的情況下,也可以應用上述成膜模型。
但是,當在靶材附近沒形成電漿的強電場區域時,僅從靶材剝離了的原子狀粒子沉積在基板表面上。在此情況下,有時在基板表面原子狀粒子進行橫向生長。但是,原子狀粒子的方向不一致,由此所得到的薄膜的結晶的配向性也不一致。也就是說,成為nc-OS等。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3 <CAC的構成> 以下,對可用於本發明的一個實施方式的CAC(Cloud Aligned Complementary)-OS的構成進行說明。
CAC例如是指包含在氧化物半導體中的元素不均勻地分佈的構成,其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸。注意,在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀,該區域的尺寸為0.5nm以上且10nm以下,較佳為1nm以上且2nm以下或近似的尺寸。
例如,In-Ga-Zn氧化物(以下,也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下,稱為InOX1 (X1為大於0的實數))或銦鋅氧化物(以下,稱為InX2 ZnY2 OZ2 (X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下,稱為GaOX3 (X3為大於0的實數))或鎵鋅氧化物(以下,稱為GaX4 ZnY4 OZ4 (X4、Y4及Z4為大於0的實數))等而成為馬賽克狀,且馬賽克狀的InOX1 或InX2 ZnY2 OZ2 均勻地分佈在膜中的構成(以下,也稱為雲狀)。
換言之,CAC-IGZO是具有以GaOX3 為主要成分的區域和以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中,例如,當第一區域的In對元素M的原子數比大於第二區域的In對元素M的原子數比時,第一區域的In濃度高於第二區域。
注意,IGZO是通稱,有時是指包含In、Ga、Zn及O的化合物。作為典型例子,可以舉出以InGaO3 (ZnO)m1 (m1為自然數)或In 1 x0 Ga 1-x0 O3 (ZnO)m0 (-1≤x0≤1,m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面,CAC與材料構成有關。CAC是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此,在CAC構成中,結晶結構是次要因素。
CAC不包含組成不同的二種以上的膜的疊層結構。例如,不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意,有時觀察不到以GaOX3 為主要成分的區域與以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域之間的明確的邊界。
<CAC-IGZO的分析> 接著,說明使用各種測定方法對在基板上形成的氧化物半導體進行測定的結果。
<<樣本的結構及製造方法>> 以下,對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下:將腔室內的壓力設定為0.6Pa,作為靶材使用氧化物靶材(In:Ga:Zn=4:2:4.1[原子數比])。另外,對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本:將基板溫度設定為不進行意圖性的加熱時的溫度(以下,也稱為R.T.)、130℃或170℃。另外,將氧氣體對Ar和氧的混合氣體的流量比(以下,也稱為氧氣體流量比)設定為10%、30%或100%。
<<X射線繞射分析>> 在本節中,說明對九個樣本進行X射線繞射(XRD:X-ray diffraction)測定的結果。作為XRD裝置,使用Bruker公司製造的D8 ADVANCE。條件為如下:利用Out-of-plane法進行θ/2θ掃描,掃描範圍為15deg.至50deg.,步進寬度為0.02deg.,掃描速度為3.0deg./分。
圖84示出利用Out-of-plane法測定XRD譜的結果。在圖84中,最上行示出成膜時的基板溫度為170℃的樣本的測定結果,中間行示出成膜時的基板溫度為130℃的樣本的測定結果,最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外,最左列示出氧氣體流量比為10%的樣本的測定結果,中間列示出氧氣體流量比為30%的樣本的測定結果,最右列示出氧氣體流量比為100%的樣本的測定結果。
圖84所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高,2θ=31°附近的峰值強度則越高。另外,已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外,如圖84的XRD譜所示,成膜時的基板溫度越低或氧氣體流量比越低,峰值則越不明顯。因此,可知在成膜時的基板溫度低或氧氣體流量比低的樣本中,觀察不到測定區域的a-b面方向及c軸方向的配向。
<<電子顯微鏡分析>> 在本節中,說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope:高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下,也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下,也稱為平面TEM影像)及剖面影像(以下,也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時,使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F,將加速電壓設定為200kV,照射束徑大致為0.1nmΦ的電子束。
圖85A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖85B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
<<電子繞射圖案的分析>> 在本節中,說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束),來取得電子繞射圖案的結果。
觀察圖85A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒種的方式進行。圖85C示出黑點a1的結果,圖85D示出黑點a2的結果,圖85E示出黑點a3的結果,圖85F示出黑點a4的結果,圖85G示出黑點a5的結果。
在圖85C、圖85D、圖85E、圖85F及圖85G中,觀察到如圓圈那樣的(環狀的)亮度高的區域。另外,在環狀區域內觀察到多個斑點。
觀察圖85B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖85H示出黑點b1的結果,圖85I示出黑點b2的結果,圖85J示出黑點b3的結果,圖85K示出黑點b4的結果,圖85L示出黑點b5的結果。
在圖85H、圖85I、圖85J、圖85K及圖85L中,觀察到環狀的亮度高的區域。另外,在環狀區域內觀察到多個斑點。
例如,當對包含InGaZnO4 結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時,獲得了包含起因於InGaZnO4 結晶的(009)面的斑點的繞射圖案。換言之,CAAC-OS具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面,當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時,確認到環狀繞射圖案。換言之,CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如,50nm以上)的電子束對具有微晶的氧化物半導體(nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時,觀察到類似光暈圖案的繞射圖案。另外,當使用小束徑(例如,小於50nm)的電子束對nc-OS進行奈米束電子繞射時,觀察到亮點(斑點)。另外,在nc-OS的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此,在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案,在平面方向及剖面方向上不具有配向性。
如上所述,成膜時的基板溫度低或氧氣體流量比低的氧化物半導體的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
<<元素分析>> 在本節中,說明使用能量色散型X射線性分析法(EDX:Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價,由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中,作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時,使用矽漂移探測器。
在EDX測定中,對樣本的分析目標區域的各點照射電子束,並測定此時發生的樣本的特性X射線的能量及發生次數,獲得對應於各點的EDX譜。在本實施方式中,各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷,並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟,可以獲得示出各原子的比率分佈的EDX面分析影像。
圖86A至圖86C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖86A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所占的比率為1.18至18.64[atomic%])。圖86B示出In原子的EDX面分析影像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖86C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外,圖86A、圖86B及圖86C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中,由明暗表示元素的比率:該區域內的測定元素越多該區域越亮,測定元素越少該區域就越暗。圖86A至圖86C所示的EDX面分析影像的倍率為720萬倍。
在圖86A、圖86B及圖86C所示的EDX面分析影像中,確認到明暗的相對分佈,在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此,著眼於圖86A、圖86B及圖86C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖86A中,在由實線圍繞的區域內相對較暗的區域較多,在由虛線圍繞的區域內相對較亮的區域較多。另外,在圖86B中,在由實線圍繞的區域內相對較亮的區域較多,在由虛線圍繞的區域內相對較暗的區域較多。
換言之,由實線圍繞的區域為In原子相對較多的區域,由虛線圍繞的區域為In原子相對較少的區域。在圖86C中,在由實線圍繞的區域內,右側是相對較亮的區域,左側是相對較暗的區域。因此,由實線圍繞的區域為以InX2 ZnY2 OZ2 或InOX1 等為主要成分的區域。
另外,由實線圍繞的區域為Ga原子相對較少的區域,由虛線圍繞的區域為Ga原子相對較多的區域。在圖86C中,在由虛線圍繞的區域內,左上方的區域為相對較亮的區域,右下方的區域為相對較暗的區域。因此,由虛線圍繞的區域為以GaOX3 或GaX4 ZnY4 OZ4 等為主要成分的區域。
如圖86A、圖86B及圖86C所示,In原子的分佈與Ga原子的分佈相比更均勻,以InOX1 為主要成分的區域看起來像是藉由以InX2 ZnY2 OZ2 為主要成分的區域互相連接的。如此,以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域以雲狀展開形成。
如此,可以將具有以GaOX3 為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
CAC的結晶結構具有nc結構。在具有nc結構的CAC的電子繞射圖案中,除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外,還出現多個亮點(斑點)。或者,該結晶結構定義為除了出現多個亮點(斑點)之外,還出現環狀的亮度高的區域。
另外,如圖86A、圖86B及圖86C所示,以GaOX3 為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析影像中,以各金屬元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述,CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同,具有與IGZO化合物不同的性質。換言之,CAC-IGZO具有以GaOX3 等為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。因此,當將CAC-IGZO用於半導體元件時,起因於GaOX3 等的性質及起因於InX2 ZnY2 OZ2 或InOX1 的性質的互補作用可以實現高通態電流(Ion )及高場效移動率(µ)。
另外,使用CAC-IGZO的半導體元件具有高可靠性。因此,CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4 在本實施方式中,參照圖式說明可以代替上述實施方式所示的電晶體150a、150b來使用的電晶體的一個例子。注意,本實施方式所公開的電晶體可以用於電晶體301等。
本發明的一個實施方式的顯示裝置310可以使用底閘極型電晶體或頂閘極型電晶體等各種的形態的電晶體來製造。因此,可以很容易地根據習知的生產線更換所使用的半導體層材料或電晶體結構。
[底閘極型電晶體] 圖69A1是底閘極型電晶體之一的通道保護型電晶體810的剖面圖。在圖69A1中,電晶體810形成在基板771上。另外,電晶體810在基板771上隔著絕緣層772包括電極746。另外,在電極746上隔著絕緣層726包括半導體層742。電極746可以被用作閘極電極。絕緣層726可以被用作閘極絕緣層。
另外,在半導體層742的通道形成區域上包括絕緣層741。此外,在絕緣層726上以與半導體層742的一部分接觸的方式包括電極744a及電極744b。電極744a可以用作源極電極和汲極電極中的一個。電極744b可以用作源極電極和汲極電極中的另一個。電極744a的一部分及電極744b的一部分形成在絕緣層741上。
絕緣層741可以被用作通道保護層。藉由在通道形成區域上設置絕緣層741,可以防止在形成電極744a及電極744b時半導體層742露出。由此,可以防止在形成電極744a及電極744b時半導體層742的通道形成區域被蝕刻。因此,可以實現電特性良好的電晶體。
另外,電晶體810在電極744a、電極744b及絕緣層741上包括絕緣層728,在絕緣層728上包括絕緣層729。
本實施方式所公開的構成電晶體的電極、半導體層、絕緣層等可以使用其他實施方式所公開的材料及方法形成。
另外,當將氧化物半導體用於半導體層742時,較佳為將能夠從半導體層742的一部分中奪取氧而產生氧缺陷的材料用於電極744a及電極744b的至少與半導體層742接觸的部分。半導體層742中的產生氧缺陷的區域的載子濃度增加,該區域n型化而成為n型區域(n 層)。因此,該區域能夠被用作源極區域或汲極區域。當將氧化物半導體用於半導體層742時,作為能夠從半導體層742中奪取氧而產生氧缺陷的材料的一個例子,可以舉出鎢、鈦等。
藉由在半導體層742中形成源極區域及汲極區域,可以降低電極744a及電極744b與半導體層742的接觸電阻。因此,可以使場效移動率及臨界電壓等電晶體的電特性良好。
當將矽等半導體用於半導體層742時,較佳為在半導體層742與電極744a之間及半導體層742與電極744b之間設置被用作n型半導體或p型半導體的層。用作n型半導體或p型半導體的層可以被用作電晶體的源極區域或汲極區域。
絕緣層729較佳為使用具有防止雜質從外部擴散到電晶體中或者降低雜質的擴散的功能的材料。此外,根據需要也可以省略絕緣層729。
另外,當將氧化物半導體用於半導體層742時,也可以在形成絕緣層729之前、之後或者在形成絕緣層729之前及之後進行加熱處理。藉由進行加熱處理,可以使絕緣層729或其他絕緣層所包含的氧擴散到半導體層742中,來填補半導體層742中的氧缺陷。或者,藉由在對絕緣層729進行加熱的同時形成絕緣層729,可以填補半導體層742中的氧缺陷。
一般來說,可以將CVD法分類為利用電漿的電漿CVD(PECVD:Plasma Enhanced CVD)法及利用熱的熱CVD(TCVD:Thermal CVD)法等。再者,根據所使用的源氣體,可以分類為金屬CVD(MCVD:Metal CVD)法、有機金屬CVD(MOCVD:Metal Organic CVD)法等。
另外,一般來說,可以將蒸鍍法分類為電阻加熱蒸鍍法、電子束蒸鍍法、MBE(Molecular Beam Epitaxy:分子束磊晶)法、脈衝雷射沉積(PLD:Pulsed Laser Deposition)法、離子束輔助沉積(IAD:Ion beam Assisted Deposition)法及原子層沉積(ALD:Atomic Layer Deposition)法等。
電漿CVD法可以以較低的溫度得到高品質的膜。另外,在當成膜時利用不使用等離子的諸如MOCVD法及蒸鍍法等的成膜方法的情況下,在被形成面不容易產生損傷,由此可以獲得缺陷少的膜。
另外,一般來說,可以將濺射法分類為DC濺射法、磁控濺射法、RF濺射法、離子束濺射法、電子迴旋共振(ECR:Electron Cyclotron Resonance)濺射法及對向靶材式濺射法等。
在對向靶材式濺射法中,電漿封閉在靶材之間,所以可以減輕對基板造成的電漿損傷。此外,根據靶材的傾斜可以使濺射粒子的相對於基板的入射角度小,所以可以提高步階覆蓋性。
圖69A2所示的電晶體811與電晶體810的不同之處在於:電晶體811在絕緣層729上包括可用作背閘極電極的電極723。電極723可以使用與電極746同樣的材料及方法形成。
一般而言,背閘極電極使用導電層來形成,並以半導體層的通道形成區域被閘極電極與背閘極電極夾住的方式設置。因此,背閘極電極可以具有與閘極電極同樣的功能。背閘極電極的電位可以與閘極電極相等,也可以為接地電位(GND電位)或任意電位。另外,藉由獨立於閘極電極的電位地改變背閘極電極的電位,可以改變電晶體的臨界電壓。
電極746及電極723都可以被用作閘極電極。因此,絕緣層726、絕緣層728及絕緣層729都可以被用作閘極絕緣層。另外,也可以將電極723設置在絕緣層728與絕緣層729之間。
注意,當將電極746和電極723中的一個稱為“閘極電極”時,將另一個稱為“背閘極電極”。例如,在電晶體811中,當將電極723稱為“閘極電極”時,有時將電極746稱為“背閘極電極”。另外,當將電極723用作“閘極電極”時,電晶體811是頂閘極型電晶體之一種。此外,有時將電極746和電極723中的一個稱為“第一閘極電極”,有時將另一個稱為“第二閘極電極”。
藉由隔著半導體層742設置電極746以及電極723並將電極746及電極723的電位設定為相同,半導體層742中的載子流過的區域在膜厚度方向上更加擴大,所以載子的移動量增加。其結果是,電晶體811的通態電流增大,並且場效移動率也增高。
因此,電晶體811是相對於佔有面積具有較大的通態電流的電晶體。也就是說,可以相對於所要求的通態電流縮小電晶體811的佔有面積。因此,可以實現集成度高的半導體裝置。
另外,由於閘極電極及背閘極電極使用導電層形成,因此具有防止在電晶體的外部產生的電場影響到形成有通道的半導體層的功能(尤其是對靜電等的電場遮蔽功能)。注意,當將背閘極電極形成得比半導體層大以使用背閘極電極覆蓋半導體層時,能夠提高電場遮蔽功能。
另外,因為電極746及電極723都具有屏蔽來自外部的電場的功能,所以產生在絕緣層772一側或電極723上方的帶電粒子等電荷不會影響到半導體層742的通道形成區域。其結果是,可以抑制應力測試(例如,對閘極施加負電荷的-GBT(Gate Bias-Temperature:閘極偏壓-溫度)應力測試)所導致的劣化。另外,可以減輕其中通態電流根據汲極電壓開始流動的閘極電壓(上升電壓)變動的現象。注意,在電極746及電極723具有相同的電位時或不同的電位時有該效果。
注意,BT應力測試是一種加速試驗,可以在短時間內評估因長時間使用而產生的電晶體的特性變化(隨時間變化)。尤其是,BT應力測試前後的電晶體的臨界電壓的變動量是用於檢查可靠性的重要指標。可以說,臨界電壓的變動量越少,電晶體的可靠性則越高。
另外,藉由具有電極746及電極723且將電極746及電極723的電位設定為相同,臨界電壓的變動量得到降低。因此,多個電晶體中的電特性的不均勻也同時得到降低。
另外,具有背閘極電極的電晶體的對閘極施加正電荷的+GBT應力測試前後的臨界電壓的變動也比不具有背閘極電極的電晶體小。
另外,藉由使用具有遮光性的導電膜形成背閘極電極,能夠防止光從背閘極電極一側入射到半導體層。由此,能夠防止半導體層的光劣化,並防止電晶體的臨界電壓漂移等電特性劣化。
圖69B1示出作為底閘極型電晶體之一的通道保護型電晶體820的剖面圖。電晶體820具有與電晶體810大致相同的結構,而不同之處在於:在電晶體820中,絕緣層741覆蓋半導體層742。另外,在選擇性地去除絕緣層741的重疊於半導體層742的部分而形成的開口部中,半導體層742與電極744a電連接。另外,在選擇性地去除絕緣層741的重疊於半導體層742的部分而形成的其他開口部中,半導體層742與電極744b電連接。絕緣層741的與通道形成區域重疊的區域可以被用作通道保護層。
圖69B2所示的電晶體821與電晶體820的不同之處在於:電晶體821在絕緣層729上包括可以被用作背閘極電極的電極723。
藉由設置絕緣層741,可以防止在形成電極744a及電極744b時半導體層742露出。因此,可以防止在形成電極744a及電極744b時半導體層742被薄膜化。
另外,與電晶體810及電晶體811相比,電晶體820及電晶體821的電極744a與電極746之間的距離及電極744b與電極746之間的距離更長。因此,可以減少在電極744a與電極746之間產生的寄生電容。此外,可以減少在電極744b與電極746之間產生的寄生電容。因此,可以提供一種電特性良好的電晶體。
圖69C1所示的電晶體825是底閘極型電晶體之一的通道蝕刻型電晶體。在電晶體825中,不使用絕緣層741形成電極744a及電極744b。因此,在形成電極744a及電極744b時露出的半導體層742的一部分有時被蝕刻。另一方面,由於不設置絕緣層741,可以提高電晶體的生產率。
圖69C2所示的電晶體826與電晶體825的不同之處在於:電晶體826在絕緣層729上具有可以用作背閘極電極的電極723。
[頂閘極型電晶體] 圖70A1示出頂閘極型電晶體之一的電晶體830的剖面圖。電晶體830在絕緣層772上包括半導體層742,在半導體層742及絕緣層772上包括與半導體層742的一部分接觸的電極744a以及與半導體層742的一部分接觸的電極744b,在半導體層742、電極744a及電極744b上包括絕緣層726,在絕緣層726上包括電極746。
因為在電晶體830中,電極746和電極744a以及電極746和電極744b不重疊,所以可以減少在電極746與電極744a之間產生的寄生電容以及在電極746與電極744b之間產生的寄生電容。另外,在形成電極746之後,將電極746用作遮罩並將雜質755引入到半導體層742,由此可以在半導體層742中以自對準(Self-alignment)的方式形成雜質區域(參照圖70A3)。因此,可以實現電特性良好的電晶體。
另外,可以使用離子植入裝置、離子摻雜裝置或電漿處理裝置進行雜質755的引入。
作為雜質755,例如可以使用第13族元素和第15族元素中的至少一種元素。另外,在作為半導體層742使用氧化物半導體的情況下,作為雜質755,也可以使用稀有氣體、氫和氮中的至少一種元素。
圖70A2所示的電晶體831與電晶體830的不同之處在於:電晶體831具有電極723及絕緣層727。電晶體831具有形成在絕緣層772上的電極723及形成在電極723上的絕緣層727。電極723可以被用作背閘極電極。因此,絕緣層727可以被用作閘極絕緣層。絕緣層727可以使用與絕緣層726同樣的材料及方法來形成。
與電晶體811同樣,電晶體831是相對於佔有面積具有較大的通態電流的電晶體。亦即,可以相對於所要求的通態電流縮小電晶體831的佔有面積。因此,可以實現集成度高的半導體裝置。
圖70B1所示的電晶體840是頂閘極型電晶體之一。電晶體840與電晶體830的不同之處在於:在電晶體840中,在形成電極744a及電極744b之後形成半導體層742。另外,圖70B2所示的電晶體841與電晶體840的不同之處在於:電晶體841具有電極723及絕緣層727。在電晶體840及電晶體841中,半導體層742的一部分形成在電極744a上,半導體層742的其他的一部分形成在電極744b上。
與電晶體811同樣地,電晶體841是相對於佔有面積具有較大的通態電流的電晶體。亦即,可以相對於所要求的通態電流縮小電晶體841的佔有面積。因此,可以實現集成度高的半導體裝置。
圖71A1所示的電晶體842是頂閘極型電晶體之一。電晶體842與電晶體830或電晶體840的不同之處在於:在電晶體842中,在形成絕緣層729之後形成電極744a及電極744b。電極744a及電極744b在形成在絕緣層728及絕緣層729中的開口部與半導體層742電連接。
另外,去除絕緣層726的不與電極746重疊的部分,以電極746及剩餘的絕緣層726為遮罩將雜質755引入到半導體層742,由此可以在半導體層742中以自對準(Self-alignment)的方式形成雜質區域(參照圖71A3)。電晶體842在頂面形狀中包括絕緣層726的端部位於電極746的端部的外側的區域。在對半導體層742引入雜質755時,半導體層742的隔著絕緣層726被引入雜質755的區域的雜質濃度低於不隔著絕緣層726被引入雜質755的區域。因此,在半導體層742中的與重疊於電極746的部分鄰接的區域中形成LDD(Lightly Doped Drain)區域。
圖71A2所示的電晶體843與電晶體842的不同之處在於電晶體843包括電極723。電晶體843包括形成在基板771上的電極723,該電極723隔著絕緣層772與半導體層742重疊。電極723可以被用作背閘極電極。
另外,如圖71B1所示的電晶體844及圖71B2所示的電晶體845那樣,也可以去除絕緣層726的不與電極746重疊的整個區域。另外,如圖71C1所示的電晶體846及圖71C2所示的電晶體847那樣,也可以留下絕緣層726。
在電晶體842至電晶體847中,也可以在形成電極746之後以電極746為遮罩而將雜質755引入到半導體層742,由此在半導體層742中自對準地形成雜質區域。
[s-channel型電晶體] 圖72A至圖72C示出作為半導體層742使用氧化物半導體的電晶體結構的一個例子。在圖72A至圖72C所示的電晶體850中,在半導體層742a上形成有半導體層742b,半導體層742b的頂面、半導體層742b的側面及半導體層742a的側面被半導體層742c覆蓋。圖72A是電晶體850的俯視圖。圖72B是沿圖72A中的點劃線X1-X2所示的部分的剖面圖(通道長度方向的剖面圖)。圖72C是沿圖72A中的點劃線Y1-Y2所示的部分的剖面圖(通道寬度方向的剖面圖)。
另外,電晶體850具有用作閘極電極的電極743。電極743可以使用與閘極電極746同樣的材料及方法形成。在本實施方式中,層疊兩層的導電層形成電極743。
半導體層742a、半導體層742b及半導體層742c使用包含In和Ga中的一個或者兩個的材料形成。典型地,有In-Ga氧化物(包含In和Ga的氧化物)、In-Zn氧化物(包含In和Zn的氧化物)、In-M-Zn氧化物(為包含In、元素M和Zn的氧化物,其中元素M是選自Al、Ti、Ga、Y、Zr、La、Ce、Nd和Hf中的一種以上的元素,且是與氧的鍵合力比In與氧的鍵合力強的金屬元素)。
半導體層742a及半導體層742c較佳為使用包含構成半導體層742b的金屬元素中的一種以上的材料形成。藉由使用這種材料,可以使半導體層742a與半導體層742b的介面以及半導體層742c與半導體層742b的介面不容易產生介面能階。由此,不容易發生介面中的載子的散射及俘獲,而可以提高電晶體的場效移動率。另外,還可以減少電晶體的臨界電壓的不均勻。因此,可以實現具有良好的電特性的半導體裝置。
半導體層742a及半導體層742c的厚度為3nm以上且100nm以下,較佳為3nm以上且50nm以下。另外,半導體層742b的厚度為3nm以上且700nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。
另外,在半導體層742b是In-M-Zn氧化物,並且半導體層742a及半導體層742c也是In-M-Zn氧化物的情況下,當將半導體層742a及半導體層742c設定為In:M:Zn=x1 :y1 :z1 [原子個數比],並且將半導體層742b設定為In:M:Zn=x2 :y2 :z2 [原子個數比]時,可以以y1 /x1 大於y2 /x2 的方式選擇半導體層742a、半導體層742c及半導體層742b。較佳的是,以y1 /x1 為y2 /x2 的1.5倍以上的方式選擇半導體層742a、半導體層742c及半導體層742b。更佳的是,以y1 /x1 為y2 /x2 的2倍以上的方式選擇半導體層742a、半導體層742c及半導體層742b。進一步較佳的是,以y1 /x1 為y2 /x2 的3倍以上的方式選擇半導體層742a、半導體層742c及半導體層742b。此時,如果y1 為x1 以上就可以使電晶體具有穩定的電特性,所以是較佳的。但是,當y1 為x1 的3倍以上時,電晶體的場效移動率會下降,因此y1 較佳為小於x1 的3倍。藉由作為半導體層742a及半導體層742c採用上述結構,可以使半導體層742a及半導體層742c成為與半導體層742b相比不容易產生氧缺陷的層。
另外,當半導體層742a及半導體層742c是In-M-Zn氧化物時,In和元素M的總和為100atomic%時的In和M的含有率較佳為:In低於50atomic%,元素M為50atomic%以上,更佳為:In低於25atomic%,元素M為75atomic%以上。此外,當半導體層742b是In-M-Zn氧化物時,In和M的總和為100atomic%時的In和元素M的含有率較佳為:In為25atomic%以上,元素M低於75atomic%,更佳為:In為34atomic%以上,元素M低於66atomic%。
例如,作為包含In或Ga的半導體層742a及包含In或Ga的半導體層742c,可以採用使用其原子個數比為In:Ga:Zn=1:3:2、1:3:4、1:3:6、1:6:4或1:9:6等的靶材形成的In-Ga-Zn氧化物、使用其原子個數比為In:Ga=1:9等的靶材形成的In-Ga氧化物、氧化鎵等。另外,作為半導體層742b,可以採用使用其原子個數比為In:Ga:Zn=3:1:2、1:1:1、5:5:6或4:2:4.1等的靶材形成的In-Ga-Zn氧化物。此外,半導體層742a、半導體層742b及半導體層742c的原子個數比都作為誤差包括上述原子個數比的±20%的變動。
為了對使用半導體層742b的電晶體賦予穩定的電特性,較佳為降低半導體層742b中的雜質及氧缺陷而實現高純度本質化,使半導體層742b成為本質或實質上本質的氧化物半導體層。另外,較佳為至少使半導體層742b中的通道形成區域成為本質或實質上本質的半導體層。
注意,實質上本質的氧化物半導體層是指氧化物半導體層中的載子密度低於8×1011 個/cm3 ,較佳為低於1×1011 個/cm3 ,更佳為低於1×1010 個/cm3 且1×10-9 個/cm3 以上的氧化物半導體層。
圖73A至圖73C示出作為半導體層742使用氧化物半導體的電晶體結構的一個例子。在圖73A至圖73C所示的電晶體822中,在半導體層742a上形成有半導體層742b。電晶體822是具有背閘極電極的底閘極型電晶體之一。圖73A是電晶體822的俯視圖。圖73B是沿圖73A中的點劃線X1-X2所示的部分的剖面圖(通道長度方向的剖面圖)。圖73C是沿圖73A中的點劃線Y1-Y2所示的部分的剖面圖(通道寬度方向的剖面圖)。
設置在絕緣層729上的電極723在設置在絕緣層726、絕緣層728及絕緣層729中的開口747a及開口747b中與電極746電連接。由此,對電極723及電極746供應相同的電位。另外,既可以不形成開口747a和開口747b中的一個,又可以不形成開口747a及開口747b兩者。當不形成開口747a及開口747b兩者時,可以對電極723及電極746供應不同的電位。
在此,使用圖72A至圖72C所示的電晶體850所具有的絕緣層772、半導體層742及絕緣層726的能帶結構對由半導體層742a、半導體層742b及半導體層742c的疊層構成的半導體層742的功能及其效果進行說明。
真空能階與導帶底之間的能量差(也稱為“電子親和力”)是真空能階與價帶頂之間的能量差(也稱為游離電位)減去能隙的值。另外,能隙可以利用光譜橢圓偏光計(例如,HORIBA JOBIN YVON公司製造的UT-300)來測量。此外,真空能階與價帶頂之間的能量差可以利用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(例如,PHI公司製造的VersaProbe)來測量。
使用其原子個數比為In:Ga:Zn=1:3:2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV,電子親和力大約為4.5eV。使用其原子個數比為In:Ga:Zn=1:3:4的靶材形成的In-Ga-Zn氧化物的能隙大約為3.4eV,電子親和力大約為4.5eV。使用其原子個數比為In:Ga:Zn=1:3:6的靶材形成的In-Ga-Zn氧化物的能隙大約為3.3eV,電子親和力大約為4.5eV。使用其原子個數比為In:Ga:Zn=1:6:2的靶材形成的In-Ga-Zn氧化物的能隙大約為3.9eV,電子親和力大約為4.3eV。使用其原子個數比為In:Ga:Zn=1:6:8的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV,電子親和力大約為4.4eV。使用其原子個數比為In:Ga:Zn=1:6:10的靶材形成的In-Ga-Zn氧化物的能隙大約為3.5eV,電子親和力大約為4.5eV。使用其原子個數比為In:Ga:Zn=1:1:1的靶材形成的In-Ga-Zn氧化物的能隙大約為3.2eV,電子親和力大約為4.7eV。使用其原子個數比為In:Ga:Zn=3:1:2的靶材形成的In-Ga-Zn氧化物的能隙大約為2.8eV,電子親和力大約為5.0eV。
因為絕緣層772和絕緣層726是絕緣物,所以絕緣層772和絕緣層726的導帶底的能量比半導體層742a、742b、742c的導帶底的能量更接近於真空能階(電子親和力小)。
另外,半導體層742a的導帶底的能量比半導體層742b的導帶底的能量更接近於真空能階。明確而言,半導體層742a的導帶底的能量較佳為比半導體層742b的導帶底的能量更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
此外,半導體層742c的導帶底的能量比半導體層742b的導帶底的能量更接近於真空能階。明確而言,半導體層742c的導帶底的能量較佳為比半導體層742b的導帶底的能量更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
另外,因為在半導體層742a與半導體層742b的介面附近以及半導體層742b與半導體層742c的介面附近會形成混合區域,所以導帶底的能量連續地變化。亦即,在這些介面處不存在或者幾乎不存在能階。
因此,在具有該能帶結構的疊層結構中,電子主要在半導體層742b中移動。由此,即使在半導體層742a與絕緣層772的介面或者半導體層742c與絕緣層726的介面存在有能階,該能階也幾乎不會影響到電子的移動。另外,因為在半導體層742a與半導體層742b的介面以及半導體層742c與半導體層742b的介面不存在或者幾乎不存在能階,所以在該區域中不會阻礙電子的移動。因此,具有上述氧化物半導體的疊層結構的電晶體可以實現高場效移動率。
此外,雖然在半導體層742a與絕緣層772的介面以及半導體層742c與絕緣層726的介面附近有可能形成起因於雜質或缺陷的陷阱能階,但是由於半導體層742a及半導體層742c的存在,可以使半導體層742b遠離該陷阱能階。
尤其是,在本實施方式所示的電晶體中,半導體層742b的頂面及側面接觸於半導體層742c,半導體層742b的底面接觸於半導體層742a。如此,藉由採用半導體層742a和半導體層742c覆蓋半導體層742b的結構,可以進一步減少上述陷阱能階的影響。
注意,當半導體層742a或半導體層742c的導帶底的能量與半導體層742b的導帶底的能量之差小時,有時半導體層742b的電子越過該能量差到達陷阱能階。在電子被陷阱能階俘獲時,在絕緣層的介面產生固定負電荷,導致電晶體的臨界電壓漂移到正方向。
因此,藉由將半導體層742a或半導體層742c的導帶底的能量與半導體層742b的導帶底的能量之差設定為0.1eV以上,較佳為0.15eV以上,電晶體的臨界電壓的變動得到抑制,從而可以使電晶體的電特性良好,所以是較佳的。
另外,半導體層742a及半導體層742c的能帶間隙較佳為寬於半導體層742b的能帶間隙。
此外,氧化物半導體的能隙大,為3.0eV以上,可見光透射率較大。此外,在以適當的條件對氧化物半導體進行加工而得到的電晶體中,可以在使用時的溫度條件下(例如為25℃)使關態電流為100zA(1×10-19 A)以下、10zA(1×10-20 A)以下或1zA(1×10-21 A)以下。因此,可以提供功耗低的半導體裝置。
再次對圖72A至圖72C所示的電晶體850進行說明。藉由在形成於絕緣層772的凸部上設置半導體層742b,半導體層742b的側面也可以被電極743覆蓋。也就是說,電晶體850具有能夠由電極743的電場電圍繞半導體層742b的結構。如此,將由導電膜的電場電圍繞形成有通道的半導體層的電晶體結構稱為surrounded channel(s-channel)結構。另外,將具有s-channel結構的電晶體也稱為“s-channel型電晶體”或“s-channel電晶體”。
在s-channel結構中,也可以在半導體層742b的整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大,來可以得到更高的通態電流。此外,也可以由電極743的電場使形成在半導體層742b中的通道形成區域的整個區域空乏化。因此,s-channel結構可以進一步降低電晶體的關態電流。
另外,藉由增大絕緣層772的凸部的高度且縮短通道寬度,可以進一步提高增大通態電流且降低關態電流的s-channel結構的效果等。此外,當形成半導體層742b時,也可以去除露出的半導體層742a。此時,半導體層742a的側面與半導體層742b的側面有時對齊。
另外,如圖74A至圖74C所示的電晶體851,也可以在半導體層742的下方隔著絕緣層設置電極723。圖74A是電晶體851的俯視圖。圖74B是沿圖74A中的點劃線X1-X2所示的部分的剖面圖。圖74C是沿圖74A中的點劃線Y1-Y2所示的部分的剖面圖。
另外,如圖75A至圖75C所示的電晶體852,也可以在電極743的上方設置絕緣層775,在絕緣層775上設置層725。圖75A是電晶體852的俯視圖。圖75B是沿圖75A中的點劃線X1-X2所示的部分的剖面圖。圖75C是沿圖75A中的點劃線Y1-Y2所示的部分的剖面圖。
在圖75A至圖75C中,雖然將層725設置於絕緣層775上,但也可以在絕緣層728或絕緣層729上設置層725。藉由使用具有遮光性的材料形成層725,能夠防止因光照射導致的電晶體的特性變動或可靠性的下降等。另外,藉由將層725形成得至少比半導體層742b大以使半導體層742b被層725覆蓋,能夠提高上述效果。層725可以使用有機材料、無機材料或金屬材料製造。另外,當使用導電材料製造層725時,既可以給層725供應電壓,又可以使層725處於電浮動(浮動)狀態。
圖76A至圖76C示出具有s-channel結構的電晶體的一個例子。圖76A至圖76C所示的電晶體848具有與上述電晶體847大致相同的結構。在電晶體848中,在設置在絕緣層772的凸部上形成有半導體層742。電晶體848是一種包括背閘極電極的頂閘極型電晶體。圖76A是電晶體848的俯視圖。圖76B示出由圖76A中的X1-X2的點劃線表示的部分的剖面圖。圖76C示出由圖76A中的Y1-Y2的點劃線表示的部分的剖面圖。
設置在絕緣層729上的電極744a在設置在絕緣層726、絕緣層728及絕緣層729的開口747c中與半導體層742電連接。此外,設置在絕緣層729上的電極744b在設置在絕緣層726、絕緣層728及絕緣層729的開口747d中與半導體層742電連接。
設置在絕緣層726上的電極743在設置在絕緣層726及絕緣層772的開口747a及開口747b中與電極723電連接。因此,電極743及電極723被供應相同的電位。此外,也可以不形成開口747a和開口747b中的一者或兩者。在不形成開口747a及開口747b兩者時,可以對電極723及電極743供應不同的電位。
注意,用於具有s-channel結構的電晶體的半導體層不侷限於氧化物半導體。
[氧化物半導體的能帶結構] 以下,對使用氧化物半導體的電晶體的能帶圖進行說明。
圖77A為電晶體的通道長度方向上的剖面圖,圖77B為電晶體的通道寬度方向上的剖面圖。圖77B為圖77A中的0nm的位置的剖面圖。
圖77A和圖77B所示的電晶體包括絕緣膜5402、氧化物半導體膜5406a、氧化物半導體膜5406b、氧化物半導體膜5406c、導電膜5416a、導電膜5416b、絕緣膜5412及導電膜5404。
氧化物半導體膜5406a配置在絕緣膜5402上,氧化物半導體膜5406b配置在氧化物半導體膜5406a上,導電膜5416a及導電膜5416b配置在氧化物半導體膜5406b上,氧化物半導體膜5406c配置在氧化物半導體膜5406b、導電膜5416a及導電膜5416b上,絕緣膜5412配置在氧化物半導體膜5406c上,導電膜5404配置在絕緣膜5412上。
因此,在圖77A和圖77B所示的電晶體中,導電膜5416a及導電膜5416b分別具有源極電極及汲極電極的功能,導電膜5404具有閘極電極的功能,絕緣膜5412具有閘極絕緣體的功能。
如圖77B所示,該電晶體具有由導電膜5404電圍繞氧化物半導體膜5406b的s-channel結構。亦即,具有與圖72A至圖72C所示的電晶體同樣的結構。因此,關於圖77A和圖77B所示的電晶體的各組件,可以參照圖72A至圖72C所示的電晶體的說明。
圖78A至圖78C示出圖77A中的點劃線K1-K2之間的能帶圖。在此,對導電膜5416a與導電膜5416b之間施加汲極電壓(例如1V)。圖78A示出作為閘極電壓對導電膜5404與導電膜5416a之間施加負電壓(例如-3V)的情況,圖78B示出不施加閘極電壓的情況,圖78C示出作為閘極電壓施加正電壓(例如3V)的情況。在圖式中,實線EC 表示導帶底的能量,實線EV 表示價帶頂的能量,虛線EFn 表示電子的准費米能階的能量。
圖78D至圖78F示出圖77B中的點劃線K3-K4之間的能帶圖。在此,對導電膜5416a與導電膜5416b之間施加汲極電壓(例如1V)。圖78D示出作為閘極電壓施加負電壓(例如-3V)的情況,圖78E示出不施加閘極電壓的情況,圖78F示出作為閘極電壓施加正電壓(例如3V)的情況。
如圖78A所示,當施加負閘極電壓時,在源極與汲極之間形成能障,汲極電流不容易流過。另外,如圖78B所示,當不施加閘極電壓時,源極與汲極之間的能障變小,汲極電流開始流過。另外,如圖78C所示,當施加正閘極電壓時,源極與汲極之間的能障消失,汲極電流流過。
如圖78D至圖78F所示,氧化物半導體膜5406b幾乎不因閘極電壓發生能帶的彎曲。亦即,導帶底的能量及價帶頂的能量僅根據被施加的閘極電壓變動一定程度而已。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5 在本實施方式中,參照圖式說明包括本發明的一個實施方式的觸控面板及IC的觸控面板模組的結構例子。
圖79示出觸控面板模組6500的方塊圖。觸控面板模組6500包括觸控面板6510及IC6520。
觸控面板6510包括顯示部6511、輸入部6512及掃描線驅動電路6513。顯示部6511包括多個像素、多個信號線及多個掃描線,並且能夠顯示影像。輸入部6512包括檢測接觸或靠近觸控面板6510的被檢測物的多個感測器元件,並且能夠被用作觸控感測器。掃描線驅動電路6513能夠對顯示部6511中的掃描線輸出掃描信號。
在此,為了便於說明,示出觸控面板6510分開成顯示部6511和輸入部6512的結構,但是較佳為採用兼具顯示影像的功能和觸控感測器的功能的所謂的In-Cell型觸控面板。
作為可以用作輸入部6512的觸控感測器的方式,例如可以使用靜電電容式。作為電容式,有表面型電容式、投影型電容式等。作為投影型電容式,有自電容式、互電容式等。較佳為使用互電容式,由此可以同時進行多點檢測。
注意,並不侷限於此,還可以將能夠檢測指頭或觸控筆等被檢測物的靠近或接觸的各種方式的感測器用於輸入部6512。例如,作為感測器的方式,除了電容式以外,還可以使用電阻膜式、表面聲波式、紅外線式、光學式等各種方式。
作為In-Cell型觸控面板,典型地有Hybrid-In-Cell型和Full-In-Cell型。Hybrid-In-Cell型是指在支撐顯示元件的基板和相對基板的兩者設置有構成觸控感測器的電極等的結構。Full-In-Cell型是指在支撐顯示元件的基板上設置有構成觸控感測器的電極等的結構。藉由採用Full-In-Cell型觸控面板,可以使相對基板的結構簡化,所以是較佳的。尤其是在Full-In-Cell型中,藉由將構成顯示元件的電極兼作構成觸控感測器的電極,可以使製程簡化,從而降低製造成本,所以是較佳的。
顯示部6511較佳為具有HD(像素個數1280×720)、FHD(像素個數1920×1080)、WQHD(像素個數2560×1440)、WQXGA(像素個數2560×1600)、4K(像素個數3840×2160)、8K(像素個數7680×4320)等極高的解析度。尤其較佳為具有4K、8K或更高的解析度。另外,設置在顯示部6511中的像素的密度(清晰度)較佳為300ppi以上,更佳為500ppi以上,更佳為800ppi以上,進一步較佳為1000ppi以上,更進一步較佳為1200ppi以上。這樣的具有高解析度及高清晰度的顯示部6511可以進一步提高可攜式或家用等的個人用途中的真實感或縱深感等。
IC6520包括電路單元6501、信號線驅動電路6502、感測器驅動電路6503及檢測電路6504。電路單元6501包括時序控制器6505及影像處理電路6506等。
信號線驅動電路6502能夠對顯示部6511中的信號線輸出作為類比信號的影像信號(也稱為視訊信號)。例如,信號線驅動電路6502可以具有組合移位暫存器電路和緩衝器電路的結構。另外,觸控面板6510可以包括與信號線連接的解多工器電路。
感測器驅動電路6503能夠輸出驅動輸入部6512中的感測器元件的信號。感測器驅動電路6503例如可以具有組合移位暫存器電路和緩衝器電路的結構。
檢測電路6504能夠對電路單元6501輸出來自輸入部6512中的感測器元件的輸出信號。例如,檢測電路6504可以包括放大電路及類比資料轉換電路(ADC:Analog-Digital Convertor)。此時,檢測電路6504將從輸入部6512輸出的類比信號轉換為數位信號且輸出到電路單元6501。
電路單元6501中的影像處理電路6506具有如下功能:生成並輸出驅動觸控面板6510的顯示部6511的信號;生成並輸出驅動輸入部6512的信號;以及分析從輸入部6512輸出的信號且將其輸出到CPU6540。
明確而言,影像處理電路6506例如能夠按照CPU6540的指令生成影像信號。另外,影像處理電路6506能夠按照顯示部6511的規格對影像信號進行信號處理來將其轉換為類比影像信號,並供應到信號線驅動電路6502。另外,影像處理電路6506能夠按照CPU6540的指令生成對感測器驅動電路6503輸出的驅動信號。影像處理電路6506還能夠分析從檢測電路6504輸入的信號,並將其作為位置資訊輸出到CPU6540。
時序控制器6505能夠根據被影像處理電路6506處理的影像信號等中的同步信號生成對掃描線驅動電路6513及感測器驅動電路6503輸出的信號(時脈信號、起動脈衝信號等信號),並將其輸出。時序控制器6505也可以具有生成規定檢測電路6504輸出信號的時序的信號且將其輸出的功能。在此,時序控制器6505較佳為輸出分別與對掃描線驅動電路6513輸出的信號以及對感測器驅動電路6503輸出的信號同步的信號。尤其是,較佳為將改寫顯示部6511的像素的資料的期間和在輸入部6512中感測的期間分開。例如,可以以將一個圖框期間分為改寫像素的資料的期間和感測期間的方式驅動觸控面板6510。另外,例如藉由在一個圖框期間中設置兩個以上的感測期間,可以提高檢測靈敏度及感測準確度。
影像處理電路6506例如可以包括處理器。例如,可以使用DSP(Digital Signal Processor:數位信號處理器)、GPU(Graphics Processing Unit:圖形處理器)等其他微處理器。微處理器也可以由FPGA(Field Programmable Gate Array:現場可程式邏輯閘陣列)或FPAA(Field Programmable Analog Array:現場可程式類比陣列)等PLD(Programmable Logic Device:可程式邏輯裝置)來構成。藉由由處理器解釋且執行來自各種程式的指令,進行各種資料處理或程式控制。有可能由處理器執行的程式可以被存儲在處理器中的記憶體區域,也可以被存儲在另外設置的記憶體裝置中。
此外,也可以將在其通道形成區域中使用氧化物半導體而實現了極低的關態電流的電晶體用於觸控面板6510中的顯示部6511、掃描線驅動電路6513、IC6520中的電路單元6501、信號線驅動電路6502、感測器驅動電路6503、檢測電路6504或者設置在外部的CPU6540等。由於該電晶體的關態電流極低,所以藉由將該電晶體用於保持流入用作記憶元件的電容器的電荷(資料)的開關,可以確保資料的長期保持。例如,藉由將該特性應用於影像處理電路6506的暫存器或快取記憶體,可以僅在必要時使影像處理電路6506工作,而在其他情況下使之前的處理資訊儲存在該記憶元件,從而實現常閉運算(normally off computing),由此可以實現觸控面板模組6500及安裝有該觸控面板模組6500的電子裝置的低功耗化。
注意,雖然在此示出電路單元6501包括時序控制器6505及影像處理電路6506的結構,但是也可以將影像處理電路6506或具有影像處理電路6506的一部分功能的電路設置在外部。或者,也可以由CPU6540承擔影像處理電路6506的全部或一部分功能。例如,也可以採用電路單元6501包括信號線驅動電路6502、感測器驅動電路6503、檢測電路6504及時序控制器6505的結構。
注意,雖然在此示出IC6520包括電路單元6501的例子,但是電路單元6501也可以不包括在IC6520內。此時,可以採用IC6520包括信號線驅動電路6502、感測器驅動電路6503及檢測電路6504的結構。例如,當在觸控面板模組6500中安裝多個IC時,可以另外設置電路單元6501而配置不包括電路單元6501的多個IC6520,也可以組合僅包括IC6520及信號線驅動電路6502的IC來配置。
如此,藉由將驅動觸控面板6510的顯示部6511的功能及驅動輸入部6512的功能組合於一個IC中,可以減少安裝在觸控面板模組6500中的IC的個數,由此可以降低成本。
圖80A至圖80C是安裝有IC6520的觸控面板模組6500的示意圖。
在圖80A中,觸控面板模組6500包括基板6531、相對基板6532、多個FPC6533、IC6520及IC6530等。在基板6531與相對基板6532之間包括顯示部6511、輸入部6512及掃描線驅動電路6513。IC6520及IC6530以COG方式等安裝方法安裝在基板6531上。
IC6530是在上述IC6520中僅包括信號線驅動電路6502或者包括信號線驅動電路6502及電路單元6501的IC。藉由FPC6533從外部對IC6520或IC6530供應信號。還可以藉由FPC6533從IC6520或IC6530向外部輸出信號。
圖80A例示出以夾著顯示部6511的方式設置兩個掃描線驅動電路6513的結構。並且示出除了IC6520還包括IC6530的結構。這樣的結構適用於顯示部6511的解析度極高的情況。
圖80B示出安裝有一個IC6520及一個FPC6533的例子。如此,藉由將功能集中於一個IC6520,可以減少構件的個數,所以是較佳的。另外,在圖80B中,示出沿著顯示部6511的兩個短邊中的近於FPC6533一側的邊配置掃描線驅動電路6513的例子。
圖80C例示出包括安裝有影像處理電路6506等的PCB(Printed Circuit Board:印刷電路板)6534的結構。基板6531上的IC6520、IC6530與PCB6534由FPC6533電連接。在此,IC6520也可以不包括上述影像處理電路6506。
此外,在圖80A至圖80C的各圖式中,IC6520或IC6530也可以不安裝在基板6531上而安裝在FPC6533上。例如,IC6520或IC6530以COF方式或TAB(Tape Automated Bonding:捲帶自動接合)方式等安裝方法安裝在FPC6533上即可。
如圖80A及圖80B所示,在顯示部6511的短邊一側配置FPC6533或IC6520(及IC6530)等的結構能夠實現窄邊框化,因此例如適用於智慧手機、行動電話或平板終端等電子裝置。另外,如圖80C所示的使用PCB6534的結構例如適用於電視機、顯示器裝置、平板終端或膝上型個人電腦等。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6 在本實施方式中,參照圖81至圖83B對包括本發明的一個實施方式的顯示裝置的顯示模組及電子裝置進行說明。
圖81所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8005的顯示面板8006、背光源8007、框架8009、印刷基板8010、電池8011。
本發明的一個實施方式的顯示裝置例如可用於顯示面板8006。
上蓋8001及下蓋8002的形狀或尺寸可以根據顯示面板8006的尺寸適當地改變。
顯示面板8006包括電容式觸控感測器。
背光源8007包括光源8008。
注意,雖然在圖81中例示出在背光源8007上配置光源8008的結構,但是不侷限於此。例如,可以在背光源8007的端部設置光源8008,並使用光擴散板。
當使用有機EL元件等自發光型發光元件時,或者當使用反射型面板等時,可以採用不設置背光源8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷基板8010的工作而產生的電磁波的電磁屏蔽的功能。此外,框架8009也可以具有散熱板的功能。
印刷基板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,可以採用外部的商業電源,也可以採用另行設置的電池8011的電源。當使用商業電源時,可以省略電池8011。
此外,在顯示面板8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖82A至圖83B是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測量如下因素的功能:力、位移、位置、速度、加速度、角速度、轉速數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖82A示出移動電腦,該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖82B示出具備儲存媒體的可攜式影像再現裝置(例如DVD再現裝置),該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖82C示出電視機,該電視機除了上述以外還可以包括支架5012等。可以藉由利用外殼5000所具備的操作開關或另行提供的遙控器5013進行電視機的操作。藉由利用遙控器5013所具備的操作鍵,可以進行頻道及音量的操作,並可以對顯示在顯示部5001上的影像進行操作。另外,也可以採用在遙控器5013中設置顯示從該遙控器5013輸出的資料的顯示部的結構。圖82D示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖82E示出具有電視接收功能的數位相機,該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖82F示出可攜式遊戲機,該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖82G示出可攜式電視接收機,該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖82H是手錶型資訊終端,該手錶型資訊除了上述以外還可以包括腕帶5018、錶帶扣5019等。安裝在兼作框架(bezel)部分的外殼5000中的顯示部5001具有非矩形狀的顯示區域。顯示部5001可以顯示表示時間的圖示5020以及其他圖示5021等。圖83A是數位看板(Digital Signage)。圖83B是設置於圓柱狀的柱子上的數位看板。
圖82A至圖83B所示的電子裝置可以具有各種功能。例如,可以具有如下功能:將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能;觸控屏的功能;顯示日曆、日期或時間等的功能;藉由利用各種軟體(程式)控制處理的功能;進行無線通訊的功能;藉由利用無線通訊功能來連接到各種電腦網路的功能;藉由利用無線通訊功能,進行各種資料的發送或接收的功能;讀出儲存在存儲介質中的程式或資料並將其顯示在顯示部上的功能;等。此外,包括多個顯示部的電子裝置可以具有在一個顯示部主要顯示影像資訊而在另一個顯示部主要顯示文本資訊的功能,或者具有藉由將考慮了視差的影像顯示於多個顯示部上來顯示三維影像的功能等。並且,在具有影像接收部的電子裝置中,可以具有如下功能:拍攝靜態影像;拍攝動態影像;對所拍攝的影像進行自動或手工校正;將所拍攝的影像存儲在記錄介質(外部或內置於影像拍攝裝置中)中;將所拍攝的影像顯示在顯示部上;等等。注意,圖82A至圖83B所示的電子裝置可具有的功能不侷限於上述功能,而可以具有各種功能。
本實施方式的電子裝置的特徵在於具有用於顯示某種資訊的顯示部。可以將本發明的一個實施方式的顯示裝置等用於該顯示部。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
10:顯示裝置 11:基板 12:基板 13:FPC 14:導電膜 20a:液晶元件 20b:液晶元件 21a:共用電極 21a1:共用電極 21a2:像素電極 21b:像素電極 22a:像素電極 22b:共用電極 22b1:共用電極 22b2:像素電極 23:液晶 24:絕緣膜 25a:開口 25b:開口 26:開口 28a:導電膜 28b:導電膜 31:彩色膜 40a:像素 40b:像素 51a:感測器電極 51a1:感測器電極 52b:感測器電極 52b1:感測器電極 53:佈線 54:佈線 55:開口 56:開口 61:佈線 62:佈線 63:電晶體 64:液晶元件 65_1:區塊 65_2:區塊 67_1:區塊 67_4:區塊 71:電極 71_1:電極 71_2:電極 72:電極 72_1:電極 72_4:電極 102:基板 108:絕緣膜 114:絕緣膜 118:絕緣膜 119:絕緣膜 150a:電晶體 150b:電晶體 151:密封劑 160a:液晶元件 160b:液晶元件 301:電晶體 306:連接部 310:顯示裝置 316:間隔物 319:連接層 321a:導電膜 321a1:導電膜 321a2:導電膜 321b:導電膜 322a:導電膜 322b:導電膜 322b1:導電膜 322b2:導電膜 325a:開口 325b:開口 328a:導電膜 328b:導電膜 331a:彩色膜 331b:彩色膜 332:遮光膜 341:閘極電極 342:閘極電極 343:閘極電極 344:閘極電極 347:區域 348:區域 353:液晶 354:絕緣膜 355:絕緣膜 356:開口 360:區域 361a:區域 361b:區域 362:區域 363:交叉部 364:空間 365a:像素 365a1:子像素 365b:像素 365b1:子像素 365c:像素 366a:像素 366b:像素 366c:像素 367a:像素 367a1:子像素 367b:像素 367b1:子像素 367c:像素 368a:像素 368a1:子像素 368b:像素 368b1:子像素 368c:像素 369a:像素 369b:像素 369c:像素 370a:像素 370b:像素 370c:像素 372:基板 373:FPC 374:IC 377:區域 381:顯示部 382:佈線 383:驅動電路 384:驅動電路 386:佈線 389a:導電膜 389b:導電膜 601:脈衝電壓輸出電路 602:電流檢測電路 603:電容器 621:電極 622:電極 723:電極 725:層 726:絕緣層 727:絕緣層 728:絕緣層 729:絕緣層 741:絕緣層 742:半導體層 742a:半導體層 742b:半導體層 742c:半導體層 743:電極 744a:電極 744b:電極 746:電極 747a:開口 747b:開口 747c:開口 747d:開口 755:雜質 771:基板 772:絕緣層 775:絕緣層 810:電晶體 811:電晶體 820:電晶體 821:電晶體 822:電晶體 825:電晶體 826:電晶體 830:電晶體 831:電晶體 840:電晶體 841:電晶體 842:電晶體 843:電晶體 844:電晶體 845:電晶體 846:電晶體 847:電晶體 848:電晶體 850:電晶體 851:電晶體 852:電晶體 5000:外殼 5001:顯示部 5002:顯示部 5003:揚聲器 5004:LED燈 5005:操作鍵 5006:連接端子 5007:感測器 5008:麥克風 5009:開關 5010:紅外線埠 5011:記錄介質讀取部 5012:支架 5013:遙控器 5014:天線 5015:快門按鈕 5016:影像接收部 5017:充電器 5018:腕帶 5019:錶帶扣 5020:圖示 5021:圖示 5200:顆粒 5201:離子 5202:橫向生長部 5203:粒子 5220:基板 5230:靶材 5240:電漿 5260:加熱機構 5402:絕緣膜 5404:導電膜 5406a:氧化物半導體膜 5406b:氧化物半導體膜 5406c:氧化物半導體膜 5412:絕緣膜 5416a:導電膜 5416b:導電膜 6500:觸控面板模組 6501:電路單元 6502:信號線驅動電路 6503:感測器驅動電路 6504:檢測電路 6505:時序控制器 6506:影像處理電路 6510:觸控面板 6511:顯示部 6512:輸入部 6513:掃描線驅動電路 6520:IC 6530:IC 6531:基板 6532:相對基板 6533:FPC 6534:PCB 6540:CPU 8000:顯示模組 8001:上蓋 8002:下蓋 8005:FPC 8006:顯示面板 8007:背光 8008:光源 8009:框架 8010:印刷基板 8011:電池
在圖式中: 圖1A和圖1B是根據實施方式的觸控感測器的方塊圖及時序圖; 圖2是說明具有根據實施方式的觸控感測器的像素的圖; 圖3A至圖3C是說明根據實施方式的觸控感測器及像素的工作的圖; 圖4A至圖4C為示出根據實施方式的觸控面板的模式的剖面示意圖; 圖5A至圖5C為示出根據實施方式的觸控面板的模式的剖面示意圖; 圖6A和圖6B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖7A和圖7B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖8為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖9A和圖9B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖10A和圖10B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖11A和圖11B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖12為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖13為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖14為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖15為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖16為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖17為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖18為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖19A和圖19B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖20A和圖20B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖21A和圖21B為示出根據實施方式的觸控感測器的電極等的配置的俯視圖; 圖22A和圖22B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖23為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖24A和圖24B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖25A和圖25B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖26為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖27為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖28為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖29A和圖29B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖30A和圖30B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖31A和圖31B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖32A和圖32B為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖33A和圖33B示出根據實施方式的顯示裝置的像素結構的計算結果; 圖34A至圖34D為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖35為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖36為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖37為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖38為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖39A至圖39C為示出根據實施方式的像素佈局的一個例子的俯視圖; 圖40為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖41為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖42為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖43為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖44為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖45為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖46為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖47為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖48為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖49為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖50為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖51為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖52為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖53為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖54為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖55為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖56為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖57為示出根據實施方式的顯示裝置的一個例子的俯視圖; 圖58為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖59為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖60為示出根據實施方式的顯示裝置的一個例子的剖面圖; 圖61A至圖61E為說明CAAC-OS及單晶氧化物半導體的XRD結構分析的圖以及CAAC-OS的選區電子繞射圖案; 圖62A至圖62E為CAAC-OS的剖面TEM影像、平面TEM影像及其分析影像; 圖63A至圖63D為nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像; 圖64A和圖64B為a-like OS的剖面TEM影像; 圖65示出In-Ga-Zn氧化物的電子照射所引起的結晶部的變化; 圖66是說明CAAC-OS的成膜方法的圖; 圖67A至圖67C是說明InMZnO4的結晶的圖; 圖68A至圖68F是說明CAAC-OS的成膜方法的圖; 圖69A1、圖69A2、圖69B1、圖69B2、圖69C1和圖69C2是說明電晶體的一個實施方式的剖面圖; 圖70A1、圖70A2、圖70A3、圖70B1和圖70B2是說明電晶體的一個實施方式的剖面圖; 圖71A1、圖71A2、圖71A3、圖71B1、圖71B2、圖71C1和圖71C2是說明電晶體的一個實施方式的剖面圖; 圖72A至圖72C是說明電晶體的一個實施方式的平面圖及剖面圖; 圖73A至圖73C是說明電晶體的一個實施方式的平面圖及剖面圖; 圖74A至圖74C是說明電晶體的一個實施方式的平面圖及剖面圖; 圖75A至圖75C是說明電晶體的一個實施方式的平面圖及剖面圖; 圖76A至圖76C是說明電晶體的一個實施方式的平面圖及剖面圖; 圖77A和圖77B是說明電晶體的一個實施方式的剖面圖; 圖78A至圖78F是說明能帶結構的圖; 圖79為根據實施方式的觸控面板模組的方塊圖; 圖80A至圖80C示出根據實施方式的觸控面板模組的結構實例; 圖81是說明根據實施方式的顯示模組的圖; 圖82A至圖82H是說明根據實施方式的電子裝置的圖; 圖83A和圖83B是說明根據實施方式的電子裝置的圖; 圖84為說明樣本的XRD譜的測定結果的圖; 圖85A至圖85L為說明樣本的TEM影像及電子繞射圖案的圖; 圖86A至圖86C為說明樣本的EDX面分析影像的圖。 本發明的選擇圖為圖42。
21b:像素電極
22a:像素電極
25a:開口
25b:開口
26:開口
40a:像素
40b:像素
51a:感測器電極
52b:感測器電極

Claims (7)

  1. 一種顯示裝置,包括: 第一基板; 該第一基板上的第一電晶體; 該第一電晶體上的第一絕緣層; 位於該第一絕緣層上且與該第一絕緣層接觸的第一導電膜; 位於該第一導電膜上且與該第一導電膜接觸的第二絕緣層; 藉由位於該第一絕緣層與該第二絕緣層中的孔與該第一電晶體電連接的像素電極; 該像素電極及該第一導電膜上的液晶層; 該液晶層上的屏蔽層,該屏蔽層與位於該第一絕緣層與該第二絕緣層中的該孔重疊; 與該像素電極重疊的彩色膜; 該屏蔽層及該彩色膜上的第二基板;以及 該第二基板上的第二導電膜及第三導電膜, 其中,該第二導電膜及該第三導電膜位於同一個面上, 該第一導電膜、該第二導電膜及該第三導電膜包含於觸控感測器, 並且,該第一電晶體在通道形成區域包括氧化物半導體。
  2. 一種顯示裝置,包括: 第一基板; 該第一基板上的第一電晶體; 該第一電晶體上的第一絕緣層; 位於該第一絕緣層上且與該第一絕緣層接觸的第一導電膜; 位於該第一導電膜上且與該第一導電膜接觸的第二絕緣層; 藉由位於該第一絕緣層及該第二絕緣層中的孔與該第一電晶體電連接的像素電極, 其中該像素電極包括開口; 該像素電極及該第一導電膜上的液晶層; 該液晶層上的屏蔽層,該屏蔽層與該第一電晶體及位於該第一絕緣層及該第二絕緣層中的該孔重疊; 與該像素電極重疊的彩色膜; 該屏蔽層及該彩色膜上的第二基板;以及 該第二基板上的第二導電膜及第三導電膜, 其中,該第一導電膜與該第三導電膜彼此重疊, 該第二導電膜及該第三導電膜位於同一個面上, 該第一導電膜、該第二導電膜及該第三導電膜包含於觸控感測器, 並且,該第一電晶體在通道形成區域包括氧化物半導體。
  3. 如請求項1或2所述之顯示裝置,其中該氧化物半導體包括銦及鋅。
  4. 如請求項1或2所述之顯示裝置,還包括第二電晶體以及與該第二電晶體電連接的第四導電膜, 其中該第四導電膜位於該第一絕緣層上且與該第一絕緣層接觸。
  5. 如請求項1或2所述之顯示裝置,其中該第二絕緣層包括氮。
  6. 如請求項1或2所述之顯示裝置,其中該第二導電膜及該第三導電膜隔著間隙互相分離。
  7. 一種電子裝置,包括: 如請求項1或2所述之顯示裝置;以及 開關、揚聲器和外殼中的至少一個。
TW110103918A 2015-06-15 2016-06-14 顯示裝置及電子裝置 TWI762177B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-120272 2015-06-15
JP2015120272 2015-06-15
JP2016101794A JP2017003976A (ja) 2015-06-15 2016-05-20 表示装置
JP2016-101794 2016-05-20

Publications (2)

Publication Number Publication Date
TW202127212A true TW202127212A (zh) 2021-07-16
TWI762177B TWI762177B (zh) 2022-04-21

Family

ID=57752069

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110103918A TWI762177B (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置
TW105118564A TWI719029B (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105118564A TWI719029B (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置

Country Status (2)

Country Link
JP (1) JP2017003976A (zh)
TW (2) TWI762177B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829549B2 (en) 2021-09-06 2023-11-28 Novatek Microelectronics Corp. Method of controlling stylus pen of touch panel

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11353754B2 (en) * 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP6411572B1 (ja) * 2017-03-29 2018-10-24 Hoya Candeo Optronics株式会社 発光装置および当該発光装置を含む光照射装置
US11099680B2 (en) * 2018-01-19 2021-08-24 Tactual Labs Co. Matrix sensor with receive isolation
TWI806793B (zh) * 2018-08-28 2023-06-21 晶元光電股份有限公司 半導體裝置
TWI785106B (zh) * 2018-08-28 2022-12-01 晶元光電股份有限公司 半導體裝置
TWI806436B (zh) * 2021-11-25 2023-06-21 大陸商北京北方華創微電子裝備有限公司 磁控管裝置和半導體製程設備

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107653B2 (ja) * 2007-10-09 2012-12-26 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101094623B1 (ko) * 2008-04-15 2011-12-15 가부시키가이샤 히타치 디스프레이즈 표시 장치
JP5133205B2 (ja) * 2008-11-06 2013-01-30 株式会社ジャパンディスプレイイースト 静電容量結合方式タッチパネルおよびタッチパネル付き表示装置
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
RU2491678C1 (ru) * 2009-07-24 2013-08-27 Шарп Кабусики Кайся Способ изготовления подложки со структурой тонкопленочных транзисторов
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
CN103135815B (zh) * 2011-11-25 2017-02-22 上海天马微电子有限公司 内嵌触摸屏液晶显示装置及其触控驱动方法
JP2013167953A (ja) * 2012-02-14 2013-08-29 Japan Display Central Co Ltd タッチパネル及び表示装置
CN103488327B (zh) * 2012-06-11 2016-08-17 乐金显示有限公司 触摸传感器集成式显示设备及其制造方法
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211843B2 (ja) * 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR102029437B1 (ko) * 2012-12-17 2019-10-07 엘지디스플레이 주식회사 터치센서 일체형 표시장치
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
KR102100441B1 (ko) * 2013-06-26 2020-04-14 삼성디스플레이 주식회사 터치센서 내장형 액정표시장치의 제조방법
TWI803081B (zh) * 2013-08-28 2023-05-21 日商半導體能源研究所股份有限公司 顯示裝置
KR102192035B1 (ko) * 2013-12-02 2020-12-17 삼성디스플레이 주식회사 접촉 감지 센서를 포함하는 플렉서블 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829549B2 (en) 2021-09-06 2023-11-28 Novatek Microelectronics Corp. Method of controlling stylus pen of touch panel

Also Published As

Publication number Publication date
TW201710862A (zh) 2017-03-16
TWI762177B (zh) 2022-04-21
TWI719029B (zh) 2021-02-21
JP2017003976A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP7344951B2 (ja) 液晶表示装置
TWI734687B (zh) 輸入輸出裝置及電子裝置
TWI719029B (zh) 顯示裝置及電子裝置
KR102559122B1 (ko) 터치 패널
TWI754274B (zh) 半導體裝置及觸控面板
TWI739757B (zh) 半導體裝置的製造方法
TWI776519B (zh) 資訊處理裝置
TWI755370B (zh) 氧化物半導體膜,半導體裝置,及顯示裝置
TWI686870B (zh) 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
CN107735725B (zh) 液晶显示装置及电子设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees