JP2014220492A - 半導体装置 - Google Patents

Abstract

【課題】同一基板上に、酸化物半導体を含んで構成される抵抗素子と、酸化物半導体を含んで構成されるトランジスタと、を有する半導体装置を提供する。【解決手段】同一基板上に設けられた抵抗素子及びトランジスタを有し、抵抗素子は少なくとも第１の酸化物半導体層を含み、トランジスタは、少なくとも第２の酸化物半導体層を含み、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有し、且つ第１の酸化物半導体層のキャリア密度が、第２の酸化物半導体層のキャリア密度よりも高い半導体装置である。第１の酸化物半導体層は、酸素欠損及び／又は不純物濃度が増加する処理を行うことによって、第２の酸化物半導体層と比較して高いキャリア密度を有する。【選択図】図１

Description

本発明の一態様は、半導体装置及びその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は、全て半導体装置である。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。

例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。

また、表示装置の画素部を駆動するための駆動回路部は、トランジスタ、容量素子、抵抗素子といった素子を含んで構成される。

画素部に含まれる酸化物半導体を用いたチャネルエッチ型のトランジスタと、駆動回路に含まれる酸化物半導体を用いた抵抗素子を同一工程で形成した半導体装置が、特許文献３で開示されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１０−１７１３９４号公報

本発明の一態様は、同一基板上に、酸化物半導体を含んで構成される抵抗素子と、酸化物半導体を含んで構成されるトランジスタと、を有する半導体装置を提供することを課題の一とする。

また、本発明の他の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。

本発明の一態様は、同一基板上に設けられた抵抗素子及びトランジスタを有し、抵抗素子は少なくとも第１の酸化物半導体層を含み、トランジスタは、少なくとも第２の酸化物半導体層を含み、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有し、且つ第１の酸化物半導体層のキャリア密度が、第２の酸化物半導体層のキャリア密度よりも高い半導体装置である。第１の酸化物半導体層は、酸素欠損及び／又は不純物濃度が増加する処理を行うことによって、第２の酸化物半導体層と比較して高いキャリア密度を有する。より具体的には、例えば以下の構成とすることができる。

本発明の一態様は、同一基板上に設けられた抵抗素子及びトランジスタを有し、抵抗素子は、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と重畳する位置に設けられた第１の酸化物半導体層と、第１の酸化物半導体層に接続された第１のソース電極及び第１のドレイン電極と、を有し、トランジスタは、第２のゲート電極と、第２のゲート電極上の第２のゲート絶縁層と、第２のゲート絶縁層上の第２のゲート電極と重畳する位置に設けられた第２の酸化物半導体層と、第２の酸化物半導体層に接続された第２のソース電極及び第２のドレイン電極と、を有し、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有し、且つ、第１の酸化物半導体層のキャリア密度が、第２の酸化物半導体層のキャリア密度よりも高いことを特徴とする半導体装置である。

このように、同一基板上に設けられた抵抗素子及びトランジスタに含まれる酸化物半導体層のキャリア密度を異ならせることによって、抵抗素子として機能する酸化物半導体層と、トランジスタのチャネルとして機能する酸化物半導体層を作り分けることが可能となる。また、該抵抗素子は、ゲート電極、ソース電極、及びドレイン電極の３端子の電極を有することから、さらに任意に抵抗の制御を行うことが可能となる。

なお、本明細書等において、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有するとは、少なくとも同一の金属元素を有することを表す。例えば、第１の酸化物半導体層と第２の酸化物半導体層で同一の金属元素を有し、酸素または水素の組成が異なる場合も同一の組成に含む。

また、半導体装置の形成工程中において、第１の酸化物半導体層または第２の酸化物半導体層のいずれか一方の酸化物半導体層の金属元素の組成が、元の金属元素の組成と異なる場合がある。例えば、第１の酸化物半導体層にＩｎ−Ｇａ−Ｚｎ系酸化物を用い、該第１の酸化物半導体層にプラズマ処理等を行った場合、第１の酸化物半導体層中のＺｎの含有量がプラズマ処理前後で異なる場合がある。したがって、同一の金属元素を有するとは、同一の金属元素を主成分として含み、該同一の金属元素の含有量が概略同一であることを表す。

本発明の一態様により、同一基板上に、酸化物半導体を含んで構成される抵抗素子と、酸化物半導体を含んで構成されるトランジスタと、を有する半導体装置を提供することができる。

また、本発明の一態様により、信頼性の高い半導体装置を提供することができる。

半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図及びバンド図。 半導体装置の一態様を示す回路図。 半導体装置の一態様を示す断面図。 電子機器の例を示す図。 実施例の試料を説明する断面図。 酸化物半導体層のシート抵抗測定結果を示す図。 酸化物半導体層のＥＳＲ測定結果を示す図。 酸化物半導体層中の水素濃度を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及び半導体装置の作製方法の一態様を図１乃至図４を用いて説明する。

＜半導体装置の構成例＞
図１に半導体装置の構成例を示す。図１（Ａ）は、半導体装置に含まれる抵抗素子１００の平面図であり、図１（Ｂ）は、半導体装置に含まれるトランジスタ１５０の平面図であり、図１（Ｃ）は、図１（Ａ）のＡ１−Ａ２及び図１（Ｂ）のＢ１−Ｂ２における断面図に相当する。なお、図１（Ａ）及び図１（Ｂ）において、煩雑になることを避けるため、抵抗素子１００及びトランジスタ１５０の構成要素の一部（絶縁層１０４、１０６等）を省略して図示している。

図１に示す抵抗素子１００は、基板１０２上の第１のゲート電極１０３ａと、第１のゲート電極１０３ａ上の絶縁層１０４、１０６と、絶縁層１０６上の第１のゲート電極１０３ａと重畳する位置に設けられた第１の酸化物半導体層１０８ａと、第１の酸化物半導体層１０８ａを覆う絶縁層１１２と、絶縁層１１２に設けられた開口部において第１の酸化物半導体層１０８ａと電気的に接続する第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと、を有する。

なお、図１に示す抵抗素子１００は、可変抵抗として機能することができる。例えば、第１のゲート電極１０３ａに電圧を印加することによって、第１の酸化物半導体層１０８ａのキャリアを任意に制御することができる。

また、図１に示すトランジスタ１５０は、基板１０２上の第２のゲート電極１０３ｂと、第２のゲート電極１０３ｂ上の絶縁層１０４、１０６と、絶縁層１０６上の第２のゲート電極１０３ｂと重畳する位置に設けられた第２の酸化物半導体層１０８ｂと、第２の酸化物半導体層１０８ｂを覆う絶縁層１１０、１１２と、絶縁層１１０、１１２に設けられた開口部において第２の酸化物半導体層１０８ｂと電気的に接続する第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと、を有する。

抵抗素子１００及びトランジスタ１５０において、絶縁層１０４、１０６は共通して設けられている。また、第１のゲート電極１０３ａと重畳する位置の絶縁層１０４、１０６は、抵抗素子１００のゲート絶縁層として機能する。また、第２のゲート電極１０３ｂと重畳する位置の絶縁層１０４、１０６はトランジスタ１５０のゲート絶縁層として機能する。なお、図１においては、ゲート絶縁層として絶縁層１０４、１０６の積層構造を図示しているが、ゲート絶縁層は単層構造としてもよく、３層以上の積層構造としてもよい。

第１の酸化物半導体層１０８ａと、第２の酸化物半導体層１０８ｂとは、同一の成膜工程及び同一のエッチング工程を経て、それぞれ島状に加工された層である。酸化物半導体は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗を制御することができる半導体材料である。そのため、第１の酸化物半導体層１０８ａ及び第２の酸化物半導体層１０８ｂへ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、同一工程で形成されたそれぞれの酸化物半導体層の有する抵抗率を制御することができる。

具体的には、抵抗素子１００が有する第１の酸化物半導体層１０８ａにプラズマ処理を行い、第１の酸化物半導体層１０８ａの膜中の酸素欠損を増加させる、及び／又は第１の酸化物半導体層１０８ａの膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、第２の酸化物半導体層１０８ｂよりも低抵抗な酸化物半導体層とすることができる。一方、トランジスタ１５０が有する第２の酸化物半導体層１０８ｂは、上記プラズマ処理に曝されないように、絶縁層１１０を設ける。絶縁層１１０としては、酸素を放出することが可能な絶縁層とすることで、第２の酸化物半導体層１０８ｂに酸素を供給することができる。酸素が供給された第２の酸化物半導体層１０８ｂは、膜中又は界面の酸素欠損が補填され第１の酸化物半導体層１０８ａよりも高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁層としては、例えば、酸化シリコン膜、又は酸化窒化シリコン膜を用いることができる。

上記第１の酸化物半導体層１０８ａに行うプラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。

また、上記プラズマ処理によって、第１の酸化物半導体層１０８ａの水素濃度及び酸素欠損量は、以下のようになる場合がある。

第１の酸化物半導体層１０８ａの水素濃度は、１×１０^１５ａｔｏｍｓ／ｃｍ^３以上であり、第１の酸化物半導体層１０８ａの酸素欠損量は、１×１０^１５個／ｃｍ^３より大きく１×１０^１８個／ｃｍ^３未満、好ましくは１×１０^１６個／ｃｍ^３より大きく１×１０^１８個／ｃｍ^３未満である。あるいは、第１の酸化物半導体層１０８ａの水素濃度は１×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３より大きく１×１０^１８ａｔｏｍｓ／ｃｍ^３未満であり、酸素欠損量は１×１０^１５個／ｃｍ^３より大きく、さらに好ましくは１×１０^１６個／ｃｍ^３より大きい。あるいは、第１の酸化物半導体層１０８ａの水素濃度は１×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３より大きく１×１０^１８ａｔｏｍｓ／ｃｍ^３未満であり、酸素欠損量は１×１０^１５個／ｃｍ^３より大きく１×１０^１８個／ｃｍ^３未満、好ましくは、１×１０^１６個／ｃｍ^３より大きく１×１０^１８個／ｃｍ^３未満である。

上記プラズマ処理によって、第１の酸化物半導体層１０８ａは、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、第１の酸化物半導体層１０８ａの近傍、より具体的には、第１の酸化物半導体層１０８ａの下側または上側に接する絶縁膜から、水素が供給されると、上記酸素欠損と水素が結合すると、キャリアである電子を生成する場合がある。したがって、プラズマ処理によって酸素欠損が増加された第１の酸化物半導体層１０８ａは、第２の酸化物半導体層１０８ｂよりもキャリア密度の高い酸化物半導体層である。

一方、酸素欠損が補填され、水素濃度が低減された第２の酸化物半導体層１０８ｂは、高純度真性化、又は実質的に高純度真性化された酸化物半導体層といえる。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である第２の酸化物半導体層１０８ｂは、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

また、高純度真性または実質的に高純度真性である第２の酸化物半導体層１０８ｂは、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。従って、第２の酸化物半導体層１０８ｂにチャネル領域が形成される第２のトランジスタ１５０は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

また、図１においては、絶縁層１１０は、抵抗素子１００に含まれる第１の酸化物半導体層１０８ａと重なる領域が選択的に除去されるように設けられている。したがって、第１の酸化物半導体層１０８ａは、第２の酸化物半導体層１０８ｂとは異なる絶縁層によって覆われる。抵抗素子１００に含まれる第１の酸化物半導体層１０８ａを覆う絶縁層として、水素を含む絶縁層、換言すると水素を放出することが可能な絶縁層、代表的には窒化シリコン膜を用いることで、第１の酸化物半導体層１０８ａに水素を供給することができる。水素を放出することが可能な絶縁層としては、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。このような絶縁層を用いることで、第１の酸化物半導体層１０８ａに効果的に水素を含有させることができる。このように、上述したプラズマ処理と合わせて、酸化物半導体層に接する絶縁膜の材料を変えることによって、酸化物半導体層の抵抗を任意に調整することができる。

第１の酸化物半導体層１０８ａに含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている第１の酸化物半導体層１０８ａは、第２の酸化物半導体層１０８ｂよりもキャリア密度の高い酸化物半導体層である。

トランジスタ１５０のチャネルが形成される第２の酸化物半導体層１０８ｂは水素ができる限り低減されていることが好ましい。具体的には、第２の酸化物半導体層１０８ｂにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。一方、抵抗素子１００に含まれる第１の酸化物半導体層１０８ａは、第２の酸化物半導体層１０８ｂよりも水素濃度及び／又は酸素欠損量が多く、低抵抗化された酸化物半導体層とする。

＜半導体装置の作製方法＞
図１に示す半導体装置の作製方法の一例について、図２及び図３を用いて説明する。

まず、基板１０２上に第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂを形成し、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂ上に絶縁層１０４、１０６を形成する（図２（Ａ）参照）。なお、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂと同一工程で形成される配線等を別途形成してもよい。

基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、抵抗素子１００及びトランジスタ１５０を形成してもよい。または、基板１０２と抵抗素子１００及びトランジスタ１５０との間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、抵抗素子１００及びトランジスタ１５０は耐熱性の劣る基板や可撓性の基板にも転載できる。

第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂの材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂは、単層構造としてもよいし、積層構造としてもよい。第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂは、テーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。

また、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂの材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。

または、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂの材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いて第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂを形成することでトランジスタの電気特性においてしきい値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。

絶縁層１０４、１０６は、抵抗素子１００及びトランジスタ１５０のゲート絶縁層に相当する絶縁層である。絶縁層１０４、１０６としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁層１０４、１０６の積層構造とせずに、上述の材料から選択された単層の絶縁層をゲート絶縁層として用いてもよい。

なお、後に形成される第２の酸化物半導体層１０８ｂと接する絶縁層１０６は、酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。絶縁層１０６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層１０６を形成すればよい。又は、成膜後の絶縁層１０６に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。

本実施の形態では、絶縁層１０４として窒化シリコン層を形成し、絶縁層１０６として酸化シリコン層を形成する。窒化シリコン層は、酸化シリコン層と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、抵抗素子１００及びトランジスタ１５０のゲート絶縁層として機能する絶縁層１０４として、窒化シリコン層を含むことでゲート絶縁層を物理的に厚膜化することができる。よって、抵抗素子１００及びトランジスタ１５０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、抵抗素子及びトランジスタの静電破壊を抑制することができる。

次いで、絶縁層１０６上に、酸化物半導体膜１０８を形成する（図２（Ｂ）参照）。酸化物半導体膜１０８は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

酸化物半導体膜１０８を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

酸化物半導体膜１０８の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。

酸化物半導体膜１０８を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。

また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。

また、酸化物半導体膜１０８をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。

なお、基板１０２を高温に保持した状態で酸化物半導体膜１０８を形成することも、酸化物半導体膜１０８中に含まれうる不純物濃度を低減するのに有効である。基板１０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。

次いで、酸化物半導体膜１０８を所望の領域に加工することで、島状の酸化物半導体層１０８ｄ及び第２の酸化物半導体層１０８ｂを形成する（図２（Ｃ）参照）。

また、のちに第１の酸化物半導体層１０８ａとなる酸化物半導体層１０８ｄと、第２の酸化物半導体層１０８ｂは、酸化物半導体膜１０８より加工して形成されるため、少なくとも同一の金属元素を有する。また、酸化物半導体膜１０８のエッチング加工の際に、酸化物半導体膜１０８のオーバーエッチングによって絶縁層１０６の一部（第２の酸化物半導体層１０８ｂ及び酸化物半導体層１０８ｄから露出した領域）がエッチングされ膜厚が減少することがある。

島状の酸化物半導体層１０８ｄ及び第２の酸化物半導体層１０８ｂを形成後、熱処理を行う。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、絶縁層１０４、１０６、酸化物半導体層１０８ｄ及び第２の酸化物半導体層１０８ｂの少なくとも一から水素や水などの不純物を除去することができる。なお、当該熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。

なお、酸化物半導体をチャネルとするトランジスタ１５０に安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。

次に、酸化物半導体層１０８ｄ及び第２の酸化物半導体層１０８ｂ上に絶縁膜１１０ａを形成する（図２（Ｄ）参照）。

絶縁膜１１０ａとしては、例えば、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態においては、絶縁膜１１０ａとして、厚さ３００ｎｍの酸化窒化シリコン膜を用いる。また、絶縁膜１１０ａは、例えば、ＣＶＤ法を用いて形成することができる。

次に、絶縁膜１１０ａを所望の領域に加工することで、開口部１９０を形成する。また、絶縁膜１１０ａは、開口部１９０が形成された絶縁層１１０となる（図３（Ａ）参照）。

なお、開口部１９０は、酸化物半導体層１０８ｄが露出するように形成する。開口部１９０の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部１９０の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口部１９０を形成するためのエッチング工程によって、絶縁層１１０から露出した絶縁層１０６の一部及び酸化物半導体層１０８ｄの膜厚が減少する場合がある。

この後、熱処理を行うことが好ましい。熱処理によって、絶縁層１１０に含まれる酸素の一部を第２の酸化物半導体層１０８ｂに酸素を移動させ、第２の酸化物半導体層１０８ｂ中の酸素欠損を補填することが可能である。この結果、第２の酸化物半導体層１０８ｂに含まれる酸素欠損量を低減することができる。一方、絶縁層１１０と接しない酸化物半導体層１０８ｄの酸素欠損量は低減されないため、酸化物半導体層１０８ｄは、第２の酸化物半導体層１０８ｂより多くの酸素欠損を含有することとなる。熱処理の条件は、酸化物半導体層１０８ｄ及び第２の酸化物半導体層１０８ｂを形成後の熱処理と同様とすることができる。

次に、酸化物半導体層１０８ｄにプラズマ処理を行う。より具体的には、酸化物半導体層１０８ｄ、及び絶縁層１０６、１１０にプラズマ処理を行い、該プラズマ処理によって、酸化物半導体層１０８ｄが酸素欠損及び／又は不純物濃度が高い第１の酸化物半導体層１０８ａとなる（図３（Ｂ）参照）。

図３（Ｂ）中に示す矢印は、プラズマ処理を模式的に表しており、酸化物半導体層１０８ｄ、及び絶縁層１０６、１１０の表面近傍にプラズマを照射する。該プラズマ処理条件としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種を含むガスを用いた処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。

上記プラズマ処理によって、酸化物半導体層１０８ｄは、プラズマダメージによる酸素欠損の増加、あるいはプラズマ処理に用いるガス種が酸化物半導体層１０８ｄ中に導入されることによって、酸化物半導体層１０８ｄの抵抗が低下し、第１の酸化物半導体層１０８ａとなる。なお、プラズマ処理の条件によって、酸化物半導体層１０８ｄの抵抗値は異なる値となる。例えば、Ａｒ雰囲気下でのプラズマ処理条件においては、酸化物半導体層１０８ｄがプラズマのダメージにより酸素欠損が増加し、酸素欠損の増加に伴いキャリア密度が増加し低抵抗となる。また、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理条件においては、酸化物半導体層１０８ｄがプラズマのダメージにより酸素欠損が増加し、且つ該酸素欠損と水素が結合し、キャリア密度が増加しさらに低抵抗となる。

このように、プラズマ処理に用いるガス種、プラズマ処理条件、プラズマ処理時間等を実施者が適宜選択することで、第１の酸化物半導体層１０８ａの抵抗率を任意に調整することができる。

なお、プラズマ処理を行う装置としては、例えば、プラズマＣＶＤ装置、アッシング装置、スパッタリング装置、エッチング装置などが挙げられる。本実施の形態においては、プラズマＣＶＤ装置を用いて、Ａｒ雰囲気下、処理圧力が２００Ｐａ、電力が２７ＭＨｚ帯のＲＦ電源を用い１ｋｗ、処理時間が３００ｓｅｃ、処理温度が３５０℃の条件下でプラズマ処理を行うこととする。

なお、図３（Ｂ）に示すプラズマ処理時において、第２の酸化物半導体層１０８ｂは、絶縁層１１０によって、その表面が保護されている。したがって、第２の酸化物半導体層１０８ｂは、プラズマ処理によって、その表面がプラズマに曝されることが無いため、酸素欠損及び／又は水素濃度の増加を抑制することができる。別言すると、第２の酸化物半導体層１０８ｂは、ｉ型、または実質的にｉ型の酸化物半導体層とすることができる。

次に、絶縁層１１０、及び第１の酸化物半導体層１０８ａ上に絶縁層１１２を形成する（図３（Ｃ）参照）。

絶縁層１１２は、水素を含んで構成され、絶縁層１１２の水素が第１の酸化物半導体層１０８ａに拡散すると、第１の酸化物半導体層１０８ａにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。第１の酸化物半導体層１０８ａの抵抗率は、少なくとも第２の酸化物半導体層１０８ｂよりも低く、好ましくは、１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。なお、絶縁層１１２は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ１５０に含まれる第２の酸化物半導体層１０８ｂへ拡散するのを防ぐ効果も奏する。

絶縁層１１２としては、例えば、厚さ５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁層１１２として、厚さ１００ｎｍの窒化シリコン膜を用いる。

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、第２の酸化物半導体層１０８ｂから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

なお、本実施の形態においては、第１の酸化物半導体層１０８ａを覆う絶縁層１１２は、水素を含む絶縁層について例示したが、これに限定されない。例えば、第１の酸化物半導体層１０８ａを覆う絶縁膜は、酸素を含む絶縁層としてもよい。ただし、第１の酸化物半導体層１０８ａを覆う絶縁膜が酸素を含む絶縁層とした場合、該酸素を含む絶縁層の膜中に過剰な酸素を含む場合、先のプラズマ処理によって、第１の酸化物半導体層１０８ａに形成された酸素欠損が、該過剰な酸素によって補填される場合がある。したがって、酸素を含む絶縁層を用いる場合、加熱によって酸素放出の少ない酸化物絶縁層とすることが好ましい。

次いで、絶縁層１１０、１１２に、第１の酸化物半導体層１０８ａ及び第２の酸化物半導体層１０８ｂに達する開口部を形成する。該開口部及び絶縁層１１２上に導電膜を形成し、これを加工することで、抵抗素子１００の第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ、並びにトランジスタ１５０の第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄを形成する（図３（Ｄ）参照）。

抵抗素子１００の第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ、並びにトランジスタ１５０の第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄとなる導電膜の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。

なお、抵抗素子１００に含まれる第１の酸化物半導体層１０８ａに達する開口部と、第２のトランジスタ１５０に含まれる第２の酸化物半導体層１０８ｂに達する開口部と、は一度のエッチング工程によって形成することができる。但し、第２の酸化物半導体層１０８ｂに達する開口部を形成するための絶縁層１１０のエッチングによって、第１の酸化物半導体層１０８ａの一部がオーバーエッチングされる場合がある。よって、第１の酸化物半導体層１０８ａにおいて、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと接する領域の第１の酸化物半導体層１０８ａの膜厚は、絶縁層１１２と接する領域の第１の酸化物半導体層１０８ａの膜厚よりも小さい場合がある。

また、第２の酸化物半導体層１０８ｂに達する開口部の形成によって、第２の酸化物半導体層１０８ｂの一部がオーバーエッチングされる場合がある。よって、第２の酸化物半導体層１０８ｂにおいて、第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと接する領域の第２の酸化物半導体層１０８ｂの膜厚は、絶縁層１１０と接する領域の第２の酸化物半導体層１０８ｂの膜厚よりも小さい場合がある。

以上の工程によって、抵抗素子１００と、トランジスタ１５０と、を同一基板上に形成することができる。

本実施の形態で示す作製工程によって得られる抵抗素子１００は、第１の酸化物半導体層１０８ａの全面にプラズマ処理を行うことで、低抵抗化される。また、プラズマ処理の条件によっては、任意の抵抗値に制御することが可能となる。一方、トランジスタ１５０に含まれる第２の酸化物半導体層１０８ｂは、プラズマ処理時において、第２の酸化物半導体層１０８ｂの表面が絶縁層１１０によって保護されていることから、低抵抗化を抑制することができる。

また、抵抗素子１００に含まれる第１の酸化物半導体層１０８ａと、トランジスタ１５０に含まれる第２の酸化物半導体層１０８ｂとは、同一の成膜工程及び同一のエッチング工程によって形成することができ、プラズマ処理によって異なるキャリア密度を有することができる。したがって、半導体装置の作製工程を削減することができる。プラズマ処理によって損傷が与えられた第１の酸化物半導体層１０８ａの酸素欠損量は、少なくとも第２の酸化物半導体層１０８ｂよりも多く、プラズマ処理に含まれる水素、及び／又は近傍の絶縁膜から水素が供給される第１の酸化物半導体層１０８ａの水素濃度は、少なくとも第２の酸化物半導体層１０８ｂよりも多い。従って、第１の酸化物半導体層１０８ａは、第２の酸化物半導体層１０８ｂよりもキャリア密度の高い低抵抗な膜である。

なお、絶縁層１１０、１１２は、トランジスタ１５０においてチャネル保護膜としても機能する。

＜変形例１＞
図４（Ａ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図４（Ａ）に示す抵抗素子１２０は、基板１０２上の第１のゲート電極１０３ａと、第１のゲート電極１０３ａ上の絶縁層１０４、１０６と、絶縁層１０６上の第１のゲート電極１０３ａと重畳する位置に設けられた第１の酸化物半導体層１０８ａと、第１の酸化物半導体層１０８ａを覆う絶縁層１１２と、絶縁層１１２に設けられた開口部において第１の酸化物半導体層１０８ａと電気的に接続する第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ上の層間絶縁膜１１５と、層間絶縁膜１１５上の第１の酸化物半導体層１０８ａと重畳する位置に設けられた第３のゲート電極１１６ａと、を有する。

なお、図４（Ａ）に示す抵抗素子１２０は、可変抵抗として機能することができる。例えば、第１のゲート電極１０３ａ及び／又は第３のゲート電極１１６ａに電圧を印加することによって、第１の酸化物半導体層１０８ａのキャリアを任意に制御することができる。第１の酸化物半導体層１０８ａに対して、第１のゲート電極１０３ａ及び第３のゲート電極１１６ａの２つのゲート電極を設けることによって、第１の酸化物半導体層１０８ａのキャリアを、より制御しやすい構成となる。

また、図４（Ａ）に示すトランジスタ１６０は、基板１０２上の第２のゲート電極１０３ｂと、第２のゲート電極１０３ｂ上の絶縁層１０４、１０６と、絶縁層１０６上の第２のゲート電極１０３ｂと重畳する位置に設けられた第２の酸化物半導体層１０８ｂと、第２の酸化物半導体層１０８ｂを覆う絶縁層１１０、１１２と、絶縁層１１０、１１２に設けられた開口部において第２の酸化物半導体層１０８ｂと電気的に接続する第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと、第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄ上の層間絶縁膜１１５と、層間絶縁膜１１５上の第２の酸化物半導体層１０８ｂと重畳する位置に設けられた第４のゲート電極１１６ｂと、を有する。

トランジスタ１６０において、第４のゲート電極１１６ｂは、バックゲート電極としての機能を有する。例えば、第４のゲート電極１１６ｂに電圧を印加して、トランジスタ１６０のしきい値電圧を制御することができる。

なお、第１の酸化物半導体層１０８ａと重畳する位置の層間絶縁膜１１５は、第３のゲート電極１１６ａに対してゲート絶縁層としての機能を有し、第２の酸化物半導体層１０８ｂと重畳する位置の層間絶縁膜１１５は、第４のゲート電極１１６ｂに対してゲート絶縁層としての機能を有する。

図４（Ａ）に示す半導体装置は、図１に示す半導体装置と、層間絶縁膜１１５、第３のゲート電極１１６ａ、及び第４のゲート電極１１６ｂが設けられている点が異なる。このように、抵抗素子及びトランジスタに複数のゲート電極を設けても良い。なお、図４（Ａ）においては、抵抗素子１２０及びトランジスタ１６０のそれぞれに層間絶縁膜１１５を介して、ゲート電極（第３のゲート電極１１６ａ、及び第４のゲート電極１１６ｂ）を設ける構成について例示したが、これに限定されず、抵抗素子１２０のみにゲート電極（第３のゲート電極１１６ａ）を設ける構成、またはトランジスタ１６０のみにゲート電極（第４のゲート電極１１６ｂ）を設ける構成としてもよい。

層間絶縁膜１１５は、絶縁層１０４、１０６、１１０、１１２に用いることのできる材料、及び装置を用いて形成することができる。

第３のゲート電極１１６ａ及び第４のゲート電極１１６ｂに用いる材料としては、第１のゲート電極１０３ａ及び第２のゲート電極１０３ｂに用いることのできる材料、及び装置を用いて形成することができる。また、第３のゲート電極１１６ａ及び第４のゲート電極１１６ｂは、例えば、トランジスタ１６０を表示装置の画素部のトランジスタとして用いる場合、画素電極に用いる材料を用いると、形成工程が省略できるため好ましい。

画素電極に用いる材料としては、例えば、可視光において、透光性を有する材料を用いればよい。例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極は、例えば、スパッタリング法を用いて形成することができる。

＜変形例２＞
図４（Ｂ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図４（Ｂ）に示す抵抗素子１３０は、基板１０２上の第１のゲート電極１０３ａと、第１のゲート電極１０３ａ上の絶縁層１０４、１０６と、絶縁層１０６上の第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと、絶縁層１０６、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ上の第１のゲート電極１０３ａと重畳する位置に設けられた第１の酸化物半導体層１０８ａと、第１の酸化物半導体層１０８ａを覆う絶縁層１１２と、を有する。

なお、図４（Ｂ）に示す抵抗素子１３０は、可変抵抗として機能することができる。例えば、第１のゲート電極１０３ａに電圧を印加することによって、第１の酸化物半導体層１０８ａのキャリアを任意に制御することができる。

また、図４（Ｂ）に示すトランジスタ１７０は、基板１０２上の第２のゲート電極１０３ｂと、第２のゲート電極１０３ｂ上の絶縁層１０４、１０６と、絶縁層１０６上の第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと、絶縁層１０６、第２のソース電極１１４ｃ、及び第２のドレイン電極１１４ｄ上の第２のゲート電極１０３ｂと重畳する位置に設けられた第２の酸化物半導体層１０８ｂと、第２の酸化物半導体層１０８ｂを覆う絶縁層１１０、１１２と、を有する。

図４（Ｂ）に示す半導体装置は、図１に示す半導体装置と比較し、第１の酸化物半導体層１０８ａ及び第２の酸化物半導体層１０８ｂに対するソース電極及びドレイン電極の位置が異なる。具体的には、図４（Ｂ）に示す抵抗素子１３０においては、第１の酸化物半導体層１０８ａの下側で第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂが接触している。また、図４（Ｂ）に示すトランジスタ１７０においては、第２の酸化物半導体層１０８ｂの下側で第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄが接触している。図４（Ｂ）に示すように酸化物半導体層に対して、ソース電極及びドレイン電極を下方で接触させる、所謂ボトムコンタクト構造の抵抗素子及びトランジスタの構成にしてもよい。

＜変形例３＞
図４（Ｃ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図４（Ｃ）に示す抵抗素子１４０は、基板１０２上の絶縁層１０４、１０６と、絶縁層１０６上の第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと、絶縁層１０６、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ上の第１の酸化物半導体層１０８ａと、第１の酸化物半導体層１０８ａを覆う絶縁層１１２と、絶縁層１１２上の第１の酸化物半導体層１０８ａと重畳する位置に設けられた第３のゲート電極１１６ａと、を有する。

なお、図４（Ｃ）に示す抵抗素子１４０は、可変抵抗として機能することができる。例えば、第３のゲート電極１１６ａに電圧を印加することによって、第１の酸化物半導体層１０８ａのキャリアを任意に制御することができる。

また、図４（Ｃ）に示すトランジスタ１８０は、基板１０２上の第２のゲート電極１０３ｂと、第２のゲート電極１０３ｂ上の絶縁層１０４、１０６と、絶縁層１０６上の第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと、絶縁層１０６、第２のソース電極１１４ｃ、及び第２のドレイン電極１１４ｄ上の第２のゲート電極１０３ｂと重畳する位置に設けられた第２の酸化物半導体層１０８ｂと、第２の酸化物半導体層１０８ｂを覆う絶縁層１１０、１１２と、を有する。

図４（Ｃ）に示す半導体装置は、図１に示す半導体装置と比較し、第１の酸化物半導体層１０８ａ及び第２の酸化物半導体層１０８ｂに対するソース電極及びドレイン電極の位置、及び第１の酸化物半導体層１０８ａに対するゲート電極の位置が異なる。具体的には、図４（Ｃ）に示す抵抗素子１４０においては、第１の酸化物半導体層１０８ａの下側で第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂが接触している。また、第１の酸化物半導体層１０８ａの上方に第３のゲート電極１１６ａを有する。即ち、抵抗素子１４０は、トップゲート型、ボトムコンタクト構造の抵抗素子である。また、図４（Ｃ）に示すトランジスタ１７０においては、第２の酸化物半導体層１０８ｂの下側で第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄが接触している。

＜変形例４＞
図５（Ａ）に示す抵抗素子１４５は、抵抗素子１００に含まれる第１の酸化物半導体層１０８ａを、酸化物半導体層１０７ａ及び酸化物半導体層１０９ａの積層構造とした例である。したがって、その他の構成は、抵抗素子１００と同じであり、先の説明を参酌することができる。

また、図５（Ａ）に示すトランジスタ１８５は、トランジスタ１５０に含まれる第２の酸化物半導体層１０８ｂを、酸化物半導体層１０７ｂ及び酸化物半導体層１０９ｂの積層構造とした例である。その他の構成は、トランジスタ１５０と同じであり、先の説明を参酌することができる。

酸化物半導体層１０７ａ、１０７ｂ（以下、明細書において酸化物半導体層１０７とも表記する）と、酸化物半導体層１０９ａ、１０９ｂ（以下、明細書において酸化物半導体層１０９とも表記する）と、は、少なくとも一の同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体層１０７と酸化物半導体層１０９の構成元素を同一とし、両者の組成を異ならせてもよい。

酸化物半導体層１０７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体層１０７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

なお、酸化物半導体層１０７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体層１０７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１８５のオフ電流を低減することができる。

酸化物半導体層１０７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

酸化物半導体層１０９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）であり、且つ酸化物半導体層１０７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層１０９の伝導帯の下端のエネルギーと、酸化物半導体層１０７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体層１０９の電子親和力と、酸化物半導体層１０７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。

酸化物半導体層１０９として、前述の元素ＭをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体層１０９のエネルギーギャップを大きくする。（２）酸化物半導体層１０９の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体層１０７と比較して、絶縁性が高くなる。また、元素Ｍは酸素との結合力が強い金属元素であるため、ＭをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。

酸化物半導体層１０９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

また、酸化物半導体層１０７、及び酸化物半導体層１０９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）の場合、酸化物半導体層１０７と比較して、酸化物半導体層１０９に含まれるＭの原子数比が大きく、代表的には、酸化物半導体層１０７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、酸化物半導体層１０９をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体層１０７をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きく、好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上である。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きく、より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きい。このとき、酸化物半導体層において、ｙ_２がｘ_２以上であると、当該酸化物半導体層を用いたトランジスタ１８５に安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、当該酸化物半導体層を用いたトランジスタ１８５の電界効果移動度が低下してしまうため、ｙ_２はｘ_２の３倍未満であると好ましい。

酸化物半導体層１０９がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ＞０．５×Ｍ、更にはＺｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体層１０７、及び酸化物半導体層１０９に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層１０７のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

酸化物半導体層１０９は、後に形成する絶縁層１１０又は絶縁層１１２を形成する際の、酸化物半導体層１０７へのダメージ緩和膜としても機能する。酸化物半導体層１０９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。

トランジスタ１８５に含まれる酸化物半導体層１０７ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体層１０７ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体層１０７ｂにおけるシリコンや炭素の濃度、または酸化物半導体層１０９ｂと、酸化物半導体層１０７ｂとの界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体層１０７ｂにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体層１０７ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体層１０７ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

なお、図５（Ａ）に示すトランジスタ１８５では、第２のゲート電極１０３ｂ側に位置し、キャリアの主な移動経路となる酸化物半導体層１０７と絶縁層１１０との間に、酸化物半導体層１０９が設けられている。これにより、酸化物半導体層１０９と絶縁層１１０の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体層１０７との間には隔たりがある。この結果、酸化物半導体層１０７を流れる電子がトラップ準位に捕獲されにくく、トランジスタ１８５のオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタ１８５のしきい値電圧が変動してしまう。しかしながら、酸化物半導体層１０７とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。

なお、酸化物半導体層１０７及び酸化物半導体層１０９は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体層１０７及び酸化物半導体層１０９の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ〜１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

ここで、トランジスタ１８５に含まれる積層構造のバンド構造について、図５（Ｂ）を用いて説明する。

図５（Ｂ）は、トランジスタ１８５に含まれるバンド構造の一部を模式的に示している。ここでは、絶縁層１０６及び絶縁層１１０として酸化シリコン層を設けた場合について説明する。なお、図５（Ｂ）に表すＥｃＩ１は絶縁層１０６として用いる酸化シリコン層の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層１０７ｂの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層１０９ｂの伝導帯下端のエネルギーを示し、ＥｃＩ２は絶縁層１１０として用いる酸化シリコン層の伝導帯下端のエネルギーを示す。

図５（Ｂ）に示すように、酸化物半導体層１０７ｂ及び酸化物半導体層１０９ｂにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体層１０７ｂと酸化物半導体層１０９ｂがと共通の元素を含み、酸化物半導体層１０７ｂ及び酸化物半導体層１０９ｂの間で、酸素が相互に移動することで混合層が形成されるためであるということができる。

図５（Ｂ）より、酸化物半導体層１０８ｂにおいて酸化物半導体層１０７ｂがウェル（井戸）となり、酸化物半導体層１０８ｂを用いたトランジスタにおいて、チャネル領域が酸化物半導体層１０７ｂに形成されることがわかる。なお、酸化物半導体層１０８ｂは、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体層１０７ｂと酸化物半導体層１０９ｂとが連続接合している、ともいえる。

なお、図５（Ｂ）に示すように、酸化物半導体層１０９ｂと、絶縁層１１０との界面近傍には、絶縁層１１０の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体層１０９ｂが設けられることにより、酸化物半導体層１０７ｂと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層１０７ｂの電子が酸化物半導体層１０９ｂを越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。

なお、図５（Ａ）、（Ｂ）では、図１に示す抵抗素子１００及びトランジスタ１５０に含まれる酸化物半導体層が積層構造の場合を例に示したが、本実施の形態はこれに限られず、図４で示した構成の半導体装置に含まれる酸化物半導体層を積層構造としてもよい。

＜変形例５＞
図５（Ｃ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図５（Ｃ）に示す抵抗素子１４７は、基板１０２上の第１のゲート電極１０３ａと、第１のゲート電極１０３ａ上の絶縁層１０４、１０６と、絶縁層１０６上の第１のゲート電極１０３ａと重畳する位置に設けられた第１の酸化物半導体層１０８ａと、第１の酸化物半導体層１０８ａ上の第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂと、第１の酸化物半導体層１０８ａ、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂを覆う絶縁層１１２と、を有する。

なお、図５（Ｃ）に示す抵抗素子１４７は、可変抵抗として機能することができる。例えば、第１のゲート電極１０３ａに電圧を印加することによって、第１の酸化物半導体層１０８ａのキャリアを任意に制御することができる。

また、図５（Ｃ）に示すトランジスタ１８７は、基板１０２上の第２のゲート電極１０３ｂと、第２のゲート電極１０３ｂ上の絶縁層１０４、１０６と、絶縁層１０６上の第２のゲート電極１０３ｂと重畳する位置に設けられた第２の酸化物半導体層１０８ｂと、第２の酸化物半導体層１０８ｂ上の第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄと、第２の酸化物半導体層１０８ｂ、第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄを覆う絶縁層１１０、１１２と、を有する。

図５（Ｃ）に示す半導体装置は、図１に示す半導体装置と比較し、絶縁層１１０、１１２の位置が異なる。具体的には、図５（Ｃ）に示す抵抗素子１４７においては、第１の酸化物半導体層１０８ａ、第１のソース電極１１４ａ、及び第１のドレイン電極１１４ｂ上に絶縁層１１２が形成されている。また、トランジスタ１８７においては、第２の酸化物半導体層１０８ｂ、第２のソース電極１１４ｃ、及び第２のドレイン電極１１４ｄ上に絶縁層１１０、１１２が形成されている。すなわち、抵抗素子１４７、及びトランジスタ１８７は、チャネルエッチ型、トップコンタクト構造である。

また、図５（Ｃ）に示す半導体装置の構成の場合、第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂ、並びに第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄを形成後に絶縁層１１０を所望の領域に形成する。その後、プラズマ処理を行うことで、第１の酸化物半導体層１０８ａのキャリア密度を増加させる、及び／又は絶縁層１１２と第１の酸化物半導体層１０８ａを接触させることで、第１の酸化物半導体層１０８ａのキャリア密度を増加させることができる。なお、第１の酸化物半導体層１０８ａの第１のソース電極１１４ａ及び第１のドレイン電極１１４ｂが重なった領域は、上記プラズマ処理に曝されない、及び／又は第１の酸化物半導体層１０８ａと絶縁層１１２が接触しないが、絶縁層１１０からの酸素の供給が無いため、該領域においても低抵抗とすることができる。

以上、同一基板上に設けられた抵抗素子及びトランジスタに含まれる酸化物半導体層のキャリア密度を異ならせることによって、抵抗素子として機能する酸化物半導体層と、トランジスタのチャネルとして機能する酸化物半導体層を作り分けることが可能となる。また、該抵抗素子は、ゲート電極、ソース電極、及びドレイン電極の３端子の電極を有することから、さらに任意に抵抗の制御を行うことが可能となる。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１の抵抗素子及びトランジスタに適用可能な酸化物半導体層の一例について説明する。

＜酸化物半導体層の結晶性＞

以下では、酸化物半導体層の構造について説明する。

酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体層について説明する。

微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

＜ＣＡＡＣ−ＯＳ膜の成膜方法＞
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

平板状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。

まず、第１の酸化物半導体層を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第１の酸化物半導体層を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。

第１の酸化物半導体層は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。

次に、第１の酸化物半導体層と同じ組成である第２の酸化物半導体層を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第２の酸化物半導体層を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。

以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物積層における酸化物半導体層として好適に用いることができる。

次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満、１００℃未満、７０℃未満または室温（２０℃〜２５℃）程度）である場合の酸化物膜の形成方法について説明する。

被形成面が低温の場合、スパッタ粒子は被成膜面に不規則に降り注ぐ。スパッタ粒子は、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、スパッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。

また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合がある。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状の形状を維持することができず、細分化（例えば各原子に分かれた状態）される場合がある。このとき、スパッタ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物膜が形成される場合がある。

また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲットから放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。

本発明の一態様の抵抗素子及びトランジスタに含まれる酸化物半導体層は、上述のいずれの結晶状態の酸化物半導体層を適用してもよい。また、積層構造の酸化物半導体層を含む場合、各酸化物半導体層の結晶状態が異なっていてもよい。但し、トランジスタのチャネルとして機能する酸化物半導体層には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。また、抵抗素子に含まれる酸化物半導体層は、トランジスタに含まれる酸化物半導体層よりも不純物濃度が高いため、結晶性が低減する場合がある。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。

図６（Ａ）に、半導体装置の一例を示す。図６（Ａ）に示す半導体装置は、画素部２０１と、走査線駆動回路２０４と、信号線駆動回路２０６と、各々が平行または略平行に配設され、且つ走査線駆動回路２０４によって電位が制御されるｍ本の走査線２０７と、各々が平行または略平行に配設され、且つ信号線駆動回路２０６によって電位が制御されるｎ本の信号線２０９と、を有する。さらに、画素部２０１はマトリクス状に配設された複数の画素２０２を有する。また、走査線２０７に沿って、各々が平行または略平行に配設された容量線２１５を有する。なお、容量線２１５は、信号線２０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路２０４及び信号線駆動回路２０６をまとめて駆動回路部という場合がある。

各走査線２０７は、画素部２０１においてｍ行ｎ列に配設された画素２０２のうち、いずれかの行に配設されたｎ個の画素２０２と電気的に接続される。また、各信号線２０９は、ｍ行ｎ列に配設された画素２０２のうち、いずれかの列に配設されたｍ個の画素２０２に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線２１５は、ｍ行ｎ列に配設された画素２０２のうち、いずれかの行に配設されたｎ個の画素２０２と電気的に接続される。なお、容量線２１５が、信号線２０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素２０２のうち、いずれかの列に配設されたｍ個の画素２０２に電気的と接続される。

実施の形態１で示した半導体装置において、酸化物半導体層を含む抵抗素子は、駆動回路部に含まれる。また、実施の形態１で示した半導体装置において、酸化物半導体層を含むトランジスタは、駆動回路部に含まれてもよいし、画素部２０１に含まれてもよく、その双方に含まれてもよい。

本実施の形態においては、実施の形態１で示した酸化物半導体層を含む抵抗素子を走査線駆動回路２０４及び信号線駆動回路２０６の少なくとも一に含み、酸化物半導体層を含むトランジスタを画素２０２に含まれるトランジスタとして含む構成として、以下に説明する。すなわち、本実施の形態で示す表示装置は、同一基板上に画素部２０１と駆動回路部（走査線駆動回路２０４及び信号線駆動回路２０６）が形成された表示装置である。

図６（Ｂ）及び図６（Ｃ）は、図６（Ａ）に示す表示装置の画素２０２に用いることができる回路構成を示している。

図６（Ｂ）に示す画素２０２は、液晶素子２３２と、トランジスタ２３１＿１と、容量素子２３３＿１と、を有する。ここでは、トランジスタ２３１＿１は、実施の形態１で示したトランジスタのいずれかの構成を有する。

液晶素子２３２の一対の電極の一方の電位は、画素２０２の仕様に応じて適宜設定される。液晶素子２３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素２０２のそれぞれが有する液晶素子２３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素２０２毎の液晶素子２３２の一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子２３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

ｍ行ｎ列目の画素２０２において、トランジスタ２３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子２３２の一対の電極の他方に電気的に接続される。また、トランジスタ２３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ２３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子２３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子２３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素２０２の仕様に応じて適宜設定される。容量素子２３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図６（Ｂ）の画素２０２を有する表示装置では、走査線駆動回路２０４により各行の画素２０２を順次選択し、トランジスタ２３１＿１をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素２０２は、トランジスタ２３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

また、図６（Ｃ）に示す画素２０２は、トランジスタ２３１＿２と、容量素子２３３＿２と、トランジスタ２３４と、発光素子２３５と、を有する。ここでは、トランジスタ２３１＿２及びトランジスタ２３４の少なくとも一方は、実施の形態１で示したトランジスタのいずれかの構成を有する。

トランジスタ２３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ２３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。

トランジスタ２３１＿２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子２３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ２３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

容量素子２３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ２３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ２３４のゲート電極は、トランジスタ２３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子２３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ２３４のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子２３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子２３５としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。

図６（Ｃ）の画素２０２を有する表示装置では、走査線駆動回路２０４により各行の画素２０２を順次選択し、トランジスタ２３１＿２をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素２０２は、トランジスタ２３１＿２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ２３４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子２３５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

次に、表示装置の一例である図６（Ｂ）に示す画素２０２及び駆動回路部に含まれる抵抗素子の具体的な構成例を図７の断面図に示す。なお、図７において、駆動回路部（走査線駆動回路２０４及び信号線駆動回路２０６を含む）に含まれる抵抗素子１００の断面図をＸ１−Ｘ２に示す。また、画素２０２に含まれるトランジスタ２３１＿１、液晶素子２３２、及び容量素子２３３＿１の断面図をＹ１−Ｙ２に示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。

本実施の形態に示す表示装置は、一対の基板（基板１０２と基板３４２）間に液晶素子２３２が挟持されている。

液晶素子２３２は、基板１０２の上方の透光性を有する導電膜１１６と、配向性を制御する膜（以下、配向膜１１８、３５２という）と、液晶層３２０と、導電膜３５０と、を有する。なお、透光性を有する導電膜１１６は、液晶素子２３２の一方の電極として機能し、導電膜３５０は、液晶素子２３２の他方の電極として機能する。

このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。

駆動回路部に含まれる抵抗素子１００は、実施の形態１で示した構成と同様の構成とすることができる。また、画素部に含まれるトランジスタ２３１＿１は、実施の形態１で示したトランジスタ１５０と同様の構成とすることができる。但し、本実施の形態はこれに限られず、実施の形態１で説明した抵抗素子及びトランジスタの他の構成例を表示装置に適用してもよい。

第１ソース電極１１４ａ及び第１のドレイン電極１１４ｂ、並びに第２のソース電極１１４ｃ及び第２のドレイン電極１１４ｄ上には、層間絶縁膜１１５が設けられている。そして、層間絶縁膜１１５に設けられた開口部において、画素電極として機能する透光性を有する導電膜１１６が、第２のドレイン電極１１４ｄと接続する。

層間絶縁膜１１５は、無機絶縁材料又は有機絶縁材料を用いて、単層又は積層で形成することができる。但し、層間絶縁膜１１５を設けない構成としてもよい。層間絶縁膜１１５を設けない構成とすることで、透光性を有する導電膜１１６と第２のドレイン電極１１４ｄとを接続するための開口部を形成するマスクを削減することができる。

透光性を有する導電膜１１６としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

なお、本実施の形態においては、図示していないが、抵抗素子１００は、図４（Ａ）に示す抵抗素子１２０と同様に、第１の酸化物半導体層１０８ａと重畳する位置に第３のゲート電極１１６ａを設ける構成としてもよい。なお、第３のゲート電極１１６ａは、透光性を有する導電膜１１６と同一の工程で形成することで、製造工程を増加させることがなく形成できるため、好適である。

また、容量素子２３３＿１の一対の電極の一方は、第１の酸化物半導体層１０８ａ及び第２の酸化物半導体層１０８ｂと同一工程で形成された第３の酸化物半導体層１０８ｃを用いる。また、容量素子２３３＿１の一対の電極の他方は、透光性を有する導電膜１１６を用いる。また、容量素子２３３＿１の一対の電極間に挟持された絶縁層１１２及び層間絶縁膜１１５は、容量素子２３３＿１の誘電体膜として機能する。

第３の酸化物半導体層１０８ｃは、絶縁層１１２と接して形成されている。本実施の形態においては、絶縁層１１２は、窒化シリコン膜を用いることができる。したがって、絶縁層１１２に含まれる水素が第３の酸化物半導体層１０８ｃに供給されることによって、第３の酸化物半導体層１０８ｃは、透光性を有する導電層として機能することができる。なお、第１の酸化物半導体層１０８ａ、第２の酸化物半導体層１０８ｂ、及び第３の酸化物半導体層１０８ｃの抵抗値は、それぞれ異なる値であると好ましい。例えば、第３の酸化物半導体層１０８ｃ、第１の酸化物半導体層１０８ａ、第２の酸化物半導体層１０８ｂの順に高抵抗となると好ましい。このような順序の抵抗値の制御方法としては、例えば、第１の酸化物半導体層１０８ａは、プラズマ処理によって低抵抗化させ、第２の酸化物半導体層１０８ｂは、絶縁層１１０からの酸素供給により、酸素欠損を補填し高抵抗化させ、第３の酸化物半導体層１０８ｃは、絶縁層１１２からの水素の供給によって、低抵抗化させることで可能である。なお、第１の酸化物半導体層１０８ａ、第２の酸化物半導体層１０８ｂ、及び第３の酸化物半導体層１０８ｃの抵抗値は、上記順序に限定されず、例えば、第１の酸化物半導体層１０８ａと第３の酸化物半導体層１０８ｃの抵抗値は、同一としても構わない。

図７において、容量素子２３３＿１は、一対の電極の双方及び該一対の電極間に挟持された誘電体膜を、透光性を有する材料で形成することによって、画素において大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた表示装置を得ることができる。

また、基板３４２の下方には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２の下方に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。

有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。

遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

また、有色膜３４６の下方には、絶縁層３４８が形成されている。絶縁層３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

また、絶縁層３４８の下方には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子２３２が有する一対の電極の他方としての機能を有する。

また、配向膜１１８、３５２は、ラビング法、光配向法等を用いて形成することができる。

また、配向膜１１８と配向膜３５２との間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板１０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。液晶層３２０の形成方法としては、ディスペンサ法（滴下法）や、基板１０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。

また、透光性を有する導電膜１１６と導電膜３５０との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

以上、本実施の形態に示す表示装置は、駆動回路部及び／又は画素部が有するトランジスタと、駆動回路部に含まれる抵抗素子と、を同一基板上に同時に形成することができる。したがって、製造コスト等を増やさずに抵抗素子を形成することが可能となる。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を表示部に含む電子機器の例について、図８を参照して説明する。

図８（Ａ）乃至図８（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図８（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図８（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図８（Ａ）乃至図８（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図８（Ａ）乃至図８（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し、該表示部に本発明の一態様の半導体装置を具備することを特徴とする。

以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

本実施例においては、図９（Ａ）乃至（Ｃ）の構造の試料を作製し、該試料に対してプラズマ処理条件等を条件ふりすることで、試料１乃至試料９を作製した。その後、試料１乃至試料９に形成した酸化物半導体層のシート抵抗について評価を行った。まず、図９（Ａ）乃至図９（Ｃ）に示す構造の説明を行い、その後、試料１乃至試料９について説明を行う。

（構造Ａ）
図９（Ａ）に示す構造を構造Ａとする。図９（Ａ）に示す構造の試料は、基板５０２と、基板５０２上の絶縁層５０４、５０６と、絶縁層５０６上の酸化物半導体層５０８と、絶縁層５０６及び酸化物半導体層５０８上の導電層５１４ａ、５１４ｂと、導電層５１４ａ、５１４ｂ上の絶縁層５１０と、酸化物半導体層５０８、絶縁層５１０、及び導電層５１４ａ、５１４ｂを覆うように形成された絶縁層５１２と、を有する。

（構造Ｂ）
図９（Ｂ）に示す構造を構造Ｂとする。図９（Ｂ）に示す構造の試料は、基板５０２と、基板５０２上の絶縁層５０４、５０６と、絶縁層５０６上の酸化物半導体層５０８と、絶縁層５０６及び酸化物半導体層５０８上の導電層５１４ａ、５１４ｂと、導電層５１４ａ、５１４ｂ上の絶縁層５１０と、を有する。構造Ｂは、構造Ａと比較して、絶縁層５１２が形成されていない点が異なる。

（構造Ｃ）
図９（Ｃ）に示す構造を構造Ｃとする。図９（Ｃ）に示す構造の試料は、基板５０２と、基板５０２上の絶縁層５０４、５０６と、絶縁層５０６上の酸化物半導体層５０８と、絶縁層５０６及び酸化物半導体層５０８上の導電層５１４ａ、５１４ｂと、酸化物半導体層５０８、及び導電層５１４ａ、５１４ｂを覆うように形成された絶縁層５１０と、を有する。構造Ｃは、構造Ａと比較して、絶縁層５１０の形状、及び絶縁層５１２が形成されていない点が異なる。また、構造Ｃにおいては、絶縁層５１０形成後に、窒素と酸素の混合ガス雰囲気下において、３５０℃ １時間の熱処理を行った。

ここで、構造Ａ、構造Ｂ、及び構造Ｃに用いた各種材料及び形成条件について説明する。

基板５０２としては、ガラス基板を用いた。

絶縁層５０４としては、窒化シリコン膜を用いた。該窒化シリコン膜としては、異なる条件の窒化シリコン膜を３層積層した。第１の窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐａ、ＳｉＨ_４／Ｎ_２／ＮＨ_３＝２００／２０００／１００ｓｃｃｍ、膜厚＝５０ｎｍとした。第２の窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐａ、ＳｉＨ_４／Ｎ_２／ＮＨ_３＝２００／２０００／２０００ｓｃｃｍ、膜厚＝３００ｎｍとした。第３の窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝２０００Ｗ、圧力＝１００Ｐａ、ＳｉＨ_４／Ｎ_２＝２００／５０００ｓｃｃｍ、膜厚＝５０ｎｍとした。なお、第１〜第３の窒化シリコン膜は、全てＰＥ−ＣＶＤ装置を用いて基板温度３５０℃として成膜した。

絶縁層５０６としては、酸化窒化シリコン膜を用いた。該酸化窒化シリコン膜としては、電力（ＲＦ）＝１００Ｗ、圧力＝１００Ｐａ、ＳｉＨ_４／Ｎ_２Ｏ＝２０／３０００ｓｃｃｍ、膜厚＝５０ｎｍとした。なお、該酸化窒化シリコン膜は、ＰＥ−ＣＶＤ装置を用いて基板温度３５０℃として成膜した。

酸化物半導体層５０８としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成のターゲットを用い、スパッタリング法により成膜した。成膜条件としては、電力（ＤＣ）＝３ｋＷ、圧力＝０．６Ｐａ、Ａｒ／Ｏ_２＝６０／１４０ｓｃｃｍ（Ｏ_２＝７０％）、基板温度＝２００℃、膜厚＝３５ｎｍとした。

絶縁層５１０としては、酸化窒化シリコン膜を用いた。該酸化窒化シリコン膜としては、異なる条件の酸化窒化シリコン膜を２層積層した。第１の酸化窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１５０Ｗ、圧力＝２００Ｐａ、ＳｉＨ_４／Ｎ_２Ｏ＝２０／３０００ｓｃｃｍ、膜厚＝５０ｎｍとした。第２の酸化窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１５００Ｗ、圧力＝２００Ｐａ、ＳｉＨ_４／Ｎ_２Ｏ＝１６０／４０００ｓｃｃｍ、膜厚＝４００ｎｍとした。なお、第１の酸化窒化シリコン膜は３５０℃、第２の酸化窒化シリコン膜は２２０℃として成膜した。

絶縁層５１２としては、窒化シリコン膜を用いた。該窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＳｉＨ_４／Ｎ_２／ＮＨ_３＝５０／５０００／１００ｓｃｃｍ、膜厚＝１００ｎｍとした。なお、該窒化シリコン膜は、ＰＥ−ＣＶＤ装置を用いて基板温度３５０℃として成膜した。

導電層５１４ａ、５１４ｂとしては、タングステン膜（５０ｎｍ）と、アルミニウム膜（４００ｎｍ）と、チタン膜（１００ｎｍ）との３層積層構造を用いた。なお、タングステン膜、アルミニウム膜、及びチタン膜は、それぞれスパッタリング法により成膜した。

（試料１）
試料１としては、構造Ａの試料を用いた。すなわち、酸化物半導体層５０８に絶縁層５１２として窒化シリコン膜が接して設けられている構造である。

（試料２）
試料２としては、構造Ｂの試料を用いた。すなわち、酸化物半導体層５０８の表面が露出している構造である。また、試料２は、構造Ｂ全体にＡｒプラズマ処理を行った。該Ａｒプラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料３）
試料３としては、構造Ｂの試料を用いた。すなわち、酸化物半導体層５０８の表面が露出している構造である。また、試料３は、構造Ｂ全体にＡｒ＋ＮＨ_３プラズマ処理を行った。該Ａｒ＋ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ／ＮＨ_３＝２０００／２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料４）
試料４としては、構造Ｂの試料を用いた。すなわち、酸化物半導体層５０８の表面が露出している構造である。また、試料４は、構造Ｂ全体にＮＨ_３プラズマ処理を行った。該ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＮＨ_３＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料５）
試料５としては、構造Ｂの試料を用いた。すなわち、酸化物半導体層５０８の表面が露出している構造である。また、試料５は、構造Ｂ全体にＮ_２プラズマ処理を行った。該Ｎ_２プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ｎ_２＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料６）
試料６としては、構造Ｃの試料を用いた。すなわち、酸化物半導体層５０８の表面が絶縁層５１０で被覆されている構造である。また、試料６は、構造Ｃ全体にＡｒプラズマ処理を行った。該Ａｒプラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料７）
試料７としては、構造Ｃの試料を用いた。すなわち、酸化物半導体層５０８の表面が絶縁層５１０で被覆されている構造である。また、試料７は、構造Ｃ全体にＡｒ＋ＮＨ_３プラズマ処理を行った。該Ａｒ＋ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ／ＮＨ_３＝２０００／２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料８）
試料８としては、構造Ｃの試料を用いた。すなわち、酸化物半導体層５０８の表面が絶縁層５１０で被覆されている構造である。また、試料８は、構造Ｃ全体にＮＨ_３プラズマ処理を行った。該ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＮＨ_３＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料９）
試料９としては、構造Ｃの試料を用いた。すなわち、酸化物半導体層５０８の表面が絶縁層５１０で被覆されている構造である。また、試料９は、構造Ｃ全体にＮ_２プラズマ処理を行った。該Ｎ_２プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ｎ_２＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

上記作製した試料１乃至試料９のシート抵抗の測定を行った。シート抵抗の測定結果を図１０に示す。

なお、図１０に示すシート抵抗は、各試料それぞれ２０個のデータをプロットしてある。

図１０に示す通り、試料１のシート抵抗は、概ね１．９×１０^３Ω／ｃｍ^３のシート抵抗であった。試料２のシート抵抗は、概ね１．２×１０^４Ω／ｃｍ^３のシート抵抗であった。試料３のシート抵抗は、概ね２．９×１０^４Ω／ｃｍ^３のシート抵抗であった。試料４のシート抵抗は、概ね１．９×１０^５Ω／ｃｍ^３のシート抵抗であった。試料５のシート抵抗は、概ね６．２×１０^４Ω／ｃｍ^３のシート抵抗であった。試料６のシート抵抗は、概ね３．５×１０^１３Ω／ｃｍ^３のシート抵抗であった。試料７のシート抵抗は、概ね１．０×１０^１０Ω／ｃｍ^３のシート抵抗であった。試料８のシート抵抗は、概ね５．０×１０^１２Ω／ｃｍ^３のシート抵抗であった。試料９のシート抵抗は、概ね４．７×１０^１３Ω／ｃｍ^３のシート抵抗であった。

試料１は、酸化物半導体層と窒化シリコン膜が接している。したがって、窒化シリコン膜に含まれる水素が酸化物半導体層に供給され、酸化物半導体層が低抵抗化している。試料２乃至試料５は、酸化物半導体層の表面が露出しているため、各種プラズマ処理によって酸化物半導体層に酸素欠損が生じ、該酸素欠損に水素が結合し低抵抗化している。一方で、試料６乃至試料９は、酸化物半導体層の表面が絶縁層によって覆われているため、試料２乃至試料５と同様のプラズマ処理を行っても、酸化物半導体層のシート抵抗が低下せずに高抵抗化している結果を示唆している。

このように、酸化物半導体層に接する膜の材料、及び／又は酸化物半導体層に対してプラズマ処理を行うことによって、酸化物半導体層のシート抵抗を制御することが確認できた。

本実施例では、酸化物半導体層中の欠陥について説明する。酸化物半導体層中の欠陥については、ＥＳＲ測定により測定を行った。

本実施例では、試料１０乃至試料１４を作製した。以下、試料１０乃至試料１４について説明を行う。

（試料１０）
試料１０は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成のターゲットを用い、スパッタリング法により成膜した。成膜条件としては、電力（ＤＣ）＝３ｋＷ、圧力＝０．６Ｐａ、Ａｒ／Ｏ_２＝６０／１４０ｓｃｃｍ（Ｏ_２＝７０％）、基板温度＝２００℃とした。その後、酸化物半導体層上に窒化シリコン膜を形成した。該窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＳｉＨ_４／Ｎ_２／ＮＨ_３＝５０／５０００／１００ｓｃｃｍ、膜厚＝１００ｎｍとした。なお、該窒化シリコン膜は、ＰＥ−ＣＶＤ装置を用いて基板温度３５０℃として成膜した。その後、酸化物半導体層上の窒化シリコン膜を除去し、酸化物半導体層の表面を露出させた。

（試料１１）
試料１１は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１０と同様の成膜条件で形成した。その後、酸化物半導体層上にＡｒプラズマ処理を行った。該Ａｒプラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１２）
試料１２は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１０と同様の成膜条件で形成した。その後、酸化物半導体層上にＡｒ＋ＮＨ_３プラズマ処理を行った。該Ａｒ＋ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ／ＮＨ_３＝２０００／２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１３）
試料１３は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１０と同様の成膜条件で形成した。その後、酸化物半導体層上にＮＨ_３プラズマ処理を行った。該ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＮＨ_３＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１４）
試料１４は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１０と同様の成膜条件で形成した。その後、酸化物半導体層上にＮ_２プラズマ処理を行った。該Ｎ_２プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ｎ_２＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

上記作製した試料１０乃至試料１４について、ＥＳＲ測定を行った。ＥＳＲ測定は下記の条件で行った。測定温度は室温（２５℃）とし、９．２ＧＨｚの高周波電力（マイクロ波パワー）は４０ｍＷとし、磁場の向きは作製した各試料の酸化物半導体層表面と平行とし、酸化物半導体層中の酸素欠損に由来するｇ＝１．９３近傍に現れる信号のスピン密度を測定した。なお、ｇ＝１．９３近傍に現れる信号のスピン密度の検出下限は、１．０×１０^１７ｓｐｉｎｓ／ｃｍ^３であった。

ＥＳＲ測定の結果を図１１に示す。図１１に示す結果より、試料１０はスピン密度が概ね８．５×１０^１８ｓｐｉｎｓ／ｃｍ^３であった。また、試料１１はスピン密度が概ね３．８×１０^１７ｓｐｉｎｓ／ｃｍ^３であった。また、試料１２はスピン密度が概ね１．３×１０^１９ｓｐｉｎｓ／ｃｍ^３であった。また、試料１３はスピン密度が概ね１．１×１０^１９ｓｐｉｎｓ／ｃｍ^３であった。また、試料１４はスピン密度が概ね２．８×１０^１８ｓｐｉｎｓ／ｃｍ^３であった。

このように、酸化物半導体層に与えるプラズマ処理によって、酸化物半導体層中の酸素欠損に差が生じることが確認できた。

本実施例では、酸化物半導体層中の水素濃度について説明する。酸化物半導体層中の水素濃度については、ＳＩＭＳ分析により測定を行った。

本実施例では、試料１５乃至試料１９を作製した。以下、試料１５乃至試料１９について説明を行う。

（試料１５）
試料１５は、石英基板上に厚さ１００ｎｍの酸化物半導体層と窒化シリコン層とを積層した構造の試料である。酸化物半導体層としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成のターゲットを用い、スパッタリング法により成膜した。成膜条件としては、電力（ＤＣ）＝３ｋＷ、圧力＝０．６Ｐａ、Ａｒ／Ｏ_２＝６０／１４０ｓｃｃｍ（Ｏ_２＝７０％）、基板温度＝２００℃とした。窒化シリコン膜の成膜条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＳｉＨ_４／Ｎ_２／ＮＨ_３＝５０／５０００／１００ｓｃｃｍ、膜厚＝１００ｎｍ、基板温度＝３５０℃とした。

（試料１６）
試料１６は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１５と同様の成膜条件で形成した。その後、酸化物半導体層上にＡｒプラズマ処理を行った。該Ａｒプラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１７）
試料１７は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１５と同様の成膜条件で形成した。その後、酸化物半導体層上にＡｒ＋ＮＨ_３プラズマ処理を行った。該Ａｒ＋ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ａｒ／ＮＨ_３＝２０００／２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１８）
試料１８は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１５と同様の成膜条件で形成した。その後、酸化物半導体層上にＮＨ_３プラズマ処理を行った。該ＮＨ_３プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、ＮＨ_３＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

（試料１９）
試料１９は、石英基板上に厚さ１００ｎｍの酸化物半導体層を形成した構造の試料である。酸化物半導体層としては、試料１５と同様の成膜条件で形成した。その後、酸化物半導体層上にＮ_２プラズマ処理を行った。該Ｎ_２プラズマ処理条件としては、電力（ＲＦ）＝１０００Ｗ、圧力＝２００Ｐａ、Ｎ_２＝２０００ｓｃｃｍ、処理時間＝３００ｓｅｃ、基板温度＝３５０℃とした。

上記作製した試料１５乃至試料１９について、酸化物半導体層中の水素濃度について、ＳＩＭＳ分析を行った。ＳＩＭＳ分析結果を図１２（Ａ）、（Ｂ）に示す。なお、図１２（Ｂ）において、試料１７と試料１８の測定結果が一部重なっている。

図１２（Ａ）より試料１５の酸化物半導体層中の水素濃度は、概略２．９×１０^２０ａｔｏｍｓ／ｃｍ^３であった。また、図１２（Ｂ）より試料１６の酸化物半導体層中の水素濃度は、概略７．４×１０^２０ａｔｏｍｓ／ｃｍ^３であり、試料１７の酸化物半導体層中の水素濃度は、概略４．３×１０^２０ａｔｏｍｓ／ｃｍ^３であり、試料１８の酸化物半導体層中の水素濃度は、概略３．９×１０^２０ａｔｏｍｓ／ｃｍ^３であり、試料１９の酸化物半導体層中の水素濃度は、概略２．４×１０^２０ａｔｏｍｓ／ｃｍ^３であった。

なお、上述した試料１５乃至試料１９の酸化物半導体層中の水素濃度は、酸化物半導体層の５０ｎｍ近傍の値である。

このように、酸化物半導体層に与えるプラズマ処理及び／又は酸化物半導体層に接する膜の材料によって、酸化物半導体層中の水素濃度に差が生じることが確認できた。また、図１２（Ａ）、（Ｂ）に示す試料１５乃至試料１９の結果から、酸化物半導体層にプラズマ処理を行う、及び／又は酸化物半導体層に接して窒化シリコン膜を設けることによって、酸化物半導体層中の水素濃度が、１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上であることが確認できた。

１００ 抵抗素子
１０２ 基板
１０３ａ ゲート電極
１０３ｂ ゲート電極
１０４ 絶縁層
１０６ 絶縁層
１０７ 酸化物半導体層
１０７ａ 酸化物半導体層
１０７ｂ 酸化物半導体層
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体層
１０８ｂ 酸化物半導体層
１０８ｃ 酸化物半導体層
１０８ｄ 酸化物半導体層
１０９ 酸化物半導体層
１０９ａ 酸化物半導体層
１０９ｂ 酸化物半導体層
１１０ 絶縁層
１１０ａ 絶縁膜
１１２ 絶縁層
１１４ａ ソース電極
１１４ｂ ドレイン電極
１１４ｃ ソース電極
１１４ｄ ドレイン電極
１１５ 層間絶縁膜
１１６ 導電膜
１１６ａ ゲート電極
１１６ｂ ゲート電極
１１８ 配向膜
１２０ 抵抗素子
１３０ 抵抗素子
１４０ 抵抗素子
１４５ 抵抗素子
１４７ 抵抗素子
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
１８０ トランジスタ
１８５ トランジスタ
１８７ トランジスタ
１９０ 開口部
２０１ 画素部
２０２ 画素
２０４ 走査線駆動回路
２０６ 信号線駆動回路
２０７ 走査線
２０９ 信号線
２１５ 容量線
２３１＿１ トランジスタ
２３１＿２ トランジスタ
２３２ 液晶素子
２３３＿１ 容量素子
２３３＿２ 容量素子
２３４ トランジスタ
２３５ 発光素子
３２０ 液晶層
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁層
３５０ 導電膜
３５２ 配向膜
５０２ 基板
５０４ 絶縁層
５０６ 絶縁層
５０８ 酸化物半導体層
５１０ 絶縁層
５１２ 絶縁層
５１４ａ 導電層
５１４ｂ 導電層
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器

Claims (5)

1. 同一基板上に設けられた抵抗素子及びトランジスタを有し、
   前記抵抗素子は、
   第１のゲート電極と、
   前記第１のゲート電極上の第１のゲート絶縁層と、
   前記第１のゲート絶縁層上の前記第１のゲート電極と重畳する位置に設けられた第１の酸化物半導体層と、
   前記第１の酸化物半導体層に接続された第１のソース電極及び第１のドレイン電極と、
   を有し、
   前記トランジスタは、
   第２のゲート電極と、
   前記第２のゲート電極上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上の前記第２のゲート電極と重畳する位置に設けられた第２の酸化物半導体層と、
   前記第２の酸化物半導体層に接続された第２のソース電極及び第２のドレイン電極と、
   を有し、
   前記第１の酸化物半導体層と前記第２の酸化物半導体層は、同一の組成を有し、且つ、前記第１の酸化物半導体層のキャリア密度が、前記第２の酸化物半導体層のキャリア密度よりも高い
   ことを特徴とする半導体装置。
2. 請求項１において、
   前記抵抗素子及び前記トランジスタは、前記第１のソース電極及び前記第１のドレイン電極、並びに前記第２のソース電極及び前記第２のドレイン電極上の層間絶縁膜と、
   前記層間絶縁膜上の前記第１の酸化物半導体層と重畳する位置に設けられた第３のゲート電極と、
   前記層間絶縁膜上の前記第２の酸化物半導体層と重畳する位置に設けられた第４のゲート電極と、を有する
   ことを特徴とする半導体装置。
3. 同一基板上に設けられた抵抗素子及びトランジスタを有し、
   前記抵抗素子は、
   第１のゲート電極と
   前記第１のゲート電極上の第１のゲート絶縁層と、
   前記第１のゲート絶縁層上の第１のソース電極及び第１のドレイン電極と、
   前記第１のゲート絶縁層、前記第１のソース電極、及び前記第１のドレイン電極上に設けられた第１の酸化物半導体層と、を有し、
   前記トランジスタは、
   第２のゲート電極と、
   前記第２のゲート電極上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上の第２のソース電極及び第２のドレイン電極と、
   前記第２のゲート絶縁層、前記第２のソース電極、及び前記第２のドレイン電極上に設けられた第２の酸化物半導体層と、を有し、
   前記第１の酸化物半導体層と前記第２の酸化物半導体層は、同一の組成を有し、且つ、前記第１の酸化物半導体層のキャリア密度が、前記第２の酸化物半導体層のキャリア密度よりも高い
   ことを特徴とする半導体装置。
4. 同一基板上に設けられた抵抗素子及びトランジスタを有し、
   前記抵抗素子は、
   第１のソース電極及び第１のドレイン電極と、
   前記第１のソース電極及び前記第１のドレイン電極上の第１の酸化物半導体層と、
   前記第１の酸化物半導体層上の第３のゲート絶縁層と、
   前記第３のゲート絶縁層上の前記第１の酸化物半導体層と重畳する位置に設けられた第３のゲート電極と、を有し、
   前記トランジスタは、
   第２のゲート電極と、
   前記第２のゲート電極上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上の第２のソース電極及び第２のドレイン電極と、
   前記第２のゲート絶縁層、前記第２のソース電極、及び前記第２のドレイン電極上に設けられた第２の酸化物半導体層と、を有し、
   前記第１の酸化物半導体層と前記第２の酸化物半導体層は、同一の組成を有し、且つ、前記第１の酸化物半導体層のキャリア密度は、前記第２の酸化物半導体層のキャリア密度よりも高い
   ことを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一において、
   前記抵抗素子を含む駆動回路部と、
   前記トランジスタを含む画素部と、を有することを特徴とする半導体装置。

Images