CN106489209A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN106489209A
CN106489209A CN201580035556.7A CN201580035556A CN106489209A CN 106489209 A CN106489209 A CN 106489209A CN 201580035556 A CN201580035556 A CN 201580035556A CN 106489209 A CN106489209 A CN 106489209A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
tft
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580035556.7A
Other languages
English (en)
Other versions
CN106489209B (zh
Inventor
越智元隆
高梨泰幸
三木绫
后藤裕史
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority claimed from PCT/JP2015/072326 external-priority patent/WO2016035503A1/ja
Publication of CN106489209A publication Critical patent/CN106489209A/zh
Application granted granted Critical
Publication of CN106489209B publication Critical patent/CN106489209B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种薄膜晶体管，其在基板上依次具有栅极电极、栅极绝缘膜、氧化物半导体薄膜、用于保护氧化物半导体薄膜的蚀刻阻挡层、源‑漏电极、和保护膜，氧化物半导体薄膜由氧化物构成，所述氧化物由作为金属元素的In、Ga及Sn与O构成，所述氧化物半导体薄膜具有非晶结构，且上述蚀刻阻挡层和上述保护膜的两者或一者包含SiNx。该薄膜晶体管具有约40cm2/Vs以上的极高的迁移率。

Description

薄膜晶体管
技术领域
本发明涉及具有氧化物半导体薄膜的薄膜晶体管。本发明的薄膜晶体管优选用于例如液晶显示器、有机EL显示器等显示装置。以下，有时将上述薄膜晶体管称为TFT(ThinFilm Transistor)。
背景技术
非晶氧化物半导体与通用的非晶硅相比具有高载流子迁移率。另外，非晶氧化物半导体的光学带隙大，能够在低温下成膜，因此期待面向要求大型、高分辨率、高速驱动的下一代显示器、耐热性低的树脂基板等的应用。
将上述氧化物半导体用作TFT的半导体层的情况下，要求TFT的开关特性优异。具体来说，要求(1)导通电流、即对栅极电极和漏电极施加正电压时的最大漏电流高；(2)断开电流、即对栅极电极施加负电压、对漏电极施加正电压时的漏电流低；(3)S值(Subthreshold Swing)、即将漏电流增大10倍所需的栅极电压低；(4)阈值电压、即对漏电极施加正电压、对栅极电极施加正负任意电压时漏电流开始流动的电压不随时间发生变化而稳定；且(5)场效应迁移率(以下，有时仅称为迁移率。)高等。
作为上述氧化物半导体，例如如专利文献1～3所示，已知由铟、镓、锌和氧构成的In-Ga-Zn系非晶氧化物半导体(IGZO)。然而，使用上述氧化物半导体制作TFT时的场效应迁移率为10cm2/Vs以下。但是，为了应对近年来的显示装置的大画面化、高精细化、高速驱动化，需要具有更高的迁移率的材料。
现有技术文献
专利文献
专利文献1：日本特开2010-219538号公报
专利文献2：日本特开2011-174134号公报
专利文献3：日本特开2013-249537号公报
发明内容
发明要解决的问题
本发明鉴于上述情况而完成，其目的在于，提供具有约40cm2/Vs以上的极高迁移率的薄膜晶体管。
用于解决问题的手段
能够解决上述课题的本发明的薄膜晶体管的主旨在于，在基板上依次具有栅极电极、栅极绝缘膜、氧化物半导体薄膜、用于保护所述氧化物半导体薄膜的蚀刻阻挡层、源-漏电极、和保护膜，上述氧化物半导体薄膜由氧化物构成，所述氧化物由作为金属元素的In、Ga及Sn与O构成，所述氧化物半导体薄膜具有非晶结构，且各金属元素相对于上述In、Ga及Sn的总量的原子数比满足全部下述式(1)～(3)，上述蚀刻阻挡层和上述保护膜的至少一个包含SiNx。
0.30≤In/(In+Ga+Sn)≤0.50…(1)
0.20≤Ga/(In+Ga+Sn)≤0.30…(2)
0.25≤Sn/(In+Ga+Sn)≤0.45…(3)
需要说明的是，以下，有时将仅在上述保护膜中包含SiNx的薄膜晶体管称为第一薄膜晶体管(TFT)，将仅在上述蚀刻阻挡层中包含SiNx的薄膜晶体管以及在上述蚀刻阻挡层和上述保护膜中分别包含SiNx的薄膜晶体管称为第二薄膜晶体管(TFT)。
本发明的优选实施方式中，上述氧化物半导体薄膜的至少一部分被结晶化。
本发明的优选实施方式中，上述保护膜包含SiNx，且上述氧化物半导体薄膜的沟道长方向和沟道宽方向的两端部与上述蚀刻阻挡层相接。
发明效果
根据本发明，可以提供具有约40cm2/Vs以上的极高迁移率的TFT。
附图说明
图1是用于说明本发明的第一薄膜晶体管的示意性截面图。
图2是用于说明现有的薄膜晶体管的示意性截面图。
图3是表示表1的No.1-1中的Id-Vg特性的图。
图4是表示表1的No.1-1中的氧化物半导体薄膜截面的TEM观察结果的图。
图5是表示从In-Ga-Sn系氧化物半导体的成膜后到TFT完成后为止的、氧化物半导体薄膜截面的TEM观察结果的图。
图6是表示In-Ga-Zn系氧化物半导体的成膜后和预退火后的、氧化物半导体薄膜平面的TEM观察结果的图。
图7是表示In-Ga-Zn系氧化物半导体的成膜后和预退火后的、氧化物半导体薄膜平面的TEM观察结果的图。
图8是表示对In-Ga-Sn系氧化物半导体薄膜的X射线衍射进行测定的结果的图。
图9是从上方观察实施例2中使用的图案(i)～(iv)的TFT的示意图。
图10是沿着上述图9的A-A’线的截面图。
图11是沿着上述图9的B-B’线的截面图。
图12是用于说明本发明的第二薄膜晶体管的示意性截面图。
图13是说明本发明的第二薄膜晶体管的制造工序的示意性截面图。
图14是用于说明本发明的第二薄膜晶体管的不同方案的示意性截面图。
图15是说明图14的薄膜晶体管的制造工序的示意性截面图。
具体实施方式
本发明人为了提高将包含作为金属元素的In、Ga、及Sn的In-Ga-Sn系氧化物用于TFT的半导体层时的迁移率，反复进行了研究。其结果发现，只要在包含In-Ga-Sn系氧化物的氧化物半导体薄膜中，适当控制In-Ga-Sn系氧化物中的各个金属元素的原子数比，并且使用包含SiNx的保护膜及包含SiNx的蚀刻阻挡层的至少一个即可。需要说明的是，以下，有时将包含SiNx的保护膜及包含SiNx的蚀刻阻挡层统称为SiNx含有层。
另外，本发明人还发现，为了进一步提高上述TFT的迁移率，使用如下TFT即可，作为氧化物半导体薄膜，使用上述氧化物的至少一部分被结晶化的In-Ga-Sn系氧化物，在保护膜包含SiNx的情况下按照上述氧化物半导体薄膜的沟道长方向和沟道宽方向的两端部与蚀刻阻挡层相接的方式构成。
以下，对本发明的TFT进行具体说明。
首先，对本发明中使用的氧化物半导体薄膜进行说明。上述氧化物半导体薄膜由氧化物构成，所述氧化物由作为金属元素的In、Ga及Sn与O构成，各金属元素相对于上述In、Ga及Sn的总量的原子数比满足全部下述式(1)～(3)。
0.30≤In/(In+Ga+Sn)≤0.50…(1)
0.20≤Ga/(In+Ga+Sn)≤0.30…(2)
0.25≤Sn/(In+Ga+Sn)≤0.45…(3)
以下，有时将上述式(1)所示的、In相对于作为全部金属元素的In、Ga及Sn的总量的含量(原子％)称为In原子比。同样，有时将上述式(2)所示的、Ga相对于作为全部金属元素的In、Ga及Sn的总量的含量(原子％)称为Ga原子比。同样，有时将上述式(3)所示的、Sn相对于作为全部金属元素的In、Ga及Sn的总量的含量(原子％)称为Sn原子比。
关于In原子数比
In是有助于导电性的提高的元素。上述式(1)所示的In原子数比越大，即，金属元素中所占的In量越多，氧化物半导体薄膜的导电性越提高，因此迁移率增加。为了有效发挥上述作用，需要将上述In原子数比设为0.30以上。上述In原子数比优选为0.31以上，更优选为0.35以上，进一步优选为0.40以上。但是，若In原子数比过大，则存在载流子密度过度增加而阈值电压降低等问题，因此将其上限设为0.50以下。上述In原子数比优选为0.48以下，更优选为0.45以下。
关于Ga原子数比
Ga是有助于氧缺陷的降低和载流子密度的控制的元素。上述式(2)所示的Ga原子数比越大，氧化物半导体薄膜的电稳定性越提高，发挥抑制载流子的过剩产生的效果。为了更有效地发挥上述作用，需要将Ga原子数比设为0.20以上。上述Ga原子数比优选为0.22以上，更优选为0.25以上。但是，若Ga原子数比过大，则氧化物半导体薄膜的导电性降低而迁移率容易降低。因此，上述Ga原子数比设为0.30以下。Ga原子数比优选为0.28以下。
关于Sn原子数比
Sn是有助于酸蚀刻耐性的提高的元素。上述式(3)所示的Sn原子数比越大，氧化物半导体薄膜对无机酸蚀刻液的耐性越提高。为了更有效地发挥上述作用，上述Sn原子数比需要设为0.25以上。Sn原子数比优选为0.30以上，更优选为0.31以上，进一步优选为0.35以上。另一方面，若Sn原子数比过大，则氧化物半导体薄膜的迁移率降低，并且对无机酸蚀刻液的耐性提高到必要以上，氧化物半导体薄膜自身的加工变得困难。因此，上述Sn原子数比设为0.45以下。Sn原子数比优选为0.40以下，更优选为0.38以下。
上述TFT用氧化物半导体薄膜通常具有非晶结构，但优选至少一部分被结晶化(以下，有时称为具有微晶结构)。通过使氧化物半导体薄膜的至少一部分被结晶化，从而TFT的迁移率格外提高。在此，对于氧化物半导体薄膜的结晶度的程度，只要有效发挥具备上述氧化物半导体薄膜的TFT的使用带来的极为优异的迁移率提高效果，则没有特别限定。本发明的氧化物半导体薄膜具有微晶结构可以通过例如后述的电子射线衍射图像进行确认。具体在实施例的一栏中后述，具有晶体结构的比例越高，衍射点越明确。
另一方面，若上述氧化物半导体薄膜结晶化，则迁移率变高，但引起湿蚀刻工序中的蚀刻率的降低、残渣的产生等，因此生产率、成品率降低。因此，本发明的上述氧化物半导体薄膜更优选被部分地结晶化，由此还能抑制湿蚀刻工序中的蚀刻率的降低、残渣的产生等。因此，能够兼顾湿蚀刻工序的加工性和TFT中的高迁移率。
具有上述微晶结构的氧化物半导体薄膜通过如下方法得到：在TFT的形成工序中，在形成氧化物半导体薄膜时，控制为气压1～5mTorr的范围，并且在SiNx含有层形成之后，以200℃以上的温度进行热处理(后退火)。上述以外的TFT的形成工序没有特别限定，可以采用通常的方法。
首先，控制为气压1～5mTorr的范围而形成氧化物半导体薄膜。气压低于1mTorr时膜密度变得不充分。气压的优选下限为2mTorr以上。但是，若气压超过5mTorr，则不能得到所期望的微晶结构。气压的优选上限为4mTorr以下，更优选为3mTorr以下。
气氛气体中的氧的浓度优选为1～40体积％，更优选为2～30体积％。
氧化物半导体薄膜形成时的优选气氛为大气气氛或水蒸气气氛。
本发明的TFT还具有SiNx含有层也是重要的。根据本发明人的研究结果，明确了通过使用具备规定组合物的氧化物半导体薄膜和SiNx含有层的TFT，在上述SiNx含有层中含有的氢向上述氧化物半导体薄膜扩散(difusion)而大大有助于高迁移率的体现。这样的迁移率提高作用是通过使用本发明的TFT而显现的，在后述的实施例中说明使用例如上述的专利文献1等记载的IGZO时未看到。
SiNx含有层中的氢量优选为20～50原子％，更优选为30～40原子％。SiNx含有层中的氢量可以由SiH4与NH3气的混合比、成膜温度等来控制。
进一步，在本发明中，在SiNx含有层形成之后，以200℃以上的温度进行热处理。具体来说，可以在形成包含SiNx的蚀刻阻挡层后，进行上述热处理，也可以在形成包含SiNx的保护膜之后，进行上述热处理。另外，还可以在形成包含SiNx的蚀刻阻挡层之后，进行上述热处理，其后，形成包含SiNx的保护膜，再次进行上述热处理。上述热处理的温度低于200℃时不体现TFT的高迁移率。热处理温度的优选下限为250℃以上，更优选为260℃以上。但是，若热处理温度过高，则TFT导体化，因此优选将其上限设为280℃以下。更优选上限为270℃以下。
进一步，在上述热处理中，为了得到所期望的微晶结构，优选将热处理时间控制在例如30～90分钟的范围内。需要说明的是，气氛没有特别限定，可以举出例如氮气氛、大气气氛等。
进一步，本发明的TFT优选具有上述氧化物半导体薄膜的沟道长方向和沟道宽方向的两端部(以下，有时仅称两端部)与蚀刻阻挡层相接的结构。由此，与上述的专利文献1～3等中记载的通用的In-Ga-Zn系氧化物半导体薄膜相比，TFT的迁移率约为40cm2/Vs以上而格外提高。
对于具有上述结构的本发明的第一TFT的优选实施方式参照图1进行详细说明。为了进行对比，将现有的一般的TFT的结构示于图2。但是，本发明的第一TFT的构成没有限于图1的意思。
图1所示的上述实施方式的第一TFT在基板1上依次具有栅极电极2、栅极绝缘膜3、氧化物半导体薄膜4、用于保护氧化物半导体薄膜4的蚀刻阻挡层9、源-漏电极5、保护膜6，透明导电膜8经由接触孔7与源-漏电极5电连接。上述实施方式的第一TFT使用具有上述的组成和微晶结构的氧化物半导体薄膜4。另一方面，除了使用非晶结构的In-Ga-Zn系氧化物半导体薄膜作为氧化物半导体薄膜4以外，图2所示的现有的TFT的构成的顺序也相同。
然而，上述实施方式的第一TFT如图1所示，按照氧化物半导体薄膜4的沟道长方向的两端部与蚀刻阻挡层9相接的方式构成(即，按照覆盖氧化物半导体薄膜4的沟道长方向的两端部的方式被覆有蚀刻阻挡层9)，在氧化物半导体薄膜4的沟道长方向的两端部不与源-漏电极5相接这点上，与现有的氧化物半导体薄膜4的沟道长方向的两端部与源-漏电极5相接地构成的(即，按照覆盖氧化物半导体薄膜4的沟道长方向的两端部的方式被覆有源-漏电极5的)图2的TFT大不相同。进一步若着眼于两图1、2中的氧化物半导体薄膜4的上面，则图1的本发明例中蚀刻阻挡层9的一部分被图案化，具有经由源-漏电极5与接触孔7相接的区域，与此相对，图2的现有例中，蚀刻阻挡层9未被图案化，没有经由源-漏电极5与接触孔7相接的区域，在这点上也不同。需要说明的是，图1、图2中，氧化物半导体薄膜4的沟道长方向的两端部都不与保护膜6直接接触。
以下，参照图1，对上述实施方式的TFT的优选制造方法进行说明。但是，本发明不限于此。
首先，在基板1上形成栅极电极2和栅极绝缘膜3。它们的形成方法没有特别限定，可以采用通常利用的方法。另外，栅极电极2和栅极绝缘膜3的种类也没有特别限定，可以使用通用的种类。例如作为栅极电极2，可以优选使用电阻率低的Al、Cu的金属、耐热性高的Mo、Cr、Ti等高熔点金属、它们的合金。另外，作为栅极绝缘膜3，可代表性地例示出硅氧化膜、硅氮化膜、硅氧氮化膜等。除此之外，还可以使用Al2O3、Y2O3等氧化物、将它们层叠而成的物质。
接着，形成上述的氧化物半导体薄膜4。如上所述在本发明中，尤其重要的是，在形成氧化物半导体薄膜时，控制为气压1～5mTorr的范围，并且在保护膜形成后，以200℃以上的温度进行热处理，上述以外的工序没有特别限定，可以采用通常的方法，但优选方法如下。
例如氧化物半导体薄膜4优选通过溅射法利用溅射靶，通过例如DC溅射法或RF溅射法成膜。以下，有时将溅射靶仅称为“靶”。通过溅射法，能够容易地形成成分、膜厚的膜面内均匀性优异的薄膜。另外，也可以通过涂布法等化学成膜法形成氧化物。
作为溅射法中使用的靶，优选使用包含上述的元素、与所期望的氧化物同一组成的靶，由此，能够形成组成偏差少、所期望的成分组成的薄膜。具体来说，推荐使用包含作为金属元素包含In、Ga及Sn的氧化物、且各金属元素相对于In、Ga及Sn的总量的原子数比满足上述式(1)～(3)的靶。
或者，可以利用对组成不同的两个靶进行同时放电的组合溅射法进行成膜。例如还可以使用In2O3、Ga2O3、SnO2等In、Ga、及Sn的各元素的氧化物靶、或包含上述元素的至少2种以上元素的混合物的氧化物靶。还可以举出将包含上述金属元素的纯金属靶或合金靶以单数或复数使用，一边供给氧作为气氛气体一边成膜。
上述靶可以利用例如粉末烧结法来制造。
使用上述靶利用溅射法进行成膜的情况下，除了上述的成膜时的气压以外，优选适当控制氧的分压、向靶的输入功率、基板温度、靶与基板的距离即T-S间距离等。
具体来说，例如，优选在下述溅射条件下进行成膜。
为了作为半导体工作，优选按照上述氧化物半导体薄膜4的载流子密度成为1×1015～1017/cm3的范围内的方式调整氧的添加量。最佳的氧添加量根据溅射装置、靶的组成、薄膜晶体管制作工艺等来适当控制即可。后述的实施例中，按照添加流量比设为100×O2/(Ar+O2)＝4体积％。
成膜功率密度越高越好，推荐利用DC溅射法或RF溅射法大致设定为2.0W/cm2以上。但是，若成膜功率密度过高，则有时氧化物靶产生破裂或缺损而破损，因此上限为50W/cm2左右。
成膜时的基板温度推荐大致控制在室温～200℃的范围内。
此外，氧化物半导体薄膜4中的缺陷量还受成膜后的热处理条件的影响，因此优选适当进行控制。成膜后的热处理条件例如推荐为在大气气氛下，大致以250～400℃进行10分钟～3小时。作为上述热处理，例如可以举出后述的预退火处理(在对氧化物半导体薄膜4进行湿蚀刻后的图案化刚结束后进行的热处理)。
氧化物半导体薄膜4的优选膜厚可以大致设为10nm以上、可以进一步设为20nm以上，可以设为200nm以下，可以进一步设为100nm以下。
形成氧化物半导体薄膜4后，通过湿蚀刻进行图案化。在刚图案化后，优选为了改善氧化物半导体薄膜4的膜质而进行热处理(预退火处理)，由此，晶体管特性的导通电流和场效应迁移率上升，晶体管性能提高。作为预退火处理，例如，优选在水蒸气气氛或大气气氛下，以350～400℃进行30～60分钟。
接着，形成蚀刻阻挡层9。蚀刻阻挡层9的形成方法没有特别限定，可以采用通常使用的方法。
本实施方式的第一TFT仅对保护膜6使用SiNx膜，蚀刻阻挡层9可以使用在TFT领域中通常使用的任意的膜。例如，作为蚀刻阻挡层9，可以使用SiOxNy(硅氧氮化)膜、SiOx(硅氧化)膜、Al2O3膜、Ta2O5膜等膜。具体来说，作为蚀刻阻挡层9，可以将这些膜的任一种膜仅以单层使用，也可以将这些膜的任一种膜多层层叠使用，还可以层叠2种以上的膜。
接着，形成源-漏电极5。源-漏电极5的种类没有特别限定，可以使用通用的种类。例如与栅极电极同样可以使用Al、Mo、Cu等金属或合金。
作为源-漏电极5的形成方法，例如可以通过磁控溅射法将金属薄膜成膜后，通过光刻而图案化，进行湿蚀刻而形成电极。
在后述的保护膜6的形成前，为了氧化物表面的损伤恢复，可以根据需要实施热处理(200℃～300℃)、N2O等离子体处理。
接着，在氧化物半导体薄膜4的上方通过CVD(Chemical Vapor Deposition)法成膜保护膜6。
如上所述对于本实施方式的第一TFT而言，使用包含SiNx的保护膜6是重要的。通过使用包含SiNx的保护膜6，能够有效发挥氢向氧化物半导体薄膜4的扩散带来的迁移率提高作用。作为保护膜6，只要具有SiNx膜，也可以层叠SiNx膜以外的任意的膜。例如，可以仅将SiNx膜以单层使用，也可以层叠多个SiNx膜来使用。另外，可以将SiNx膜与SiOxNy膜、SiOx膜、Al2O3膜、Ta2O5膜等膜的至少一个膜层叠，例如，优选使用如后述的实施例所示将上层设为SiNx膜、将下层设为SiOx膜的层叠膜。
保护膜6中的SiNx膜的膜厚优选为50～400nm，更优选为100～200nm。需要说明的是，SiNx膜被多层层叠的保护膜6的情况下，上述SiNx膜的膜厚是指全部SiNx膜的膜厚的合计。另外，SiNx膜的膜厚相对于保护膜6整体的膜厚的比例优选为20～100％，更优选为40～70％。
接下来，在保护膜6形成用于晶体管特性评价用探测的接触孔7。其后，进行上述的后退火。
接着，基于常规方法，经由接触孔7将透明导电膜8与源-漏电极5电连接。透明导电膜8的种类没有特别限定，可以使用通常使用的种类。
以下，对于本发明的第二TFT的优选实施方式参照图12～图15进行详细说明。但是，本发明的第二TFT的构成没有限定于图12～图15的意思。需要说明的是，到形成氧化物半导体薄膜4的工序为止，与第一TFT中记载的工序相同，因此省略。
继氧化物半导体薄膜4之后，形成蚀刻阻挡层9。蚀刻阻挡层9的形成方法没有特别限定，可以采用通常使用的方法。另外，对于本实施方式的第二TFT而言，使用包含SiNx的蚀刻阻挡层9是重要的。通过使用包含SiNx的蚀刻阻挡层9，能够有效发挥氢向氧化物半导体薄膜4的扩散带来的迁移率提高作用。作为蚀刻阻挡层9，只要具有SiNx膜，也可以层叠SiNx膜以外的任意的膜。也就是说，可以仅将SiNx膜以单层使用，也可以将多个SiNx膜层叠使用。例如，可以将SiNx膜与SiOxNy膜、SiOx膜、Al2O3膜、Ta2O5膜等膜的至少一个膜层叠，另外，还可以使用如后述的实施例中所示将上层设为SiNx膜9-2、将下层设为SiOx膜9-1的层叠膜。
对于本实施方式的第二TFT而言，如图12、图13所示，可以按照氧化物半导体薄膜4的两端部与蚀刻阻挡层9相接的方式构成，也可以如图14、图15所示，按照氧化物半导体薄膜4的两端部不与蚀刻阻挡层9相接的方式构成。因此，对于本实施方式的第二TFT而言，还可以将蚀刻阻挡层9仅配置于氧化物半导体薄膜4的沟道部分。
蚀刻阻挡层9中的SiNx膜的膜厚优选为50～250nm，更优选为100～200nm。需要说明的是，SiNx膜被多层层叠的蚀刻阻挡层9的情况下，上述SiNx膜的膜厚是指全部SiNx膜的膜厚的合计。另外，SiNx膜的膜厚相对于蚀刻阻挡层9整体的膜厚的比例优选为30～100％，更优选为40～80％。
接下来，在蚀刻阻挡层9形成用于晶体管特性评价用探测的接触孔7。其后，进行上述的后退火。后退火只要为蚀刻阻挡层9的形成后，则可以在后述的源-漏电极5的形成前进行，也可以在源-漏电极5的形成后进行。
接着，形成源-漏电极5。源-漏电极5的种类没有特别限定，可以使用通用的种类。例如可以与栅极电极同样使用Al、Mo、Cu等金属或合金。
作为源-漏电极5的形成方法，例如可以在利用磁控溅射法成膜金属薄膜后，通过光刻来图案化，并进行湿蚀刻而形成电极。
在后述的保护膜6的形成前，为了氧化物表面的损伤恢复，可以根据需要实施热处理(200℃～300℃)、N2O等离子体处理。
接着，可以在氧化物半导体薄膜4的上方通过CVD法成膜保护膜6。对于本实施方式的第二TFT而言，作为保护膜6，可以举出SiNx膜、SiOxNy膜、SiOx膜、Al2O3膜、Ta2O5膜等膜，可以仅将这些膜的任一种膜以单层使用，也可以将这些膜的任一种膜多层层叠使用，还可以将2种以上的膜层叠。
接着，基于常规方法，经由接触孔7将透明导电膜8与源-漏电极5电连接。透明导电膜8的种类没有特别限定，可以使用通常使用的种类。
由此得到的本发明的第一和第二TFT如后所述，通过由Id-Vg测定导出迁移率的霍尔测定来测定迁移率时，具有约40cm2/Vs以上的极高的迁移率。
本申请基于2014年9月2日申请的日本国专利申请第2014-178587号、2014年12月3日申请的日本国专利申请第2014-245124号、和2015年7月1日申请的日本国专利申请第2015-132533号主张优先权的利益。2014年9月2日申请的日本国专利申请第2014-178587号、2014年12月3日申请的日本国专利申请第2014-245124号、和2015年7月1日申请的日本国专利申请第2015-132533号的说明书的全部内容作为参考引入本申请中。
实施例
以下，例举实施例更具体地说明本发明，但本发明不受下述实施例限制，还可以在符合前后述的主旨的范围内改变来实施，这些均包含于本发明的技术的范围内。
实施例1
涉及第一TFT的本实施例中，调查了氧化物半导体薄膜的形成条件对TFT的迁移率等的影响。实施例1中，使用了仅在保护膜中包含SiNx的膜。
首先，在玻璃基板1(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，依次成膜作为栅极电极2的Mo薄膜100nm、和作为栅极绝缘膜3的SiO2(膜厚200nm)。栅极电极2使用纯Mo的溅射靶，通过DC溅射法形成。溅射条件设为，成膜温度：室温、成膜功率密度：3.8W/cm2、载气：Ar、成膜时的气压：2mTorr、Ar气流量：20sccm。另外，栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率密度：0.96W/cm2、成膜温度：320℃、成膜时的气压：133Pa的条件下成膜。
接着，在表1所示的各种溅射条件下成膜下述组成的氧化物半导体薄膜4(In-Ga-Sn-O膜、膜厚40nm)。
In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
详细而言，使用具有与上述氧化物半导体薄膜4相同组成的溅射靶，利用下述条件的溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1、3、5、10mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4、12、20体积％
成膜功率密度：1.27、2.55、3.83W/cm2
使用溅射靶：In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
需要说明的是，氧化物半导体薄膜的金属元素的各含量的分析是另行准备在玻璃基板上将膜厚40nm的各氧化物半导体薄膜与上述同样地利用溅射法形成的试样而进行的。该分析使用CIROS MarkII(株式会社理学制)，通过ICP(Inductively Coupled Plasma)发光光谱法来进行。
另外，使用在玻璃基板上形成了膜厚40nm的各氧化物半导体薄膜的上述试样，按照以下方式测定电阻率。将测定结果示于下述表1。下述表1中，“aE+b”表示“a×10b”。
制造商：Mitsubishi Analytech
品名：Hirester(注册商标)UP
型号：MCP-HT450型
测定方式：环电极方式
按照上述方式成膜氧化物半导体薄膜4后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用关东化学株式会社制“ITO-07N”。本实施例中，关于进行了实验的全部氧化物半导体薄膜，确认了没有湿蚀刻导致的残渣，能够适当蚀刻。
如上所述，将氧化物半导体薄膜4图案化后，为了提高膜质而进行预退火。预退火在大气气氛中以350℃进行1小时。
上述预退火之后，作为蚀刻阻挡层9将SiOx膜(膜厚100nm)在上述氧化物半导体薄膜4上成膜。上述SiOx膜的成膜使用N2O与SiH4的混合气体，利用等离子体CVD法进行。成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：230℃、成膜时的气压：133Pa。上述SiOx膜的成膜后，通过光刻和干式蚀刻进行蚀刻阻挡层9的图案化。
接着，为了形成源-漏电极5，利用溅射法将膜厚200nm的纯Mo膜在上述氧化物半导体薄膜4的上方成膜。上述纯Mo膜的成膜条件设为，输入功率：DC300W(成膜功率密度：3.8W/cm2)、载气：Ar、气压：2mTorr、基板温度：室温。
接着，通过光刻和湿蚀刻，进行源-漏电极5的图案化。具体来说，使用包含磷酸∶硝酸∶乙酸＝70∶2∶10(质量比)的混合液且液温为40℃的混酸蚀刻液。
这样形成源-漏电极5后，作为用于保护氧化物半导体薄膜晶体管的保护膜6，利用等离子体CVD法形成膜厚100nm的SiOx膜，进一步利用等离子体CVD法形成膜厚150nm的SiNx膜。上述SiOx膜的形成中使用SiH4、N2与N2O的混合气体，上述SiNx膜的形成中使用SiH4、N2、NH3的混合气体。任一情况下都将成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：150℃、成膜时的气压：133Pa。
接着，通过光刻和干式蚀刻，在保护膜6形成用于晶体管特性评价用探测的接触孔7。其后，作为后退火，在氮气氛下进行260℃、30分钟的热处理。
最后，成膜膜厚80nm的ITO膜作为透明导电膜8，制作图1的薄膜晶体管。具体来说，使用DC溅射法，以载气：氩和氧气的混合气体、成膜功率：200W(成膜功率密度：2.5W/cm2)、气压：5mTorr，成膜ITO膜。
制作的薄膜晶体管的沟道长为20μm、沟道宽为200μm。
对于上述TFT，调查了以下特性。
(1)晶体管特性的测定
晶体管特性(漏电流-栅极电压特性、Id-Vg特性)的测定使用Agilent Technology公司制“HP4156C”的半导体参数分析仪。详细的测定条件如下。将表1的No.1-1中的Id-Vg特性示于图3。
源电压：0V
漏电压：10V
栅极电压：-30～30V(测定间隔：0.25V)
基板温度：室温
(2)阈值电压(Vth)
阈值电压大体来说是指，晶体管从断开状态(漏电流低的状态)向导通状态(漏电流高的状态)转变时的栅极电压的值。本实施例中，将电流为导通电流与断开电流之间的1nA附近时的电压定义为阈值电压，测定了各薄膜晶体管的阈值电压。
(3)场效应迁移率μFE
场效应迁移率μFE由晶体管特性在Vg＞Vd-Vth的饱和区域由漏电流与栅极电压的关系式Id＝μFE×Cox×W×(Vg-Vth)2/2L导出(Vg：栅极电压、Vd：漏电压、Id：漏电流、L：沟道长、W：沟道宽、Cox：栅极绝缘膜的静电电容、μFE：场效应迁移率)。本实施例中，由满足线形区域的栅极电压附近的漏电流-栅极电压特性(Id-Vg特性)的斜率导出场效应迁移率μFE。场效应迁移率越高越好，本实施例中以40cm2/Vs为基准，将其以上作为合格。
(4)S值
S值是根据Id-Vg特性，将漏电流增大10倍所需的栅极电压的最小值，越低越表示为良好的特性。具体来说，在此S值在任意条件下均良好为0.4V/10倍(0.4V/decade)以下。
将这些结果一并记载于表1。
[表1]
由表1可知，氧分压和成膜功率密度相同的情况下，气压越低，迁移率越高(参照表1的No.1-1、4、5、6)。另外，还可知在上述实验条件下，气压和成膜功率密度相同的情况下，氧分压越小，迁移率也越高(参照表1的No.1-1～3)。需要说明的是，关于成膜功率密度，基本未看到对迁移率的影响。
为了评价上述氧化物半导体薄膜的晶体结构，进行了截面TEM观察、电子射线衍射图像的观察、和X射线衍射测定。
(截面TEM观察和电子射线衍射测定)
对于表1的No.1-1，将对薄膜晶体管制作后的氧化物半导体薄膜截面进行TEM观察的结果示于图4。将图4的氧化物半导体薄膜中光亮的圆形区域的电子射线衍射图像示于图4的右图。由图4的右图可知，在环状的衍射图案中有衍射点。若为非晶结构则衍射点不能明显看到，但氧化物半导体薄膜具有晶体结构的比例越高，衍射点越明确。由上述图4可知，本发明的氧化物半导体薄膜具有晶体结构。
接着，证实上述氧化物半导体薄膜的晶体结构从在栅极绝缘膜3上刚形成氧化物半导体薄膜4后被确认，晶体结构不会根据薄膜晶体管制作工艺而发生大的变化。
图5示出在薄膜晶体管制作工艺中，在A：氧化物半导体薄膜形成后、B：预退火后、C：接触孔形成后、D：后退火后的各个时机对氧化物半导体薄膜的截面进行TEM观察的结果。
将图5的A～D中所示的氧化物半导体薄膜4中光亮的圆形区域的电子射线衍射图像示于图5的A～D的右侧。由图5的A～D中示出的右图可知，在任意状态下环状中都存在少许强烈发光的区域，晶体结构不会根据薄膜晶体管制作工艺而发生大的变化。
接着，证实若薄膜的构成元素变化则观察不到晶体结构。
图6、图7中示出，制造形成有与上述氧化物半导体薄膜4的构成元素不同、而由In-Ga-Zn-O膜构成的氧化物半导体薄膜的薄膜晶体管，对氧化物半导体薄膜形成后和预退火后的氧化物半导体薄膜平面进行TEM观察的结果。In-Ga-Zn-O膜的组成如下。
In∶Ga∶Zn＝33.3∶33.3∶33.3原子％
详细而言，使用具有与上述In-Ga-Zn-O膜相同组成的溅射靶，通过下述条件的溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr或5mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
使用溅射靶：In∶Ga∶Zn＝33.3∶33.3∶33.3原子％
图6示出将In-Ga-Zn-O膜在气压1mTorr下形成的结果，图6A示出In-Ga-Zn-O膜形成后的结果，图6B示出预退火后的结果。图7示出将In-Ga-Zn-O膜在气压5mTorr下形成的结果，图7A示出In-Ga-Zn-O膜形成后的结果，图7B示出预退火后的结果。
将图6、图7的氧化物半导体薄膜中光亮的圆形区域的电子射线衍射图像示于图6、图7的右侧。图5中，从中心光亮的点到外侧的呈环状白色光亮的部分，可以看到亮点(衍射点)，另一方面，图6、7中基本看不到亮点。即，图5中包含微晶，但图6、7中不含微晶。因此，由图6、图7的右图可知，在环状中发光强度没有大的差别，具有非晶结构。
(X射线衍射测定)
对于表1的No.1-1，在玻璃基板(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，通过溅射成膜下述组成的氧化物半导体薄膜4(In-Ga-Sn-O膜、膜厚40nm)。
In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
详细而言，使用具有与上述氧化物半导体薄膜4相同组成的溅射靶，通过下述条件的溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
使用溅射靶：In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
将In-Ga-Sn-O膜成膜后，进行X射线衍射测定。X射线衍射使用株式会社理学制Smart Lab，使用Cu靶，将靶输出设为45kV-200mA，进行2θ扫描测定。X射线的入射角度设为0.5°、测定角度设为10～100°。将成膜In-Ga-Sn-O膜后测定X射线衍射的结果示于图8A。
接着，成膜In-Ga-Sn-O膜后，为了提高膜质进行了预退火。预退火在大气气氛中以350℃进行1小时。预退火后，在与上述相同的条件下进行X射线衍射测定，将测定结果示于图8B。另外，作为参考数据将测定玻璃基板的X射线衍射的结果示于图8C。
由图8可以明确，根据测定玻璃基板的X射线衍射的图8C，可以在2θ＝23°附近看到较宽的光晕图案。与此相对，根据成膜In-Ga-Sn-O膜后测定的图8A、预退火后测定的图8B，除了来自玻璃基板的光晕图案以外，还在31°和55°附近看到来自氧化物半导体薄膜的光晕图案，但没有看到基于结晶的尖峰。
能够利用上述X射线衍射测定进行测定的微晶粒的大小为1nm左右，因此认为所形成的晶粒的大小不足1nm。即，提示了膜的大部分为非晶，所形成的晶粒的大小不足1nm。
如上所述，In-Ga-Sn-O膜的一部分被结晶化，但In-Ga-Sn-O膜的大部分为非晶结构，因此推测本发明的氧化物半导体薄膜的蚀刻加工性也优异，且兼顾了极短距离有序形成带来的高迁移率。
实施例2
涉及第一TFT的本实施例中，制作下述图案(i)～(iv)所示的4种形状的TFT，评价了保护膜(绝缘膜)6的形成后的晶体管特性。实施例2中，仅对保护膜使用包含SiNx的膜。
为了明确本实施例中使用的TFT的形状，示出由上方观察薄膜晶体管的图9A～D。将沿着图9A～D的A-A’线的截面图示于图10A～D。将沿着图9A～D的B-B’线的截面图示于图11A～图11D。图9中，ACT为相当于氧化物半导体薄膜4的区域。
·图案(i)：参照图9A、图10A、图11A
上述图案(i)对应于上述的图1。源-漏电极5不与氧化物半导体薄膜4的两端部直接接触，与氧化物半导体薄膜4的上面的一部分直接接触，且蚀刻阻挡层9与氧化物半导体薄膜4的两端部接触，与氧化物半导体薄膜4的上面的一部分直接接触。
·图案(ii)：参照图9B、图10B、图11B
源-漏电极5不与氧化物半导体薄膜4的两端部直接接触，与氧化物半导体薄膜4的上面的一部分直接接触，且蚀刻阻挡层9不与氧化物半导体薄膜4的两端部接触，与氧化物半导体薄膜4的上面的一部分直接接触。
·图案(iii)：参照图9C、图10C、图11C
源-漏电极5在图10C的截面图中与氧化物半导体薄膜4的沟道长方向的两端部直接接触，但在图11C的截面图中不直接接触，与氧化物半导体薄膜4的上面的一部分直接接触，且蚀刻阻挡层9不与氧化物半导体薄膜4的两端部接触，与氧化物半导体薄膜4的上面的一部分直接接触。
·图案(iv)：参照图9D、图10D、图11D
上述图案(iv)对应于上述的图2。源-漏电极5与氧化物半导体薄膜4的两端部直接接触，与氧化物半导体薄膜4的上面的一部分直接接触，且蚀刻阻挡层9不与氧化物半导体薄膜4的两端部接触，与氧化物半导体薄膜4的上面的一部分直接接触。
上述图案(iv)的TFT按照可以得到所期望的形状的方式设计掩模并制作。以下，作为其代表例，对形成图案(i)的TFT的方法进行说明。图案的形状与上述的实施例1相同，因此以下以不同于实施例1的点为中心进行说明。
与上述的实施例1同样地在玻璃基板1上依次成膜栅极电极2和栅极绝缘膜3后，成膜与实施例1相同组成的氧化物半导体薄膜(In-Ga-Sn-O、膜厚40nm)。溅射条件除了以下的点以外与实施例1相同。
气压：1mTorr
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
为了进行比较，作为氧化物半导体薄膜，成膜了专利文献1等记载的In-Ga-Zn-O(膜厚40nm)。In-Ga-Zn-O的组成如下。
In∶Ga∶Zn＝33.3∶33.3∶33.3原子％
接着，与实施例1同样地形成蚀刻阻挡层9、源-漏电极5、保护膜6、接触孔7后，作为后退火，如表2所示，进行以下热处理。为了进行参考，准备了未进行热处理的样品。
氮气氛、于250℃、260℃、270℃、30分钟
最后与实施例1同样地成膜ITO膜(膜厚80nm)作为透明导电膜8，制作图案(i)的薄膜晶体管。
对于由此得到的各薄膜晶体管，与实施例1同样地测定S值、阈值电压Vth、和场效应迁移率μFE。
将这些结果一并记载于表2。
[表2]
No.2-1～15是使用本发明中规定的组成的In-Ga-Sn系氧化物作为氧化物半导体薄膜4的例子。其中，实施了本发明中规定的制造条件的、具有图案(i)的形状的本发明例的No.2-5和12的迁移率均为40cm2/Vs以上而具有极高的迁移率。特别是保护膜形成后的后退火温度以更高的270℃进行处理的No.2-12中，迁移率约为67cm2/Vs而显著变高。
与此相对，具有图案(ii)的形状的比较例的No.2-6、9和13；具有图案(iii)的形状的比较例的No.2-7、10和14由于导体化，而未能测定各种特性(表2中，记载为“-”)。
另外，不具有本发明规定的形状的、具有图案(iv)的形状的比较例的No.2-8、11和15中，未得到所期望的高迁移率。
通过像上述图案(i)那样的本发明的构成可以得到非常高的迁移率的理由具体尚不明确，但例如推测如下。如前所述在图案(i)中，氧化物半导体薄膜4的上面经由蚀刻阻挡层9的接触孔7与源-漏电极5接触。即，氧化物半导体薄膜4的两端部不与源-漏电极5直接接触。另外，除接触孔7的部分以外，在氧化物半导体薄膜4上配置有蚀刻阻挡层9。在此，作为源-漏电极5的构成材料的Mo、Al等是难以发生氢透过的材料，因此，氢透过是经由沟道上的蚀刻阻挡层9(SiOx等)，由其上形成的保护膜6的SiNx供给的，或者是由蚀刻阻挡层9直接供给的。本实施例中使用的蚀刻阻挡层9(SiOx)中的氢量约为5.0原子％，保护膜6(SiNx)中的氢量为约32原子％，因此保护膜6中的氢向氧化物半导体薄膜4扩散，有助于高迁移率的体现的可能性极高。认为可能是由于氢将传导体下的带尾能级钝化，从而氧化物半导体薄膜4中的缺陷减少，带来高迁移率。
与此相对，像图案(ii)和图案(iii)那样氧化物半导体薄膜4的沟道宽方向的两端部与保护膜6直接接触的情况下，推测由于氢过剩地向氧化物半导体薄膜4供给，反而载流子变得过剩，TFT导体化。
另外，像图案(iv)那样氧化物半导体薄膜4的沟道区域以外被源-漏电极5覆盖的情况下，认为由于氢的供给被限制，因此迁移率不变高。
另一方面，作为氧化物半导体薄膜4，使用现有组成的In-Ga-Zn系氧化物的No.2-16～31中，未测定到显著提高的迁移率，最大也止于7.1cm2/Vs。即，未观测到像使用本发明组成的In-Ga-Sn系氧化物时那样后退火带来的迁移率提高、TFT的形状控制带来的迁移率提高。
实施例3
涉及第二TFT的本实施例中，除了与实施例1的蚀刻阻挡层的构成不同以外，制作与上述图案(i)所示形状相同的TFT，评价晶体管特性。需要说明的是，表3～表5中，将以下记载的制造方法表示为制造方法A，对于No.3-1～8利用制造方法A制作。另外，为了强调本实施例中使用包含SiNx的层作为蚀刻阻挡层9时的有用性，未设置用于保护氧化物半导体晶体管的保护膜6，但是也可以与上述的实施例1和2同样设置保护膜6。
首先，在玻璃基板1(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，依次成膜作为栅极电极2的Mo薄膜100nm、和作为栅极绝缘膜3的SiO2(膜厚200nm)。栅极电极2使用纯Mo的溅射靶，通过DC溅射法形成。溅射条件设为，成膜温度：室温、成膜功率密度：3.8W/cm2、载气：Ar、成膜时的气压：2mTorr、Ar气流量：20sccm。另外，栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率密度：0.96W/cm2、成膜温度：320℃、成膜时的气压：133Pa的条件下成膜。
接着，在表3所示各种溅射条件下成膜下述组成的氧化物半导体薄膜4(In-Ga-Sn-O膜、膜厚40nm)。
In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
详细而言，使用具有与上述氧化物半导体薄膜4相同组成的溅射靶，利用下述条件的溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
使用溅射靶：In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
需要说明的是，氧化物半导体薄膜的金属元素的各含量的分析是另行准备在玻璃基板上将膜厚40nm的各氧化物半导体薄膜与上述同样地利用溅射法形成的试样而进行的。该分析使用CIROS MarkII(株式会社理学制)，通过ICP(Inductively Coupled Plasma)发光光谱法来进行。
按照上述方式成膜氧化物半导体薄膜4后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用关东化学株式会社制“ITO-07N”。本实施例中，对于进行了实验的全部氧化物半导体薄膜，确认了没有湿蚀刻导致的残渣，能够适当蚀刻。
如上所述，将氧化物半导体薄膜4图案化后，为了提高膜质而进行预退火。预退火在大气气氛中以350℃进行1小时。
上述预退火之后，如表3、图12、图13所示，作为蚀刻阻挡层9，将SiOx膜9-1和SiNx膜9-2在上述氧化物半导体薄膜上成膜(图13A)。上述SiOx膜9-1的成膜使用N2O与SiH4的混合气体，利用等离子体CVD法进行。成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：230℃、成膜时的气压：133Pa。上述SiNx膜9-2的成膜使用SiH4、N2、NH3的混合气体，利用等离子体CVD法进行。将成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：150℃、成膜时的气压：133Pa。上述SiOx膜9-1和SiNx膜9-2的成膜后，通过光刻和干式蚀刻进行蚀刻阻挡层9的图案化(图13B)。需要说明的是，实施例3-8中，为了进行比较，仅将SiOx膜在上述氧化物半导体薄膜上成膜。
接着，为了形成源-漏电极5，通过溅射法将膜厚200nm的纯Mo膜在上述氧化物半导体薄膜4的上方成膜。上述纯Mo膜的成膜条件设为，输入功率：DC300W(成膜功率密度：3.8W/cm2)、载气：Ar、气压：2mTorr、基板温度：室温。
接着，通过光刻和湿蚀刻，进行源-漏电极5的图案化，形成用于晶体管特性评价用探测的接触孔7(图13C)。具体来说，使用包含磷酸∶硝酸∶乙酸＝70∶2∶10(质量比)的混合液，且液温为40℃的混酸蚀刻液。
这样形成源-漏电极5后，作为后退火，在氮气氛中进行260℃、30分钟的热处理。
将制作的晶体管的截面图示于图12，将说明制造工序的晶体管的截面图示于图13。
制作的薄膜晶体管为：沟道长20μm、沟道宽200μm(No.3-2、3、7、8)、沟道长10μm、沟道宽200μm(No.3-4)、沟道长10μm、沟道宽100μm(No.3-5)、沟道长10μm、沟道宽50μm(No.3-6)。
对于上述TFT，与实施例1和2同样地调查上述的各种特性(S值、阈值电压Vth、和场效应迁移率μFE)。
将这些结果一并记载于表3。为了进行参考，将利用实施例1的方法制作的TFT的构成、物性、和各种特性作为No.3-1记载。
[表3]
由表3可知，仅由SiOx膜形成蚀刻阻挡层的情况下如No.3-8，迁移率为与一般的In-Ga-Zn-O(IGZO)膜同等程度的值。另一方面，将蚀刻阻挡层设为SiOx膜与SiNx膜的层叠膜的情况下如No.3-2～7可以得到高迁移率。也就是说，设置SiNx膜作为上层时，可以得到高迁移率。另外，SiNx膜的膜厚相对于蚀刻阻挡层整体的膜厚的比例高时迁移率变高。而且，沟道长长时迁移率变高，沟道宽短时迁移率变高。
实施例4
对于No.4-2～3，制作与实施例1的蚀刻阻挡层的结构不同的第二TFT，另外，用与实施例3不同的以下的制造方法(以下，称为制造方法B)制作晶体管，评价了晶体管特性。
需要说明的是，本实施例中为了强调使用包含SiNx的层作为蚀刻阻挡层9时的有用性，为了方便而没有设置用于保护氧化物半导体晶体管的保护膜6，但也可以与上述的实施例1和2同样地设置保护膜6。
首先，在玻璃基板1(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，依次成膜作为栅极电极2的Mo薄膜100nm、和作为栅极绝缘膜3的SiO2(膜厚200nm)。栅极电极2使用纯Mo的溅射靶，通过DC溅射法形成。溅射条件设为成膜温度：室温、成膜功率密度：3.8W/cm2、载气：Ar、成膜时的气压：2mTorr、Ar气流量：20sccm。另外，栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率密度：0.96W/cm2、成膜温度：320℃、成膜时的气压：133Pa的条件下成膜。
接着，在表4所示的各种溅射条件下成膜下述组成的氧化物半导体薄膜4(In-Ga-Sn-O膜、膜厚40nm)。
In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
详细而言，使用具有与上述氧化物半导体薄膜4相同组成的溅射靶，利用下述条件的利用溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
使用溅射靶：In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
需要说明的是，氧化物半导体薄膜的金属元素的各含量的分析是另行准备在玻璃基板上将膜厚40nm的各氧化物半导体薄膜与上述同样地利用溅射法形成的试样而进行的。该分析使用CIROS MarkII(株式会社理学制)，通过ICP(Inductively Coupled Plasma)发光光谱法来进行。
按照上述方式成膜氧化物半导体薄膜4后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用关东化学株式会社制“ITO-07N”。本实施例中，对于进行了实验的所有氧化物半导体薄膜，确认了没有湿蚀刻导致的残渣，能够适当蚀刻。
如上所述，将氧化物半导体薄膜4图案化后，为了提高膜质而进行预退火。预退火在大气气氛中以350℃进行1小时。
上述预退火之后，如表4、图12、图13所示，作为蚀刻阻挡层9，将SiOx膜9-1与SiNx膜9-2在上述氧化物半导体薄膜上成膜(图13A)。上述SiOx膜9-1的成膜使用N2O与SiH4的混合气体，利用等离子体CVD法进行。成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：230℃、成膜时的气压：133Pa。上述SiNx膜9-2的成膜使用SiH4、N2、NH3的混合气体，利用等离子体CVD法进行。将成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：150℃、成膜时的气压：133Pa。其后，作为后退火，在氮气氛中进行260℃、30分钟的热处理。上述SiOx膜9-1与SiNx膜9-2的成膜后，经过后退火，通过光刻和干式蚀刻进行蚀刻阻挡层9(9-1和9-2)的图案化(图13B)。
接着，为了形成源-漏电极5，利用溅射法在上述氧化物半导体薄膜4的上方成膜膜厚200nm的纯Mo膜。上述纯Mo膜的成膜条件设为，输入功率：DC300W(成膜功率密度：3.8W/cm2)、载气：Ar、气压：2mTorr、基板温度：室温。
接着，通过光刻和湿蚀刻，进行源-漏电极5的图案化，形成用于晶体管特性评价用探测的接触孔7(图13C)。具体来说，使用包含磷酸∶硝酸∶乙酸＝70∶2∶10(质量比)的混合液，且液温为40℃的混酸蚀刻液。
将制作的晶体管的截面图示于图12，将说明制造工序的晶体管的截面图示于图13。
制作的薄膜晶体管为：沟道长20μm、沟道宽200μm(No.4-2)、沟道长10μm、沟道宽50μm(No.4-3)。
对于上述TFT，与实施例1～3同样地调查上述的各种特性(S值、阈值电压Vth、和场效应迁移率μFE)。
将这些结果一并记载于表4。为了进行参考，将利用实施例1的方法制作的TFT的构成、物性、和各种特性作为No.4-1记载。
[表4]
由表4可知，仅由SiOx膜形成蚀刻阻挡层时，迁移率为与一般的In-Ga-Zn-O(IGZO)膜同等程度的值。另一方面，将蚀刻阻挡层设为SiOx膜与SiNx膜的层叠膜时，由于设置SiNx膜作为上层，因而可以得到高迁移率。另外，由表3和表4可知，后退火只要为蚀刻阻挡层9的形成后，则可以在源-漏电极5的形成前进行，也可以在源-漏电极5的形成后进行。
实施例5
实施例5中，代替实施例3中上述图案(i)所示形状而制作上述图案(iv)所示形状TFT，除此以外，与实施例3基本同样地制作晶体管，评价了晶体管特性。
首先，在玻璃基板1(康宁公司制Eagle 2000、直径100mm×厚度0.7mm)上，依次成膜作为栅极电极2的Mo薄膜100nm、和作为栅极绝缘膜3的SiO2(膜厚200nm)。栅极电极2使用纯Mo的溅射靶，通过DC溅射法形成。溅射条件设为，成膜温度：室温、成膜功率密度：3.8W/cm2、载气：Ar、成膜时的气压：2mTorr、Ar气流量：20sccm。另外，栅极绝缘膜3利用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率密度：1.27W/cm2、成膜温度：320℃、成膜时的气压：133Pa的条件下成膜。
接着，在表5所示溅射条件下成膜下述组成的氧化物半导体薄膜4(In-Ga-Sn-O膜、膜厚40nm)。
In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
详细而言，使用具有与上述氧化物半导体薄膜4相同组成的溅射靶，利用下述条件的利用溅射法成膜。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
使用溅射靶：In∶Ga∶Sn＝42.7∶26.7∶30.6原子％
需要说明的是，氧化物半导体薄膜的金属元素的各含量的分析是另行准备在玻璃基板上将膜厚40nm的各氧化物半导体薄膜与上述同样地利用溅射法形成的试样而进行的。该分析使用CIROS MarkII(株式会社理学制)，通过ICP(Inductively Coupled Plasma)发光光谱法来进行。
按照上述方式成膜氧化物半导体薄膜4后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用关东化学株式会社制“ITO-07N”。本实施例中，对于进行了实验的所有氧化物半导体薄膜，确认了没有湿蚀刻导致的残渣，能够适当蚀刻。
如上所述，将氧化物半导体薄膜4图案化后，为了提高膜质而进行预退火。预退火在大气气氛中以350℃进行1小时。
上述预退火之后，如表5、图14、图15所示，作为蚀刻阻挡层9，将SiOx膜9-1与SiNx膜9-2在上述氧化物半导体薄膜上成膜(图15A)。上述SiOx膜9-1的成膜使用N2O与SiH4的混合气体，利用等离子体CVD法进行。成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：230℃、成膜时的气压：133Pa。上述SiNx膜9-2的成膜使用SiH4、N2、NH3的混合气体，利用等离子体CVD法进行。将成膜条件设为，成膜功率密度：0.32W/cm2、成膜温度：150℃、成膜时的气压：133Pa。上述SiOx膜9-1与SiNx膜9-2的成膜后，通过光刻和干式蚀刻进行蚀刻阻挡层9的图案化(图15B)。
接着，为了形成源-漏电极5，将膜厚200nm的纯Mo膜利用溅射法在上述氧化物半导体薄膜4的上方成膜。上述纯Mo膜的成膜条件设为，输入功率：DC300W(成膜功率密度：3.8W/cm2)、载气：Ar、气压：2mTorr、基板温度：室温。
接着，通过光刻和湿蚀刻，进行源-漏电极5的图案化，形成用于晶体管特性评价用探测的接触孔7(图15C)。具体来说，使用包含磷酸∶硝酸∶乙酸＝70∶2∶10(质量比)的混合液，且液温为40℃的混酸蚀刻液。
这样形成源-漏电极5后，作为后退火，在氮气氛中进行260℃、30分钟的热处理。
将制作的晶体管的截面图示于图14，将说明制造工序的晶体管的截面图示于图15。
制作的薄膜晶体管为：沟道长10μm、沟道宽200μm、100μm、25μm(No.5-1～3)、沟道长25μm、沟道宽200μm、100μm、25μm(No.5-4～6)。
对于上述TFT，与实施例1～4同样地调查上述的TFT特性(S值、阈值电压Vth、和场效应迁移率μFE)。
将这些结果一并记载于表5。
[表5]
如上所述，将蚀刻阻挡层仅设为SiOx膜时的迁移率低，由表5可知，将蚀刻阻挡层设为SiOx膜与SiNx膜的层叠膜，并且将蚀刻阻挡层仅配置于氧化物半导体薄膜的沟道部分的情况下，也体现出约40cm2/Vs以上的高迁移率。另外，可知将蚀刻阻挡层设为SiOx膜与SiNx膜的层叠膜，并且将蚀刻阻挡层仅配置于氧化物半导体薄膜的沟道部分的情况下，与沟道宽无关而迁移率变高。
符号说明
1 基板
2 栅极电极
3 栅极绝缘膜
4 氧化物半导体薄膜
5 源-漏电极
6 保护膜
7 接触孔
8 透明导电膜
9 蚀刻阻挡层
9-1 SiOx膜
9-2 SiNx膜

Claims (4)

1.一种薄膜晶体管，其特征在于，在基板上依次具有栅极电极、栅极绝缘膜、氧化物半导体薄膜、用于保护所述氧化物半导体薄膜的蚀刻阻挡层、源-漏电极、和保护膜，
所述氧化物半导体薄膜由氧化物构成，所述氧化物由作为金属元素的In、Ga及Sn与O构成，所述氧化物半导体薄膜具有非晶结构，且各金属元素相对于所述In、Ga及Sn的总量的原子数比满足全部下述式(1)～(3)，
所述蚀刻阻挡层和所述保护膜中的两者或一者包含SiNx，
0.30≤In/(In+Ga+Sn)≤0.50 …(1)
0.20≤Ga/(In+Ga+Sn)≤0.30 …(2)
0.25≤Sn/(In+Ga+Sn)≤0.45 …(3)。
2.如权利要求1所述的薄膜晶体管，其中，所述氧化物半导体薄膜的至少一部分被结晶化。
3.如权利要求1所述的薄膜晶体管，其中，所述保护膜包含SiNx，且所述氧化物半导体薄膜的沟道长方向和沟道宽方向的两端部与所述蚀刻阻挡层相接。
4.如权利要求2所述的薄膜晶体管，其中，所述保护膜包含SiNx，且所述氧化物半导体薄膜的沟道长方向和沟道宽方向的两端部与所述蚀刻阻挡层相接。
CN201580035556.7A 2014-09-02 2015-08-06 薄膜晶体管 Expired - Fee Related CN106489209B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014-178587 2014-09-02
JP2014178587 2014-09-02
JP2014245124 2014-12-03
JP2014-245124 2014-12-03
JP2015132533A JP6659255B2 (ja) 2014-09-02 2015-07-01 薄膜トランジスタ
JP2015-132533 2015-07-01
PCT/JP2015/072326 WO2016035503A1 (ja) 2014-09-02 2015-08-06 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN106489209A true CN106489209A (zh) 2017-03-08
CN106489209B CN106489209B (zh) 2020-03-13

Family

ID=56124595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580035556.7A Expired - Fee Related CN106489209B (zh) 2014-09-02 2015-08-06 薄膜晶体管

Country Status (5)

Country Link
US (1) US20170170029A1 (zh)
JP (1) JP6659255B2 (zh)
KR (1) KR101974754B1 (zh)
CN (1) CN106489209B (zh)
TW (1) TWI551703B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
JP7060365B2 (ja) * 2017-02-21 2022-04-26 日本放送協会 薄膜デバイス
JP7060366B2 (ja) * 2017-02-21 2022-04-26 日本放送協会 薄膜デバイス
DE112018005420T5 (de) * 2018-01-10 2020-07-30 Intel Corporation Dünnfilmtransistoren mit niedrigem kontaktwiderstand
JP7418703B2 (ja) * 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651401A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
TW201309616A (zh) * 2011-08-22 2013-03-01 Idemitsu Kosan Co Ｉｎ－Ｇａ－Ｓｎ系氧化物燒結體
US20130164899A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012086595A1 (ja) * 2010-12-22 2012-06-28 シャープ株式会社 半導体装置、カラーフィルタ基板、カラーフィルタ基板を備える表示装置、および半導体装置の製造方法
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201309616A (zh) * 2011-08-22 2013-03-01 Idemitsu Kosan Co Ｉｎ－Ｇａ－Ｓｎ系氧化物燒結體
US20130164899A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102651401A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Also Published As

Publication number Publication date
KR101974754B1 (ko) 2019-09-05
US20170170029A1 (en) 2017-06-15
JP2016111324A (ja) 2016-06-20
KR20170037647A (ko) 2017-04-04
CN106489209B (zh) 2020-03-13
JP6659255B2 (ja) 2020-03-04
TWI551703B (zh) 2016-10-01
TW201621070A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
CN106489209A (zh) 薄膜晶体管
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
CN102859670B (zh) 成膜方法
JP6294428B2 (ja) 薄膜トランジスタの半導体層用酸化物の製造方法、および薄膜トランジスタの特性を向上する方法
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
CN104620365B (zh) 薄膜晶体管和显示装置
JP6599518B2 (ja) 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
CN104335353A (zh) 薄膜晶体管
JP2009533884A (ja) 半導体素子及びその製造方法
JP2010199307A (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
CN104885229A (zh) 薄膜晶体管及其制造方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
CN103474356B (zh) 一种氮氧锌薄膜的制备方法
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
CN103560147A (zh) 一种氮磷氧锌薄膜及其制备方法和薄膜晶体管
JP2020205404A (ja) 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200313