JP2020205404A - 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット - Google Patents

酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット Download PDF

Info

Publication number
JP2020205404A
JP2020205404A JP2020042197A JP2020042197A JP2020205404A JP 2020205404 A JP2020205404 A JP 2020205404A JP 2020042197 A JP2020042197 A JP 2020042197A JP 2020042197 A JP2020042197 A JP 2020042197A JP 2020205404 A JP2020205404 A JP 2020205404A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
content
atomic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020042197A
Other languages
English (en)
Other versions
JP7462438B2 (ja
Inventor
喬生 川原田
Takao Kawarada
喬生 川原田
元隆 越智
Mototaka Ochi
元隆 越智
功兵 西山
Kohei Mishiyama
功兵 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of JP2020205404A publication Critical patent/JP2020205404A/ja
Application granted granted Critical
Publication of JP7462438B2 publication Critical patent/JP7462438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高い電界効果移動度を有し、且つチャネルサイズの変化に対するドレイン電流の変化の線形性が高い薄膜トランジスタを作製することができると共に、耐エッチング性が高い酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲットを提供する。【解決手段】Inと、Gaと、Znと、Snと、Oとを含有し、In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である、酸化物半導体薄膜である。【選択図】図1

Description

本発明は、酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲットに関する。
アモルファス酸化物半導体は、汎用のアモルファスシリコンに比べて高いキャリア移動度を有する。更に、アモルファス酸化物半導体は、光学バンドギャップが大きく、また、低温で成膜することができる。そのため、アモルファス酸化物半導体は、薄膜トランジスタ(TFT(Thin Film Transistor))を構成する酸化物半導体薄膜として、大型化、高解像度及び高速駆動が要求される次世代ディスプレイ、並びに耐熱性の低い樹脂基板等への適用が期待されている。
種々の酸化物半導体薄膜の中でも、例えば、特許文献1に開示されているように、インジウム、ガリウム、亜鉛及び酸素からなるIn−Ga−Zn−O(IGZO)アモルファス酸化物半導体薄膜が広く知られている。
特開2010−219538号公報
しかし、IGZOアモルファス酸化物半導体薄膜を用いて作製した薄膜トランジスタの電界効果移動度では不十分であるのが現状である。
また、薄膜トランジスタのサイズに応じて適切にドレイン電流を制御する観点から、ディスプレイ等の実際のデバイスを設計する際に、薄膜トランジスタのチャネルサイズの変化に対するドレイン電流の変化の線形性が高いことが求められる。
更に、薄膜トランジスタを製造する際に、酸化物半導体薄膜がエッチング液に対して高い耐性を示すことも求められる。
本発明は、このような状況を鑑みてなされたものであり、その目的は、高い電界効果移動度を有し、且つチャネルサイズの変化に対するドレイン電流の変化の線形性が高い薄膜トランジスタを作製することができると共に、耐エッチング性が高い酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲットを提供することである。
本発明の態様1は、
Inと、Gaと、Znと、Snと、Oとを含有し、
In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である、
酸化物半導体薄膜である。
本発明の態様2は、In含有量の前記割合が50〜60原子%である態様1に記載の酸化物半導体薄膜である。
本発明の態様3は、Sn含有量の前記割合が5〜8原子%である態様1又は2に記載の酸化物半導体薄膜である。
本発明の態様4は、アモルファス構造、又は少なくとも一部が結晶化されたアモルファス構造である態様1〜3のいずれかに記載の酸化物半導体薄膜である。
本発明の態様5は、態様1〜4のいずれかに記載の酸化物半導体薄膜を酸化物半導体層として含む薄膜トランジスタである。
本発明の態様6は、基板と、ゲート電極と、ゲート絶縁膜と、前記酸化物半導体層と、ソース・ドレイン電極と、保護膜とをこの順で含む態様5に記載の薄膜トランジスタである。
本発明の態様7は、前記酸化物半導体層の直上にエッチストッパー層を含むエッチストップ型である態様5又は6に記載の薄膜トランジスタである。
本発明の態様8は、前記酸化物半導体層の直上にエッチストッパー層を含まないバックチャネルエッチ型である態様5又は6に記載の薄膜トランジスタである。
本発明の態様9は、態様1から4のいずれかに記載の酸化物半導体薄膜、又は態様5〜8のいずれかに記載の薄膜トランジスタに含まれる前記酸化物半導体薄膜を形成するためのスパッタリングターゲットであって、
Inと、Gaと、Znと、Snとを含有し、
In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である、
スパッタリングターゲットである。
本発明の実施形態により、高い電界効果移動度を有し、且つチャネルサイズの変化に対するドレイン電流の変化の線形性が高い薄膜トランジスタを作製することができると共に、耐エッチング性が高い酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲットを提供することができる。
図1は、本発明の実施形態に係る薄膜トランジスタの概略的平面図である。 図2は、本発明の実施形態に係る薄膜トランジスタの概略的断面図である。
本発明者らは、上述の課題を解決するために鋭意検討を行った。その結果、本発明者らは、In、Ga、Zn及びSnの含有量の合計に対する、In、Ga、Zn及びSnの含有量の割合がそれぞれ所定の範囲になるように酸化物半導体薄膜の組成を制御することにより、それを用いた薄膜トランジスタが高い電界効果移動度を有すると共に、薄膜トランジスタのチャネルサイズ(チャネル幅Wとチャネル長Lとの比、W/L)の変化に対するドレイン電流Idの変化の線形性(以下、「ドレイン電流IdとチャネルサイズW/Lとの線形性」と呼ぶことがある)が高く、更に当該酸化物半導体薄膜が耐エッチング性に優れていることを見出し、本発明を完成した。
以下、本発明の実施形態に係る酸化物半導体薄膜及び薄膜トランジスタの詳細を説明する。
1.酸化物半導体薄膜(酸化物半導体層)、薄膜トランジスタ
本発明の実施形態に係る酸化物半導体薄膜は、
Inと、Gaと、Znと、Snと、Oとを含有し、
In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合(以下、「In原子数比」と呼ぶことがある)が45〜65原子%、Ga含有量の割合(以下、「Ga原子数比」と呼ぶことがある)が5〜16原子%、Zn含有量の割合(以下、「Zn原子数比」と呼ぶことがある)が10〜40原子%、Sn含有量の割合(以下、「Sn原子数比」と呼ぶことがある)が3〜10原子%である。
本発明の実施形態に係る薄膜トランジスタは、本発明の実施形態に係る酸化物半導体薄膜を酸化物半導体層として含む。
Inは導電性の向上に寄与する元素である。In原子数比が大きくなる程、酸化物半導体薄膜の導電性が向上するため、電界効果移動度が増加する。
上記作用を有効に発揮させるには、In原子数比は、45原子%以上とする必要があり、好ましくは50原子%以上である。但し、In原子数比が大き過ぎると、酸化物半導体薄膜の抵抗が低下して導電率が高くなり過ぎ、薄膜トランジスタとして動作しなくなる。そのため、In原子数比は、65原子%以下とする必要があり、好ましくは60原子%以下、より好ましくは55原子%以下である。
Gaは酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ga原子数比が大きくなる程、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Gaは過酸化水素系のCuエッチング液によるエッチングを抑制する元素でもある。よって、Ga原子数比が大きくなる程、ソース・ドレイン電極としてのCu電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受け難くなる。
Ga原子数比が5原子%未満であると、エッチング耐性が低下し、また、ストレス耐性が劣化するため、上記作用を有効に発揮させるには、Gaは5原子%以上とする必要がある。Ga原子数比は、好ましくは8原子%以上、より好ましくは10原子%以上である。但し、Ga原子数比が大き過ぎると、酸化物半導体薄膜のキャリア密度が低くなり、移動度が低下する。また、酸化物半導体層を形成するためのスパッタリングターゲット材の電導度が低下し、直流放電が安定して持続することが困難となる。そのため、Ga原子数比は、16原子%以下とする必要があり、好ましくは15原子%以下、より好ましくは12原子%以下である。
Zn原子数比が10原子%未満であると、過水系やシュウ酸などに対するエッチングレートが低くなる。従って、Zn原子数比は、10原子%以上とする必要があり、好ましくは20原子%以上、より好ましくは30原子%以上である。但し、Zn原子数比が大き過ぎると、酸化物半導体薄膜が結晶化する傾向がある。特にディスプレイ等の大面積での成膜が必要な分野では、部分的に結晶が形成されると、酸化物半導体薄膜の均一性が低下する要因になる。また、ソース・ドレイン電極用エッチング液に対する酸化物半導体薄膜の溶解性が高くなる結果、ウェットエッチング耐性が劣化し易くなる。また、In量が相対的に減少するため、電界効果移動度が低下し、あるいは、Gaが相対的に減少するため、酸化物半導体薄膜の電気的安定性が低下し易くなる。そのため、Zn原子数比は、40原子%以下とする必要があり、好ましくは35原子%以下である。
Snが添加された酸化物半導体は、水素拡散によってキャリア密度の増加が見られ、電界効果移動度が増加する。
上記作用を有効に発揮させるには、Sn原子数比は、3原子%以上とする必要があり、好ましくは5原子%以上、より好ましくは6原子%以上である。一方、Sn原子数比が大き過ぎると、酸化物半導体薄膜の有機酸及び/又は無機酸のエッチング液に対する耐性が必要以上に高まり、酸化物半導体薄膜のエッチング加工が困難になる。また、Sn原子数比が大き過ぎると、水素拡散の影響を強く受けることで、チャネルサイズの変化に対するドレイン電流の変化の線形性が低下する恐れがある。そのため、Sn原子数比は、10原子%以下とする必要があり、好ましくは8原子%以下、より好ましくは7原子%以下である。
本発明の1つの実施形態において、酸化物半導体薄膜は、Inと、Gaと、Znと、Snと、Oと、不可避的不純物とからなる。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、酸化物半導体薄膜の質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。
Sn含有量に対するZn含有量の割合(Sn原子数比に対するZn原子数比の割合)が、2.4超であることが好ましい。これにより、ドレイン電流IdのチャネルサイズW/Lの線形性を高めることが容易となる。
また、Sn含有量に対するZn含有量の割合を2.4超とすることにより、酸化物半導体薄膜の導電性を低い状態とすることがより容易となるため、後述する電流経路の変更又は実効的なチャネルサイズの変動を抑制することがより容易となる。
Sn含有量に対するZn含有量の割合は、より好ましくは3.0以上、更に好ましくは4.0以上であり、より好ましくは7.0以下、更に好ましくは5.5以下である。
酸化物半導体薄膜は、アモルファス構造、又は少なくとも一部が結晶化されたアモルファス構造であることが好ましい。すなわち、酸化物半導体薄膜を形成する酸化物が、アモルファス、又は少なくとも一部が結晶化されたアモルファスであることが好ましい。
保護膜を形成する前、すなわち、酸化物半導体薄膜(酸化物半導体層)をスパッタ製膜し、更に熱処理を加えた後の酸化物半導体薄膜のシート抵抗は、好ましくは1.0×10Ω/□以下、より好ましくは5.0×10Ω/□以下である。このようなシート抵抗を有する酸化物半導体薄膜を酸化物半導体層として薄膜トランジスタに用いることにより、薄膜トランジスタの電界効果移動度をより容易に高めることができる。
一般的なIGZO酸化物半導体層のシート抵抗は、1.0×10Ω/□超の値を示すことが多い。このようなシート抵抗を有する酸化物半導体層を有する薄膜トランジスタの場合、保護膜を形成した後の酸化物半導体層のシート抵抗が増加する傾向が特に顕著である。これは、酸化物半導体層は一般的にバンドギャップを有しているが、酸化物半導体層上に保護膜を形成することにより、バンドベンディングが生じるためである。
保護膜形成後、ポストアニール処理を行う前の酸化物半導体層のシート抵抗Rshは、保護膜形成後にポストアニール処理を行った後の酸化物半導体層のシート抵抗Rsh’よりも低いことが好ましい。すなわち、Rsh’/Rshの値は、好ましくは1.0超、より好ましくは3.0以上である。
保護膜形成後のポストアニール処理において、ポストアニール処理を行う前後でのシート抵抗の変化は大きい方が好ましい。例えば、290℃でポストアニール処理を行った酸化物半導体層のシート抵抗と、250℃でポストアニール処理を行った場合の酸化物半導体層のシート抵抗との比較において、(290℃のポストアニール処理後の酸化物半導体層のシート抵抗)/(250℃のポストアニール処理後の酸化物半導体層のシート抵抗)は0.6未満又は1.6超であることが好ましい。
Rsh’/Rsh≦1.0、例えば、0.6≦(290℃のポストアニール処理後の酸化物半導体層のシート抵抗)/(250℃のポストアニール処理後の酸化物半導体層のシート抵抗)≦1.6)の場合、チャネル全体ではなく、チャネルの一部分で電流パスとなり得る抵抗値が低い領域が形成されていることが示されている。このような領域の存在は、薄膜トランジスタの電流経路が変化したか、あるいは、薄膜トランジスタの実効的なチャネルサイズが変化したことを示す。これは、例えばポストアニール処理によって、保護層を構成する、水素を多く含有するSiN層等から水素が多く酸化物半導体に注入され、注入された水素がドナーとして働くことにより、キャリアを増加させる等の電気的な影響を及ぼすことを意味する。
これに対して、ポストアニール処理によって酸化物半導体層のシート抵抗が高くなる、すなわち、Rsh’/Rsh>1.0となることは、2水準のポストアニール温度でのシート抵抗の差が大きくなる、例えば、(290℃のポストアニール処理後の酸化物半導体層のシート抵抗)/(250℃のポストアニール処理後の酸化物半導体層のシート抵抗)が0.6未満又は1.6超であることに相当する。この場合、上記のような電気的な影響を及ぼさない(あるいは、及ぼし難い)ため、ドレイン電流IdとチャネルサイズW/Lとの線形性を確保することがより容易になる。
また、ポストアニール処理によって酸化物半導体薄膜のOH基が増加すると、チャネル層の酸素関連欠陥及び/又は不安定な水素関連欠陥が効果的に抑制され、安定なメタル−酸素の結合を形成することができるため、高い電界効果移動度を確保することがより容易となり、更に、光ストレス耐性のようなストレス耐性が向上し易くなる。とりわけ、バックチャネル側でこのような効果が促進され、酸化物半導体薄膜のキャリア密度の上昇を抑えながら、高い電界効果移動度と高いストレス耐性との両方を満足することがより容易となる。
ポストアニール処理前の酸素関連欠陥等の有無にも依存するが、保護膜形成後、ポストアニール処理を行う前の酸化物半導体層のキャリア密度Dに対するポストアニール処理を行った後の酸化物半導体層のキャリア密度D’の比(D’/D)は、好ましくは1.5以下、より好ましくは1.0以下である。例えば、ポストアニール処理後の酸化物半導体薄膜のキャリア密度は、好ましくは1×1019/cm未満であり、より高い電界効果移動度を得る観点から、より好ましくは5×1016/cm以上である。
本発明の実施形態に係る薄膜トランジスタは、トップゲート型又はボトムゲート型であってよい。本発明の実施形態に係る薄膜トランジスタは、ボトムゲート型である場合、トップゲート型である場合に比べて製造プロセスが短いため、好ましい。
本発明の実施形態に係る薄膜トランジスタは、ボトムゲート型である場合、基板と、ゲート電極と、ゲート絶縁膜と、本発明の実施形態に係る酸化物半導体層と、ソース・ドレイン電極と、保護膜とをこの順で含んでよい。
本発明の実施形態に係る薄膜トランジスタは、ボトムゲート型である場合、酸化物半導体層の直上に、エッチストッパー層を含むエッチストップ型、又はエッチストッパー層を含まないバックチャネルエッチ型のどちらの形態であってもよい。エッチストッパー層を含むエッチストップ型は、酸化物半導体層のバックチャネルのダメージが少ないため、酸化物半導体層のシート抵抗の制御性の点からより好ましい。
保護膜は、1層で構成された単層膜であってよく、2層以上で構成された積層膜であってもよい。例えば、保護膜がシリコン窒化膜(SiN)のみからなる単層である場合、SiN膜中の水素含有量が多いことがあり、水素が酸化物半導体層に容易に拡散してドナーとして働き、シート抵抗が低下する方向に変動することがある。このようなシート抵抗の低下をより抑制し、酸化物半導体層のシート抵抗の制御性をより高めるため、保護膜は積層膜であることが好ましい。
保護膜としては、シリコン酸化膜(SiO膜)、SiN膜、Al及びY等の酸化物、並びにこれらの積層膜等が挙げられる。保護膜が積層膜である場合には、第1層目の膜の成分と第2層目以降の膜の成分とが異なることが好ましい。SiN膜は、酸化物半導体層のシート抵抗を一定範囲内でより制御し易くなる。そのため、保護膜は、単相である場合、SiN膜であることが好ましく、積層膜である場合、SiN膜を含むことが好ましい。
保護膜の厚さ(保護膜が積層膜である場合、保護膜の厚さは積層膜を構成する膜の合計の厚さ)は、好ましくは100nm以上、より好ましくは250nm以上であり、好ましくは10μm以下、より好ましくは1μm以下である。保護膜の厚さは、光学測定、段差測定又はSEM観察により測定することができる。
その他、本発明の実施形態に係る薄膜トランジスタにおいて、基板、ゲート電極、ゲート絶縁膜及びソース・ドレイン電極は、通常用いられているものを使用することができる。例えば、基板として、ガラス等の透明基板、Si基板、ステンレス等の薄い金属板、及びPETフィルム等の樹脂基板等が挙げられる。基板の厚みは、加工性の点から、好ましくは0.3mm以上であり、好ましくは1.0mm以下である。例えば、ゲート電極及びソース・ドレイン電極として、Al合金、及びAl合金上にMo、Cu若しくはTi等の薄膜又は合金膜が形成されたもの等を用いることができる。ゲート電極及びソース・ドレイン電極の厚さは特に限定されないが、電気抵抗の観点から、ゲート電極の厚さは、好ましくは100nm以上であり、好ましくは500nm以下であり、ソース・ドレイン電極の厚さは、好ましくは100nm以上であり、好ましくは400nm以下である。
ゲート絶縁膜は、1層で構成された単層膜であってよく、2層以上で構成された積層膜であってもよく、従来から一般的に用いられるものを使用することができる。例えばSiO膜、SiN膜、Al及びY等の酸化物、並びにこれらの積層膜等が挙げられる。ゲート絶縁膜が積層膜である場合には、第1層目の膜の成分と第2層目以降の膜の成分とが異なることが好ましい。ゲート絶縁膜の厚さ(ゲート絶縁膜が積層膜である場合、ゲート絶縁膜の厚さは積層膜を構成する膜の合計の厚さ)は、薄膜トランジスタの静電容量の点から、好ましくは50nm以上であり、好ましくは300nm以下である。
2.酸化物半導体薄膜(酸化物半導体層)及び薄膜トランジスタの製造方法
本発明の実施形態に係る酸化物半導体薄膜(酸化物半導体層)は、その製造方法は特に限定されず、従来と同様の方法及び条件で製造することができ、例えば、スパッタリング法等により製造することができる。
本発明の実施形態に係る薄膜トランジスタの製造方法は特に限定されず、トップゲート型又はボトムゲート型等の薄膜トランジスタの構成に応じて、適切な製造方法を選択してよい。また、ボトムゲート型の薄膜トランジスタを製造する場合、従来と同様の方法及び条件で、エッチストップ型及びバックチャネルエッチ型の薄膜トランジスタを製造することができる。ボトムゲート型の薄膜トランジスタの製造方法の一例を以下に説明する。
基板上にスパッタリング法等によりゲート電極を形成し、パターニングを行った後、CVD法(Chemical Vapor Deposition)等によりゲート絶縁膜を成膜する。パターニングは通常の方法で行うことができる。また、ゲート絶縁膜の成膜において加熱される。次いで、スパッタリング法等により酸化物半導体層を成膜し、パターニングを行う。その後、プレアニール処理を行い、必要に応じてエッチストッパー層の成膜及びパターニングを行う。
続いてスパッタリング法等によりソース・ドレイン電極を形成してパターニングを行った後、CVD法等により保護膜を成膜する。保護膜の成膜においても加熱がなされる。CVD法により保護膜を形成する場合、成膜時間を調整することにより、膜厚を変えることができる。バックチャネルエッチ型の場合には、回復アニールを行った後、再度保護膜の成膜を行う。その後、コンタクトホールのエッチングを行い、ポストアニール処理(熱処理)をすることで薄膜トランジスタを得ることができる。
酸化物半導体薄膜を、アモルファス構造、又は少なくとも一部が結晶化されたアモルファス構造とする場合、例えば、ガス圧を1〜5mTorrの範囲に制御してスパッタリング法で酸化物半導体薄膜を形成すると共に、保護膜を形成した後、200℃以上の温度で熱処理してよい。
3.スパッタリングターゲット
上述のように、本発明の実施形態に係る酸化物半導体薄膜(酸化物半導体層)は、その製造方法は特に限定されないが、スパッタリング法により製造する場合、酸化物半導体薄膜(酸化物半導体層)と同じ金属元素を同じ原子数比で含む、本発明の実施形態に係るスパッタリングターゲットを用いることが好ましい。これにより、スパッタリングターゲットと酸化物半導体薄膜(酸化物半導体層)との間の組成のズレが少なく、所望の成分組成の酸化物半導体薄膜(酸化物半導体層)を形成することができる。
具体的には、本発明の実施形態に係るスパッタリングターゲットは、本発明の実施形態に係る酸化物半導体薄膜、又は本発明の実施形態に係る薄膜トランジスタに含まれる酸化物半導体薄膜を形成するためのスパッタリングターゲットであり、
Inと、Gaと、Znと、Snとを含有し、
In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である。
本実施形態のスパッタリングターゲットにおいて、In、Ga、Zn及びSnの原子数比、並びにSn含有量に対するZn含有量の割合(Sn原子数比に対するZn原子数比の割合)は、所望の特性を有する酸化物半導体薄膜(酸化物半導体層)が得られるように、酸化物半導体薄膜(酸化物半導体層)について上述したものと同じ範囲で好ましく制御してよい。
本発明の1つの実施形態において、スパッタリングターゲットは、Inと、Gaと、Znと、Snと、不可避的不純物とからなる。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、酸化物半導体薄膜の質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。
本発明の実施形態に係るスパッタリングターゲットは、任意の既知のスパッタリングターゲットの製造方法を用いて製造してよい。
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前述及び後述する趣旨に合致し得る範囲で、適宜変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
1.酸化物半導体薄膜(酸化物半導体層)及び薄膜トランジスタの製造
以下のようにして、図1及び2に示される薄膜トランジスタを作製した。図1は、本発明の実施形態に係る薄膜トランジスタの概略的平面図であり、図2は、本発明の実施形態に係る薄膜トランジスタの概略的断面図である。
ガラス製の基板1(イーグル社製 商品名Eagle2000、直径4インチ、厚さ0.7mm)上に、ゲート電極2として厚さ100nmのMo膜を成膜し、その上にゲート絶縁膜3として、プラズマCVD法により、厚さ250nmの酸化シリコン(SiO)膜を以下の条件で成膜した。
(SiO膜の成膜条件)
キャリアガス:SiHとNOとの混合ガス
成膜パワー密度:0.96W/cm
成膜温度:320℃
成膜時のガス圧:200Pa
次いで、スパッタリングターゲットを用いて、ゲート絶縁膜3上に、表1に記載の実施例1の酸化物半導体層4(In−Ga−Zn−Sn−O膜)を以下の条件で40nmの膜厚で成膜した。
(酸化物半導体層の成膜条件)
成膜法:DCスパッタリング法
装置:株式会社アルバック製 CS200
成膜温度:室温
ガス圧:1mTorr
キャリアガス:Ar
酸素分圧:100×O/(Ar+O)=4体積%
成膜パワー密度:2.55W/cm
酸化物半導体層4を構成する金属元素の各含有量の分析は、ガラス基板上に酸化物半導体薄膜のみを上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。当該分析は、リガク社製「CIROS MarkII」を用い、ICP(Inductively Coupled Plasma)発光分光法により行った。
上記のようにして酸化物半導体層4を成膜した後、フォトリソグラフィ及びウェットエッチングによりパターニングを行った。本実施例では、全ての酸化物半導体層4について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認した。酸化物半導体層4をパターニングした後、膜質を向上させるためにプレアニールを行った。ウェットエッチングには、関東化学社製エッチング液「ITO−07」(シュウ酸系)を用いた。
薄膜トランジスタを保護するためのエッチストッパー層7として、シリコン酸化膜(厚さ100nm)を酸化物半導体層4の上に成膜した。次に、以下の条件で厚さ200nmの純Mo膜を成膜し、フォトリソプロセスでパターニングを行い、ソース・ドレイン電極5を形成した。
(純Mo膜の成膜条件)
投入パワー:DC300W(成膜パワー密度:3.8W/cm
キャリアガス:Ar
ガス圧:2mTorr
更に、保護膜6として、厚さ100nmのSiO膜と厚さ150nmのSiN膜とを積層させた積層膜(合計の膜厚が250nm)をプラズマCVD法で形成した。SiO膜の形成にはSiH、N及びNOの混合ガスを用い、SiN膜の形成にはSiH、N及びNHの混合ガスを用いた。SiO膜及びSiN膜の成膜条件は下記のとおりである。
(SiO膜及びSiN膜の成膜条件)
成膜パワー密度:0.32W/cm
成膜温度:150℃
成膜時のガス圧:133Pa
次に、フォトリソグラフィ及びドライエッチングにより、保護膜6にトランジスタ特性評価用プロービングのためのコンタクトホールを形成した。その後、ポストアニールとして、窒素雰囲気で250℃、30分の熱処理を行うことで、薄膜トランジスタを得た。
以上の工程により、チャネル幅Wのみが異なる3つ以上の実施例1の薄膜トランジスタを作製した。
酸化物半導体層4の組成を変更した以外は実施例1と同様にして、表1に記載の実施例2及び3(In−Ga−Zn−Sn−O膜)の薄膜トランジスタを作製した。
更に、比較として、酸化物半導体層4の組成を変更した以外は実施例1と同様にして、比較例1、5及び6(In−Ga−Zn−Sn−O膜)、比較例2(In−Ga−Sn−O膜)、比較例3及び4(In−Ga−Zn−O膜)の薄膜トランジスタを作製した。
2.電界効果移動度、ドレイン電流IdとチャネルサイズW/Lとの線形性の評価
表1に示す組成を有する酸化物半導体層4を有する薄膜トランジスタを用いて、ドレイン電流(Id)−ゲート電圧(Vg)特性を測定した。具体的には、Id−Vg特性は、ゲート電圧、ソース・ドレイン電極の電圧を以下のように設定し、プローバー及び半導体パラメータアナライザ(Keithley 4200SCS)を用いて測定を行った。
ゲート電圧:−30〜30V(ステップ0.25V)
ソース電圧:0V
ドレイン電圧:10V
測定温度:室温
測定したId−Vg特性から、電界効果移動度を算出した。移動度が25cm/Vs以上のものを、電界効果移動度が高い(○)と判定した。
上述のようにして作製したチャネル幅Wのみが異なる3つ以上の薄膜トランジスタについて、Vg=30Vのドレイン電流Idの値と薄膜トランジスタのチャネルサイズW/L(W:チャネル幅、L:チャネル長)とをプロットして線形近似を行い、近似直線の相関係数を求めた。相関係数が0.9以上であるものを、ドレイン電流IdとチャネルサイズW/Lとの線形性が高い(○)と判定した。
3.PANエッチング性の評価
PAN系エッチング液(燐酸:硝酸:酢酸:水=70:1.9:10:12(体積比)の混酸)に対する酸化物半導体薄膜のエッチング性を評価するため、上述と同様にしてスパッタリング法により、ガラス基板上に酸化物半導体薄膜のみを形成した。
KLA−TENCOR社製「α−STEP」を用いて、エッチング前の酸化物半導体層の厚さを測定した。次に、PAN系エッチング液を用いて、室温でエッチングを行った。浸漬時間については、測定精度を考慮し、50nm以上エッチングされる時間とした。エッチング後の酸化物半導体層の厚さを測定し、下記の式でエッチング速度を算出した。

エッチング速度[nm/min]=(エッチング前の酸化物半導体層の厚さ−エッチング後の酸化物半導体層の膜さ)/(PAN系エッチング液への浸漬時間)

エッチング速度が30nm/min以下のものを、PANエッチング耐性が良好である(○)と判定した。
電界効果移動度、ドレイン電流IdとチャネルサイズW/Lとの線形性、及びPANエッチング耐性の評価結果を表1に示す。
Figure 2020205404
表1から分かるように、本発明の実施形態に規定する要件を満足する実施例1〜3の薄膜トランジスタでは、電界効果移動度が25cm/Vs以上と高く、ドレイン電流IdとチャネルサイズW/Lとの線形性が高く、更にPANエッチング耐性も良好であった。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として掲示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体層
5 ソース・ドレイン電極
6 保護膜
7 エッチストッパー層

Claims (9)

  1. Inと、Gaと、Znと、Snと、Oとを含有し、
    In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である、
    酸化物半導体薄膜。
  2. In含有量の前記割合が50〜60原子%である請求項1に記載の酸化物半導体薄膜。
  3. Sn含有量の前記割合が5〜8原子%である請求項1又は2に記載の酸化物半導体薄膜。
  4. アモルファス構造、又は少なくとも一部が結晶化されたアモルファス構造である請求項1〜3のいずれか1項に記載の酸化物半導体薄膜。
  5. 請求項1〜4のいずれか1項に記載の酸化物半導体薄膜を酸化物半導体層として含む薄膜トランジスタ。
  6. 基板と、ゲート電極と、ゲート絶縁膜と、前記酸化物半導体層と、ソース・ドレイン電極と、保護膜とをこの順で含む請求項5に記載の薄膜トランジスタ。
  7. 前記酸化物半導体層の直上にエッチストッパー層を含むエッチストップ型である請求項5又は6に記載の薄膜トランジスタ。
  8. 前記酸化物半導体層の直上にエッチストッパー層を含まないバックチャネルエッチ型である請求項5又は6に記載の薄膜トランジスタ。
  9. 請求項1から4のいずれか1項に記載の酸化物半導体薄膜、又は請求項5〜8のいずれか1項に記載の薄膜トランジスタに含まれる前記酸化物半導体薄膜を形成するためのスパッタリングターゲットであって、
    Inと、Gaと、Znと、Snとを含有し、
    In、Ga、Zn及びSnの含有量の合計に対して、In含有量の割合が45〜65原子%、Ga含有量の割合が5〜16原子%、Zn含有量の割合が10〜40原子%、Sn含有量の割合が3〜10原子%である、
    スパッタリングターゲット。
JP2020042197A 2019-06-11 2020-03-11 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット Active JP7462438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019108930 2019-06-11
JP2019108930 2019-06-11

Publications (2)

Publication Number Publication Date
JP2020205404A true JP2020205404A (ja) 2020-12-24
JP7462438B2 JP7462438B2 (ja) 2024-04-05

Family

ID=73838042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020042197A Active JP7462438B2 (ja) 2019-06-11 2020-03-11 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット

Country Status (1)

Country Link
JP (1) JP7462438B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5690063B2 (ja) 2009-11-18 2015-03-25 出光興産株式会社 In−Ga−Zn系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP6875088B2 (ja) 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ

Also Published As

Publication number Publication date
JP7462438B2 (ja) 2024-04-05

Similar Documents

Publication Publication Date Title
JP6294428B2 (ja) 薄膜トランジスタの半導体層用酸化物の製造方法、および薄膜トランジスタの特性を向上する方法
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP6659255B2 (ja) 薄膜トランジスタ
WO2012144557A1 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP6875088B2 (ja) 酸化物半導体層を含む薄膜トランジスタ
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP6341198B2 (ja) 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2017175732A1 (ja) 薄膜トランジスタ
JP2013084725A (ja) 半導体素子
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
WO2013051644A1 (ja) 絶縁膜およびその製造方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
JP2020205404A (ja) 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2020092222A (ja) 薄膜トランジスタ及びその製造方法
WO2017145695A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
TW202124741A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2021129047A (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
KR20090095315A (ko) 산화물 반도체 박막 트랜지스터의 소스 및 드레인 전극용에칭액 및 이를 이용한 산화물 반도체 박막 트랜지스터의제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150