CN104620365B - 薄膜晶体管和显示装置 - Google Patents

薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN104620365B
CN104620365B CN201380044401.0A CN201380044401A CN104620365B CN 104620365 B CN104620365 B CN 104620365B CN 201380044401 A CN201380044401 A CN 201380044401A CN 104620365 B CN104620365 B CN 104620365B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
film
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380044401.0A
Other languages
English (en)
Other versions
CN104620365A (zh
Inventor
三木绫
森田晋也
后藤裕史
钉宫敏洋
田尾博昭
广濑研太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinsyo System Co Ltd
Original Assignee
Jinsyo System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinsyo System Co Ltd filed Critical Jinsyo System Co Ltd
Publication of CN104620365A publication Critical patent/CN104620365A/zh
Application granted granted Critical
Publication of CN104620365B publication Critical patent/CN104620365B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种在具备氧化物半导体层薄膜的薄膜晶体管中，对于光或偏压应力等，阈值电压的变化量小且应力耐受性优异的薄膜晶体管。本发明的薄膜晶体管是具备栅电极、用于沟道层的氧化物半导体层、配置在栅电极与沟道层之间的栅极绝缘膜的薄膜晶体管，其中，构成氧化物半导体层的金属元素是从In、Ga、Zn和Sn所构成的组中选择的至少一种(其中，构成所述氧化物半导体层的金属元素由Sn与In和/或Zn构成的除外。)，并且与所述氧化物半导体层直接接触的栅极绝缘膜中的氢浓度控制在4原子％以下。

Description

薄膜晶体管和显示装置
技术领域
本发明涉及用于液晶显示器和有机EL显示器等的显示装置的薄膜晶体管(TFT)、以及具备该薄膜晶体管的显示装置。
背景技术
非晶(非晶质)氧化物半导体与通用的非晶硅(a-Si)相比，具有高载流子迁移率(也称为场效应迁移率。以下，有时仅称为“迁移率”。)，光学带隙大，能够以低温成膜，因此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器或耐热性低的树脂基板等的应用(专利文献1等)。
氧化物半导体之中，特别是由铟、镓、锌和氧构成的非晶氧化物半导体(In-Ga-Zn-O，以下有时称为“IGZO”。)，因为具有非常高的载流子迁移率，所以优选使用。例如在非专利文献1和2中公开了将In∶Ga∶Zn＝1.1∶1.1∶0.9(原子％比)的氧化物半导体薄膜用于薄膜晶体管(TFT)的半导体层(活性层)。
将氧化物半导体作为薄膜晶体管的半导体层使用时，不仅要求载流子浓度(迁移率)高，而且还要求TFT的开关特性(晶体管特性、TFT特性)优异。具体来说，有如下要求：(1)通态电流(对栅电极和漏电极施加正电压时的最大漏电流)高；(2)断态电流(对栅电极施加负电压，对漏电极施加正电压时的漏电流)低；(3)SS值(Subthreshold Swing：亚阈值摆幅；使漏电流提高1个数量级所需要的栅电压)低；(4)阈值电压(对漏电极施加正电压，对栅电压施加正负任意一种电压时，漏电流开始流通的电压)不随时间上发生变化而保持稳定；并且，(5)迁移率高；等。
此外，使用了IGZO等氧化物半导体层的TFT，还要求对于电压施加或光照射等的应力的耐受性(应力耐受性)优异。例如所指出的有，对于栅电极持续施加电压时，或持续照射在半导体层发生吸收的蓝色波段的光时，在薄膜晶体管的栅极绝缘膜与半导体层界面，电荷被捕获，由于半导体层内部的电荷的变化，所以阈值电压向负侧大幅变化(偏移)，由此导致TFT的开关特性变化。若由于光照射或电压施加形成的应力导致开关特性变化，则招致显示装置自身的可靠性降低。
另外，在有机EL显示器中也同样，来自发光层的泄漏光照射到半导体层上，产生阈值电压等的值发生偏差、变动这样的问题。
特别是像这样的阈值电压的偏移会招致具备TFT的液晶显示器和有机EL显示器等的显示装置自身的可靠性降低，所以迫切希望应力耐受性的提高(应力施加前后的变化量少)。
作为改善TFT的电气特性的技术，例如，可列举专利文献2。在专利文献2中公开有一种技术，其使与形成沟道区域的氧化物半导体层接触的绝缘层(含栅极绝缘层)的氢浓度减少至低于6×1020原子/cm3，以抑制氢向氧化物半导体层的扩散。若氢扩散至氧化物半导体层，则氧化物半导体层内的载流子过剩，因此，阈值电压向负方向变动，即使在没有向栅电极施加电压的状态(Vg＝0V)下，漏电流仍流通(常导通)，成为电气特性不良的晶体管。因此在专利文献2中记述，使与氧化物半导体层接触的绝缘层成为氢浓度减少了的氧化物绝缘层，从而抑制氢向氧化物半导体层的扩散，因为氧从绝缘层被供给到氧化物半导体层的缺陷，所以晶体管的电气特性变得良好。在专利文献2中记述，用于发挥这样的效果的绝缘层中的氢浓度需要减少至低于6×1020原子/cm3。另外还记述了，以等离子体CVD法形成这样降低了氢浓度的绝缘层时，作为堆积性气体，必须选择使用在分子结构中不含氢的气体(即，不是通常所用的SiH4，而是使用SiF4)。然而，在上述专利文献2中，对于应力耐受性的提高(特别是对于光或偏压应力的阈值电压变化的减少)完全没有注意。
现有技术文献
专利文献
专利文献1：日本特开2011-108873号公报
专利文献2：日本特开2012-9845号公报
非专利文献
非专利文献1：固体物理，VOL44，P621(2009)
非专利文献2：Nature，VOL432，P488(2004)
发明内容
发明所要解决的课题
本发明鉴于上述情况而形成，其目的在于，提供一种在具备氧化物半导体层薄膜的薄膜晶体管中，对于光或偏压应力等，阈值电压的变化量小的应力耐受性优异的薄膜晶体管、以及具备薄膜晶体管的显示装置。
用于解决课题的手段
能够解决上述课题的本发明的薄膜晶体管是具备栅电极、用于沟道层的氧化物半导体层、配置在栅电极与沟道层之间的栅极绝缘膜的薄膜晶体管，在如下方面具有要点：构成所述氧化物半导体层的金属元素是从In、Ga、Zn和Sn所构成的组中选择的至少一种(其中，构成所述氧化物半导体层的金属元素由Sn与In和/或Zn构成的除外。)，并且与所述氧化物半导体层直接接触的所述栅极绝缘膜中的氢浓度控制在4原子％以下。
在本发明的优选的实施方式中，构成上述氧化物半导体层的金属元素是In、Ga和Zn，在上述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]和[Zn]时，满足以下的关系。
25≤[In]≤45，25≤[Ga]≤45，15≤[Zn]≤35
在本发明的优选的实施方式中，构成上述氧化物半导体层的金属元素是In、Ga、Zn和Sn，在上述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]、[Zn]和[Sn]时，满足以下的关系。
10≤[In]≤25，5≤[Ga]≤20，40≤[Zn]≤60，5≤[Sn]≤25
在本发明的优选的实施方式中，构成上述氧化物半导体层的金属元素是In、Ga、Zn和Sn，在上述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]、[Zn]，和[Sn]时，满足以下的关系。
15≤[In]≤25，10≤[Ga]≤20，45≤[Zn]≤65，5≤[Sn]≤15
在本发明的优选的实施方式中，构成上述氧化物半导体层的金属元素是In、Ga和Sn，在上述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]和[Sn]，满足以下的关系。
30≤[In]≤50，20≤[Ga]≤30，25≤[Sn]≤45
在本发明的优选的实施方式中，上述栅极绝缘膜具有单层结构或两层以上的层叠结构，具有上述层叠结构时，与所述氧化物半导体层直接接触的层中的氢浓度被抑制在4原子％以下。
本发明还包括具备上述任意一项所述的薄膜晶体管的显示装置。
发明效果
根据本发明，因为与氧化物半导体层直接接触的栅极绝缘膜中的氢浓度被减少至适当的范围，所以能够提供开关特性和应力耐受性优异的(具体来说，不仅负偏压施加前后的阈值电压的偏移量少，而且光照射和负偏压施加前后的阈值电压的偏移量也少)薄膜晶体管。如果使用本发明的薄膜晶体管，则能够得到可靠性高的显示装置。
附图说明
图1是用于说明本发明的薄膜晶体管的示意剖面图。
具体实施方式
本发明人等为了提供将规定的金属元素所构成的氧化物半导体层用于TFT的活性层时的应力耐受性(负偏压施加前后、及光照射+负偏压施加前后的阈值电压的偏移量少)优异的薄膜晶体管，而反复研究。其结果确认到，若将与氧化物半导体层直接接触的栅极绝缘膜中的氢浓度减少至适当的范围内，则可达成预期的目的。另外发现，对于这样的栅极绝缘膜而言，至少适当控制利用等离子体CVD法将与氧化物半导体层直接接触的栅极绝缘膜成膜时的条件(例如，温度、成膜功率密度、作为堆积气体，SiH4对于N2O的流量比)即可，从而完成了本发明。
即，本发明的薄膜晶体管的特征在于，是具备栅电极、用于沟道层的氧化物半导体层、配置在栅电极和沟道层之间的栅极绝缘膜的薄膜晶体管，构成氧化物半导体层的金属元素是从In、Ga、Zn和Sn所构成的组中选择的至少一种(其中，构成所述氧化物半导体层的金属元素由Sn与In和/或Zn构成的除外。)，并且与氧化物半导体层直接接触的栅极绝缘膜中的氢浓度控制在4原子％以下。
在本说明书中，[In]、[Ga]、[Zn]、[Sn]是指相对于除去氧(O)的全部金属元素(In、Zn、Ga、Sn)，In、Ga、Zn、Sn的各含量(原子％)。
在本说明书中，“应力耐受性优异”是指以后述的实施例所述的方法，分别进行(一)对栅电极施加负偏压的应力施加试验(NBTS)、以及(二)边向试样照射白色光边对栅电极持续施加负偏压的应力施加试验(LNBTS)2小时时，满足以下的要件。
(一)在NBTS中，应力施加试验前后的阈值电压(Vth)的偏移量ΔVth(绝对值)低于5.0V
(二)在LNBTS中，应力施加试验前后的阈值电压(Vth)的偏移量ΔVth(绝对值)低于5.0V，SS值低于0.55V/decade，并且应力施加试验前后的通态电流(Ion)的减少量ΔIon(绝对值)低于10％
这些测量方法在后述的实施例一栏中详述。
还有，在前述的专利文献2中，也公开有一种减少栅极绝缘层中的氢浓度来实现电气特性的改善的技术，但与本发明在以下的方面有所不同。首先，在本发明中，如上述以提供应力施加前后的阈值电压的变化量少的应力耐受性优异的薄膜晶体管为解决课题，相对于此，在专利文献2中，虽然有关于阈值电压的记述，但并没有关于应力耐受性提高的记述。根据本发明人等的研究结果判明，通过减少栅极绝缘膜的氢量，负偏压应力耐受性(NBTS)提高。此外还判明，通过减少栅极绝缘膜的氢量，在上述NBTS中附加了光照射的负偏压+光照射应力耐受性(LNBTS)也提高。这些见解在专利文献2中没有记述。
另外，严格地说，二者的栅极绝缘层中的氢浓度的范围也不同。这是由于用于得到栅极绝缘层的二者的成膜方法不同(详情后述)。即，如前述在专利文献2中，作为堆积气体，不使用栅极绝缘层的成膜通常所用的SiH4，而是选择使用通常并不使用的SiF4，由此使栅极绝缘层中的氢浓度显著降低至低于6×1020原子/cm3(＝低于0.667原子％)。相对于此，在本发明中，以使用栅极绝缘层的成膜中通常所用的SiH4为前提，通过适当控制气体的流量比、温度、成膜功率密度等，将栅极绝缘层中的氢浓度降低到4原子％以下。若像专利文献2这样极端减少氢量，则栅极绝缘层成膜时的成膜温度变得过高，或输入功率过高，成膜速率极端迟缓，因此TFT制造的周期时间增加，而不适宜。因此，从实用化的观点出发，希望本发明的栅极绝缘层中的氢浓度的下限大于专利文献2的上限(低于0.667原子％)而为0.667原子％以上。
以下，一边参照图1，一边对于本发明的薄膜晶体管(TFT)及其优选的制造方法进行详细地说明。但是，图1是用于说明本发明的TFT的优选的一个实施方式的示意剖面图，本发明没有限定于此的意思。例如在图1中显示底栅型的TFT，但不限定于此，也可以是从基板侧依次在氧化物半导体层之上具备栅极绝缘膜和栅电极的顶栅型的TFT。另外，在图1中表示的是，为了保护氧化物半导体层4的表面而具有蚀刻阻挡层9的例子，但也可以像背沟道蚀刻型这样没有蚀刻阻挡层。
如图1所示，本实施方式的TFT，在基板1上形成有栅电极2和栅极绝缘膜3，在其上形成有氧化物半导体层4。在氧化物半导体层4之上形成有源-漏电极5，其上形成有保护膜(绝缘膜)6，经由接触孔7，透明导电膜8与漏电极5电连接。另外，在氧化物半导体层4之上，形成有用于保护氧化物半导体层4的表面的蚀刻阻挡层9。
首先，准备基板。本发明所用的基板1如果是显示装置的领域通常所用的则没有特别限定，例如，可例示无碱玻璃、钠钙玻璃等。其中优选的是无碱玻璃。
其次，在基板1之上形成栅电极2。栅电极2的种类也没有特别限定，可以使用在本发明的技术领域中通用的栅电极。具体来说，可以优选使用电阻率低的Al和Cu的金属、耐热性高的Mo、Cr、Ti等高熔点金属，以及它们的合金。形成栅电极2的方法也没有特别限定，可以采用通常使用的方法。
接着，形成栅极绝缘膜3。栅极绝缘膜3配置在栅电极2与作为沟道层使用的氧化物半导体层4之间。而且本发明的特征在于，与所述氧化物半导体层直接接触的栅极绝缘膜3中的氢浓度被控制在4原子％以下。根据本发明人等的实验结果判明，通过控制与氧化物半导体层4在界面接触的栅极绝缘膜3中的氢量，对于偏压应力、以及对于光+负偏压应力的耐受性显著提高(参照后述的实施例)。
还有，栅极绝缘膜3可以由单层构成，也可以两层以上层叠构成。例如，氢浓度低的硅氧化膜(SiOx)虽然致密并表现出良好的绝缘特性，但有成膜速度慢的倾向。因此，通过在氢浓度低(例如4原子％以下)的SiOx膜上层叠氢浓度高的SiOx膜、SiNx膜等成膜速度比较快的膜而构成栅极绝缘膜3，从而可以实现绝缘特性和生产率的兼顾。这种情况下，为了确保绝缘特性，优选氢浓度高的SiOx膜、SiNx膜的厚度相对于氢浓度低的SiOx膜的厚度为50倍以下，更优选为25倍以下。还有，层叠结构的层数没有特别限定，但若考虑生产率、加工性等，优选大致上在三层以下层叠。
栅极绝缘膜3具有层叠结构时，与氧化物半导体层4直接接触的层中的氢浓度控制在4原子％以下即可，没有直接接触的层中的氢浓度无特别限定。
如果从应力耐受性提高的观点出发，栅极绝缘膜3中的氢浓度越小越好，优选为3.5原子％以下，更优选为3原子％以下。栅极绝缘膜3中的氢浓度的下限，从上述特性的观点出发没有特别限定，但如果考虑后述的栅极绝缘膜3的成膜方法，则优选高于专利文献2的上限(低于0.667原子％)而为0.667原子％以上。
在本发明中，栅极绝缘膜中的氢浓度可以通过适当控制等离子体CVD法的成膜条件而降低至规定范围。
具体来说，首先，优选将成膜时的温度大致控制在250℃以上。如后述实施例所证实的，若成膜时的温度低于250℃，则不能充分减低氢浓度，应力耐受性降低。这被推测是由于，成膜温度降低造成所形成的膜的密度降低，SiO2膜中的Si-H键增加。更优选的成膜温度是270℃以上，进一步优选为300℃以上。还有，若考虑使用的装置的上限温度等，则其上限优选大致控制在450℃以下。
另外，成膜时的功率密度优选大致控制在0.6W/cm2以上。如后述的实施例所证实的，成膜时的功率密度大体上若低于0.6W/cm2，则不能充分减低氢浓度，应力耐受性降低。这被推测是由于，若成膜功率密度过低，则膜密度降低，Si-H键被纳入膜中。更优选的成膜功率密度为0.66W/cm2以上，进一步优选为0.7W/cm2以上。
另外，对于成膜时的气体，优选使SiH4相对于N2O尽可能少，即，使SiH4/N2O所表示的流量比(体积比)在一定以下。该流量比高时，可见SiO2的膜密度的降低，认为大量含有Si-H键。
上述以外的成膜条件未特别限定，可以采用通常进行的条件。
例如对于气压而言，作为放电稳定的程度的气压，优选大致控制在50～300Pa。
由上述方法形成的栅极绝缘膜3主要是硅氧化膜(SiO2)，除此之外，也可以在膜中的氢含量不增加的范围内含有Si-N键。
接着，在栅极绝缘膜3之上形成氧化物半导体层4。本发明所用的氧化物半导体层4，作为金属元素，由从In、Ga、Zn和Sn所构成的组中选择的至少一种构成。但是，构成氧化物半导体层的金属元素是Sn与In和/或Zn(In和Zn的至少一种)所构成的氧化物半导体层的情况从本发明的范围除外。就是说，金属元素由Sn与Zn构成的氧化物半导体层(ZTO)、金属元素由Sn与In构成的氧化物半导体层(ITO)、金属元素由Sn、In和Zn构成的氧化物半导体层(IZTO)从本发明的范围除外。
上述金属元素的作用的概要如下。
首先，In具有增多载流子而提高迁移率的作用。但是，若In量变多，则载流子变得过多而导体化，除此之外，对于应力的稳定性降低。
另外，Ga减少氧缺损，使氧化物半导体层的非晶构造稳定化，除此之外，还具有使应力耐受性(特别是对于光+负偏压应力的耐受性)提高的作用。但是，若Ga量变多，则迁移率降低。
Sn具有使湿蚀刻性等氧化物半导体层的药液耐受性提高的作用。但是，伴随药液耐受性的提高，蚀刻速率变慢，因此若Sn量变多，则蚀刻加工性降低。
Zn被认为有助于非晶结构的稳定化，也有助于提高对于应力的稳定性。但是，若Zn量变多，则氧化物半导体薄膜容易结晶化，晶界导致半导体特性降低。另外，若Zn量变多，则根据蚀刻时使用的蚀刻剂的种类，蚀刻时会发生残渣。
具体来说，作为本发明所用的氧化物半导体层4，例如可列举以下的物质。Zn-O(ZO)、Zn-Ga-O(ZGO)、In-Ga-Zn-O(IGZO)、In-Ga-Zn-Sn-O(IGZTO)、In-Ga-Sn-O(IGTO)。
构成氧化物半导体层4的各金属原子的优选的金属比[各金属元素相对于除去氧的全部金属元素的优选的含量(原子％)]优选根据氧化物半导体层的种类，以能够获得良好的TFT特性等的方式，适宜、恰当地控制。
具体来说，构成氧化物半导体层4的金属元素为In、Ga和Zn(氧化物半导体层＝IGZO)时，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]和[Zn]时，优选满足以下的关系。由此，能够使上述各元素的优选的作用有效地发挥。
25≤[In]≤45
25≤[Ga]≤45
15≤[Zn]≤35
另外，构成氧化物半导体层4的金属元素是In、Ga、Zn和Sn(氧化物半导体层＝IGZTO)时，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]、[Zn]和[Sn]时，优选满足以下的(i)或(ii)所示的关系。由此，能够使上述各元素的优选的作用有效地发挥。
<关系(i)>
10≤[In]≤25
5≤[Ga]≤20
40≤[Zn]≤60
5≤[Sn]≤25
<关系(ii)>
15≤[In]≤25
10≤[Ga]≤20
45≤[Zn]≤65
5≤[Sn]≤15
另外，构成氧化物半导体层4的金属元素是In、Ga和Sn(氧化物半导体层＝IGTO)时，将各金属元素相对于除去氧的全部金属元素的含量(原子％)分别设为[In]、[Ga]和[Sn]时，优选满足以下的关系。由此，能够使上述的各元素的优选的作用有效地发挥。
30≤[In]≤50
20≤[Ga]≤30
25≤[Sn]≤45
氧化物半导体层4的优选的膜厚大致为10nm以上且200nm以下。
还有，化物半导体层可以上单层构成，也可以由两层以上构成。无论哪种情况，从应力耐受性(特别是对于光+负偏压应力的耐受性)的观点出发，都期望氧化物半导体层至少含有Ga，氧化物半导体层为两层以上时，优选各氧化物半导体层分别含有Ga。特别是两层以上的氧化物半导体层之中，优选至少在与后述的源-漏电极(S/D电极)直接接触的氧化物半导体层中含有Ga。
氧化物半导体层4，优选通过使用与薄膜同组成的溅射靶的DC溅射法或RF溅射法成膜。或者，也可以通过使用多种溅射靶的共溅射法成膜。
对于氧化物半导体层4进行湿蚀刻后，进行图案化。紧接图案化之后，为了改善氧化物半导体层4的膜质，例如，也可以在温度：250～350℃(优选为300～350℃)，时间：15～120分钟(优选为60～120分钟)的条件下进行热处理(预退火)。由此，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。
接着，为了保护氧化物半导体层4的表面，形成蚀刻阻挡层9。蚀刻阻挡层9是以如下为目的而形成的，即防止对于源-漏电极(S/D电极)5进行湿蚀刻时，氧化物半导体层4被蚀刻而受到损伤，且在氧化物半导体层4的表面产生缺陷而导致晶体管特性降低。蚀刻阻挡层9的种类未特别限定，例如，可列举SiO2等的绝缘膜。蚀刻阻挡层9通过等离子体CVD法等而成膜和图案化，以保护沟道表面的方式形成。
接着，为了连接氧化物半导体层4与之后形成的源-漏电极5，实施光刻和干蚀刻而进行电极形成用的图案化。
接着，形成源-漏电极5。本发明所用的源-漏电极5的种类未特别限定，可以使用通用的电极。例如与栅电极一样，可以使用Al、Mo或Cu等金属或合金，也可以如后述的实施例那样使用纯Mo。
作为源-漏电极5的形成方法，例如能够通过磁控溅射法将金属薄膜成膜后，再通过光刻进行图案化，进行湿蚀刻而形成电极。
作为源-漏电极5的其他的形成方法，可列举例如通过磁控溅射法将金属薄膜成膜后，通过提离(lift off)法形成的方法。根据这一方法，不进行湿蚀刻也可以加工电极。
接着，在氧化物半导体层4之上形成保护膜(绝缘膜)6。保护膜6，能够通过例如CVD法成膜。还有，氧化物半导体层4的表面由于CVD等造成的离子体损伤而容易导体化(推测大概是因为在氧化物半导体表面生成的氧缺损成为电子供体。)，因此也可以在保护膜6的成膜前进行N2O等离子体照射。N2O等离子体的照射条件，能够采用下述文献所述的条件。
J.Park等，Appl.Phys.Lett.，93，053505(2008)。
接着，通过光刻和干蚀刻，在保护膜6中形成接触孔7后，形成透明导电膜8。透明导电膜8的种类未特别限定，可以使用ITO等通常所使用的透明导电膜。
在本发明中，也包括具备上述TFT的显示装置。作为显示装置，例如，可列举液晶显示器、有机EL显示器等。
本申请基于2012年8月31日申请的日本国专利申请第2012-192667号和2013年4月26日申请的日本国专利申请第2013-094088号主张优先权的利益。2012年8月31日申请的日本国专利申请第2012-192667号和2013年4月26日申请日本国专利申请第2013-094088号的说明书的全部内容，在本申请中用于参考而援引。
实施例
以下，列举实施例更具体地说明本发明，但本发明不受下述实施例限制，在能够符合前、后述的主旨的范围内也可以适当变更来实施，这些均包含在本发明的技术的范围内。
实施例1
按以下方式制作图1所示的TFT(氧化物半导体层4为两层)，评价应力耐受性等。但是，在本实施例中，图1的透明导电膜8没有成膜。
首先，在玻璃基板1(康宁公司制EAGLE 2000，直径100mm×厚度0.7mm)上，依次作为栅电极2成膜100nm的Mo薄膜，以及作为栅极绝缘膜3成膜250nm的SiO2膜。
栅电极2使用纯Mo的溅射靶，通过DC溅射法形成。溅射条件为，成膜温度：室温、成膜功率密度：3.8W/cm2、载气：Ar、成膜时的气压：2mTorr、Ar气流量：20sccm。
栅极绝缘膜3使用等离子体CVD法，使用载气：SiH4和N2O的混合气体成膜。详细地说，在本实施例中，使用8英寸的圆形电极(面积314cm2)作为CVD装置的电极，按表1～表4所示改变成膜时的温度、功率密度、上述气体的流量比(体积比)而将单层的栅极绝缘膜3成膜。气压为133Pa(一定)(表中未显示)。
接着，使用以能够形成该氧化物薄膜的方式进行了调整的溅射靶，根据下述条件的溅射法，成膜表1～表4所示的各种组成的氧化物半导体层(膜厚40nm)。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
如此得到的氧化物半导体层的金属元素的各含量通过XPS(X-ray PhotoelectronSpectroscopy)法进行分析。详细地说，对于从最表面至5nm左右的深度的范围以Ar离子溅射后，以下述条件进行分析。还有，由XPS法测量的氧化物薄膜，使用在Si基板上成膜与上述同一组成的薄膜40nm的试样。
X射线源：Al Kα
X射线输出功率：350W
光电子出射角：20°
如上述这样成膜氧化物半导体层4后，通过光刻和湿蚀刻进行图案化。作为湿蚀刻液，使用作为氧化物半导体用的草酸系湿蚀刻液的关东化学制“ITO-07N”。
如上述这样使氧化物半导体层4图案化后，为了使氧化物半导体层的膜质提高，进行预退火处理。预退火处理在水蒸气中、大气压下，以350℃进行60分钟。
接着，为了保护氧化物半导体层4的表面，形成由SiO2形成的蚀刻阻挡层9(膜厚100nm)。详细地说，使用Samco制“PD-220NL”，用等离子体CVD法成膜。在本实施例中，使用以氮稀释的N2O和SiH4的混合气体作为载气，按以下的条件成膜。
成膜温度：230℃
气压：133Pa
成膜功率密度：1.1W/cm2
SiH4/N2O的流量比(体积比)：0.04
如此一来，对于形成的蚀刻阻挡层9，为了取得氧化物半导体层4和源-漏电极5的接触，在进行光刻后，通过反应离子蚀刻法(RIE)，进行电极形成用的图案化。
接着，使用纯Mo，通过DC溅射法形成源-漏电极5。具体来说，与前述的栅电极同样，成膜源-漏电极用Mo薄膜(膜厚为100nm)后，通过光刻进行源-漏电极的图案化。
如此形成源-漏电极5之后，为了保护氧化物半导体层4，形成保护膜6。作为保护膜6，使用SiO2(膜厚100nm)和SiN(膜厚150nm)的层叠膜(合计膜厚250nm)。上述SiO2和SiN的形成，使用Samco制“PD-220NL”，用等离子体CVD法进行。在本实施例中，依次形成SiO2膜和SiN膜。SiO2膜的形成中使用N2O和SiH4的混合气体，SiN膜的形成中使用SiH4、N2、NH3的混合气体。无论哪种情况下，成膜功率密度均为0.32W/cm2，成膜温度为150℃。
接着通过光刻和干蚀刻，在保护膜6中形成用于晶体管特性评价用探测的接触孔7，从而得到图1的TFT。
对于如此得到的各TFT，以如下方式评价应力耐受性。
(1)施加负偏压的应力耐受性(NBTS)的评价
在本实施例中，进行对栅电极施加负偏压的应力施加试验。应力施加条件如下。
·源电压：0V
·漏电压：10V
·栅电压：-20V
·基板温度：60℃
·应力施加时间：2小时
在本实施例中，设2小时的应力施加下的阈值电压的变动值为阈值电压偏移量ΔVth，在NBTS中ΔVth＜5.0V的为合格。
(2)光照射+施加负偏压的应力耐受性(LNBTS)的评价
在本实施例中，模拟实际的液晶面板驱动时的环境(应力)，进行一边对试样照射光(白色光)，一边对栅电极持续施加负偏压的应力施加试验。应力施加条件如下。光源模拟液晶显示器的背光而使用白色LED。
·源电压：0V
·漏电压：10V
·栅电压：-20V
·基板温度：60℃
·应力施加时间：2小时
·光源：白色LED(PHILIPS社制LED LXHL-PW01)25000nit
在本实施例中，设2小时的应力施加下的阈值电压的变动值为阈值电压偏移量ΔVth，LNBTS中的ΔVth＜5.0V的为合格。
(3)SS值的测量
SS值是使漏电流增加一个数量级所需要的栅电压的最小值。本实施例中，测量进行上述(2)的应力试验(LNBTS)时的SS值，SS值＜0.55V/decade的为合格。
(4)通态电流(ΔIon)的测量
所谓通态电流(ΔIon)，就是在栅电压为30V的漏电流下，晶体管接通状态时的电流值。在本实施例中，分别测量上述(2)的应力试验(LNBTS)前后的通态电流，应力试验前后，其减少量ΔIon(绝对值)低于10％的为合格(A)，10％以上的为不合格(B)。
这些结果一并显示在表1～表4中。还有，各表的气体流量比表示各气体的实际的流量(sccm)。
还有，各表的最右栏中设有“判定”一栏，满足全部上述特性的标记“A”，任意一个不满足的标记“B”，满足全部上述特性，但有其他问题的标记“C”。
【表1】
※1：迁移率降低
【表2】
※2：蚀刻加工性降低
【表3】
※1：迁移率降低
【表4】
※1：迁移率降低
※2：蚀刻加工性降低
由这些表可以进行如下分析。
首先，参照表1。表1中表示，作为氧化物半导体层使用IGZO，使各金属元素的比率和栅极绝缘膜的成膜条件(温度、成膜功率密度、气体流量比)变化时的结果。
据此结果，栅极绝缘膜成膜时的温度控制在250℃以上，成膜功率密度控制在0.7W/cm2以上，气体流量比(SiH4/N2O)控制在0.04以下的例子(No.1～4、6、10～13、15、19、20、22、24、25、27)中，栅极绝缘膜中的氢浓度均降低至规定范围，因此在任意的应力试验下都能够得到良好的特性。另外，其迁移率除了No.25，均高达6cm2/Vs以上(迁移率的结果在表中未显示)。若像No.25这样[Ga]高于本发明的优选的上限，则虽然应力耐受性良好，但迁移率为2cm2/Vs，显著降低。
另一方面，栅极绝缘膜成膜时的上述条件的某一项不满足本发明的优选的条件时，不能全部兼备期望的特性(应力耐受性)(No.5、7～9、14、16～18、21、23)。
另外，若像No.26这样[In]变多，则成为应力耐受性稍差的结果。
接下来参照表2和表3。表2和表3中表示，作为氧化物半导体层使用IGZTO时，使各金属元素的比率和栅极绝缘膜的成膜条件(温度、成膜功率密度、气体流量比)变化时的结果。
其结果与上述使用IGZO的情况同样，以满足栅极绝缘膜成膜时的上述条件的方式控制的例子(表2；No.1～4、6、10～13、15、19～22、24、28、30、31、33、36、37、39，表3；No.1～3、5、8～11、13、17～21、23、24)中，栅极绝缘膜中的氢浓度均降低至规定范围，因此在任意的应力试验下均能够取得良好的特性。另外，其迁移率，除了表3的No.23和表3的No.24以外，均高达6cm2/Vs以上(迁移率的结果在表中未显示)。若像表3的No.23和表3的No.24这样[In]低于本发明的优选的下限，则虽然应力耐受性良好，但迁移率为1cm2/Vs，显著降低。
还有，若像表2的No.39这样[Sn]高于本发明的优选的上限，则虽然应力耐受性良好，但蚀刻加工性降低(蚀刻加工性的结果在表中未显示)。
另一方面，栅极绝缘膜成膜时的上述条件的某一项不满足本发明的优选的条件时，不能全部兼备期望的特性(应力耐受性)(表2；No.5、7～9、14、16～18、23、25～27、29、32、34、35、38，表3；No.4、6、7、12、14～16、22)。
接下来参照表4。表4中显示，作为氧化物半导体层使用IGTO时，使各金属元素的比率和栅极绝缘膜的成膜条件(温度、成膜功率密度、气体流量比)变化时的结果。
其结果是，可见与使用上述IGZO、上述IGZTO时同样的倾向，以满足栅极绝缘膜成膜时的上述条件的方式控制的例子(No.1～5、7～10、12～14)，因为栅极绝缘膜中的氢浓度均降低至规定范围，所以任意的应力试验下均能够取得良好的特性，但栅极绝缘膜成膜时的上述条件的任意一项不满足本发明的优选的条件的例子(No.6、11)，则不能全部兼备期望的特性(应力耐受性)。
还有，若像No.13这样[Sn]高于本发明的优选的上限，则虽然应力耐受性良好，但蚀刻加工性降低(蚀刻加工性的结果在表中未显示)。另外在No.14中，因为[Ga]高于本发明的优选的上限，所以虽然应力耐受性良好，但迁移率比表4中的其他例子(No.1～13)低(No.1～13：6cm2/Vs以上，No.14：1cm2/Vs)。
还有，在实施例1中，均显示成膜单层的栅极绝缘膜时的结果，但两层以上的层叠结构也能够取得同样的结果，这通过实验得到确认(表中未显示)。
实施例2
以如下方式制作图1所示的TFT(栅极绝缘膜3为两层)，评价应力耐受性等。但是，在本实施例中，图1的透明导电膜8没有成膜。
首先，与实施例1同样，在玻璃基板1上，作为栅电极2成膜100nm的Mo薄膜。
在该栅电极2之上，首先作为下层的栅电极侧栅极绝缘膜3而成膜SiOx(SiO2)膜或SiNx(SiN)膜，其次，在其上作为上层的氧化物半导体层侧栅极绝缘膜3而成膜SiOx(SiO2)膜。
栅极绝缘膜3均使用等离子体CVD法，作为CVD装置的电极使用8英寸的圆形电极(面积314cm2)进行成膜。详细地说，作为栅电极侧的栅极绝缘膜3形成SiO2膜时，以使用载气：SiH4和N2O的混合气体，SiH4/N2气(将SiH4气体用N2气稀释为10体积％的气体)流量：60sccm(SiH4气体的流量为6sccm)，N2O气体流量：100sccm，成膜功率密度：100W(0.32W/cm2)进行成膜。作为栅电极侧的栅极绝缘膜3形成SiNx(SiN)膜时，以使用载气：SiH4、N2和NH3的混合气体，SiH4/N2气(将SiH4气体以N2气稀释至10体积％的气体)流量：304sccm，NH3气体流量：100sccm，N2气流量：48sccm，成膜功率密度：100W(0.32W/cm2)进行成膜。另一方面，作为氧化物半导体层侧的栅极绝缘膜3形成SiO2膜时，以使用载气：SiH4和N2O的混合气体，SiH4/N2气(将SiH4气体以N2气稀释至10体积％的气体)流量：22sccm(SiH4气体的流量为2sccm)，N2O气流量：100sccm，成膜功率密度：300W(0.96W/cm2)进行成膜。栅极绝缘膜的成膜时，均以温度320℃(一定)、气压200Pa(一定)，进行成膜处理直至达到期望的膜厚。形成的栅极绝缘膜中的氢量和膜厚显示在表5中。
还有，在表5中，作为参考，也记述有关于不形成下层，只将栅极绝缘膜3作为上层的单层的例子(No.1)、以及不形成上层，只将栅极绝缘膜3作为下层的单层的例(No.8)。
接着，在上层的栅极绝缘膜3之上，使用以能够形成该氧化物薄膜的方式进行了调整的溅射靶，通过下述条件的溅射法，成膜表5所示的组成的氧化物半导体层(膜厚40nm)。
溅射装置：株式会社ULVAC制“CS-200”
基板温度：室温
气压：1mTorr
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
以上述方式成膜氧化物半导体层4之后，与实施例1同样，通过光刻和湿蚀刻进行图案化，之后，为了使氧化物半导体层的膜质提高，进行预退火处理。
接着，与实施例1同样，为了保护氧化物半导体层4的表面，形成由SiO2构成的蚀刻阻挡层9(膜厚100nm)，接着对于所形成的蚀刻阻挡层9，为了取得氧化物半导体层4与源-漏电极5的接触而进行光刻，之后，通过反应离子蚀刻法(RIE)，进行电极形成用的图案化。
接着，与实施例1同样，使用纯Mo，通过DC溅射法形成源-漏电极5，其后，为了保护氧化物半导体层4而形成保护膜6。
接着，与实施例1同样，通过光刻和干蚀刻，在保护膜6上形成用于晶体管特性评价用探测的接触孔，从而得到图1的TFT。
对于如此得到的各TFT，与实施例1同样地评价应力耐受性。
【表5】
由表5可以进行如下分析。
表5中显示，使栅极绝缘膜3为两层，改变栅电极侧的栅极绝缘膜的膜组成和两层的膜厚时的结果。
根据表5能够确认，即使将栅电极侧的栅极绝缘膜(SiO2膜)相对于氧化物半导体层侧的栅极绝缘膜(SiO2膜)的厚度增厚至49倍(No.2)，或者即使将栅电极侧的栅极绝缘膜(SiN膜)相对于氧化物半导体层侧的栅极绝缘膜(SiO2膜)的厚度增厚至24倍(No.6)，在应力试验下也能够取得良好的特性。
符号说明
1 基板
2 栅电极
3 栅极绝缘膜
4 氧化物半导体层
5 源-漏电极
6 保护膜(绝缘膜)
7 接触孔
8 透明导电膜
9 蚀刻阻挡层

Claims (7)

1.一种应力耐受性优异的薄膜晶体管，所述应力耐受性是指进行一边对试样照射光一边对栅电极持续施加负偏压的应力施加试验中，在负偏压应力耐受性中附加了光照射的应力耐受性，其特征在于，具备栅电极、用于沟道层的氧化物半导体层、配置在栅电极和沟道层之间的栅极绝缘膜，
构成所述氧化物半导体层的金属元素是从In、Ga、Zn和Sn所构成的组中选择的至少一种，其中不包括构成所述氧化物半导体层的金属元素由Sn与In和/或Zn构成的情况，并且
与所述氧化物半导体层直接接触的所述栅极绝缘膜是氧化硅膜，其中的氢浓度被控制在1.2原子％以上4原子％以下。
2.根据权利要求1所述的应力耐受性优异的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素是In、Ga和Zn，
在所述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的原子百分比含量分别设为[In]、[Ga]和[Zn]时，满足
25≤[In]≤45，25≤[Ga]≤45，15≤[Zn]≤35的关系。
3.根据权利要求1所述的应力耐受性优异的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素是In、Ga、Zn和Sn，
在所述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的原子百分比含量分别设为[In]、[Ga]、[Zn]和[Sn]时，满足
10≤[In]≤25，5≤[Ga]≤20，40≤[Zn]≤60，5≤[Sn]≤25的关系。
4.根据权利要求1所述的应力耐受性优异的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素是In、Ga、Zn和Sn，
在所述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的原子百分比含量分别设为[In]、[Ga]、[Zn]和[Sn]时，满足
15≤[In]≤25，10≤[Ga]≤20，45≤[Zn]≤65，5≤[Sn]≤15的关系。
5.根据权利要求1所述的应力耐受性优异的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素是In、Ga和Sn，
在所述氧化物半导体层中，将各金属元素相对于除去氧的全部金属元素的原子百分比含量分别设为[In]、[Ga]和[Sn]时，满足
30≤[In]≤50，20≤[Ga]≤30，25≤[Sn]≤45的关系。
6.根据权利要求1所述的应力耐受性优异的薄膜晶体管，其中，所述栅极绝缘膜具有单层结构或两层以上的层叠结构，
在具有所述层叠结构的情况下，与所述氧化物半导体层直接接触的层中的氢浓度低于其它层，被控制在4原子％以下。
7.一种显示装置，其中，具备权利要求1～6中任一项所述的薄膜晶体管。
CN201380044401.0A 2012-08-31 2013-08-30 薄膜晶体管和显示装置 Expired - Fee Related CN104620365B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012192667 2012-08-31
JP2012-192667 2012-08-31
JP2013094088 2013-04-26
JP2013-094088 2013-04-26
PCT/JP2013/073371 WO2014034872A1 (ja) 2012-08-31 2013-08-30 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
CN104620365A CN104620365A (zh) 2015-05-13
CN104620365B true CN104620365B (zh) 2019-11-08

Family

ID=50183677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044401.0A Expired - Fee Related CN104620365B (zh) 2012-08-31 2013-08-30 薄膜晶体管和显示装置

Country Status (6)

Country Link
US (1) US10566457B2 (zh)
JP (1) JP2014225626A (zh)
KR (1) KR20150038310A (zh)
CN (1) CN104620365B (zh)
TW (1) TWI573280B (zh)
WO (1) WO2014034872A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
WO2015108110A1 (ja) 2014-01-15 2015-07-23 株式会社神戸製鋼所 薄膜トランジスタ
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
JP2016134489A (ja) * 2015-01-19 2016-07-25 三菱電機株式会社 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ
WO2017145695A1 (ja) * 2016-02-26 2017-08-31 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP2020004861A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN109411542A (zh) * 2018-09-10 2019-03-01 华南理工大学 一种背沟道刻蚀型非晶氧化物薄膜晶体管及其制备方法
CN111244186A (zh) * 2018-11-29 2020-06-05 中华映管股份有限公司 薄膜晶体管及其制造方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521912B1 (en) * 1999-11-05 2003-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2383352T3 (es) 2001-07-17 2012-06-20 Idemitsu Kosan Co., Ltd. Diana de pulverización catódica para la deposición de una película conductora transparente
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
KR101244092B1 (ko) 2005-09-01 2013-03-18 이데미쓰 고산 가부시키가이샤 투명 도전막, 투명 전극, 및 전극 기판 및 그의 제조 방법
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP4846726B2 (ja) 2005-09-20 2011-12-28 出光興産株式会社 スパッタリングターゲット、透明導電膜及び透明電極
KR101314946B1 (ko) 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
TWI445179B (zh) 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP2011174134A (ja) 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012151469A (ja) 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521912B1 (en) * 1999-11-05 2003-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Also Published As

Publication number Publication date
KR20150038310A (ko) 2015-04-08
US20150171221A1 (en) 2015-06-18
JP2014225626A (ja) 2014-12-04
CN104620365A (zh) 2015-05-13
TWI573280B (zh) 2017-03-01
US10566457B2 (en) 2020-02-18
WO2014034872A1 (ja) 2014-03-06
TW201427032A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
CN104620365B (zh) 薄膜晶体管和显示装置
CN104584200B (zh) 薄膜晶体管和显示装置
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
TW201248783A (en) Wiring structure and sputtering target
JP6659255B2 (ja) 薄膜トランジスタ
TW201906175A (zh) 薄膜電晶體
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
WO2016035503A1 (ja) 薄膜トランジスタ
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191108