JP2022012152A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2022012152A
JP2022012152A JP2020113766A JP2020113766A JP2022012152A JP 2022012152 A JP2022012152 A JP 2022012152A JP 2020113766 A JP2020113766 A JP 2020113766A JP 2020113766 A JP2020113766 A JP 2020113766A JP 2022012152 A JP2022012152 A JP 2022012152A
Authority
JP
Japan
Prior art keywords
channel
thin film
layer
film transistor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020113766A
Other languages
English (en)
Other versions
JP7418703B2 (ja
Inventor
敏彦 酒井
Toshihiko Sakai
靖典 安東
Yasunori Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2020113766A priority Critical patent/JP7418703B2/ja
Priority to KR1020227044924A priority patent/KR20230014743A/ko
Priority to CN202180043421.0A priority patent/CN115735269A/zh
Priority to PCT/JP2021/024918 priority patent/WO2022004838A1/ja
Publication of JP2022012152A publication Critical patent/JP2022012152A/ja
Application granted granted Critical
Publication of JP7418703B2 publication Critical patent/JP7418703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】チャネル層として酸化物半導体を用いるものにおいて、高い信頼性を有する薄膜トランジスタを低コストで提供する。【解決手段】基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体から成るチャネル層と、チャネル層の表面を保護するチャネル保護層とがこの順に積層されたボトムゲート型の薄膜トランジスタであって、チャネル保護層がフッ素を含有するシリコン酸化膜から構成されており、フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上である。【選択図】図４

Description

本発明は、チャネル層が酸化物半導体からなる薄膜トランジスタに関するものである。
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている。
このような薄膜トランジスタとして、例えば特許文献１には、チャネル層に接触するゲート絶縁層やチャネル保護層を構成する絶縁膜として、膜密度が小さい（２．７０～２．７９ｇ／ｃｍ３）酸化アルミニウムを用いるものが開示されている。この薄膜トランジスタでは、このような膜密度が小さい酸化アルミニウムを絶縁膜とすることで、絶縁膜の負の固定電荷密度を大きくでき、これにより薄膜トランジスタの閾値電圧を正方向へシフトさせ、信頼性を向上できることが記載されている。
特開２０１１－２２２７６７号公報
しかしながら特許文献１に開示される薄膜トランジスタでは、酸化アルミニウム膜を成膜するためには、スパッタリング装置によりスパッタリングを行う必要がある。スパッタリング装置を用いる場合、チャンバー内をガスクリーニングすることができない。そのため、例えばチャンバー内をクリーニングする際には大気開放が必要となり、メンテナンスが長期化し、その生産コストが増大するという問題がある。
本発明はこのような問題に鑑みてなされたものであり、チャネル層として酸化物半導体を用いるものにおいて、高い信頼性を有する薄膜トランジスタを低コストで提供することを主たる課題とするものである。
すなわち本発明に係る薄膜トランジスタは、基板上に、ゲート電極（低抵抗Ｓｉ基板がゲート電極として機能する場合も含む）と、ゲート絶縁層と、酸化物半導体から成るチャネル層と、前記チャネル層の表面を保護するチャネル保護層とがこの順に積層されたボトムゲート型のものであって、前記チャネル保護層がフッ素を含有するシリコン酸化膜（以下、単にフッ素含有シリコン酸化膜ともいう）から構成されており、前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることを特徴とする。
このような構成であれば、チャネル層に接触するチャネル保護層を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層の固定電荷を負にすることができる。これにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。
さらに、チャネル保護層としてフッ素含有シリコン酸化膜を採用することで、ガスクリーニングが可能なＣＶＤ（化学気相成長）装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。
前記シリコン酸化膜のＯ／Ｓｉ比が大きいほど、負の固定電荷密度を大きくでき、薄膜トランジスタの閾値電圧をより正側にシフトでき、信頼性を向上できる。
そのため、前記シリコン酸化膜のＯ／Ｓｉ比は、１．９４以上であることが好ましい。このＯ／Ｓｉ比を大きくするほど、負の固定電荷密度をより大きくでき、歩留まりを向上することができる。そのため、固定電荷密度が－１×１０１１ｃｍ－２以下となるよう、シリコン酸化膜のＯ／Ｓｉ比は１．９６以上であることがより好ましい。
一方で、前記シリコン酸化膜のＯ／Ｓｉ比が大きすぎると、経時的な酸素抜けにより、膜質が不安定となる恐れがある。
そのため、前記シリコン酸化膜のＯ／Ｓｉ比はＳｉＯ２の化学量論的組成比である２．００以下であることが好ましい。
薄膜トランジスタの防湿性を向上させる観点から、前記チャネル保護層の上に、シリコン窒化膜から構成される第２チャネル保護層がさらに積層されていることが好ましい。
このような場合でも、負の固定電荷を有するチャネル保護層を、チャネル層の上に積層することにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。
前記チャネル層を構成する酸化物半導体の具体的態様として、Ｉｎを主成分とする酸化物半導体、具体的にはＩＧＺＯを挙げることができる。
また本発明の薄膜トランジスタは、基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極とがこの順に積層されたものであって、前記ゲート絶縁層がフッ素を含有するシリコン酸化膜から構成されており、前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることを特徴とする。
このようなものであっても、上記した本発明の効果を奏することができる。すなわち、チャネル層に接触するゲート絶縁層を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層の固定電荷を負にすることができる。これにより、薄膜トランジスタの閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。さらに、ゲート絶縁層としてフッ素含有シリコン酸化膜を採用することで、ガスクリーニングが可能なＣＶＤ装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。
このように構成した本発明によれば、チャネル層として酸化物半導体を用いるものにおいて、高い信頼性を有する薄膜トランジスタを低コストで提供することができる。
本実施形態の薄膜トランジスタの構成を模式的に示す断面図である。 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。 他の実施形態の薄膜トランジスタの構成を模式的に示す断面図である。 実験例におけるフッ素含有シリコン酸化膜のＯ／Ｓｉ比と固定電荷密度との関係を示すグラフ。 実験例における実施例サンプルである薄膜トランジスタの構成を説明する模式図。 実験例における実施例サンプルである薄膜トランジスタの伝達特性を示すグラフ。 実験例における比較例サンプルである薄膜トランジスタの構成を説明する模式図。 実験例における比較例サンプルである薄膜トランジスタの伝達特性を示すグラフ。
以下に、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法について説明する。
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層５と、ソース電極６及びドレイン電極７と、チャネル保護層８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
ゲート電極３は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層５中のキャリア密度を制御するものである。このゲート電極３は、高い導電性を有する任意の材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。
ゲート絶縁層４は高い絶縁性を有する任意の絶縁材料から構成されており、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
チャネル層５は、ソース電極６とドレイン電極７間を流れる電流を通過させるものである。チャネル層５は、酸化物半導体からなるものであり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層５を構成する材料の具体例としては、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層５は非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層５は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
ソース電極６及びドレイン電極７は、チャネル層５の表面を部分的に覆うように、互いに離間して形成されている。ソース電極６及びドレイン電極７は、ゲート電極３と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極６及びドレイン電極７は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。
チャネル保護層８は、ソース電極６とドレイン電極７の間から露出するチャネル層５の表面（チャネル領域）を覆って保護する絶縁性のものである。チャネル保護層８は、少なくともチャネル層５の表面に接触して設けられている。本実施形態のチャネル保護層８は、ソース電極６及びドレイン電極７の表面を更に覆うように設けられている。
このチャネル保護層８は、その固定電荷が負である材料から構成されている。具体的にこのチャネル保護層８は、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）により構成されている。このフッ素含有シリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上となるように構成されており、これにより負の固定電荷を有するようにしている。負の固定電荷を大きくする観点から、Ｏ／Ｓｉ比は１．９４以上であることが好ましく、１．９６以上であることがより好ましい
一方で、Ｏ／Ｓｉ比が大きすぎると、経時的な酸素抜けにより、膜質が不安定となることがある。そのため、Ｏ／Ｓｉ比は、２．００以下であることが好ましい。
フッ素含有シリコン酸化膜の組成比は、例えば、Ｘ線光電子分光法（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）によって求めることができる。試料表面にＸ線を照射し、試料表面から放出される光電子の運動エネルギーのピーク強度の面積強度を計測することで得られる各元素の組成から、Ｏ／Ｓｉ比を算出することができる。なお、測定対象の層が最表面にない場合は、アルゴンイオン等によるエッチングを行う。図３は、ＸＰＳにより求められた値であり、Ｓｉおよび酸素はそれぞれ、Ｓｉ２ｐおよびＯ１ｓのピーク強度から求めた。
なおチャネル保護層８の上には、例えばフッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）等からなる第２のチャネル保護層が、必要に応じて更に設けられてもよい。
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、チャネル層形成工程、ソース・ドレイン電極形成工程、及びチャネル保護層形成工程を含む。以下、各工程について説明する。
（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法等の既知の方法により形成してよい。
（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
（３）チャネル層形成工程
次に、図２の（ｃ）に示すように、ゲート絶縁層４上にチャネル層５を形成する。このチャネル層５は、既知の方法により形成してよい。例えば、プラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることによりチャネル層５を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層５を形成してもよい。
（４）ソース・ドレイン電極形成工程
次に、図２の（ｄ）に示すように、チャネル層５上にソース電極６及びドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。ソース電極６及びドレイン電極７は、チャネル層５の表面上で互いに離間し、チャネル層５の表面の一部を露出させるように形成される。
（５）チャネル保護層形成工程
次に、図２の（ｅ）に示すように、ソース電極６及びドレイン電極７の間から露出するチャネル層５の表面を覆うようにチャネル保護層８を形成する。このチャネル保護層８の形成は、ＣＶＤ装置を用いたＣＶＤ法（化学気相成長法）を用いて行われる。
例えば、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置において、ＲＦパワー２０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｏ２／Ｈ２＝１００／５０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により成膜することによりチャネル保護層８を形成する。このような方法により、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜からなるチャネル保護層８をチャネル層５上に形成することができる。なお、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜からなるチャネル保護層８の製造条件は、上記したものに限らず、基板サイズ、ＲＦパワー、基板の設定温度、成膜時圧力、ガス流量は適宜変更されてもよい。
必要に応じて、チャネル保護層８の上に、フッ素含有シリコン酸化膜（ＳｉＮ：Ｆ）等からなる第２のチャネル保護層を成膜してもよい。このチャネル保護層の成膜は、チャネル保護層８と同様に、ＣＶＤ装置を用いて行うことができる。
（６）熱処理工程
必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜３．本実施形態の効果＞
このように構成した本実施形態の薄膜トランジスタ１であれば、チャネル層５に接触するチャネル保護層８を、Ｏ／Ｓｉ比が１．９４以上であるフッ素含有シリコン酸化膜により構成することにより、チャネル保護層８の固定電荷を負にすることができる。これにより、薄膜トランジスタ１の閾値電圧を正にシフトさせることができ、その信頼性を向上することができる。さらに、チャネル保護層８としてフッ素含有シリコン酸化膜を採用することで、製造の際にはガスクリーニングが可能なＣＶＤ（化学気相成長）装置によりこれを成膜することができるので、大気開放することなくチャンバーをクリーニングすることができる。そのため、スパッタリング装置を用いる場合に比べてメンテナンス期間を短縮でき、その生産コストを低減することができる。
＜４．その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
例えば、他の実施形態の薄膜トランジスタ１では、チャネル保護層８に加えて、ゲート絶縁層４が、Ｏ／Ｓｉ比が１．９４以上のフッ素含有シリコン酸化膜によりこうせいされていてもよい。
前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及びチャネル層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、薄膜トランジスタ１は、チャネル層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。この場合には、ゲート絶縁層４がフッ素含有シリコン酸化膜（ＳｉＯ２：Ｆ）により構成されており、このフッ素含有シリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上であることが好ましい。
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
＜１．フッ素含有シリコン酸化膜のＯ／Ｓｉ比と、固定電荷密度との関係性＞
フッ素含有シリコン酸化膜のＯ／Ｓｉ比と、その固定電荷密度との関係性を評価した。
（サンプル作製）
具体的には、Ｏ／Ｓｉ比が互いに異なるフッ素含有シリコン酸化膜をシリコン基板上に成膜した４つのサンプルを準備した。いずれのサンプルも、フッ素含有シリコン酸化膜の上に、更にシリコン窒化膜を成膜した。基板上へのフッ素含有シリコン酸化膜の成膜と、フッ素含有シリコン酸化膜上へのシリコン窒化膜の成膜は、前記したチャネル保護層形成工程に記載した方法により、プラズマＣＶＤ法により行った。
具体的には、シリコン基板上へのフッ素含有シリコン酸化膜の成膜は、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置を用いて、ＲＦパワー２０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｏ２／Ｈ２＝１００／５０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により行った。
具体的には、シリコン窒化膜の成膜は、Ｇ６基板サイズ（１５００×１８５０ｍｍ）のＣＶＤ装置を用いて、ＲＦパワー４０ｋＷ、基板の設定温度２００℃、ガス流量ＳｉＦ４／Ｎ２／Ｈ２＝５００／３０００／９００ｓｃｃｍ、成膜時の圧力１０Ｐａの条件により行った。
作製した４つのサンプルについて、Ｘ線光電子分光分析装置を用いたＸＰＳ分析により、フッ素含有シリコン酸化膜中のＯ／Ｓｉ比を算出したところ、それぞれ１．８０、１．８３、１．９０、１．９６であった。
（固定電荷密度の測定）
次に各サンプルの固定電荷密度を測定した。具体的には、フッ素含有シリコン窒化膜／フッ素含有シリコン酸化膜積層膜／Ｓｉ基板となるサンプルを作製し、さらに、フッ素含有シリコン窒化膜およびＳｉ基板それぞれにコンタクトする、アルミニウム含有の電極を形成し、ＣＶ測定から、フラットバンドシフト量を求めることにより、各サンプルの固定電荷密度を算出した。その結果を図４に示す。
図４に示すように、フッ素含有シリコン酸化膜のＯ／Ｓｉ比を１．９４以上にすることにより、サンプルの固定電荷が負になることが分かった。
＜２．薄膜トランジスタのチャネル保護層の組成と伝達特性の関係性＞
次に、薄膜トランジスタのチャネル保護層の組成と、伝達特性との関係を評価した。
（サンプル作製）
具体的には、前記した製造方法に基づいて、低抵抗シリコン基板をゲート電極として使用したボトムゲート型の薄膜トランジスタのサンプルを２つ作成した（図５、図７）。いずれも、低抵抗シリコン基板のゲート電極の上に、熱酸化シリコン膜からなるゲート絶縁層を設け、その上に酸化物半導体（具体的にはＩＧＺＯ１１１４）からなるチャネル層を設け、その上に、ソース電極及びドレイン電極（Ｍｏ：８０ｎｍ、Ｐｔ：２０ｎｍ）を設けた。そして、チャネル層、ソース電極及びドレイン電極を覆うように、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）からなるチャネル保護層を設け、そのうえに、フッ素含有シリコン窒化膜（ＳｉＮ：Ｆ）からなる第２保護層を更に設けた。
いずれのサンプルも、プラズマＣＶＤ装置を用いたプラズマＣＶＤ法によりチャネル保護層を成膜した。具体的には、プラズマＣＶＤ装置を用いて、真空容器内の圧力を１０Ｐａまで減圧し、電極に２０ｋＷの高周波電力を供給し、基板温度を２００℃まで加熱し、原料ガスとして、ＳｉＦ４、Ｏ２及びＨ２を供給した。ここで、一方のサンプル（実施例サンプルという）では、図５に示すように、原料ガスであるＳｉＦ４、Ｏ２及びＨ２の流量をそれぞれ１００ｓｃｃｍ、５０００ｓｃｃｍ、９００ｓｃｃｍとした。他方のサンプル（比較例サンプルという）では、図７に示すように、ＳｉＦ４、Ｏ２及びＨ２の流量をそれぞれ２００ｓｃｃｍ、１０００ｓｃｃｍ、９００ｓｃｃｍとした。このようにして、フッ素含有シリコン酸化膜から成るチャネル保護層をチャネル層の上に形成した。
またいずれのサンプルも、プラズマＣＶＤ装置を用いたプラズマＣＶＤ法によりチャネル保護層を成膜した。具体的には、プラズマＣＶＤ装置を用いて、真空容器内の圧力を１０Ｐａまで減圧し、電極に４０ｋＷの高周波電力を供給し、基板温度を２００℃まで加熱し、原料ガスとしてＳｉＦ４、Ｎ２及びＨ２を、それぞれ５００ｓｃｃｍ、３０００ｓｃｃｍ、９００ｓｃｃｍの流量で供給した。このようにして、フッ素含有シリコン窒化膜からなる第２保護層をチャネル保護層の上に成膜した。
作製した２つのサンプルに対して、Ｘ線光電子分光分析装置を用いたＸＰＳ分析により、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比を算出したところ、実施例サンプルの薄膜トランジスタでは１．９６であり、比較例サンプルの薄膜トランジスタでは１．８０であった。
（ゲート閾値電圧Ｖｔｈの測定）
作成した２つのサンプルに対して、ドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）の測定を行った。その結果を図６及び図８に示す。図６から分かるように、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比が１．９４以上である実施例サンプルでは、正のゲート閾値電圧Ｖｔｈ（ドレイン電流Ｉｄ＝１ｎＡにおけるゲート電圧Ｖｇ）を有する相対的に信頼性の高い薄膜トランジスタが得られることが分かった。一方で図８から分かるように、チャネル保護層を構成するフッ素含有シリコン酸化膜のＯ／Ｓｉ比が１．９４未満である比較例サンプルでは、負のゲート閾値電圧Ｖｔｈを有する相対的に信頼性の低い薄膜トランジスタが得られることが分かった。
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・チャネル層
６ ・・・ソース電極
７ ・・・ドレイン電極
８ ・・・チャネル保護層

Claims (6)

  1. 基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体から成るチャネル層と、前記チャネル層の表面を保護するチャネル保護層とがこの順に積層されたボトムゲート型の薄膜トランジスタであって、
    前記チャネル保護層がフッ素を含有するシリコン酸化膜から構成されており、
    前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上である薄膜トランジスタ。
  2. 前記フッ素を含有するシリコン酸化膜は、Ｏ／Ｓｉ比が１．９６以上である請求項１に記載の薄膜トランジスタ。
  3. 前記フッ素を含有するシリコン酸化膜は、Ｏ／Ｓｉ比が２．００以下である請求項１又は２に記載の薄膜トランジスタ。
  4. 前記チャネル保護層の上に、シリコン窒化膜から構成される第２チャネル保護層がさらに積層されている請求項１～３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記チャネル層を構成する酸化物半導体がＩＧＺＯである請求項１～４のいずれか一項に記載の薄膜トランジスタ。
  6. 基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極とがこの順に積層されたトップゲート型の薄膜トランジスタであって、
    前記ゲート絶縁層がフッ素を含有するシリコン酸化膜から構成されており、
    前記フッ素を含有するシリコン酸化膜は、Ｓｉ原子数（ａｔ％）に対するＯ原子数（ａｔ％）の比であるＯ／Ｓｉ比が１．９４以上である薄膜トランジスタ。
JP2020113766A 2020-07-01 2020-07-01 薄膜トランジスタ Active JP7418703B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020113766A JP7418703B2 (ja) 2020-07-01 2020-07-01 薄膜トランジスタ
KR1020227044924A KR20230014743A (ko) 2020-07-01 2021-07-01 박막 트랜지스터
CN202180043421.0A CN115735269A (zh) 2020-07-01 2021-07-01 薄膜晶体管
PCT/JP2021/024918 WO2022004838A1 (ja) 2020-07-01 2021-07-01 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020113766A JP7418703B2 (ja) 2020-07-01 2020-07-01 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2022012152A true JP2022012152A (ja) 2022-01-17
JP7418703B2 JP7418703B2 (ja) 2024-01-22

Family

ID=79316311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020113766A Active JP7418703B2 (ja) 2020-07-01 2020-07-01 薄膜トランジスタ

Country Status (4)

Country Link
JP (1) JP7418703B2 (ja)
KR (1) KR20230014743A (ja)
CN (1) CN115735269A (ja)
WO (1) WO2022004838A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2012182388A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 薄膜トランジスタ及びその製造方法、表示装置
JP2015012131A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 多層保護膜の形成方法及び多層保護膜の形成装置
JP2016082241A (ja) * 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびにモジュールおよび電子機器
JP2016111324A (ja) * 2014-09-02 2016-06-20 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2012182388A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 薄膜トランジスタ及びその製造方法、表示装置
JP2015012131A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 多層保護膜の形成方法及び多層保護膜の形成装置
JP2016111324A (ja) * 2014-09-02 2016-06-20 株式会社神戸製鋼所 薄膜トランジスタ
JP2016082241A (ja) * 2014-10-20 2016-05-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、ならびにモジュールおよび電子機器

Also Published As

Publication number Publication date
JP7418703B2 (ja) 2024-01-22
KR20230014743A (ko) 2023-01-30
WO2022004838A1 (ja) 2022-01-06
CN115735269A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
JP7143461B2 (ja) 半導体装置
JP5241143B2 (ja) 電界効果型トランジスタ
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
TW201138106A (en) Transistor
US8927330B2 (en) Methods for manufacturing a metal-oxide thin film transistor
JP5552440B2 (ja) トランジスタの製造方法
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
CN104124281A (zh) 双极性薄膜晶体管及其制备方法
WO2022004838A1 (ja) 薄膜トランジスタ
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
TWI779254B (zh) 薄膜電晶體的製造方法
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
JP7130209B2 (ja) 酸化物半導体化合物の層、酸化物半導体化合物の層を備える半導体素子、および積層体
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
KR101437779B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법
CN110062961B (zh) 半导体器件及其制造方法
TWI451501B (zh) 金屬氧化物半導體電晶體的製造方法
JP2020088152A (ja) 薄膜トランジスタの製造方法
KR20180092436A (ko) 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231220

R150 Certificate of patent or registration of utility model

Ref document number: 7418703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150