JP2011119355A - 薄膜トランジスタならびに表示装置および電子機器 - Google Patents
薄膜トランジスタならびに表示装置および電子機器 Download PDFInfo
- Publication number
- JP2011119355A JP2011119355A JP2009273801A JP2009273801A JP2011119355A JP 2011119355 A JP2011119355 A JP 2011119355A JP 2009273801 A JP2009273801 A JP 2009273801A JP 2009273801 A JP2009273801 A JP 2009273801A JP 2011119355 A JP2011119355 A JP 2011119355A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- fluorine
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 239000010408 film Substances 0.000 claims abstract description 234
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000011737 fluorine Substances 0.000 claims abstract description 105
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 105
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 7
- 238000010030 laminating Methods 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 96
- 230000007547 defect Effects 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 124
- 108091006146 Channels Proteins 0.000 description 69
- 239000007789 gas Substances 0.000 description 42
- 230000004048 modification Effects 0.000 description 36
- 238000012986 modification Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910000077 silane Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 8
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 7
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000003795 desorption Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229960001730 nitrous oxide Drugs 0.000 description 5
- 235000013842 nitrous oxide Nutrition 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 Fluorine ions Chemical class 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 101150013423 dsl-1 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Abstract
【課題】酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、チャネルを形成する酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えるものである。酸化物半導体層１４上に形成されたチャネル保護膜１６が、フッ素、シリコンおよび酸素を含んでいる。チャネル保護膜１６中のフッ素が負の電荷を引き寄せ易いことから、チャネル保護膜１６が負に帯電し、これによりＴＦＴの閾値電圧が正方向へシフトし易くなる。酸化物半導体層１４から酸素が脱離して格子欠陥が生じた場合には、その格子欠陥をフッ素が補償するため、酸化物半導体層１４の電気特性が安定して保持される。
【選択図】図１
【解決手段】薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、チャネルを形成する酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えるものである。酸化物半導体層１４上に形成されたチャネル保護膜１６が、フッ素、シリコンおよび酸素を含んでいる。チャネル保護膜１６中のフッ素が負の電荷を引き寄せ易いことから、チャネル保護膜１６が負に帯電し、これによりＴＦＴの閾値電圧が正方向へシフトし易くなる。酸化物半導体層１４から酸素が脱離して格子欠陥が生じた場合には、その格子欠陥をフッ素が補償するため、酸化物半導体層１４の電気特性が安定して保持される。
【選択図】図１
Description
本発明は、酸化物半導体をチャネル層に用いた薄膜トランジスタならびにこれを用いた表示装置および電子機器に関する。
近年、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）や発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等の酸化物半導体の研究開発が活発化している。このような酸化物半導体をＴＦＴの活性層（チャネル）に用いた場合、液晶ディスプレイなどに一般的に用いられている非晶質（アモルファス）シリコンを用いた場合と比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。このような酸化物半導体層を用いたＴＦＴとしては、ボトムゲート型およびトップゲート型の構造が報告されている（例えば、特許文献１参照）。
ボトムゲート型のＴＦＴとしては、例えば基板上にゲート電極が設けられ、このゲート電極上にゲート絶縁膜を介して酸化物半導体の薄膜層が形成された構造が知られている（例えば、特許文献２参照）。この構造は、現在事業化されている非晶質シリコンをチャネルとして用いたボトムゲート型のＴＦＴ構造と類似している。このため、酸化物半導体によるＴＦＴの製造に際して、既存の非晶質シリコンによるＴＦＴの製造プロセスを転用し易く、上記のような酸化物半導体をチャネルとして用いたＴＦＴの事業化も進みつつある。
Cetin Kilic他１著，「n-type doping of oxides by hydrogen」，APPLIED PHYSICS LETTERS，2002年7月１日Vol.81，No.1 ，p.73−75
ところが、上記酸化物半導体は耐熱性が充分でなく、ＴＦＴ製造プロセス中の熱処理によって、酸素や亜鉛等が脱離し格子欠陥を形成することが知られている。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体層の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴのチャネルに用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型、即ちデプレッション型の動作となり、欠陥準位の増大と共に、閾値電圧が小さくなり、リーク電流が増大してしまう。また、このような格子欠陥以外にも、水素等の元素の混入によって上記と同様の不純物準位を形成することがわかっている（例えば、非特許文献１参照）。
これらのことから、製造プロセス等においてＴＦＴの伝達特性が変動し、閾値電圧が負（−（マイナス））の方向にシフトしてしまうという問題がある。
例えば、酸化物半導体を用いてｎ型のチャネルを形成した場合には、チャネル内の電子濃度が高くなってしまい、結果として閾値電圧が負の値になり易い。酸化物半導体を用いたＴＦＴでは、ｐ型のチャネルを形成することが困難なために、ｎ型のＴＦＴのみで回路を形成する必要がある。このような場合、閾値電圧が負の値になると回路構成が複雑になり望ましくない。
また、有機ＥＬディスプレイや液晶ディスプレイ、電子ペーパー等の駆動回路に、上記のような酸化物半導体をチャネルとして用いたＴＦＴを使用する場合には特に、ＴＦＴにおける高い信頼性が要求される。しかしながら、酸化物半導体を用いたＴＦＴでは、十分な信頼性向上のための技術が確立されていない。
本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能な薄膜トランジスタならびにこれを用いた表示装置および電子機器を提供することにある。
本発明の薄膜トランジスタは、ゲート電極と、一対のソース・ドレイン電極と、ゲート電極と一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１の絶縁膜と、酸化物半導体層の一対のソース・ドレイン電極側に設けられた第２の絶縁膜とを備え、第１および第２の絶縁膜のうちの一方または両方がフッ素（Ｆ）を含むものである。
本発明の表示装置は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
本発明の電子機器は、表示素子と、上記本発明の薄膜トランジスタとを備えたものである。
本発明の薄膜トランジスタでは、酸化物半導体層のゲート電極側に第１の絶縁膜（ゲート絶縁膜）、ソース・ドレイン電極側に第２の絶縁膜がそれぞれ設けられ、これらの第１および第２の絶縁膜のうちの一方または両方がフッ素を含んでいる。フッ素が負（−）の電荷（電子）を引き寄せ易いことから、フッ素を含有する絶縁膜では負の固定電荷が形成され、負に帯電する。また、製造プロセス等において酸化物半導体層中の酸素が脱離して格子欠陥が形成された場合、その格子欠陥が絶縁膜中のフッ素によって補償される。
本発明の薄膜トランジスタによれば、酸化物半導体層のゲート電極側に第１の絶縁膜（ゲート絶縁膜）、ソース・ドレイン電極側に第２の絶縁膜をそれぞれ設け、これらの第１および第２の絶縁膜のうちの一方または両方がフッ素を含んでいる。これにより、フッ素を含有する絶縁膜において負の固定電荷が形成され、この負の固定電荷によって閾値電圧を正方向へシフトさせることができる。また、酸化物半導体層に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができるため、酸化物半導体の電気特性を安定して保持することができる。よって、酸化物半導体をチャネルとして用い、閾値電圧を正方向に制御すると共に信頼性を高めることが可能となる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
［ボトムゲート型ＴＦＴ］
１．第１の実施の形態（ＰＣＶＤ法によりチャネル保護膜にフッ素を含有させた例）
２．変形例１（ゲート絶縁膜を積層構造とし、チャネル側の層にフッ素を含有させた例）
３．変形例２（ゲート絶縁膜にフッ素をドープした例）
［トップゲート型ＴＦＴ］
４．第２の実施の形態（ＰＣＶＤ法によりベースコート膜にフッ素を含有させた例）
５．変形例３（ゲート絶縁膜を積層構造とし、チャネル側の層にフッ素を含有させた例）
６．適用例（表示装置および電子機器の例）
［ボトムゲート型ＴＦＴ］
１．第１の実施の形態（ＰＣＶＤ法によりチャネル保護膜にフッ素を含有させた例）
２．変形例１（ゲート絶縁膜を積層構造とし、チャネル側の層にフッ素を含有させた例）
３．変形例２（ゲート絶縁膜にフッ素をドープした例）
［トップゲート型ＴＦＴ］
４．第２の実施の形態（ＰＣＶＤ法によりベースコート膜にフッ素を含有させた例）
５．変形例３（ゲート絶縁膜を積層構造とし、チャネル側の層にフッ素を含有させた例）
６．適用例（表示装置および電子機器の例）
＜第１の実施の形態＞
［薄膜トランジスタ１の構成］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、チャネル（活性層）に酸化物半導体を用いたものである。この薄膜トランジスタ１では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されている。ソース・ドレイン電極１５Ａ，１５Ｂ上には、基板１１の全面に渡って保護膜１７が形成されている。尚、ゲート絶縁膜１３が本発明の「第１の絶縁膜」の一具体例であり、チャネル保護膜１６が本発明の「第２の絶縁膜」の一具体例である。
［薄膜トランジスタ１の構成］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、チャネル（活性層）に酸化物半導体を用いたものである。この薄膜トランジスタ１では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されている。ソース・ドレイン電極１５Ａ，１５Ｂ上には、基板１１の全面に渡って保護膜１７が形成されている。尚、ゲート絶縁膜１３が本発明の「第１の絶縁膜」の一具体例であり、チャネル保護膜１６が本発明の「第２の絶縁膜」の一具体例である。
ゲート電極１２は、薄膜トランジスタ１に印加されるゲート電圧によって酸化物半導体層１４中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。このゲート電極１２は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）およびアルミニウム合金等のうちの１種よりなる単層膜、または２種以上よりなる積層膜である。尚、アルミニウム合金としては、例えばアルミニウム−ネオジム合金が挙げられる。
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。ここでは、ゲート絶縁膜１３は、第１絶縁層１３Ａおよび第２絶縁層１３Ｂよりなる２層膜構造を有し、第１絶縁層１３Ａが例えばシリコン酸化膜、第２絶縁層１３Ｂが例えばシリコン窒化膜によりそれぞれ構成されている。ゲート絶縁膜１３の厚みは、例えば２００ｎｍ〜３００ｎｍである。
酸化物半導体層１４は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム，チタン（Ｔｉ）のうち少なくとも１種の元素の酸化物を主成分として含んでいる。この酸化物半導体層１４は、ゲート電圧の印加によりソース・ドレイン電極１５Ａ，１５Ｂ間にチャネルを形成するものである。この酸化物半導体層１４の厚みは、例えば５ｎｍ〜１００ｎｍである。
ソース・ドレイン電極１５Ａ，１５Ｂは、例えばモリブデン、アルミニウム、銅（Ｃｕ）、チタン、ＩＴＯ（インジウム錫酸化物）および酸化チタン等のうち１種よりなる単層膜またはこれらのうちの２種以上よりなる積層膜である。例えば、モリブデン、アルミニウム、モリブデンの順に、例えば５０ｎｍ、５００ｎｍ、５０ｎｍの膜厚で積層した３層膜や、ＩＴＯおよび酸化チタン等の酸素を含む金属化合物のような酸素との結びつきの弱い金属または金属化合物を用いることが望ましい。これにより、酸化物半導体の電気特性を安定して保持することができる。逆に、ソース・ドレイン電極１５Ａ，１５Ｂは、酸化物半導体に接触して形成されるため、これらを酸素との結びつきが強い金属で構成した場合、酸化物半導体中の酸素が引き抜かれて酸素欠陥を生じ、電気特性が悪化してしまう。
チャネル保護膜１６は、酸化物半導体層１４上に形成され、ソース・ドレイン電極１５Ａ，１５Ｂ形成時におけるチャネルの損傷を防止するものである。本実施の形態では、このチャネル保護膜１６が、酸化物半導体層１４に接して形成されており、フッ素（Ｆ）を含有する絶縁膜よりなる。チャネル保護膜１６は、例えばフッ素を含有するシリコン酸化膜であり、換言すると、フッ素、シリコン（Ｓｉ）および酸素（Ｏ）を含む絶縁膜である。チャネル保護膜１６におけるフッ素濃度は１×１０20 atom／ｃｍ3以上であることが望ましく、これにより薄膜トランジスタ１の閾値電圧を１Ｖ以上正方向にシフトさせることが可能となる。更に、チャネル保護膜１６では、水素濃度が低くなっていることが望ましい。酸化物半導体層１４中に水素が混入すると、その水素がドナーとして機能し、電気特性が変化してしまうためである。このようなチャネル保護膜１６は、後述のプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて形成され、厚みは、例えば２００ｎｍとなっている。
保護膜１７は、例えば酸化アルミニウム膜またはシリコン酸化膜等の単層膜、もしくは酸化アルミニウム膜とシリコン酸化膜との積層膜である。この保護膜１７の厚みは、例えば１０ｎｍ〜１００ｎｍであり、好ましくは５０ｎｍ以下である。酸化物半導体膜は水素の混入や水分の吸着等によって、その電気特性が変化するという課題があるが、保護膜１７として酸化アルミニウム膜を用いることにより、その優れたガスバリア性によって上記のような水素や水分の影響を防止することができる。また、保護膜１７として酸化アルミニウム膜を用いることにより、酸化物半導体の電気特性を劣化させることなく、保護膜形成が可能となる。
［薄膜トランジスタ１の製造方法］
図２および図３は、薄膜トランジスタ１の製造方法を説明するための図である。薄膜トランジスタ１は、例えば次のようにして製造することができる。
図２および図３は、薄膜トランジスタ１の製造方法を説明するための図である。薄膜トランジスタ１は、例えば次のようにして製造することができる。
まず、図２（Ａ）に示したように、基板１１上の全面にスパッタリング法や蒸着法により金属薄膜を形成したのち、この金属薄膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極１２を形成する。
続いて、図２（Ｂ）に示したように、基板１１およびゲート電極１２上を覆うように、第２絶縁層１３Ｂおよび第１絶縁層１３Ａを、例えばプラズマＣＶＤ法を用いて順に成膜することにより、ゲート絶縁膜１３を形成する。具体的には、まず、原料ガスとしてシラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いたプラズマＣＶＤ法により、シリコン窒化膜よりなる第２絶縁層１３Ｂを成膜する。その後、原料ガスとしてシランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いたプラズマＣＶＤ法により、シリコン酸化膜よりなる第１絶縁層１３Ａを成膜する。
次いで、図２（Ｃ）に示したように、酸化物半導体層１４を、例えばスパッタ法により形成する。具体的には、酸化物半導体として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタを行う。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。また、チャネルのキャリア濃度は、上記混合ガスにおけるアルゴンと酸素の流量比を調節することにより制御することができる。
あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタを行うか、または、アルゴンと酸素の混合ガス雰囲気において、亜鉛をターゲットとしたＤＣスパッタを行えばよい。この後、形成した酸化物半導体層１４を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
続いて、図３（Ａ）に示したように、形成した酸化物半導体層１４上に、フッ素を含有するチャネル保護膜１６を、例えばプラズマＣＶＤ法により成膜する。この際、原料ガスとしては、シラン、一酸化二窒素および四フッ化炭素（ＣＦ4）を含む混合ガスを使用する。これにより、チャネル保護膜１６として、フッ素、シリコンおよび酸素を含有する絶縁膜を形成することができる。このチャネル保護膜１６中のフッ素濃度は、上記原料ガスの流量比を変化させることにより制御することが可能である。
尚、原料ガスとしては、上記のものに限らず、シラン、四フッ化珪素（ＳｉＦ4）および酸素を含む混合ガス、あるいはテトラエトキシシラン（ＴＥＯＳ）、四塩化炭素（ＣＣｌ4）および酸素を含む混合ガス等を使用するようにしてもよい。いずれの混合ガスを用いた場合であっても、チャネル保護膜１６として、フッ素、シリコンおよび酸素を含む絶縁膜を成膜することができる。
次いで、図３（Ｂ）に示したように、形成したチャネル保護膜１６を、例えばフォトリソグラフィ法を用いて所望の形状にパターニングする。
続いて、図３（Ｃ）に示したように、酸化物半導体層１４上のチャネル保護膜１６を含む領域に、例えばモリブデン、アルミニウム、モリブデンの順に積層された金属薄膜を例えばスパッタ法により成膜する。この後、リン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により、形成した金属薄膜をパターニングする。その際、チャネル保護膜１６によって、酸化物半導体層１４の表面（チャネル表面）が保護されているため、エッチングによって酸化物半導体層１４が損傷を受けることが防止される。これにより、ソース・ドレイン電極１５Ａ，１５Ｂがそれぞれ形成される。
次いで、ソース・ドレイン電極１５Ａ，１５Ｂ上に、保護膜１７を、例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成することにより、図１に示した薄膜トランジスタ１を完成する。
［薄膜トランジスタ１の作用・効果］
次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
次いで、本実施の形態の薄膜トランジスタ１の作用、効果について説明する。
薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２に所定の閾値電圧以上のゲート電圧が印加されると、酸化物半導体層１４にチャネルが形成され、ソース・ドレイン電極１５Ａ，１５Ｂ間に電流（ドレイン電流）が流れ、トランジスタとして機能する。
ここで、本実施の形態では、酸化物半導体層１４上（ソース・ドレイン電極側）にチャネル保護膜１６が設けられ、このチャネル保護膜１６がフッ素を含有した絶縁膜よりなる。フッ素が負の電荷（電子）を引き寄せ易いことから、チャネル保護膜１６では負の固定電荷が形成され、負に帯電する。これにより、薄膜トランジスタ１の閾値電圧は、正方向にシフトし易くなる。
また、製造プロセス等において、酸化物半導体層１４中の酸素が脱離して格子欠陥が形成されることがあるが、このような場合であっても、酸化物半導体層１４に接するチャネル保護膜１６がフッ素を含有することにより、このフッ素によって格子欠陥が補償される。
更に、このチャネル保護膜１６は、ゲート電極１２とソース・ドレイン電極１５Ａ，１５Ｂとの間において寄生容量を形成することになるので、チャネル保護膜１６の比誘電率は低い方が望ましい。この点、本実施の形態のように、チャネル保護膜１６として、例えばシリコン酸化膜にフッ素を導入したものを用いることにより、シリコン酸化膜そのものを用いる場合に比べて、比誘電率が低下する。従って、電極間の寄生容量を小さくすることができるという利点も有する。
このように、本実施の形態では、酸化物半導体層１４上に設けられたチャネル保護膜１６にフッ素を含有させることにより、このフッ素の作用によってチャネル保護膜１６中に負の固定電荷を形成し、閾値電圧を正方向へシフトさせることができる。また、酸化物半導体層１４に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができるため、酸化物半導体における電気特性を安定して保持し易くなる。よって、酸化物半導体をチャネルとして用いた薄膜トランジスタ１において、閾値電圧を正方向に制御すると共に信頼性を高めることが可能となる。
（実施例）
ここで、上記第１の実施の形態の実施例として、ＴＦＴの伝達特性（ゲート電圧とドレイン電流の関係）を測定すると共に、ＢＴ試験（Bias−Temperature試験）を行った。まず、チャネル保護膜（シリコン酸化膜）をプラズマＣＶＤ法により形成する際に、原料ガスとして、フッ素を含むガスを使用した場合（実施例）と、使用しなかった場合（比較例）の各ＴＦＴの伝達特性について測定し、それらの結果を図４に示す。尚、この際、実施例のチャネル保護膜におけるフッ素濃度は、１．０×１０20atom／ｃｍ3となるように、原料ガスを調整した。このように、フッ素含有ガスを用いて成膜したチャネル保護膜を用いた実施例では、フッ素を含有しないチャネル保護膜を用いた比較例に比べ、ＴＦＴの伝達特性が約２Ｖ、正方向にシフトすることがわかる。また、この伝達特性は、チャネル保護膜中のフッ素濃度を調整することで制御可能である。このため、原料ガスにおける流量比等を適宜調整して膜中のフッ素濃度を増加させれば、伝達特性をより正の側へシフトさせることが可能となる。これは、フッ素が負の電荷を引き寄せ易く、チャネル保護膜が負に帯電することに起因すると考えられる。
ここで、上記第１の実施の形態の実施例として、ＴＦＴの伝達特性（ゲート電圧とドレイン電流の関係）を測定すると共に、ＢＴ試験（Bias−Temperature試験）を行った。まず、チャネル保護膜（シリコン酸化膜）をプラズマＣＶＤ法により形成する際に、原料ガスとして、フッ素を含むガスを使用した場合（実施例）と、使用しなかった場合（比較例）の各ＴＦＴの伝達特性について測定し、それらの結果を図４に示す。尚、この際、実施例のチャネル保護膜におけるフッ素濃度は、１．０×１０20atom／ｃｍ3となるように、原料ガスを調整した。このように、フッ素含有ガスを用いて成膜したチャネル保護膜を用いた実施例では、フッ素を含有しないチャネル保護膜を用いた比較例に比べ、ＴＦＴの伝達特性が約２Ｖ、正方向にシフトすることがわかる。また、この伝達特性は、チャネル保護膜中のフッ素濃度を調整することで制御可能である。このため、原料ガスにおける流量比等を適宜調整して膜中のフッ素濃度を増加させれば、伝達特性をより正の側へシフトさせることが可能となる。これは、フッ素が負の電荷を引き寄せ易く、チャネル保護膜が負に帯電することに起因すると考えられる。
次に、チャネル保護膜（シリコン酸化膜）をＰＣＶＤ法により形成する際に、原料ガスとして、フッ素を含むガスを使用した場合（実施例）と、使用しなかった場合（比較例）の各ＴＦＴのＢＴ試験の結果を、図５に示す。ＢＴ試験における諸条件は、温度を５０℃、バイアス電圧としてゲート電圧およびドレイン電圧を共に１５Ｖとし、ストレス時間を１００００秒まで実施した。図５に示したように、フッ素を含有するチャネル保護膜を用いた実施例では、フッ素を含有しないチャネル保護膜を用いた比較例と比べ、ＢＴ試験後のΔＶｔｈ（閾値電圧の変化量）の値が、半分以下に低減されていることがわかる。これ
は、酸化物半導体層１４中の格子欠陥がフッ素によって補償されるためと考えられる。
は、酸化物半導体層１４中の格子欠陥がフッ素によって補償されるためと考えられる。
これらの結果から、チャネル保護膜がフッ素を含有することにより、ＴＦＴの閾値電圧が正方向へ制御されると共に、閾値電圧の変化量を抑え、ＴＦＴの信頼性が向上することがわかる。
次に、上記第１の実施の形態の薄膜トランジスタの変形例（変形例１，２）に係る薄膜トランジスタ（薄膜トランジスタ２，３）について説明する。薄膜トランジスタ２，３は、上記第１の実施の形態の薄膜トランジスタ１と同様、ボトムゲート型のＴＦＴであり、チャネルとして酸化物半導体を用いたものである。以下では、上記第１の実施の形態の薄膜トランジスタ１と同様の構成要素には同一の符号を付し、適宜説明を省略する。
（変形例１）
図６は、変形例１に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、上記第１の実施の形態と同様、基板１１上に、ゲート電極１２、ゲート絶縁膜１８、酸化物半導体層１４、チャネル保護膜１９およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されたものである。また、ゲート絶縁膜１８は、例えば第１絶縁層１８Ａおよび第２絶縁層１３Ｂの積層膜よりなる。これらの第１絶縁層１８Ａおよび第２絶縁層１３Ｂはそれぞれ、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜または酸化アルミニウム膜よりなる。ここでは、第１絶縁層１８Ａが例えばシリコン酸化膜、第２絶縁層１３Ｂが例えばシリコン窒化膜によりそれぞれ構成されている。
図６は、変形例１に係る薄膜トランジスタ２の断面構造を表すものである。薄膜トランジスタ２は、上記第１の実施の形態と同様、基板１１上に、ゲート電極１２、ゲート絶縁膜１８、酸化物半導体層１４、チャネル保護膜１９およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されたものである。また、ゲート絶縁膜１８は、例えば第１絶縁層１８Ａおよび第２絶縁層１３Ｂの積層膜よりなる。これらの第１絶縁層１８Ａおよび第２絶縁層１３Ｂはそれぞれ、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜または酸化アルミニウム膜よりなる。ここでは、第１絶縁層１８Ａが例えばシリコン酸化膜、第２絶縁層１３Ｂが例えばシリコン窒化膜によりそれぞれ構成されている。
但し、本変形例では、チャネル保護膜１９はフッ素を含まないシリコン酸化膜等により構成され、ゲート絶縁膜１８がフッ素を含有する絶縁膜となっている。詳細には、ゲート絶縁膜１８における上記積層膜のうち、酸化物半導体層１４側の第１絶縁層１８Ａがフッ素、シリコンおよび酸素を含有している。この第１絶縁層１８Ａは、酸化物半導体層１４に接して形成されている。
このようなゲート絶縁膜１８は、例えば次のようにして形成することができる。即ち、まず、ゲート電極１２を形成した基板１１上に、上記第１の実施の形態と同様にして、例えばシリコン窒化膜よりなる第２絶縁層１３Ｂを成膜する。この後、形成した第２絶縁層１３Ｂ上に、原料ガスとして、シラン、一酸化二窒素および四フッ化炭素を含む混合ガスを使用したプラズマＣＶＤ法により第１絶縁層１８Ａを成膜する。これにより、第１絶縁層１８Ａとして、フッ素、シリコンおよび酸素を含有する絶縁膜を形成することができる。この第１絶縁層１８Ａ中のフッ素濃度は、上記原料ガスの流量比を変化させることにより制御することが可能である。
尚、原料ガスとしては、上記のものに限らず、シラン、四フッ化珪素および酸素を含む混合ガス、あるいはテトラエトキシシラン、四塩化炭素および酸素を含む混合ガス等を使用するようにしてもよい。
本変形例では、酸化物半導体層１４のゲート電極１２側に形成されたゲート絶縁膜１８がフッ素を含有することにより、このフッ素が負の電荷を引き寄せ易いことから、ゲート絶縁膜１８中に負の固定電荷が形成され、閾値電圧を正方向へシフトし易くなる。また、酸化物半導体層１４に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができるため、酸化物半導体における電気特性を安定して保持し易くなる。よって、酸化物半導体層１４のゲート電極１２側に設けられたゲート絶縁膜１８にフッ素を含有する場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
但し、絶縁膜中にフッ素を導入すると容量が低下することから、本変形例のようにゲート絶縁膜１８にフッ素を導入する場合には、ゲート絶縁膜１８全体ではなく、必要な部分にのみ導入することが望ましい。即ち、本変形例のように、ゲート絶縁膜１８を積層膜とし、酸化物半導体層１４側の（ここでは酸化物半導体層１４に接する）第１絶縁層１８Ａにのみフッ素を含有させ、酸化物半導体層１４により近い部分のフッ素濃度が大きくなるような構造とすることが望ましい。これにより、ゲート容量の低下を抑制しつつ閾値電圧を正方向へシフトさせることが可能となる。
尚、上記第１の実施の形態および変形例１では、ボトムゲート型のＴＦＴにおいて、チャネル保護膜およびゲート絶縁膜のうちのどちらか一方がフッ素を含有する場合について説明したが、これらの両方がフッ素を含んでいてもよい。
（変形例２）
図７は、変形例２に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、上記第１の実施の形態と同様、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１９およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されたものである。また、ゲート絶縁膜１３は、第１絶縁層１３Ａおよび第２絶縁層１３Ｂの２層構造よりなる。
図７は、変形例２に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、上記第１の実施の形態と同様、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１９およびソース・ドレイン電極１５Ａ，１５Ｂがこの順に形成されたものである。また、ゲート絶縁膜１３は、第１絶縁層１３Ａおよび第２絶縁層１３Ｂの２層構造よりなる。
但し、本変形例では、ゲート絶縁膜１３における第１絶縁層１３Ａの一部にのみフッ素を含有している。詳細には、第１絶縁層１３Ａの酸化物半導体層１４側の面に、チャネルに対向してフッ素ドープ層２０が埋設されている。即ち、上記第１の実施の形態および変形例１では、チャネル保護膜１６や第１絶縁層１８ＡのプラズマＣＶＤ法による成膜過程においてフッ素含有ガスを使用することにより、それらの膜中にフッ素を導入したが、本変形例では、次のような手順でフッ素を導入する。例えば、上記第１の実施の形態と同様にして、ゲート電極１２上に第２絶縁層１３Ｂおよび第１絶縁層１３Ａをこの順に成膜した後、第１絶縁層１３Ａの表面の所定の領域に、フッ素イオンを、例えば不純物拡散やイオン注入によりドープする。この際、第１絶縁層１３Ａの膜厚、ドープエネルギー、ドープ量等を適宜調整することにより、所望の深さで所望のフッ素濃度のフッ素ドープ層２０を形成することができる。
本変形例では、ゲート絶縁膜１３の酸化物半導体層１４側の面にフッ素ドープ層２０が形成されていることにより、フッ素ドープ層２０において負の固定電荷が形成され、閾値電圧を正方向へシフトし易くなる。また、酸化物半導体層１４に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができる。よって、ゲート絶縁膜１３を形成した後に、フッ素を導入してフッ素ドープ層２０を形成した場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
また、前述のように、ゲート絶縁膜１３では容量低下を抑制するために、フッ素が導入される領域はできるだけ小さい方が望ましい。本変形例では、ゲート絶縁膜１３の成膜後に、チャネルに近い領域に必要な深さでフッ素をドープすることができる。このため、上記変形例１に比べ、ゲート絶縁膜１３中においてフッ素含有領域は最小限で済むため、ゲート電圧の低下をより効果的に抑制することができる。更に、ゲート絶縁膜１８の構成材料として、シリコン酸化膜に限らず、酸化アルミニウムやシリコン窒化膜等を用いることも可能である。
＜第２の実施の形態＞
図８は、本発明の第２の実施の形態に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、チャネルに酸化物半導体を用いたものである。この薄膜トランジスタ３では、ガラス等よりなる基板１１上に、ベースコート膜２１、ソース・ドレイン電極１５Ａ，１５Ｂ、酸化物半導体層１４、ゲート絶縁膜１３およびゲート電極１２がこの順に形成されている。ゲート電極１２上には、基板１１の全面に渡って保護膜１７が形成されている。尚、本実施の形態では、上記第１の実施の形態で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
図８は、本発明の第２の実施の形態に係る薄膜トランジスタ３の断面構造を表すものである。薄膜トランジスタ３は、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、チャネルに酸化物半導体を用いたものである。この薄膜トランジスタ３では、ガラス等よりなる基板１１上に、ベースコート膜２１、ソース・ドレイン電極１５Ａ，１５Ｂ、酸化物半導体層１４、ゲート絶縁膜１３およびゲート電極１２がこの順に形成されている。ゲート電極１２上には、基板１１の全面に渡って保護膜１７が形成されている。尚、本実施の形態では、上記第１の実施の形態で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
本実施の形態では、基板１１上に形成されたベースコート膜２１がフッ素を含有する絶縁膜であり、例えばフッ素、シリコンおよび酸素を含んでいる。ベースコート膜２１は、基板１１側からの不純物の混入を防ぐために設けられるものであり、その上に形成されたソース・ドレイン電極１５Ａ，１５Ｂ間の分離溝を介して酸化物半導体層１４と接している。即ち、ベースコート膜２１は、酸化物半導体層１４のチャネルに接して形成されている。このベースコート膜２１の厚みは、例えば１００ｎｍ〜３００ｎｍである。
このようなベースコート膜２１は、原料ガスとして、シラン、一酸化二窒素および四フッ化炭素を含む混合ガスを使用したプラズマＣＶＤ法により形成することができる。また、ベースコート膜２１中のフッ素濃度は、上記原料ガスの流量比を変化させることにより制御することが可能である。
尚、原料ガスとしては、上記のものに限らず、シラン、四フッ化珪素および酸素を含む混合ガス、あるいはテトラエトキシシラン、四塩化炭素および酸素を含む混合ガス等を使用するようにしてもよい。
本実施の形態では、酸化物半導体層１４のチャネルに接するベースコート膜２１がフッ素を含有していることにより、ベースコート膜２１において負の固定電荷が形成され、閾値電圧を正方向へシフトし易くなる。また、酸化物半導体層１４に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができる。よって、トップゲート型の薄膜トランジスタ３において、基板上に形成したベースコート膜２１がフッ素を含有する場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
（変形例３）
図９は、上記第２の実施の形態の変形例（変形例３）に係る薄膜トランジスタ（薄膜トランジスタ４）の断面構造を表すものである。尚、本変形例においても、上記第１の実施の形態および変形例１で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
図９は、上記第２の実施の形態の変形例（変形例３）に係る薄膜トランジスタ（薄膜トランジスタ４）の断面構造を表すものである。尚、本変形例においても、上記第１の実施の形態および変形例１で説明したボトムゲート型のＴＦＴと各構成要素同士の配置関係は異なるものの、それぞれの機能および構成材料は同様であるため、便宜上同一の符号を付し、適宜説明を省略する。
薄膜トランジスタ４は、上記第２の実施の形態の薄膜トランジスタ３と同様、トップゲート型のＴＦＴであり、チャネルに酸化物半導体を用いたものである。また、薄膜トランジスタ４は、基板１１上に、ベースコート膜２２、ソース・ドレイン電極１５Ａ，１５Ｂ、酸化物半導体層１４、ゲート絶縁膜１８およびゲート電極１２がこの順に形成されたものである。ゲート絶縁膜１８は、例えば、酸化物半導体層１４の側から順に第１絶縁層１８Ａおよび第２絶縁層１３Ｂが積層した２層膜よりなる。これらの第１絶縁層１８Ａおよび第２絶縁層１３Ｂはそれぞれ、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜または酸化アルミニウム膜よりなる。ここでは、第１絶縁層１８Ａが例えばシリコン酸化膜、第２絶縁層１３Ｂが例えばシリコン窒化膜によりそれぞれ構成されている。
但し、本変形例では、ベースコート膜２２はフッ素を含まないシリコン酸化膜等により構成され、ゲート絶縁膜１８がフッ素を含有する絶縁膜となっている。詳細には、ゲート絶縁膜１８における上記積層膜のうち、酸化物半導体層１４側の第１絶縁層１８Ａがフッ素、シリコンおよび酸素を含有している。この第１絶縁層１８Ａは、酸化物半導体層１４に接して形成されている。この第１絶縁層１８Ａは、酸化物半導体層１４上に、原料ガスとしてシラン、一酸化二窒素および四フッ化炭素を含む混合ガスを用いたプラズマＣＶＤ法により成膜することができる。また、第１絶縁層１８Ａ中のフッ素濃度は、上記原料ガスの流量比を変化させることにより制御することが可能である。
尚、原料ガスとしては、上記のものに限らず、シラン、四フッ化珪素および酸素を含む混合ガス、あるいはテトラエトキシシラン、四塩化炭素および酸素を含む混合ガス等を使用するようにしてもよい。また、プロセス温度を低温化して、ベースコート膜２２を形成しないようにしてもよい。
本変形例では、酸化物半導体層１４のゲート電極１２側に形成されたゲート絶縁膜１８がフッ素を含有することにより、このフッ素が負の電荷を引き寄せ易いことから、ゲート絶縁膜１８中に負の固定電荷が形成され、閾値電圧を正方向へシフトし易くなる。また、酸化物半導体層１４に酸素の脱離等による格子欠陥が形成された場合であっても、その格子欠陥をフッ素によって補償することができるため、酸化物半導体における電気特性を安定して保持し易くなる。よって、トップゲート型のＴＦＴにおいても、ゲート絶縁膜１８にフッ素を含有してもよく、このような場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
また、上記変形例１と同様、ゲート絶縁膜１８を積層膜とし、酸化物半導体層１４側の（酸化物半導体層１４に接する）第１絶縁層１８Ａにのみ、フッ素を含有させることにより、ゲート容量の低下を抑制しつつ閾値電圧を正方向へシフトさせることが可能となる。
尚、上記第２の実施の形態および変形例３では、トップゲート型のＴＦＴにおいて、ベースコート膜およびゲート絶縁膜のうちのどちらか一方がフッ素を含有する場合について説明したが、これらの両方がフッ素を含んでいてもよい。また、このようなトップゲート型のＴＦＴにおいても、上記変形例２で説明したように、ゲート絶縁膜にフッ素ドープ層を形成した構造としてもよい。
＜適用例＞
次に、上記第１，第２の実施の形態および変形例１〜３に係る薄膜トランジスタの表示装置および電子機器への適用例について説明する。
次に、上記第１，第２の実施の形態および変形例１〜３に係る薄膜トランジスタの表示装置および電子機器への適用例について説明する。
［表示装置］
図１０は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いた表示装置）の構成例を表すものである。この表示装置は、例えば、ＴＦＴ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
図１０は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いた表示装置）の構成例を表すものである。この表示装置は、例えば、ＴＦＴ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
図１１は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのトランジスタ３Ａ，３Ｂが、上記実施の形態等の薄膜トランジスタに相当する。
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
この表示装置では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
［電子機器］
以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
以下、上記表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記表示装置は、例えば図１２に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
上記表示装置は、例えば図１２に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１３は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
図１３は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
（適用例２）
図１４は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
図１４は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
（適用例３）
図１５は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
図１５は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
（適用例４）
図１６は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
図１６は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
（適用例５）
図１７は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
図１７は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、ゲート絶縁膜がシリコン酸化膜とシリコン窒化膜との２層膜である場合を例に挙げて説明したが、ゲート絶縁膜は単層構造であってもよく、あるいは３層以上を積層した構造であってもよい。但し、いずれの場合であっても、酸化物半導体層１４に近い側の領域または層に、フッ素を導入することが望ましい。
また、上記実施の形態等では、フッ素を含有する絶縁膜（チャネル保護膜、ゲート絶縁膜）が、酸化物半導体層１４に接している場合を例に挙げて説明したが、完全に接している必要はない。即ち、フッ素を含有する領域が、少なくとも酸化物半導体層１４の近傍にあれば、上記本発明と同等の効果を得ることができる。
更に、上記実施の形態等では、プラズマＣＶＤ法による成膜過程においてフッ素含有ガスを使用することにより、チャネル保護膜およびベースコート膜へのフッ素導入を行ったが、上記変形例２で説明したように、成膜後にイオン注入等によってフッ素イオンをドープするようにしてもよい。
１〜４…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３，１８…ゲート絶縁膜、１４…酸化物半導体層、１５Ａ，１５Ｂ…ソース・ドレイン電極、１６，１９…チャネル保護膜、１７…保護膜、２０…フッ素ドープ層、２１，２２…ベースコート膜。
Claims (10)
- ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１の絶縁膜と 、
前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２の絶縁膜とを備え、
前記第１および第２の絶縁膜のうちの一方または両方がフッ素（Ｆ）を含む
薄膜トランジスタ。 - 前記第１および第２の絶縁膜のうちの一方または両方が、フッ素とシリコン（Ｓｉ）と酸素（Ｏ）とを含む
請求項１に記載の薄膜トランジスタ。 - 少なくとも前記第１の絶縁膜がフッ素を含むと共に、前記第１の絶縁膜は複数の絶縁層が積層されてなり、
前記複数の絶縁層のうちの前記酸化物半導体層側に設けられた絶縁層がフッ素を含む
請求項１に記載の薄膜トランジスタ。 - 前記第１の絶縁膜において、前記酸化物半導体層側の絶縁層が、フッ素とシリコン（Ｓｉ）と酸素（Ｏ）とを含む
請求項３に記載の薄膜トランジスタ。 - 前記第１および第２の絶縁膜のうちの一方または両方が、少なくとも前記チャネルに対応する領域にフッ素ドープ層を有する
請求項１に記載の薄膜トランジスタ。 - 前記第１および第２の絶縁膜はそれぞれ、シリコン酸化膜またはシリコン窒化膜または酸化アルミニウム膜中に前記フッ素ドープ層を有するものである
請求項５に記載の薄膜トランジスタ。 - 基板上に、前記ゲート電極、前記第１の絶縁膜、前記酸化物半導体層、チャネル保護膜としての前記第２の絶縁膜、および前記一対のソース・ドレイン電極をこの順に備えた
請求項１ないし請求項６のいずれか１項に記載の薄膜トランジスタ。 - 基板上に、ベースコート膜としての前記第２の絶縁膜、前記一対のソース・ドレイン電極、前記酸化物半導体層、前記第１の絶縁膜および前記ゲート電極をこの順に備え、
前記第２の絶縁膜は、前記一対のソース・ドレイン電極間の分離溝を介して前記酸化物半導体層に対向している
請求項１ないし請求項６のいずれか１項に記載の薄膜トランジスタ。 - 表示素子と、前記表示素子を駆動するための薄膜トランジスタを備え、
前記薄膜トランジスタは、
ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１の絶縁膜と 、
前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２の絶縁膜とを有し、
前記第１および第２の絶縁膜のうちの一方または両方がフッ素（Ｆ）を含む
表示装置。 - 表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
ゲート電極と、
一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記酸化物半導体層のゲート電極側に設けられたゲート絶縁膜としての第１の絶縁膜と 、
前記酸化物半導体層の前記一対のソース・ドレイン電極側に設けられた第２の絶縁膜とを有し、
前記第１および第２の絶縁膜のうちの一方または両方がフッ素（Ｆ）を含む
電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273801A JP5679143B2 (ja) | 2009-12-01 | 2009-12-01 | 薄膜トランジスタならびに表示装置および電子機器 |
| CN2010105532139A CN102082180A (zh) | 2009-12-01 | 2010-11-22 | 薄膜晶体管、显示装置以及电子装置 |
| US12/951,683 US8389991B2 (en) | 2009-12-01 | 2010-11-22 | Thin film transistor, display device, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273801A JP5679143B2 (ja) | 2009-12-01 | 2009-12-01 | 薄膜トランジスタならびに表示装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119355A true JP2011119355A (ja) | 2011-06-16 |
| JP5679143B2 JP5679143B2 (ja) | 2015-03-04 |
Family
ID=44088028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273801A Active JP5679143B2 (ja) | 2009-12-01 | 2009-12-01 | 薄膜トランジスタならびに表示装置および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8389991B2 (ja) |
| JP (1) | JP5679143B2 (ja) |
| CN (1) | CN102082180A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222984A (ja) * | 2010-03-26 | 2011-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2012004549A (ja) * | 2010-05-20 | 2012-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2012023360A (ja) * | 2010-06-18 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012033913A (ja) * | 2010-07-01 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013021305A (ja) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2013084725A (ja) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JP5454727B1 (ja) * | 2013-07-10 | 2014-03-26 | 日新電機株式会社 | 薄膜トランジスタの作製方法 |
| JP2014229709A (ja) * | 2013-05-21 | 2014-12-08 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2015012131A (ja) * | 2013-06-28 | 2015-01-19 | 東京エレクトロン株式会社 | 多層保護膜の形成方法及び多層保護膜の形成装置 |
| JP2015035593A (ja) * | 2013-07-08 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| JP2015057818A (ja) * | 2013-08-09 | 2015-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015176885A (ja) * | 2014-03-13 | 2015-10-05 | 東京エレクトロン株式会社 | 半導体デバイス、その製造方法、及びその製造装置 |
| JP2016510171A (ja) * | 2013-03-01 | 2016-04-04 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 金属酸化物ｔｆｔの安定性向上 |
| WO2016063160A1 (en) * | 2014-10-20 | 2016-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, display device, and display module |
| WO2016067161A1 (ja) * | 2014-10-28 | 2016-05-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2016082241A (ja) * | 2014-10-20 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、ならびにモジュールおよび電子機器 |
| WO2017018271A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN106992187A (zh) * | 2016-01-20 | 2017-07-28 | 三星显示有限公司 | 液晶显示装置和制造该液晶显示装置的方法 |
| US10008611B2 (en) | 2014-06-26 | 2018-06-26 | Joled Inc. | Thin film transistor and organic EL display device |
| US10535779B2 (en) | 2015-07-17 | 2020-01-14 | Joled Inc. | Thin film transistor and method for manufacturing thin film transistor |
| WO2022004838A1 (ja) * | 2020-07-01 | 2022-01-06 | 日新電機株式会社 | 薄膜トランジスタ |
| JP2023086756A (ja) * | 2011-10-21 | 2023-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151387A (zh) * | 2009-09-04 | 2013-06-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US8841664B2 (en) * | 2011-03-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5898527B2 (ja) * | 2011-03-04 | 2016-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN102628788B (zh) * | 2011-06-09 | 2014-05-07 | 京东方科技集团股份有限公司 | 腐蚀阻挡层阻挡特性的检测结构及检测方法 |
| TWI605590B (zh) * | 2011-09-29 | 2017-11-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR20140071971A (ko) * | 2011-10-07 | 2014-06-12 | 스미토모덴키고교가부시키가이샤 | 절연막 및 그 제조 방법 |
| KR102412138B1 (ko) * | 2012-01-25 | 2022-06-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP5990976B2 (ja) * | 2012-03-29 | 2016-09-14 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN202549848U (zh) | 2012-04-28 | 2012-11-21 | 京东方科技集团股份有限公司 | 显示装置、阵列基板和薄膜晶体管 |
| US8653516B1 (en) * | 2012-08-31 | 2014-02-18 | Eastman Kodak Company | High performance thin film transistor |
| CN103311311A (zh) * | 2013-05-16 | 2013-09-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、制备方法及相应的液晶显示器 |
| JP6083053B2 (ja) * | 2013-05-29 | 2017-02-22 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ装置とその製造方法、および表示装置 |
| US20150008428A1 (en) | 2013-07-08 | 2015-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR20150007000A (ko) | 2013-07-10 | 2015-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 |
| TWI621130B (zh) | 2013-07-18 | 2018-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置及用於製造半導體裝置之方法 |
| KR102112283B1 (ko) | 2013-08-20 | 2020-05-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
| US9443990B2 (en) | 2013-08-26 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof |
| US9449853B2 (en) | 2013-09-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising electron trap layer |
| KR20150060448A (ko) * | 2013-11-26 | 2015-06-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN104681630B (zh) | 2015-03-24 | 2018-04-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| JP2016225615A (ja) * | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置 |
| US11302717B2 (en) * | 2016-04-08 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
| KR102614533B1 (ko) * | 2016-08-23 | 2023-12-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| CN107104151A (zh) * | 2017-05-10 | 2017-08-29 | 陕西师范大学 | 一种双栅电极金属氧化物薄膜晶体管及其制备方法 |
| CN107369716B (zh) * | 2017-07-17 | 2021-02-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示装置 |
| CN107464830A (zh) * | 2017-07-18 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及制作方法、显示面板 |
| KR20190032681A (ko) * | 2017-09-18 | 2019-03-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
| US10950436B2 (en) * | 2018-12-05 | 2021-03-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate manufacturing using fluorine and hydrogenation processes |
| CN110416063B (zh) * | 2019-06-27 | 2021-08-06 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法及显示面板 |
| CN113471299B (zh) * | 2021-07-27 | 2023-06-20 | 厦门大学 | 一种薄膜晶体管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738111A (ja) * | 1993-07-22 | 1995-02-07 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
| JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2007199687A (ja) * | 2005-12-26 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008270744A (ja) * | 2007-03-28 | 2008-11-06 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ |
| JP2008547237A (ja) * | 2005-06-27 | 2008-12-25 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物ナノ粒子を使用して電子デバイスを製造する方法 |
| JP2010080952A (ja) * | 2008-09-01 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011129889A (ja) * | 2009-11-18 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3410957B2 (ja) * | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
| JP5099740B2 (ja) | 2005-12-19 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| TWI450399B (zh) * | 2008-07-31 | 2014-08-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| KR101259727B1 (ko) * | 2008-10-24 | 2013-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101074813B1 (ko) * | 2010-01-07 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101623956B1 (ko) * | 2010-01-15 | 2016-05-24 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
-
2009
- 2009-12-01 JP JP2009273801A patent/JP5679143B2/ja active Active
-
2010
- 2010-11-22 US US12/951,683 patent/US8389991B2/en active Active
- 2010-11-22 CN CN2010105532139A patent/CN102082180A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738111A (ja) * | 1993-07-22 | 1995-02-07 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
| JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2008547237A (ja) * | 2005-06-27 | 2008-12-25 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物ナノ粒子を使用して電子デバイスを製造する方法 |
| JP2007199687A (ja) * | 2005-12-26 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008270744A (ja) * | 2007-03-28 | 2008-11-06 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ |
| JP2010080952A (ja) * | 2008-09-01 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011129889A (ja) * | 2009-11-18 | 2011-06-30 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011222984A (ja) * | 2010-03-26 | 2011-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9490368B2 (en) | 2010-05-20 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2012004549A (ja) * | 2010-05-20 | 2012-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US10468531B2 (en) | 2010-05-20 | 2019-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US9076876B2 (en) | 2010-06-18 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9349820B2 (en) | 2010-06-18 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9685561B2 (en) | 2010-06-18 | 2017-06-20 | Semiconductor Energy Laboratories Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2012023360A (ja) * | 2010-06-18 | 2012-02-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012033913A (ja) * | 2010-07-01 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2023085321A (ja) * | 2010-07-01 | 2023-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018166217A (ja) * | 2010-07-01 | 2018-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021153205A (ja) * | 2010-07-01 | 2021-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013021305A (ja) * | 2011-06-17 | 2013-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9818849B2 (en) | 2011-06-17 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device with conductive film in opening through multiple insulating films |
| JP2013084725A (ja) * | 2011-10-07 | 2013-05-09 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JP2023086756A (ja) * | 2011-10-21 | 2023-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置 |
| JP2016510171A (ja) * | 2013-03-01 | 2016-04-04 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 金属酸化物ｔｆｔの安定性向上 |
| US9647134B2 (en) | 2013-05-21 | 2017-05-09 | Japan Display Inc. | Thin-film transistor and method for manufacturing the same |
| JP2014229709A (ja) * | 2013-05-21 | 2014-12-08 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2015012131A (ja) * | 2013-06-28 | 2015-01-19 | 東京エレクトロン株式会社 | 多層保護膜の形成方法及び多層保護膜の形成装置 |
| JP2015035593A (ja) * | 2013-07-08 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
| JP2015018889A (ja) * | 2013-07-10 | 2015-01-29 | 日新電機株式会社 | 薄膜トランジスタの作製方法 |
| JP5454727B1 (ja) * | 2013-07-10 | 2014-03-26 | 日新電機株式会社 | 薄膜トランジスタの作製方法 |
| US9142425B2 (en) | 2013-07-10 | 2015-09-22 | Nissin Electric Co., Ltd. | Method for fabricating thin-film transistor |
| JP2015057818A (ja) * | 2013-08-09 | 2015-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10269976B2 (en) | 2013-08-09 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015176885A (ja) * | 2014-03-13 | 2015-10-05 | 東京エレクトロン株式会社 | 半導体デバイス、その製造方法、及びその製造装置 |
| US10008611B2 (en) | 2014-06-26 | 2018-06-26 | Joled Inc. | Thin film transistor and organic EL display device |
| JP2016082241A (ja) * | 2014-10-20 | 2016-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、ならびにモジュールおよび電子機器 |
| US9698274B2 (en) | 2014-10-20 | 2017-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor, module, and electronic device |
| WO2016063160A1 (en) * | 2014-10-20 | 2016-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, display device, and display module |
| JPWO2016067161A1 (ja) * | 2014-10-28 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| WO2016067161A1 (ja) * | 2014-10-28 | 2016-05-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US10535779B2 (en) | 2015-07-17 | 2020-01-14 | Joled Inc. | Thin film transistor and method for manufacturing thin film transistor |
| WO2017018271A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN106992187B (zh) * | 2016-01-20 | 2023-05-26 | 三星显示有限公司 | 液晶显示装置和制造该液晶显示装置的方法 |
| CN106992187A (zh) * | 2016-01-20 | 2017-07-28 | 三星显示有限公司 | 液晶显示装置和制造该液晶显示装置的方法 |
| WO2022004838A1 (ja) * | 2020-07-01 | 2022-01-06 | 日新電機株式会社 | 薄膜トランジスタ |
| JP7418703B2 (ja) | 2020-07-01 | 2024-01-22 | 日新電機株式会社 | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110140116A1 (en) | 2011-06-16 |
| CN102082180A (zh) | 2011-06-01 |
| JP5679143B2 (ja) | 2015-03-04 |
| US8389991B2 (en) | 2013-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5679143B2 (ja) | 薄膜トランジスタならびに表示装置および電子機器 | |
| KR101690799B1 (ko) | 박막 트랜지스터 및 표시 장치 및 전자 기기 | |
| TWI691084B (zh) | 半導體裝置及其製造方法 | |
| JP5552753B2 (ja) | 薄膜トランジスタおよび表示装置 | |
| JP2020202384A (ja) | トランジスタ | |
| TWI479662B (zh) | 薄膜電晶體及顯示裝置 | |
| JP5668917B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN102148258B (zh) | 薄膜晶体管、其制造方法、显示单元和电子装置 | |
| US20110215328A1 (en) | Thin film transistor, method of manufacturing the thin film transistor, and display device | |
| JP2010182819A (ja) | 薄膜トランジスタおよび表示装置 | |
| US9754971B2 (en) | Semiconductor device | |
| JP2010205987A (ja) | 薄膜トランジスタおよびその製造方法並びに表示装置 | |
| JP2010135462A (ja) | 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法 | |
| JP2010182818A (ja) | 薄膜トランジスタおよび表示装置 | |
| US9053984B2 (en) | Thin-film transistor, display unit, and electronic apparatus | |
| JP2012169344A (ja) | 薄膜トランジスタならびに表示装置および電子機器 | |
| US9698273B2 (en) | Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus | |
| US8981368B2 (en) | Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus | |
| JP6019330B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器 | |
| JP2013080769A (ja) | 薄膜トランジスタならびに表示装置および電子機器 | |
| JP2016103605A (ja) | 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141224 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5679143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |