CN106992187A - 液晶显示装置和制造该液晶显示装置的方法 - Google Patents

液晶显示装置和制造该液晶显示装置的方法 Download PDF

Info

Publication number
CN106992187A
CN106992187A CN201710048031.8A CN201710048031A CN106992187A CN 106992187 A CN106992187 A CN 106992187A CN 201710048031 A CN201710048031 A CN 201710048031A CN 106992187 A CN106992187 A CN 106992187A
Authority
CN
China
Prior art keywords
layer
photoresist pattern
electrode
ohmic contact
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710048031.8A
Other languages
English (en)
Other versions
CN106992187B (zh
Inventor
安泰泳
全保建
全佑奭
郑镕彬
赵恩廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106992187A publication Critical patent/CN106992187A/zh
Application granted granted Critical
Publication of CN106992187B publication Critical patent/CN106992187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

一种能够防止杂质渗入开关元件的沟道区域中的液晶显示(LCD)装置，该LCD装置包括：在基板之上的栅电极；交叠栅电极的半导体层；交叠半导体层的漏电极和源电极；欧姆接触层，在半导体层和漏电极之间以及在半导体层和源电极之间；像素电极，连接到漏电极和源电极的其中之一；以及栅绝缘层，在栅电极和半导体层之间，该栅绝缘层包含氟。随着栅绝缘层更邻近基板，氟的浓度越来越小。

Description

液晶显示装置和制造该液晶显示装置的方法
技术领域
本发明构思的实施方式的多个方面涉及能够防止杂质扩散到开关元件的沟道区域中的液晶显示(LCD)装置并且涉及制造该LCD装置的方法。
背景技术
LCD装置是一种平板显示器(FPD)，其近来已广泛用于各种应用中。LCD装置包括两个基板和插置在其间的液晶层，该两个基板分别包括形成在其上的两个电极。在施加电压到LCD装置中的两个电极时，液晶层的液晶分子重新排列以使得可以调整透射光的量。
LCD装置包括多个像素，所述多个像素的每个包括施加数据电压到像素电极的开关元件，例如薄膜晶体管(TFT)。
在制造传统的开关元件的工艺中，在杂质半导体材料中产生的杂质扩散到开关元件的沟道区域中，因而导致开关元件中增大的漏电流的问题。
将理解，本背景技术部分旨在提供用于理解该技术的有用背景，并如在这里这样公开的，该技术背景部分可以包括不是在这里公开的内容的相应有效申请日之前已经被相关领域的普通技术人员知道或了解的部分的想法、概念或认识。
发明内容
本发明构思的实施方式的多个方面针对能够防止杂质渗入开关元件的沟道区域中的液晶显示(LCD)装置以及制造该LCD装置的方法。
根据本发明构思的一实施方式，一种液晶显示装置包括：在基板之上的栅电极；交叠栅电极的半导体层；交叠半导体层的漏电极和源电极；欧姆接触层，在半导体层和漏电极之间以及在半导体层和源电极之间；像素电极，连接到漏电极和源电极的其中之一；以及栅绝缘层，在栅电极和半导体层之间，该栅绝缘层包含氟，其中随着栅绝缘层更邻近基板，氟的浓度越来越小。
欧姆接触层可以具有大约2*1021原子/cm3或更高的杂质浓度。
在与设置在源电极和漏电极之间的沟道区域的中部对应的栅绝缘层中不包括氟。
欧姆接触层可以接触栅绝缘层。
欧姆接触层可以包括：第一欧姆接触层，在漏电极和栅绝缘层之间，第一欧姆接触层接触栅绝缘层；以及第二欧姆接触层，在源电极和栅绝缘层之间，第二欧姆接触层接触栅绝缘层。
第一欧姆接触层可以进一步设置在栅绝缘层和连接到漏电极的数据线之间。
半导体层具有与半导体层的非沟道区域的最厚部分的厚度基本上相同的厚度。
半导体层的与半导体层的第一表面相反的第二表面基本上是平的，半导体层的第一表面面对栅绝缘层。
根据本发明构思的一实施方式，一种制造液晶显示装置的方法包括：在基板之上形成栅电极；在栅电极之上形成栅绝缘层；在栅绝缘层之上形成半导体材料；在半导体材料之上形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，第二光致抗蚀剂图案具有比第一光致抗蚀剂图案的厚度小的厚度；使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为掩模，图案化半导体材料以形成交叠栅电极的半导体层；去除第一光致抗蚀剂图案和第二光致抗蚀剂图案的一部分以形成设置为对应于半导体层的沟道区域的第三光致抗蚀剂图案；疏水化第三光致抗蚀剂图案；使用疏水化的第三光致抗蚀剂图案作为掩模，在栅绝缘层和半导体层之上形成杂质半导体材料；去除第三光致抗蚀剂图案；在杂质半导体材料和半导体层之上形成导电材料；使用第四光致抗蚀剂图案作为掩模，图案化杂质半导体材料和导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及形成连接到漏电极和源电极的其中之一的像素电极。
第三光致抗蚀剂图案的疏水化可以包括将第三光致抗蚀剂图案暴露于NF3。
第一欧姆接触层和第二欧姆接触层的每个可以具有大约2*1021原子/cm3或更高的杂质浓度。
第一欧姆接触层、第二欧姆接触层、漏电极和源电极的形成可以包括：在导电材料之上形成第四光致抗蚀剂图案；以及使用第四光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化导电材料和杂质半导体材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极。
根据本发明构思的另一实施方式，一种制造液晶显示装置的方法包括：在基板之上形成栅电极；在栅电极之上形成栅绝缘层；在栅绝缘层之上形成半导体材料；在半导体材料之上形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，第二光致抗蚀剂图案具有比第一光致抗蚀剂图案的厚度小的厚度；使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为掩模，图案化半导体材料以形成交叠栅电极的半导体层；去除第一光致抗蚀剂图案和第二光致抗蚀剂图案的一部分以形成设置为对应于半导体层的沟道区域的第三光致抗蚀剂图案；在栅绝缘层、半导体层和第三光致抗蚀剂图案之上形成杂质半导体材料；以剥离方法去除第三光致抗蚀剂图案和在第三光致抗蚀剂图案之上的杂质半导体材料；在杂质半导体材料和半导体层之上形成导电材料；使用第四光致抗蚀剂图案作为掩模，图案化杂质半导体材料和导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及形成连接到漏电极和源电极的其中之一的像素电极。
第一欧姆接触层和第二欧姆接触层的每个可以具有大约2*1021原子/cm3或更高的杂质浓度。
第一欧姆接触层、第二欧姆接触层、漏电极和源电极的形成可以包括：在导电材料之上形成第四光致抗蚀剂图案；以及使用第四光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化导电材料和杂质半导体材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极。
根据本发明构思的另一实施方式，一种制造液晶显示装置的方法包括：在基板之上形成栅电极；在栅电极之上形成栅绝缘层；在栅绝缘层之上形成半导体材料；在半导体材料之上形成第一光致抗蚀剂图案；使用第一光致抗蚀剂图案作为掩模，图案化半导体材料以形成交叠栅电极的半导体层；疏水化第一光致抗蚀剂图案；使用疏水化的第一光致抗蚀剂图案作为掩模，在半导体层的倾斜表面和栅绝缘层上形成杂质半导体材料；去除第一光致抗蚀剂图案；在杂质半导体材料和半导体层之上形成导电材料；使用第二光致抗蚀剂图案作为掩模，图案化杂质半导体材料和导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及形成连接到漏电极和源电极的其中之一的像素电极。
第一光致抗蚀剂图案的疏水化可以包括将第一光致抗蚀剂图案暴露于NF3。
第一欧姆接触层和第二欧姆接触层的每个可以具有大约2*1021原子/cm3或更高的杂质浓度。
第一欧姆接触层、第二欧姆接触层、漏电极和源电极的形成可以包括：在导电材料之上形成第三光致抗蚀剂图案；以及使用第三光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化导电材料和杂质半导体材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极。
前述仅是示意性的，而不旨在以任何方式限制。除了以上描述的示意性的方面、实施方式和特征之外，通过参考附图以及伴随的详细描述，另外的特征、实施方式和特征也将变得明显。
附图说明
本发明构思的公开的以上和其它特征和方面将从结合附图的以下详细描述被更清楚地理解，在图中：
图1是示出根据一示例性实施方式的像素的平面图；
图2是沿图1的线I-I'截取的截面图；
图3是沿图1的线II-II'截取的截面图；
图4是沿图1的线III-III'截取的截面图；
图5是分离地示出图2的第一子像素电极的视图；
图6是示出具有在图1中描述的结构的两个相邻像素的视图；
图7A、7B、7C、7D、7E、7F、7G、7H、7I、7J、7K、7L、7M、7N、7O和7P是示出根据一示例性实施方式的制造LCD装置的工艺的截面图；
图8A、8B、8C、8D和8E是示出根据另一示例性实施方式的制造LCD装置的工艺的截面图；以及
图9A、9B、9C、9D、9E、9F、9G和9H是示出根据又一示例性实施方式的制造LCD装置的工艺的截面图。
具体实施方式
现在，在下文中将参考附图更全面地描述示例性实施方式。虽然本发明构思能够以各种方式改变并具有若干实施方式，但是示例性实施方式在附图中示出并且将在说明书中被主要地描述。然而，本发明构思的范围不限于所述示例性实施方式，而应该被理解为包括在本发明构思的精神和范围内包括的所有变化、等效物和置换物。
在图中，某些元件或形状可以以扩大的方式或简化的方式示出以更好地示出本发明构思，在实际产品中存在的其它元件也可以被省略。因而，附图旨在便于本发明构思的理解。
当层、区域或板被称为“在”另一层、区域或板“上”时，它可以直接在所述另一层、区域或板下面，或可以在其间存在居间层、区域或板。相反地，当层、区域或板被称为“直接在”另一层、区域或板上时，在其间可以不存在居间层、区域或板。此外，当层、区域或板被称为“在”另一层、区域或板“下面”时，它可以直接在所述另一层、区域或板下面，或可以在其间存在居间层、区域或板。相反，当层、区域或板被称为“直接在”另一层、区域或板“下面”时，在其间可以不存在居间层、区域或板。
为了描述的方便，可以在这里使用空间关系术语“在…下面”、“在…之下”、“下”、“在…上方”、“上”等来描述一个元件或部件与另一元件或部件如图中所示的关系。将理解，除了图中所描绘的取向之外，空间关系术语还意欲涵盖装置在使用或操作中的不同取向。例如，在图中示出的装置被翻转的情形下，位于另一装置“下面”或“之下”的装置可以被置于所述另一装置“上”。因此，示例性术语“在……下面”可以包括下和上两种位置。该装置还可以在其它方向取向，因而空间关系术语可以取决于所述取向而被不同地解释。
在整个说明书中，当一元件被称为“连接”到另一元件时，所述元件“直接连接”到所述另一元件，或者“电连接”到所述另一元件，其中一个或更多个居间元件插置在其间。还将理解，当在本说明书中使用时，术语“包含”、“包含…的”、“包括”和/或“包括…的”表明所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
将理解，虽然可以在这里使用术语“第一”、“第二”、“第三”等来描述不同的元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。因而，以下讨论的“第一元件”可以被称为“第二元件”或“第三元件”，并且“第二元件”和“第三元件”可以被同样地称呼，而不脱离此处的教导。
考虑正被讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)，在这里使用时，“大约”或“大致”包括所述值在内并且意指在如本领域的普通技术人员确定的对于特殊值的可接受偏差范围内。例如，“大约”可以意指在所述值的一个或更多标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非另外限定，此处使用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的相同含义。还将理解，术语(诸如在通用字典中定义的那些)应被理解为具有与其在相关领域的背景中的含义一致的含义，将不被理解为理想或过度正式的意义，除非在本说明书中明确限定。
在下文，将参考图1至9H描述液晶显示(LCD)装置的一示例性实施方式和制造该LCD装置的方法。
图1是示出根据一示例性实施方式的像素的平面图，图2是沿图1的线I-I'截取的截面图，图3是沿图1的线II-II'截取的截面图，图4是沿图1的线III-III'截取的截面图。
如图1、2、3和4所示的LCD装置包括第一基板301、栅线GL、第一栅电极GE1、第二栅电极GE2、第三栅电极GE3、第一存储电极751、存储线750、第二存储电极752、栅绝缘层311、第一半导体层321、第二半导体层322、第三半导体层323、第一欧姆接触层321a、第二欧姆接触层321b、数据线DL、第一漏电极DE1、第一源电极SE1、第二漏电极DE2、第二源电极SE2、第三漏电极DE3、第三源电极SE3、钝化层320、盖层391、滤色器354、像素电极PE1和PE2、第二基板302、光阻挡层376、保护层722、公共电极330和液晶层333。这里，像素电极PE1和PE2包括设置在第一子像素区域P1中的第一子像素电极PE1和设置在第二子像素区域P2中的第二子像素电极PE2。
第一开关元件TFT1，如图1和2所示，包括第一栅电极GE1、第一半导体层321、第一漏电极DE1和第一源电极SE1。
第二开关元件TFT2，如图1和3所示，包括第二栅电极GE2、第二半导体层322、第二漏电极DE2和第二源电极SE2。
如图1和2所示，栅线GL设置在第一基板301上。例如，在平面图中，栅线GL设置在第一基板301的第一子像素区域P1和第二子像素区域P2之间。
栅线GL，如图1、2、3和4所示，连接到第一栅电极GE1、第二栅电极GE2和第三栅电极GE3。栅线GL、第一栅电极GE1、第二栅电极GE2和第三栅电极GE3可以是整体的。在一示例性实施方式中，虽然未示出，栅线GL的焊盘部分(例如端部分)可以具有比其另一部分的平坦区域更大的平坦区域从而适当地接触另一层或外部驱动电路。
栅线GL可以包括铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金、和/或钼(Mo)或其合金，或者由其形成。在一示例性实施方式中，栅线GL可以包括铬(Cr)、钽(Ta)和钛(Ti)的其中一种，或由其形成。在一示例性实施方式中，栅线GL可以具有包括有互相不同的物理特性的至少两个导电层的多层结构。
第一栅电极GE1可以是栅线GL的一部分。与其不同，第一栅电极GE1可以具有从栅线GL突出的形状。如图1和2所示，第一栅电极GE1交叠第一半导体层321。第一栅电极GE1可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。第一栅电极GE1和栅线GL可以在相同的工艺中同时形成。
第二栅电极GE2可以是栅线GL的一部分。与其不同，第二栅电极GE2可以具有从栅线GL突出的形状。如图1和3所示，第二栅电极GE2交叠第二半导体层322。第二栅电极GE2可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。第二栅电极GE2和栅线GL可以在相同的工艺中同时形成。
第三栅电极GE3可以是栅线GL的一部分。与其不同，第三栅电极GE3可以具有从栅线GL突出的形状。如图1和4所示，第三栅电极GE3交叠第三半导体层323。第三栅电极GE3可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。第三栅电极GE3和栅线GL可以在相同的工艺中同时形成。
第一存储电极751，如图1所示，围绕第一子像素电极PE1。在这样的示例性实施方式中，第一存储电极751可以交叠第一子像素电极PE1的边缘部分。第一存储电压Vcst1被施加到第一存储电极751。第一存储电压Vcst1可以具有与公共电压Vcom的电压电平相同的电压电平。第一存储电极751可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。第一存储电极751和栅线GL可以在相同的工艺中同时形成。
第一存储电极751连接到存储线750。如图1所示，存储线750设置在第一子像素区域P1和第二子像素区域P2之间。存储线750基本上平行于栅线GL。第一存储电压Vcst1被施加到存储线750。在这样的示例性实施方式中，第一存储电极751和存储线750可以是整体的。存储线750可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。在一示例性实施方式中，存储线750和栅线GL可以在相同的工艺中同时形成。
如图1所示，第二存储电极752围绕第二子像素电极PE2。在这样的示例性实施方式中，第二存储电极752交叠第二子像素电极PE2的边缘部分。第二存储电压Vcst2被施加到第二存储电极752。第二存储电压Vcst2可以具有与公共电压Vcom的电压电平相同的电压电平。在一示例性实施方式中，第二存储电极752和第一存储电极751可以是整体的。第二存储电极752可以包括与栅线GL的材料相同的材料并且可以具有与栅线GL的结构相同的结构(多层结构)。第二存储电极752和栅线GL可以在相同的工艺中同时形成。
如图2和3所示，栅绝缘层311设置在栅线GL、第一栅电极GE1、第二栅电极GE2、第一存储电极751、第二存储电极752和存储线750之上。在这样的示例性实施方式中，栅绝缘层311设置在包括栅线GL、第一栅电极GE1、第二栅电极GE2、第一存储电极751、第二存储电极752和存储线750的第一基板301的整个表面之上。栅绝缘层311具有穿过栅绝缘层311的一部分的栅接触孔。存储线750通过栅接触孔暴露。例如，栅绝缘层311可以包括硅氮化物(SiNx)或硅氧化物(SiOx)，或由其形成。栅绝缘层311可以具有包括有互相不同的物理特性的至少两个绝缘层的多层结构。
栅绝缘层311可以包括氟(F)。例如，栅绝缘层311可以包括大约1018原子/cm3或更高的浓度的氟原子。随着栅绝缘层311更邻近第一基板301，氟(F)的浓度减小。
随着更邻近第一基板301，栅绝缘层311可以包括更低浓度的氟(F)。也就是，栅绝缘层311可以具有在竖直(深度)方向上改变的氟(F)浓度。例如，栅绝缘层311的相对邻近第一基板301的部分具有相对低的氟(F)浓度，而栅绝缘层311的相对远离第一基板301的另一部分具有相对高的氟(F)浓度。例如，栅绝缘层311的相对邻近第一基板301的所述部分可以包括大约1018原子/cm3的浓度的氟原子，并且栅绝缘层311的相对远离第一基板301的所述另一部分可以包括高于大约1018原子/cm3的浓度的氟原子。
如图2中所示，数据线DL设置在栅绝缘层311之上。虽然未示出，但是数据线DL的焊盘部分(例如端部分)可以具有比其另一部分的平坦区域更大的平坦区域从而适当地接触另一层或外部驱动电路。
数据线DL交叉栅线GL和存储线750。虽然未示出，但是数据线DL的交叉栅线GL的部分可以具有比数据线DL的另一部分的线宽小的线宽。与其类似，数据线DL的交叉存储线750的部分可以具有比数据线DL的另一部分的线宽小的线宽。因此，在数据线DL和栅线GL之间的寄生电容以及在数据线DL和存储线750之间的电容可以减小。
数据线DL可以包括耐火金属诸如钼、铬、钽和钛或其合金，或由其形成。数据线DL可以具有包括耐火金属层和低电阻导电层的多层结构。该多层结构的示例可以包括：包括铬或钼(合金)下层和铝(合金)上层的双层结构；以及包括钼(合金)下层、铝(合金)中间层和钼(合金)上层的三层结构。在一备选的示例性实施方式中，数据线DL可以包括任何适当的金属或导体而不是上述材料，或者由任何适当的金属或导体形成而不是上述材料。
如图2中所示，第一半导体层321设置在栅绝缘层311之上。如图1和2所示，第一半导体层321交叠第一栅电极GE1。第一半导体层321可以包括例如非晶硅或多晶硅，或由其形成。这里，非晶硅和多晶硅的每个还可以包括氢(H)。
第一半导体层321的沟道区域可以具有与第一半导体层321的非沟道区域的最厚部分的厚度基本上相同的厚度。换言之，第一半导体层321的上表面基本上是平的。也就是，在第一半导体层321的面对(或接触)栅绝缘层311的表面被定义为第一半导体层321的下表面并且第一半导体层321的与上述下表面相反的表面被定义为第一半导体层321的上表面的情形下，第一半导体层321的上表面基本上是平的。在一示例性实施方式中，第一半导体层321的上述沟道区域指的是第一半导体层321的与第一开关元件TFT1的沟道区域对应的区域。
如图3所示，第二半导体层322设置在栅绝缘层311之上。如图1和3所示，第二半导体层322交叠第二栅电极GE2。第二半导体层322可以包括与第一半导体层321中包括的材料相同的材料，或由其形成。第二半导体层322和第一半导体层321可以在相同的工艺中同时形成。如图1所示，第二半导体层322和第一半导体层321可以是整体的。
第二半导体层322的沟道区域可以具有与第二半导体层322的非沟道区域的最厚部分的厚度基本上相同的厚度。换言之，第二半导体层322的上表面基本上是平的。也就是，在第二半导体322的面对(或接触)栅绝缘层311的表面被定义为第二半导体层322的下表面并且第二半导体层322的与上述下表面相反的表面被定义为第二半导体层322的上表面的情形下，第二半导体层322的上表面基本上是平的。在一示例性实施方式中，第二半导体层322的上述沟道区域指的是第二半导体层322的与第二开关元件TFT2的沟道区域对应的区域。
如图4所示，第三半导体层323设置在栅绝缘层311之上。如图1和4所示，第三半导体层323交叠第三栅电极GE3。第三半导体层323可以包括与第一半导体层321中包括的材料相同的材料。第三半导体层323和第一半导体层321可以在相同的工艺中同时形成。
第三半导体层323的沟道区域可以具有与第三半导体层323的非沟道区域的最厚部分的厚度基本上相同的厚度。换言之，第三半导体层323的上表面基本上是平的。也就是，在第三半导体323的面对(或接触)栅绝缘层311的表面被定义为第三半导体层323的下表面并且第三半导体层323的与上述下表面相反的表面被定义为第三半导体层323的上表面的情形下，第三半导体层323的上表面基本上是平的。在一示例性实施方式中，第三半导体层323的上述沟道区域指的是第三半导体层323的与第三开关元件TFT3的沟道区域对应的区域。
如图2中所示，第一和第二欧姆接触层321a和321b设置在第一半导体层321之上。第一和第二欧姆接触层321a和321b彼此面对，在其间具有第一开关元件TFT1的沟道区域。第一欧姆接触层321a和第二欧姆接触层321b的至少之一可以包括以高浓度掺杂有诸如磷(P)或磷化氢(PH3)的n型杂质的n+氢化非晶硅，或由其形成。例如，第一欧姆接触层321a和第二欧姆接触层321b的至少之一可以包括大约2*1021原子/cm3或更高的浓度的杂质(磷(P)或磷化氢(PH3))。在一备选的示例性实施方式中，第一欧姆接触层321a和第二欧姆接触层321b的至少之一可以包括硅化物。
第一欧姆接触层321a设置在第一半导体层321和第一漏电极DE1之间，在栅绝缘层311和第一漏电极DE1之间，以及在栅绝缘层311和数据线DL之间。换言之，第一欧姆接触层321a的一部分设置在第一半导体层321和第一漏电极DE1之间，第一欧姆接触层321a的另一部分设置在栅绝缘层311和第一漏电极DE1之间，并且第一欧姆接触层321a的再一部分设置在栅绝缘层311和数据线DL之间。在这样的示例性实施方式中，第一欧姆接触层321a的在栅绝缘层311和第一漏电极DE1之间的部分接触栅绝缘层311。此外，第一欧姆接触层321a的在栅绝缘层311和数据线DL之间的部分接触栅绝缘层311。换言之，第一欧姆接触层321a的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
第二欧姆接触层321b设置在第一半导体层321和第一源电极SE1之间以及在栅绝缘层311和第一源电极SE1之间。换言之，第二欧姆接触层321b的一部分设置在第一半导体层321和第一源电极SE1之间，第二欧姆接触层321b的另一部分设置在栅绝缘层311和第一源电极SE1之间。在这样的示例性实施方式中，第二欧姆接触层321b的在栅绝缘层311和第一源电极SE1之间的部分接触栅绝缘层311。换言之，第二欧姆接触层321b的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
如图3所示，第三和第四欧姆接触层322a和322b设置在第二半导体层322之上。第三和第四欧姆接触层322a和322b彼此面对，在其间具有第二开关元件TFT2的沟道区域。第三和第四欧姆接触层322a和322b可以包括与在上述第一欧姆接触层321a中包括的材料相同的材料。在一示例性实施方式中，第三欧姆接触层322a和第二欧姆接触层321b可以是整体的。
第三欧姆接触层322a设置在第二半导体层322和第二漏电极DE2之间以及在栅绝缘层311和第二漏电极DE2之间。换言之，第三欧姆接触层322a的一部分设置在第二半导体层322和第二漏电极DE2之间，第三欧姆接触层322a的另一部分设置在栅绝缘层311和第二漏电极DE2之间。在这样的示例性实施方式中，第三欧姆接触层322a的在栅绝缘层311和第二漏电极DE2之间的部分接触栅绝缘层311。换言之，第三欧姆接触层322a的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
第四欧姆接触层322b设置在第二半导体层322和第二源电极SE2之间以及栅绝缘层311和第二源电极SE2之间。换言之，第四欧姆接触层322b的一部分设置在第二半导体层322和第二源电极SE2之间，第四欧姆接触层322b的另一部分设置在栅绝缘层311和第二源电极SE2之间。在这样的示例性实施方式中，第四欧姆接触层322b的在栅绝缘层311和第二源电极SE2之间的部分接触栅绝缘层311。换言之，第四欧姆接触层322b的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
如图4所示，第五和第六欧姆接触层323a和323b设置在第三半导体层323之上。第五和第六欧姆接触层323a和323b彼此面对，在其间具有第三开关元件TFT3的沟道区域。第五和第六欧姆接触层323a和323b可以包括与第一欧姆接触层321a中包括的材料相同的材料。
第五欧姆接触层323a设置在第三半导体层323和第三漏电极DE3之间以及栅绝缘层311和第三漏电极DE3之间。换言之，第五欧姆接触层323a的一部分设置在第三半导体层323和第三漏电极DE3之间，第五欧姆接触层323a的另一部分设置在栅绝缘层311和第三漏电极DE3之间。在这样的示例性实施方式中，第五欧姆接触层323a的在栅绝缘层311和第三漏电极DE3之间的部分接触栅绝缘层311。换言之，第五欧姆接触层323a的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
第六欧姆接触层323b设置在第三半导体层323和第三源电极SE3之间以及栅绝缘层311和第三源电极SE3之间。换言之，第六欧姆接触层323b的一部分设置在第三半导体层323和第三源电极SE3之间，第六欧姆接触层323b的另一部分设置在栅绝缘层311和第三源电极SE3之间。在这样的示例性实施方式中，第六欧姆接触层323b的在栅绝缘层311和第三源电极SE3之间的部分接触栅绝缘层311。换言之，第六欧姆接触层323b的基本上紧接着在栅绝缘层311之上的部分直接接触栅绝缘层311。
第一、第二、第三、第四、第五和第六欧姆接触层321a、321b、322a、322b、323a和323b可以在相同的工艺中同时形成。
如图2中所示，第一漏电极DE1设置在第一欧姆接触层321a之上。如图1所示，第一漏电极DE1可以具有从数据线DL突出的形状。虽然未示出，但是第一漏电极DE1可以是数据线DL的一部分。第一漏电极DE1交叠第一半导体层321和第一栅电极GE1。第一漏电极DE1可以具有从I形状、C形状和U形状中选出的形状。具有U形状的第一漏电极DE1在图1中示出，第一漏电极DE1的突出部分面朝第二子像素电极PE2。第一漏电极DE1可以包括与数据线DL的材料相同的材料并且可以具有与数据线DL的结构相同的结构(多层结构)。第一漏电极DE1和数据线DL可以在相同的工艺中同时形成。
第一漏电极DE1和数据线DL沿第一欧姆接触层321a设置。包括第一漏电极DE1和数据线DL的数据传输布线可以具有与第一欧姆接触层321a的形状相同的形状。
如图2中所示，第一源电极SE1设置在第二欧姆接触层321b之上。第一源电极SE1交叠第一半导体层321和第一栅电极GE1。第一源电极SE1通过第一连接电极181连接到第一子像素电极PE1。第一源电极SE1可以包括与数据线DL的材料相同的材料并且可以具有与数据线DL的结构相同的结构(多层结构)。第一源电极SE1和数据线DL可以在相同的工艺中同时形成。
第一源电极SE1沿第二欧姆接触层321b设置。第一源电极SE1可以具有与第一欧姆接触层321a的形状基本上相同的形状。
如图3所示，第二漏电极DE2设置在第三欧姆接触层322a之上。第二漏电极DE2和第一漏电极DE1是整体的。第二漏电极DE2交叠第二半导体层322和第二栅电极GE2。第二漏电极DE2可以具有从I形状、C形状和U形状中选出的形状。具有U形状的第二漏电极DE2在图1中示出，第二漏电极DE2的突出部分面朝第一子像素电极PE1。第二漏电极DE2可以包括与数据线DL的材料相同的材料，并且可以具有与数据线DL的结构相同的结构(多层结构)。在一示例性实施方式中，第二漏电极DE2和数据线DL可以在相同的工艺中同时形成。
第二漏电极DE2沿第三欧姆接触层322a设置。第二漏电极DE2可以具有与第三欧姆接触层322a的形状基本上相同的形状。
如图3所示，第二源电极SE2设置在第四欧姆接触层322b之上。第二源电极SE2交叠第二半导体层322和第二栅电极GE2。第二源电极SE2通过第二连接电极182连接到第二子像素电极PE2。第二源电极SE2可以包括与数据线DL的材料相同的材料，并且可以具有与数据线DL的结构相同的结构(多层结构)。第二源电极SE2和数据线DL可以在相同的工艺中同时形成。
第二源电极SE2沿第四欧姆接触层322b设置。第二源电极SE2可以具有与第四欧姆接触层322b的形状基本上相同的形状。
如图4所示，第三漏电极DE3设置在第五欧姆接触层323a之上。第三漏电极DE3和第二源电极SE2是整体的。第三漏电极DE3交叠第三半导体层323和第三栅电极GE3。第三漏电极DE3可以具有从I形状、C形状和U形状中选出的形状。具有I字形的第三漏电极DE3在图1中示出。第三漏电极DE3可以包括与数据线DL的材料相同的材料，并且可以具有与数据线DL的结构相同的结构(多层结构)。在一示例性实施方式中，第三漏电极DE3和数据线DL可以在相同的工艺中同时形成。
第三漏电极DE3沿第五欧姆接触层323a设置。第三漏电极DE3可以具有与第五欧姆接触层323a的形状基本上相同的形状。
如图4所示，第三源电极SE3设置在第六欧姆接触层323b之上。第三源电极SE3交叠第三半导体层323和第三栅电极GE3。第三源电极SE3通过第三连接电极183连接到存储线750。第三源电极SE3可以包括与上述数据线DL的材料相同的材料，并且可以具有与上述数据线DL的结构相同的结构(多层结构)。在一示例性实施方式中，第三源电极SE3和数据线DL可以在相同的工艺中同时形成。
第三源电极SE3沿第六欧姆接触层323b设置。第三源电极SE3可以具有与第六欧姆接触层323b的形状基本上相同的形状。
如图2、3和4所示，钝化层320设置在数据线DL、第一漏电极DE1、第二漏电极DE2、第三漏电极DE3、第一源电极SE1、第二源电极SE2和第三源电极SE3之上。在这样的示例性实施方式中，钝化层320设置在包括数据线DL、第一漏电极DE1、第二漏电极DE2、第三漏电极DE3、第一源电极SE1、第二源电极SE2和第三源电极SE3的第一基板301的整个表面之上。钝化层320具有穿过钝化层320的一部分的第一、第二和第三下接触孔。第一源电极SE1的顶表面通过第一下接触孔暴露于外，第二源电极SE2的顶表面通过第二下接触孔暴露于外，第三源电极SE3的顶表面和侧表面通过第三下接触孔暴露于外。
钝化层320可以包括诸如硅氮化物(SiNx)或硅氧化物(SiOx)的无机绝缘材料，或由其形成。钝化层320可以包括有机绝缘材料，或由有机绝缘材料形成。在这样的示例性实施方式中，可以使用具有光敏性并且具有大约4.0的介电常数的有机绝缘材料。在一备选的示例性实施方式中，钝化层320可以具有包括下无机层和上有机层的双层结构，其已经被发现给予了期望的绝缘性质并且还防止对第一、第二和第三半导体层321、322和323的暴露部分的损坏。钝化层320可以具有大于或等于大约的厚度，例如，在大约至大约的范围内的厚度。
如图2、3和4所示，滤色器354设置在钝化层320之上。滤色器354设置在第一子像素区域P1和第二子像素区域P2中。此外，滤色器354还可以设置于在第一子像素区域P1和第二子像素区域P2之间的钝化层320之上。在这样的示例性实施方式中，滤色器354可以在第一、第二和第三接触孔CH1、CH2和CH3中被去除。在一示例性实施方式中，滤色器354的其中之一的边缘部分可以交叠滤色器354中与其相邻的另一个的边缘部分。具有相同颜色的滤色器354分别设置于包括在同一像素中的第一子像素区域P1和第二子像素区域P2中。滤色器354可以包括光敏有机材料或由光敏有机材料形成。
如图2、3和4所示，盖层391设置在滤色器354之上。盖层391配置为防止在滤色器354中产生的不期望的材料渗透到液晶层333中。盖层391具有穿过其的第一、第二和第三上接触孔。第一上接触孔设置在暴露第一源电极SE1的第一下接触孔之上。第一上接触孔连接到第一下接触孔，从而形成第一接触孔CH1。第二上接触孔设置在暴露第二源电极SE2的第二下接触孔之上。第二上接触孔连接到第二下接触孔，从而形成第二接触孔CH2。第三上接触孔设置在暴露第三源电极SE3的第三下接触孔之上。第三上接触孔、第三下接触孔和栅接触孔彼此连接，从而形成第三接触孔CH3。盖层391可以包括硅氮化物或硅氧化物，或由其形成。
如图1和2所示，第一子像素电极PE1设置在第一子像素区域P1中。在这样的示例性实施方式中，第一子像素电极PE1设置在盖层391之上。第一子像素电极PE1通过第一接触孔CH1连接到第一源电极SE1。
第一子像素电极PE1可以包括诸如铟锡氧化物(“ITO”)或铟锌氧化物(“IZO”)的透明导电材料，或由其形成。这里，ITO可以是多晶材料或单晶材料，并且IZO也可以是多晶材料或单晶材料。在一备选的示例性实施方式中，IZO可以是非晶材料。
在下文，将参考图5详细描述第一子像素电极PE1。
图5示出图2的第一子像素电极PE1。
如图5所示，第一子像素电极PE1包括主干电极613和多个分支电极601a、601b、601c和601d。主干电极613和分支电极601a、601b、601c和601d可以是整体的。
主干电极613将第一子像素区域P1划分成多个域。例如，主干电极613包括彼此交叉的水平部分611和竖直部分612。水平部分611将第一子像素区域P1划分成两个域，竖直部分612将已被划分的两个域的每个划分成另两个小的域。第一子像素区域P1可以通过包括水平部分611和竖直部分612的主干电极613被分成四个域A、B、C和D。
分支电极601a、601b、601c和601d包括分别从主干电极613向不同方向延伸的第一、第二、第三和第四分支电极601a、601b、601c和601d。也就是，第一、第二、第三和第四分支电极601a、601b、601c和601d从主干电极613延伸到域A、B、C和D中的相应域中。例如，第一分支电极601a设置在第一域A中，第二分支电极601b设置在第二域B中，第三分支电极601c设置在第三域C中，以及第四分支电极601d设置在第四域D中。
第一分支电极601a和第二分支电极601b可以关于竖直部分612线对称，第三分支电极601c和第四分支电极601d可以关于竖直部分612线对称。此外，第一分支电极601a和第二分支电极601b可以关于水平部分611线对称，第四分支电极601d和第三分支电极601c可以关于水平部分611线对称。
第一分支电极601a可以包括在第一域A中的多个第一分支电极601a，并且在这样的示例性实施方式中，所述多个第一分支电极601a彼此平行地排列。在这方面，在第一域A中第一分支电极601a的连接到水平部分611的部分可以在关于水平部分611的倾斜方向上延伸。此外，在第一域A中第一分支电极601a的连接到竖直部分612的其它部分可以在关于竖直部分612的倾斜方向上延伸。
第二分支电极601b可以包括在第二域B中的多个第二分支电极601b，并且在这样的示例性实施方式中，所述多个第二分支电极601b彼此平行地排列。在这方面，在第二域B中第二分支电极601b的连接到水平部分611的部分可以在关于水平部分611的倾斜方向上延伸。此外，在第二域B中第二分支电极601b的连接到竖直部分612的其它部分可以在关于竖直部分612的倾斜方向上延伸。
第三分支电极601c可以包括在第三域C中的多个第三分支电极601c，并且在这样的示例性实施方式中，所述多个第三分支电极601c彼此平行地排列。在这方面，在第三域C中第三分支电极601c的连接到水平部分611的部分可以在关于水平部分611的倾斜方向上延伸。此外，在第三域C中第三分支电极601c的连接到竖直部分612的其它部分可以在关于竖直部分612的倾斜方向上延伸。
第四分支电极601d可以包括在第四域D中的多个第四分支电极601d，并且在这样的示例性实施方式中，所述多个第四分支电极601d彼此平行地排列。在这方面，在第四域D中第四分支电极601d的连接到水平部分611的部分可以在关于水平部分611的倾斜方向上延伸。此外，在第四域D中第四分支电极601d的连接到竖直部分612的其它部分可以在关于竖直部分612的倾斜方向上延伸。
上述主干电极613还可以包括第一连接部分614a和第二连接部分614b。第一连接部分614a连接到水平部分611的一端，第二连接部分614b连接到水平部分611的另一端。第一连接部分614a和第二连接部分614b可以与竖直部分612平行地排列。第一连接部分614a和第二连接部分614b可以与主干电极613是整体的。
在第一域A中的第一分支电极601a的至少两个的端部分以及在第四域D中的第四分支电极601d的至少两个的端部分可以通过第二连接部分614b彼此连接。与其类似，在第二域B中的第二分支电极601b的至少两个的端部分和在第三域C中的第三分支电极601c的至少两个的端部分可以通过第一连接部分614a彼此连接。
此外，虽然未示出，但是在第一域A中的第一分支电极601a的至少两个的端部分和在第二域B中的第二分支电极601b的至少两个的端部分可以连接到另一连接部分。此外，在第三域C中的第三分支电极601c的至少两个的端部分和在第四域D中的第四分支电极601d的至少两个的端部分可以连接到另一连接部分。
第一子像素电极PE1和第一存储电极751可以彼此交叠。例如，第一子像素电极PE1的边缘部分可以设置在第一存储电极751之上。
在第一开关元件TFT1和第一子像素电极PE1之间的连接部分可以设置在栅线GL和第一子像素电极PE1之间。换言之，第一接触孔CH1可以设置在栅线GL和第一子像素电极PE1之间。
如图1和3所示，第二子像素电极PE2设置在第二子像素区域P2中。在这样的示例性实施方式中，第二子像素电极PE2设置在盖层391之上。第二子像素电极PE2通过第二接触孔CH2连接到第二源电极SE2。第二子像素电极PE2可以包括与第一子像素电极PE1中包括的材料相同的材料，或由其形成。也就是，第二子像素电极PE2和第一子像素电极PE1可以在相同的工艺中同时提供。
第二子像素电极PE2可以具有与第一子像素电极PE1的构造基本上相同的构造。例如，第二子像素电极PE2包括将第二子像素区域P2划分成多个域的主干电极以及从主干电极延伸到所述域中的对应域中的分支电极。此外，第二子像素电极PE2还可以包括第一连接部分和第二连接部分。因为在第二子像素电极PE2中包括的主干电极、分支电极、第一连接部分和第二连接部分与在第一子像素电极PE1中包括的那些相同，所以关于其的描述将参考图5以及相关的描述。
第二子像素电极PE2可以具有大于或等于第一子像素电极PE1的平坦区域的平坦区域。在一示例性实施方式中，第二子像素电极PE2的平坦区域可以是第一子像素电极PE1的平坦区域的一倍至两倍。
第二子像素电极PE2和第二存储电极752可以彼此交叠。例如，第二子像素电极PE2的边缘部分可以设置在第二存储电极752之上。
在第二开关元件TFT2和第二子像素电极PE2之间的连接部分可以设置在栅线GL和第二子像素电极PE2之间。换言之，第二接触孔CH2可以被限定在栅线GL和第二子像素电极PE2之间。
在第三开关元件TFT3和存储线750之间的连接部分可以设置在栅线GL和第一子像素电极PE1之间。换言之，第三接触孔CH3可以被限定在栅线GL和第一子像素电极PE1之间。
如图2、3和4所示，光阻挡层376设置在第二基板302之上。光阻挡层376设置在第二基板302的除了第一子像素区域P1和第二子像素区域P2之外的部分之上。在一备选的示例性实施方式中，光阻挡层376可以设置在第一基板301之上。光阻挡层376可以被称为黑矩阵。
保护层722设置在光阻挡层376之上。在这样的示例性实施方式中，保护层722可以遍及包括光阻挡层376的第二基板302的整个表面设置。保护层722用于显著地减小(即，最小化)在保护层722和第二基板302之间的元件间(例如，在第二基板302的元件诸如上述光阻挡层376之间)的高度差。保护层722可以被省略。
公共电极330设置在保护层722之上。在这样的示例性实施方式中，公共电极330可以遍及包括保护层722的第二基板302的整个表面设置。然而，在一备选的示例性实施方式中，公共电极330可以设置在部分的保护层722上方以对应于第一子像素区域P1和第二子像素区域P2。公共电压Vcom被施加到公共电极330。
虽然未示出，但是LCD装置的示例性实施方式还可以包括第一偏振器和第二偏振器。在彼此面对的第一基板301的一表面和第二基板302的一表面分别被定义为对应基板的上表面并且与该上表面相反的表面分别被定义为对应基板的下表面的情形下，上述第一偏振器设置在第一基板301的下表面之上，并且第二偏振器设置在第二基板302的下表面之上。
第一偏振器的透射轴垂直于第二偏振器的透射轴，并且其透射轴的其中之一平行于栅线GL取向。在一备选的示例性实施方式中，LCD装置可以仅包括第一偏振器和第二偏振器的其中之一。
在一示例性实施方式中，虽然未示出，但是LCD装置还可以包括屏蔽电极。屏蔽电极可以设置在盖层391之上以交叠数据线DL。例如，屏蔽电极可以具有与数据线DL的形状相同的形状并且可以沿数据线DL设置。屏蔽电极可以包括与第一子像素电极PE1中包括的材料相同的材料，或由其形成。公共电压Vcom可以被施加到屏蔽电极。屏蔽电极配置为防止在数据线DL和子像素电极(例如第一和第二子像素电极PE1和PE2)之间的电场的形成。在这样的示例性实施方式中，屏蔽电极和公共电极330具有等效电势，使得透射通过在屏蔽电极和公共电极330之间的液晶层333的光被第二偏振器屏蔽。因此，光泄漏可以在对应于数据线DL的部分处被显著地减小或防止。
第一基板301和第二基板302是包括玻璃或塑料或者由玻璃或塑料形成的绝缘基板。
在第一基板301和第二基板302之间的液晶层333包括液晶分子。液晶分子可以具有负介电常数并且可以是垂直配向液晶分子。
在一示例性实施方式中，在一个像素(在下文，第一像素)中的第一存储电极751可以连接到在邻近第一像素的另一像素(在下文，第二像素)中的第二存储电极752，这将参考图6被进一步详细地描述。
图6是示出具有在图1中描述的结构的两个相邻像素的视图。在图6中示出第一像素的一部分和第二像素的一部分。在一示例性实施方式中，第一像素和第二像素具有与图1中示出的像素的结构相同的结构。
如图6所示，在第一像素PX1中的第一存储电极751可以连接到在第二像素PX2中的第二存储电极752。例如，在两条相邻的栅线GL和GL'之间彼此相邻的第一像素PX1中的第一存储电极751和第二像素PX2中的第二存储电极752可以彼此连接。在这样的示例性实施方式中，第一像素PX1的第一存储电极751和第二像素PX2的第二存储电极752可以是整体的。
图7A、7B、7C、7D、7E、7F、7G、7H、7I、7J、7K、7L、7M、7N、7O和7P是示出根据一示例性实施方式的制造LCD装置的工艺的截面图。图7A、7B、7C、7D、7E、7F、7G、7H、7I、7J、7K、7L、7M、7N、7O和7P示出沿图1的线I-I'截取的截面图。
首先，虽然未示出，但是栅金属层沉积在第一基板301的整个表面之上。栅金属层可以通过物理气相沉积(“PVD”)方法诸如溅射被沉积。
随后，上述栅金属层通过光刻工艺被图案化，使得第一栅电极GE1、存储线750和第一存储电极751形成在第一基板301之上，如图7A所示。在一示例性实施方式中，虽然未示出，但是栅线GL、第二栅电极GE2、第三栅电极GE3和第二存储电极752在图案化栅金属层时也形成在第一基板301之上。
栅金属层可以通过使用蚀刻溶液的湿蚀刻法被去除。
栅金属层可以包括在上述栅线GL中包括的材料，或由其形成。
随后，如图7B所示，栅绝缘层311沉积在包括栅线GL、第一栅电极GE1、存储线750、第一存储电极751、第二栅电极GE2、第三栅电极GE3和第二存储电极752的第一基板301的整个表面之上。栅绝缘层311可以通过化学气相沉积(“CVD”)方法被沉积。
栅绝缘层311可以包括在上述栅绝缘层311中包括的材料，或由其形成。
随后，如图7C所示，半导体材料420形成在栅绝缘层311之上。半导体材料420沉积在包括栅绝缘层311的第一基板301的整个表面之上。半导体材料420可以通过化学气相沉积(CVD)方法被沉积。半导体材料420可以包括在第一半导体层321中包括的材料，或由其形成。
随后，光致抗蚀剂PR形成在半导体材料420之上。光致抗蚀剂PR被涂覆在包括半导体材料420的第一基板301的整个表面之上。
随后，掩模M设置在光致抗蚀剂PR之上。掩模M具有光透射通过其的透射区域TA、光通过其被阻挡的阻挡区BA、以及光部分地透射通过的半透射区域HTA。半透射区域HTA可以包括多个狭缝或半透明层。在这样的示例性实施方式中，半透射区域HTA的透光率低于透射区域TA的透光率。例如，半透射区域HTA的透光率可以是透射区域TA的透光率的大约一半。
随后，光(例如紫外线)通过掩模M以选择方式被照射到光致抗蚀剂PR，使得光致抗蚀剂PR被曝光。在曝光的光致抗蚀剂PR被显影的情形下，具有厚度差的第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2形成在半导体材料420之上，如图7D所示。第二光致抗蚀剂图案PP2具有比第一光致抗蚀剂图案PP1的厚度小的厚度。例如，第二光致抗蚀剂图案PP2的厚度可以是第一光致抗蚀剂图案PP1的厚度的大约一半。
第一光致抗蚀剂图案PP1设置在半导体材料420的与图案掩模M的阻挡区BA对应的部分上，第二光致抗蚀剂图案PP2设置在半导体材料420的与掩模M的半透射区域HTA对应的部分之上。换言之，第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2设置为对应于随后将形成的第一半导体层321的区域。在这样的示例性实施方式中，第一光致抗蚀剂图案PP1设置为对应于第一半导体层321的第一开关元件TFT1的沟道区域。
光致抗蚀剂PR的与掩模M的透射区域TA对应的部分被完全去除。
虽然未示出，但是通过上述光致抗蚀剂PR的显影工艺，另一第一和第二光致抗蚀剂图案以及再一个第一和第二光致抗蚀剂图案形成在半导体材料420之上。所述另一第一光致抗蚀剂图案和所述再一个第一光致抗蚀剂图案中的每个具有与上述第一光致抗蚀剂图案PP1的厚度基本上相同的厚度，并且所述另一第二光致抗蚀剂图案和所述再一个第二光致抗蚀剂图案中的每个具有与第二光致抗蚀剂图案PP2的厚度基本上相同的厚度。所述另一第一和第二光致抗蚀剂图案设置为对应于随后将形成的第二半导体层322的区域，并且所述再一个第一和第二光致抗蚀剂图案设置为对应于随后将形成的第三半导体层323的区域。在这样的示例性实施方式中，所述另一第一光致抗蚀剂图案设置为对应于第二半导体层322的第二开关元件TFT2的沟道区域，并且所述再一个第二光致抗蚀剂图案设置为对应于第三半导体层323的第三开关元件TFT3的沟道区域。
随后，在形成了第一和第二光致抗蚀剂图案PP1和PP2的状态下，半导体材料420使用第一和第二光致抗蚀剂图案PP1和PP2作为掩模被蚀刻。在这样的示例性实施方式中，如图7E所示，交叠第一栅电极GE1的第一半导体层321形成在栅绝缘层311之上。虽然未示出，但是在半导体材料420的上述蚀刻工艺中，第二半导体层322和第三半导体层323也形成在栅绝缘层311之上。
随后，如图7F所示，执行灰化工艺。在灰化工艺中，第一光致抗蚀剂图案PP1的厚度和第二光致抗蚀剂图案PP2的厚度被减小了相同的水平。在这样的示例性实施方式中，执行灰化工艺直到完全去除具有相对小的厚度的第二光致抗蚀剂图案PP2。也就是，当完全去除了第二光致抗蚀剂图案PP2时，灰化工艺终止。
在第二光致抗蚀剂图案PP2被去除时，在下面的第一半导体层321的非沟道区域被暴露。在一示例性实施方式中，因为第一光致抗蚀剂PP1的一部分在灰化工艺中被去除，所以第一光致抗蚀剂图案PP1的厚度减小。在下文，在灰化之后的第一光致抗蚀剂图案PP1被定义为第三光致抗蚀剂图案PP3。第三光致抗蚀剂图案PP3设置为对应于第一半导体层321的沟道区域。虽然未示出，但是通过灰化工艺，另一第三光致抗蚀剂图案设置为对应于第二半导体层322的沟道区域和第三半导体层323的沟道区域。
随后，在第三光致抗蚀剂图案PP3上执行疏水化工艺。为此，如在图7G中示出的示例中那样，第三光致抗蚀剂图案PP3可以暴露于NF3。例如，NF3可以被施加在包括第三光致抗蚀剂图案PP3的第一基板301的整个表面上方。在这样的示例性实施方式中，NF3可以被提供作为气体或等离子体。NF3被施加到其的第三光致抗蚀剂图案PP3转变成氟化抗蚀剂。因此，第三光致抗蚀剂图案PP3的表面被疏水化。
在一示例性实施方式中，在第三光致抗蚀剂图案PP3的上述疏水化工艺中施加的NF3也应用于栅绝缘层311，因而栅绝缘层311可以包括氟(F)。在这样的示例性实施方式中，随着更邻近第一基板301，栅绝缘层311包括更低浓度的氟(F)。也就是，栅绝缘层311具有在竖直方向上改变的氟(F)浓度。例如，栅绝缘层311的相对邻近第一基板301的部分具有相对低的氟(F)浓度，而栅绝缘层311的相对远离第一基板301且暴露于NF3的另一部分具有相对高的氟(F)浓度。例如，栅绝缘层311的相对邻近第一基板301的所述部分可以包括大约1018原子/cm3的浓度的氟原子，并且栅绝缘层311的相对远离第一基板301的所述另一部分可以包括高于大约1018原子/cm3的浓度的氟原子。
随后，如图7H所示，杂质半导体材料450沉积在不包括被疏水化的第三光致抗蚀剂图案PP3的第一基板301的整个表面之上。杂质半导体材料450可以包括在上述第一欧姆接触层321a中包括的材料，或由其形成。在这样的示例性实施方式中，如图7H所示，杂质半导体材料450没有沉积在第三光致抗蚀剂图案PP3之上，这是因为第三光致抗蚀剂图案PP3的表面具有疏水性特性。因此，杂质半导体材料450以选择方式沉积在第一基板301之上(例如栅绝缘层311之上)以及第一半导体层321的除了与第三光致抗蚀剂图案PP3对应的区域之外的非沟道区域中。
因而，由于疏水化的第三光致抗蚀剂图案PP3，杂质半导体材料450没有形成在第一半导体层321的沟道区域中。虽然未示出，但是疏水化的第三光致抗蚀剂图案PP3还设置在第二半导体层322的沟道区域和第三半导体层323的沟道区域中，因而杂质半导体材料450没有形成在第二半导体层322的沟道区域中和第三半导体层323的沟道区域中。因此，在杂质半导体材料450的沉积工艺中，可以防止杂质半导体材料450的杂质(例如磷(P))扩散到第一、第二和第三半导体层321、322和323中的相应半导体层的沟道区域中。
随后，如图7I所示，第三光致抗蚀剂图案PP3被去除。在第三光致抗蚀剂图案PP3被去除时，在下面的第一半导体层321的沟道区域被暴露。第三光致抗蚀剂图案PP3可以通过剥离溶液(strip solution)被去除。剥离溶液可以包括碳酸乙二酯。虽然未示出，但是设置在第二半导体层322的沟道区域中的第三光致抗蚀剂图案以及设置在第三半导体层323的沟道区域中的第三光致抗蚀剂图案也通过上述剥离溶液被去除。
随后，如图7J所示，源极金属层480形成在杂质半导体材料450、第一半导体层321、第二半导体层322和第三半导体层323之上。在这样的示例性实施方式中，源极金属层480沉积在包括杂质半导体材料450、第一半导体层321、第二半导体层322和第三半导体层323的第一基板301的整个表面上方。
随后，虽然未示出，但是光致抗蚀剂被涂覆在源极金属层480之上。光致抗蚀剂被涂覆在包括源极金属层480的第一基板301的整个表面之上。
随后，当光致抗蚀剂被曝光和显影时，光致抗蚀剂图案PP形成在源极金属层480之上，如图7J所示。
随后，在光致抗蚀剂图案PP存在于源极金属层480之上的状态下，源极金属层480和杂质半导体材料450通过使用光致抗蚀剂图案PP作为掩模的蚀刻工艺被图案化。在这样的示例性实施方式中，源极金属层480和杂质半导体材料450二者均通过湿蚀刻方法被去除，这归因于包括高浓度的杂质的杂质半导体材料450。例如，杂质半导体材料450可以包括大约2*1021原子/cm3或更高浓度的杂质，并且包括这样的高浓度的杂质的杂质半导体材料450可以具有与金属基本上类似的特性并因而可以在湿蚀刻方法中被去除。因而，因为杂质半导体材料450可以在湿蚀刻方法中被去除，所以第一、第二和第三半导体层321、322和323中的相应半导体层的沟道区域可以在湿法蚀刻工艺中不被损坏。因此，第一、第二和第三半导体层321、322和323中的各半导体层的上表面可以保持平坦。
通过这样的图案化工艺，如图7K所示，形成第一欧姆接触层321a、第二欧姆接触层321b、第一漏电极DE1和第一源电极SE1。虽然未示出，但是第三欧姆接触层322a、第四欧姆接触层322b、第五欧姆接触层323a、第六欧姆接触层323b、第二漏电极DE2、第二源电极SE2、第三漏电极DE3和第三源电极SE3也通过该图案化工艺形成。
随后，如图7L所示，钝化层320被沉积在包括第一漏电极DE1、第一源电极SE1、第二漏电极DE2、第二源电极SE2、第三漏电极DE3和第三源电极SE3的第一基板301的整个表面之上。
钝化层320可以包括在上述钝化层320中包括的材料。
随后，虽然未示出，但是光敏有机材料形成在包括钝化层320的第一基板301的整个表面之上。
随后，因为光敏有机材料通过光刻工艺被图案化，所以滤色器354形成在第一子像素区域P1和第二子像素区域P2中，如图7M所示。
随后，如图7N所示，盖层391沉积在包括滤色器354的第一基板301的整个表面之上。
盖层391可以包括在上述盖层391中包括的材料。
随后，盖层391和钝化层320通过光刻工艺以选择方式被去除，从而限定暴露第一源电极SE1的顶表面的第一接触孔CH1，如图7O所示。在一示例性实施方式中，虽然未示出，但是通过盖层391和钝化层320的以选择方式的上述去除，暴露第二源电极SE2的顶表面的第二接触孔CH2也被限定。此外，虽然未示出，但是除盖层391和钝化层320之外，栅绝缘层311进一步以选择方式被去除，从而限定暴露第三源电极SE3的顶表面和侧表面、第六欧姆接触层323b的侧表面以及存储线750的第三接触孔CH3。
随后，虽然未示出，但是透明金属层沉积在包括盖层391、第一源电极SE1、第二源电极SE2、第三源电极SE3的侧表面、第六欧姆接触层323b的侧表面以及存储线750的第一基板301的整个表面上方。
透明金属层可以包括在上述第一子像素电极PE1中包括的材料。
随后，因为透明金属层通过光刻工艺被图案化，所以如图7P所示地形成第一子像素电极PE1和第一连接电极181。第一连接电极181通过第一接触孔CH1连接到第一源电极SE1。在一示例性实施方式中，虽然未示出，但是在上述图案化工艺中，还形成了第二子像素电极PE2、第二连接电极182和第三连接电极183。第二连接电极182通过第二接触孔CH2连接到第二源电极SE2。第三连接电极183通过第三接触孔CH3连接到第三源电极SE3的侧表面、第六欧姆接触层323b的侧表面、以及存储线750。
图8A、8B、8C、8D和8E是示出根据另一示例性实施方式的制造LCD装置的工艺的截面图。图8A、8B、8C、8D和8E示出沿图1的线I-I'截取的截面图。
首先，如图7A和7B所示，形成栅线GL、第一栅电极GE1、存储线750、第一存储电极751、第二栅电极GE2、第三栅电极GE2、第二存储电极752和栅绝缘层311。
随后，如图8A所示，半导体材料420和光致抗蚀剂PR顺序地形成在栅绝缘层311之上。图8A的光致抗蚀剂PR具有比图7C的光致抗蚀剂PR的厚度大的厚度。
随后，掩模M设置在光致抗蚀剂PR之上。掩模M具有光透射通过的透射区域TA、光通过其被阻挡的阻挡区BA、以及光部分地透射通过的半透射区域HTA。图8A的掩模M与图7C的掩模M相同，因而关于图8A的掩模M的描述将参考图7C的掩模M和相关的描述。
随后，当光致抗蚀剂PR使用图8A的掩模M被曝光和显影时，具有不同厚度的第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2形成在半导体材料420之上，如图8B所示。第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2设置为对应于随后将形成的第一半导体层321的区域。在这样的示例性实施方式中，第一光致抗蚀剂图案PP1设置为对应于第一半导体层321的第一开关元件TFT1的沟道区域。
第二光致抗蚀剂图案PP2具有比第一光致抗蚀剂图案PP1的厚度小的厚度。在这样的示例性实施方式中，图8B的第一光致抗蚀剂图案PP1具有比图7D的上述第一光致抗蚀剂图案PP1的厚度大的厚度，并且图8B的第二光致抗蚀剂图案PP2具有比图7D的上述第二光致抗蚀剂图案PP2的厚度大的厚度。
虽然未示出，但是通过在图8C中示出的光致抗蚀剂PR的显影工艺，另一第一和第二光致抗蚀剂图案以及再一个第一和第二光致抗蚀剂图案形成在半导体材料420之上。所述另一第一光致抗蚀剂图案设置为对应于第二半导体层322的第二开关元件TFT2的沟道区域，并且所述再一个第一光致抗蚀剂图案设置为对应于第三半导体层323的第三开关元件TFT3的沟道区域。
随后，在第一和第二光致抗蚀剂图案PP1和PP2被用作掩模的状态下，蚀刻半导体材料420。然后，如图8C所示，交叠第一栅电极GE1的第一半导体层321形成在栅绝缘层311之上。虽然未示出，但是在半导体材料420的上述蚀刻工艺中，第二半导体层322和第三半导体层323也形成在栅绝缘层311之上。
随后，如图8D所示，执行灰化工艺。在灰化工艺中，第一光致抗蚀剂图案PP1的厚度和第二光致抗蚀剂图案PP2的厚度被减小了相同的水平。在这样的示例性实施方式中，执行灰化工艺直到完全去除具有相对小的厚度的第二光致抗蚀剂图案PP2。也就是，当完全去除了第二光致抗蚀剂图案PP2时，灰化工艺终止。
在第二光致抗蚀剂图案PP2被去除时，在下面的第一半导体层321的非沟道区域暴露。在一示例性实施方式中，第一光致抗蚀剂PP1的一部分通过灰化工艺被去除，因此，第一光致抗蚀剂图案PP1的厚度减小。在下文，在灰化之后的第一光致抗蚀剂图案PP1被定义为第三光致抗蚀剂图案PP3。第三光致抗蚀剂图案PP3设置为对应于第一半导体层321的沟道区域。虽然未示出，但是通过灰化工艺，另一第三光致抗蚀剂图案设置为对应于第二半导体层322的沟道区域和第三半导体层323的沟道区域。
图8D的第三光致抗蚀剂图案PP3具有比图7F的第三光致抗蚀剂图案PP3的厚度大的厚度。
随后，如图8E所示，杂质半导体材料455沉积在包括第三光致抗蚀剂图案PP3的第一基板301的整个表面之上。在这样的示例性实施方式中，因为第三光致抗蚀剂图案PP3设置在第一半导体层321的沟道区域中，所以杂质半导体材料455没有沉积在第一半导体层321的沟道区域中。杂质半导体材料455可以包括在上述第一欧姆接触层321a中包括的材料。
因而，杂质半导体材料455没有形成在第一半导体层321的沟道区域中。虽然未示出，但是第三光致抗蚀剂图案PP3还设置在第二半导体层322的沟道区域和第三半导体层323的沟道区域中，因此，杂质半导体材料455没有形成在第二半导体层322和第三半导体层323中的相应半导体层的沟道区域中。因此，在杂质半导体材料455的沉积工艺中，可以防止杂质半导体材料455的杂质(例如磷(P))扩散到第一、第二和第三半导体层321、322和323中的相应半导体层的沟道区域中。
在一示例性实施方式中，因为第三光致抗蚀剂图案PP3具有相对大的厚度，所以沉积在第三光致抗蚀剂图案PP3之上的杂质半导体材料451与沉积在另一区域中的杂质半导体材料450分离。虽然未示出，但是沉积在其他第三光致抗蚀剂图案之上的杂质半导体材料与沉积在另一区域中的杂质半导体材料450分离。
随后，第三光致抗蚀剂图案PP3通过剥离工艺被去除。在第三光致抗蚀剂图案PP3通过剥离溶液被去除的情形下，沉积在第三光致抗蚀剂图案PP3之上的杂质半导体材料451也被去除。虽然未示出，但是在第二半导体层322的沟道区域中的第三光致抗蚀剂图案、在第三半导体层323的沟道区域中的第三光致抗蚀剂图案、以及沉积在每个第三光致抗蚀剂图案之上的杂质半导体材料也通过上述剥离溶液被去除。
因为第三光致抗蚀剂图案PP3被去除，所以在下面的第一半导体层321的沟道区域暴露，如图7I所示。虽然未示出，但是因为其他第三光致抗蚀剂图案被去除，所以第二半导体层322的沟道区域和第三半导体层323的沟道区域也暴露。
随后，如图7J、7K、7L、7M、7N、7O和7P所示，形成第一漏电极DE1、第一源电极SE1、第二漏电极DE2、第二源电极SE2、第三漏电极DE3、第三源电极SE3、第一欧姆接触层321a、第二欧姆接触层321b、第三欧姆接触层322a、第四欧姆接触层322b、第五欧姆接触层323a、第六欧姆接触层323b、钝化层320、滤色器354、盖层391、第一接触孔CH1、第二接触孔CH2、第三接触孔CH3、第一连接电极181、第二连接电极182、第三连接电极183、第一子像素电极PE1和第二子像素电极PE2。
图9A、9B、9C、9D、9E、9F、9G和9H是示出根据又一示例性实施方式的制造LCD装置的工艺的截面图。图9A、9B、9C、9D、9E、9F、9G和9H示出沿图1的线I-I'截取的截面图。
首先，如图7A和7B所示，形成栅线GL、第一栅电极GE1、存储线750、第一存储电极751、第二栅电极GE2、第三栅电极GE2、第二存储电极752和栅绝缘层311。
随后，如图9A所示，半导体材料420和光致抗蚀剂PR顺序地形成在栅绝缘层311之上。
随后，掩模M设置在光致抗蚀剂PR之上。掩模M具有光透射通过的透射区域TA以及光被阻挡的阻挡区BA。
随后，光(例如紫外线)通过掩模M以选择方式被照射到光致抗蚀剂PR，使得光致抗蚀剂PR被曝光。在已曝光的光致抗蚀剂PR被显影的情形下，第一光致抗蚀剂图案PP1如图9B所示地形成。第一光致抗蚀剂图案PP1设置在半导体材料420的与掩模M的阻挡区BA对应的部分之上。换言之，第一光致抗蚀剂图案PP1设置为对应于随后将形成的第一半导体层321的区域。在一示例性实施方式中，与掩模M的透射区域TA对应的光致抗蚀剂PR被去除。
在一示例性实施方式中，虽然未示出，但是通过光致抗蚀剂PR的上述显影工艺，另一第一光致抗蚀剂图案和再一个第一光致抗蚀剂图案形成在半导体材料420之上。所述另一第一光致抗蚀剂图案设置为对应于将形成有第二半导体层322的区域，并且所述再一个第一光致抗蚀剂图案设置为对应于将形成有第三半导体层323的区域。
随后，在第一光致抗蚀剂图案PP1存在的状态下，半导体材料420使用第一光致抗蚀剂图案PP1作为掩模被蚀刻。然后，如图9C所示，交叠第一栅电极GE1的第一半导体层321形成在栅绝缘层311之上。
半导体材料420可以以定向刻蚀法被去除。在定向蚀刻的情形下，在竖直方向上的蚀刻速度相对较高，而在水平方向上的蚀刻速度相对较低。在这样的示例性实施方式中，随着蚀刻深度增加，水平方向上的蚀刻速度由于半导体材料450的结晶取向而逐渐减小。因此，如图9C所示，第一半导体层321的相反侧表面(倾斜的相反侧表面)没有被第一光致抗蚀剂图案PP覆盖。
虽然未示出，但是在半导体材料420的上述蚀刻工艺中，第二半导体层322和第三半导体层323也形成在栅绝缘层311之上。在这样的示例性实施方式中，第二半导体层322的相反侧表面(倾斜的相反侧表面)也没有被第一光致抗蚀剂图案PP覆盖，并且第三半导体层323的相反侧表面(倾斜的相反侧表面)也没有被第一光致抗蚀剂图案PP覆盖。
随后，如图9D所示，在第一光致抗蚀剂图案PP1上执行疏水化工艺。关于疏水化工艺的描述将参考图7G和相关的描述。
随后，如图9E所示，杂质半导体材料450沉积在不包括疏水化的第一光致抗蚀剂图案PP1的第一基板301的整个表面上方。杂质半导体材料450可以包括在第一欧姆接触层321a中包括的材料，或由其形成。在这样的示例性实施方式中，如图9E所示，杂质半导体材料450没有沉积在第一光致抗蚀剂图案PP1之上，这是因为第一光致抗蚀剂图案PP1的表面具有疏水特性。因此，杂质半导体材料450以选择方式沉积在第一基板301之上，例如沉积在除第一基板301的与第一光致抗蚀剂图案PP1对应的部分之外的栅绝缘层311和第一半导体层321的非沟道区域之上。
由于疏水化的第一光致抗蚀剂图案PP1，杂质半导体材料450可以不形成在第一半导体层321的沟道区域中。虽然未示出，但是疏水化的第一光致抗蚀剂图案PP1还设置在第二半导体层322的沟道区域和第三半导体层323的沟道区域中，因而杂质半导体材料450也没有形成在第二半导体层322的沟道区域中和第三半导体层323的沟道区域中。结果，杂质半导体材料450可以仅设置在半导体层的倾斜表面上，而可以不设置在半导体层的平坦表面上。因此，在杂质半导体材料450的沉积工艺中，可以防止杂质半导体材料450的杂质(例如磷(P))扩散到第一、第二和第三半导体层321、322和323中的相应半导体层的沟道区域中。
随后，如图9F所示，去除第一光致抗蚀剂图案PP1。关于与图9F相关的工艺的描述将参考图7I和相关的描述。在第一光致抗蚀剂图案PP1被去除时，在下面的第一半导体层321的沟道区域被暴露。虽然未示出，但是在去除第一光致抗蚀剂图案的工艺中，在第二半导体层322的沟道区域中的第一光致抗蚀剂图案和在第三半导体层323的沟道区域中的第一光致抗蚀剂图案也被去除。
随后，如图9G所示，源极金属层480形成在杂质半导体材料450、第一半导体层321、第二半导体层322和第三半导体层323之上。随后，第二光致抗蚀剂图案PP2形成在源极金属层480之上。关于图9G的描述将参考图7J和相关的描述。
在图9G的第二光致抗蚀剂图案PP2被用作掩模的状态下，源极金属层480和杂质半导体材料450通过蚀刻工艺被图案化。在这样的示例性实施方式中，源极金属层480和杂质半导体材料450二者均通过湿蚀刻方法被去除，这归因于包括高浓度的杂质的杂质半导体材料450。例如，杂质半导体材料450可包括大约2*1021原子/cm3或更高浓度的杂质，并且包括这样的高浓度的杂质的杂质半导体材料450可具有与金属基本上类似的特性并因而可通过湿蚀刻方法被去除。
通过上述图案化工艺，形成第一欧姆接触层321a、第二欧姆接触层321b、第一漏电极DE1和第一源电极SE1，如图9H所示。虽然未示出，但是第三欧姆接触层322a、第四欧姆接触层322b、第五欧姆接触层323a、第六欧姆接触层323b、第二漏电极DE2、第二源电极SE2、第三漏电极DE3和第三源电极SE3也通过该图案化工艺形成。
随后，如图7I、7J、7K、7L、7M、7N、7O和7P所示，形成钝化层320、滤色器354、盖层391、第一接触孔CH1、第二接触孔CH2、第三接触孔CH3、第一连接电极181、第二连接电极182、第三连接电极183、第一子像素电极PE1和第二子像素电极PE2。
如之上阐述的，根据一个或多个示例性实施方式，LCD装置和制造该LCD装置的方法具有以下效果。
首先，在杂质半导体材料的沉积工艺中，可以显著地减小或防止杂质半导体材料的杂质扩散到半导体层的沟道区域中。
第二，在欧姆接触层的制造中使用的杂质半导体材料包括高浓度的杂质。因此，杂质半导体材料可以具有与金属基本上类似的特性，并因而可以通过湿蚀刻方法被去除。因此，在用于形成源电极、漏电极和欧姆接触层的湿法蚀刻工艺中，半导体层的沟道区域可以不被损坏。
从以上描述，将理解，在这里已经描述了根据本公开的各种实施方式用于例示，并且在不脱离本教导的范围和精神的情况下，可以进行各种变形。因此，在这里公开的各种实施方式不旨在限制本教导的真实范围和精神。
本申请要求享有2016年1月20日在韩国知识产权局提交的韩国专利申请第10-2016-0007047号的优先权和权益，其公开通过全文引用结合于此。

Claims (19)

1.一种液晶显示装置，包括：
在基板之上的栅电极；
交叠所述栅电极的半导体层；
交叠所述半导体层的漏电极和源电极；
欧姆接触层，在所述半导体层和所述漏电极之间以及在所述半导体层和所述源电极之间；
像素电极，连接到所述漏电极和所述源电极的其中之一；以及
栅绝缘层，在所述栅电极和所述半导体层之间，所述栅绝缘层包含氟，
其中随着所述栅绝缘层的氟更邻近所述基板，所述氟的浓度越来越小。
2.根据权利要求1所述的液晶显示装置，其中所述欧姆接触层具有2*1021原子/cm3或更高的杂质浓度。
3.根据权利要求1所述的液晶显示装置，其中在与设置在所述源电极和所述漏电极之间的沟道区域的中心对应的所述栅绝缘层中不包括所述氟。
4.根据权利要求1所述的液晶显示装置，其中所述欧姆接触层接触所述栅绝缘层。
5.根据权利要求4所述的液晶显示装置，其中所述欧姆接触层包括：
第一欧姆接触层，在所述漏电极和所述栅绝缘层之间，所述第一欧姆接触层接触所述栅绝缘层；以及
第二欧姆接触层，在所述源电极和所述栅绝缘层之间，所述第二欧姆接触层接触所述栅绝缘层。
6.根据权利要求5所述的液晶显示装置，其中所述第一欧姆接触层进一步设置在所述栅绝缘层和连接到所述漏电极的数据线之间。
7.根据权利要求1所述的液晶显示装置，其中所述半导体层具有与所述半导体层的非沟道区域的最厚部分的厚度相同的厚度。
8.根据权利要求7所述的液晶显示装置，其中所述半导体层的与所述半导体层的第一表面相反的第二表面是平的，所述半导体层的所述第一表面面对所述栅绝缘层。
9.一种制造液晶显示装置的方法，所述方法包括：
在基板之上形成栅电极；
在所述栅电极之上形成栅绝缘层；
在所述栅绝缘层之上形成半导体材料；
在所述半导体材料之上形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，所述第二光致抗蚀剂图案具有比所述第一光致抗蚀剂图案的厚度小的厚度；
使用所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案作为掩模，图案化所述半导体材料以形成交叠所述栅电极的半导体层；
去除所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案的一部分以形成设置为对应于所述半导体层的沟道区域的第三光致抗蚀剂图案；
疏水化所述第三光致抗蚀剂图案；
使用疏水化的所述第三光致抗蚀剂图案作为掩模，在所述栅绝缘层和所述半导体层之上形成杂质半导体材料；
去除所述第三光致抗蚀剂图案；
在所述杂质半导体材料和所述半导体层之上形成导电材料；
使用第四光致抗蚀剂图案作为掩模，图案化所述杂质半导体材料和所述导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及
形成连接到所述漏电极和所述源电极的其中之一的像素电极。
10.根据权利要求9所述的方法，其中所述第三光致抗蚀剂图案的所述疏水化包含将所述第三光致抗蚀剂图案暴露于NF3。
11.根据权利要求9所述的方法，其中所述第一欧姆接触层和所述第二欧姆接触层的每个具有2*1021原子/cm3或更高的杂质浓度。
12.根据权利要求11所述的方法，其中所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极的所述形成包括：
在所述导电材料之上形成所述第四光致抗蚀剂图案；以及
使用所述第四光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化所述导电材料和所述杂质半导体材料以形成所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极。
13.一种制造液晶显示装置的方法，所述方法包括：
在基板之上形成栅电极；
在所述栅电极之上形成栅绝缘层；
在所述栅绝缘层之上形成半导体材料；
在所述半导体材料之上形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，所述第二光致抗蚀剂图案具有比所述第一光致抗蚀剂图案的厚度小的厚度；
使用所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案作为掩模，图案化所述半导体材料以形成交叠所述栅电极的半导体层；
去除所述第一光致抗蚀剂图案和所述第二光致抗蚀剂图案的一部分以形成设置为对应于所述半导体层的沟道区域的第三光致抗蚀剂图案；
在所述栅绝缘层、所述半导体层和所述第三光致抗蚀剂图案之上形成杂质半导体材料；
以剥离方法去除所述第三光致抗蚀剂图案和在所述第三光致抗蚀剂图案之上的所述杂质半导体材料；
在所述杂质半导体材料和所述半导体层之上形成导电材料；
使用第四光致抗蚀剂图案作为掩模，图案化所述杂质半导体材料和所述导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及
形成连接到所述漏电极和所述源电极的其中之一的像素电极。
14.根据权利要求13所述的方法，其中所述第一欧姆接触层和所述第二欧姆接触层的每个具有2*1021原子/cm3或更高的杂质浓度。
15.根据权利要求14所述的方法，其中所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极的所述形成包括：
在所述导电材料之上形成所述第四光致抗蚀剂图案；以及
使用所述第四光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化所述导电材料和所述杂质半导体材料以形成所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极。
16.一种制造液晶显示装置的方法，所述方法包括：
在基板之上形成栅电极；
在所述栅电极之上形成栅绝缘层；
在所述栅绝缘层之上形成半导体材料；
在所述半导体材料之上形成第一光致抗蚀剂图案；
使用所述第一光致抗蚀剂图案作为掩模，图案化所述半导体材料以形成交叠所述栅电极的半导体层；
疏水化所述第一光致抗蚀剂图案；
使用疏水化的所述第一光致抗蚀剂图案作为掩模，在所述半导体层的倾斜表面和所述栅绝缘层之上形成杂质半导体材料；
去除所述第一光致抗蚀剂图案；
在所述杂质半导体材料和所述半导体层之上形成导电材料；
使用第二光致抗蚀剂图案作为掩模，图案化所述杂质半导体材料和所述导电材料以形成第一欧姆接触层、第二欧姆接触层、漏电极和源电极；以及
形成连接到所述漏电极和所述源电极的其中之一的像素电极。
17.根据权利要求16所述的方法，其中所述第一光致抗蚀剂图案的所述疏水化包含将所述第一光致抗蚀剂图案暴露于NF3。
18.根据权利要求16所述的方法，其中所述第一欧姆接触层和所述第二欧姆接触层的每个具有2*1021原子/cm3或更高的杂质浓度。
19.根据权利要求18所述的方法，其中所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极的所述形成包括：
在所述导电材料之上形成第三光致抗蚀剂图案；以及
使用所述第三光致抗蚀剂图案作为掩模，以湿蚀刻方法图案化所述导电材料和所述杂质半导体材料以形成所述第一欧姆接触层、所述第二欧姆接触层、所述漏电极和所述源电极。
CN201710048031.8A 2016-01-20 2017-01-20 液晶显示装置和制造该液晶显示装置的方法 Active CN106992187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0007047 2016-01-20
KR1020160007047A KR20170087568A (ko) 2016-01-20 2016-01-20 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN106992187A true CN106992187A (zh) 2017-07-28
CN106992187B CN106992187B (zh) 2023-05-26

Family

ID=59314636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710048031.8A Active CN106992187B (zh) 2016-01-20 2017-01-20 液晶显示装置和制造该液晶显示装置的方法

Country Status (3)

Country Link
US (2) US10101627B2 (zh)
KR (1) KR20170087568A (zh)
CN (1) CN106992187B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415200A (zh) * 2018-02-09 2018-08-17 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN111487820A (zh) * 2020-05-09 2020-08-04 Tcl华星光电技术有限公司 阵列基板及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110231730A (zh) * 2019-05-14 2019-09-13 深圳市华星光电技术有限公司 彩膜基板的制备方法及彩膜基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285041B1 (en) * 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US20040102012A1 (en) * 2002-08-12 2004-05-27 Kabushiki Kaisha Toshiba Semiconductor device having silicide film and manufacturing method thereof
JP2006287240A (ja) * 2006-04-26 2006-10-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20080075274A (ko) * 2007-02-12 2008-08-18 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
US20100090222A1 (en) * 2008-10-15 2010-04-15 Yong-Hwan Park Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
JP2010177325A (ja) * 2009-01-28 2010-08-12 Seiko Epson Corp 薄膜トランジスターの製造方法
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US20110198606A1 (en) * 2010-02-12 2011-08-18 Mitsubishi Electric Corporation Thin film transistor and display device
CN102184969A (zh) * 2007-07-20 2011-09-14 株式会社半导体能源研究所 液晶显示装置
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640268B (zh) 2010-03-04 2016-03-23 日本瑞翁株式会社 半导体元件基板的制造方法
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102180037B1 (ko) 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
KR20150055919A (ko) 2013-11-14 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285041B1 (en) * 1996-08-29 2001-09-04 Nec Corporation Thin-film transistor having a high resistance back channel region am) fabrication method thereof
US20040102012A1 (en) * 2002-08-12 2004-05-27 Kabushiki Kaisha Toshiba Semiconductor device having silicide film and manufacturing method thereof
JP2006287240A (ja) * 2006-04-26 2006-10-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR20080075274A (ko) * 2007-02-12 2008-08-18 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
CN102184969A (zh) * 2007-07-20 2011-09-14 株式会社半导体能源研究所 液晶显示装置
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
US20100090222A1 (en) * 2008-10-15 2010-04-15 Yong-Hwan Park Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
JP2010177325A (ja) * 2009-01-28 2010-08-12 Seiko Epson Corp 薄膜トランジスターの製造方法
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US20110140116A1 (en) * 2009-12-01 2011-06-16 Sony Corporation Thin film transistor, display device, and electronic device
US20110198606A1 (en) * 2010-02-12 2011-08-18 Mitsubishi Electric Corporation Thin film transistor and display device
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415200A (zh) * 2018-02-09 2018-08-17 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN108415200B (zh) * 2018-02-09 2021-01-29 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN111487820A (zh) * 2020-05-09 2020-08-04 Tcl华星光电技术有限公司 阵列基板及显示面板
CN111487820B (zh) * 2020-05-09 2022-04-08 Tcl华星光电技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
US20170205650A1 (en) 2017-07-20
US10444586B2 (en) 2019-10-15
US10101627B2 (en) 2018-10-16
KR20170087568A (ko) 2017-07-31
CN106992187B (zh) 2023-05-26
US20190011745A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
CN104516165B (zh) 显示装置及其制造方法
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US7375373B2 (en) Thin film transistor array panel
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN106992187A (zh) 液晶显示装置和制造该液晶显示装置的方法
CN106802519A (zh) 液晶显示装置及其制造方法
WO2003075077A2 (en) Liquid crystal display and thin film transistor array panel therefor
CN105247408B (zh) 液晶面板和绝缘膜的槽部形成方法
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN107290905A (zh) 液晶显示装置
CN108089379A (zh) 显示装置
KR101799048B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20170115138A (ko) 표시 장치
CN107086233A (zh) 显示基底、制造其的方法及包括其的显示装置
KR20140065271A (ko) 액정 표시 장치 및 그 제조 방법
CN100446252C (zh) 薄膜晶体管阵列面板及其制造方法
WO2005027187A2 (en) Thin film transistor array panel and method of manufacturing the same
CN106997892A (zh) 显示装置以及该显示装置的制造方法
KR20080023853A (ko) 가요성 표시 장치의 제조 장치 및 이의 제조 방법
CN107564922A (zh) 阵列基板及其制造方法、显示装置
CN107768447A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN106575062B (zh) 有源矩阵基板及其制造方法
CN107272275A (zh) 显示装置
CN100590499C (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant