CN107290905A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN107290905A
CN107290905A CN201710235622.6A CN201710235622A CN107290905A CN 107290905 A CN107290905 A CN 107290905A CN 201710235622 A CN201710235622 A CN 201710235622A CN 107290905 A CN107290905 A CN 107290905A
Authority
CN
China
Prior art keywords
electrode
layer
gate electrode
liquid crystal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710235622.6A
Other languages
English (en)
Inventor
金根佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107290905A publication Critical patent/CN107290905A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G02F1/133757—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle with different alignment orientations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种液晶显示装置。该液晶显示装置包括：与第二基板间隔开的第一基板；在第一基板和第二基板之间的液晶层；在第一基板上的栅线、数据线、第一子像素电极和第二子像素电极。显示装置还包括第一开关元件和第二开关元件。第一开关元件连接到栅线、数据线和第一子像素电极。第二开关元件连接到栅线、数据线和第二子像素电极。第二开关元件包括连接到栅线的第一栅电极和不连接到栅线的第二栅电极。

Description

液晶显示装置
技术领域
这里的一个或更多实施方式涉及一种液晶显示装置以及用于制造液晶显示装置的方法。
背景技术
液晶显示器(LCD)具有在包含电极的两个基板之间的液晶层。当电压被施加到所述电极时，液晶层中的液晶分子重新排列以透射光来显示图像。
为了提高可见性，每个像素可以包括两个单独的子像素电极。在这种情况下，不同水平的数据信号可以被分别施加到所述两个子像素电极。数据信号被施加到所述两个子像素电极中的一个而没有调制，并且数据信号被划分并施加到所述两个子像素电极中的另一个。该划分由像素中的分压晶体管进行。
分压晶体管可能导致问题。例如，分压晶体管会使开口率降低，因为其占据像素的一部分。此外，当分压晶体管导通时，数据线和存储电极彼此电连接。结果，存储电极的存储电压会基于数据信号而变化。
发明内容
根据一个或更多实施方式，一种液晶显示装置包括：与第二基板间隔开的第一基板；在第一基板和第二基板之间的液晶层；在第一基板上的栅线、数据线、第一子像素电极和第二子像素电极；连接到栅线、数据线和第一子像素电极的第一开关元件；以及连接到栅线、数据线和第二子像素电极的第二开关元件，其中第一开关元件包括连接到栅线的第一栅电极和与第一栅电极间隔开的第一半导体层，第二开关元件包括连接到栅线的第二栅电极和与第二栅电极间隔开的第二半导体层，第一栅电极和第一半导体层之间的第一距离不同于第二栅电极和第二半导体层之间的第二距离。
第二距离大于第一距离。
第二开关元件还包括与第二半导体层间隔开的第三栅电极。
第三栅电极连接到栅线。
第三栅电极不接触包括栅线的任何导体。
该液晶显示装置还包括：偏置线，将偏置电压传输到第三栅电极。
第一开关元件还包括连接到栅线的第四栅电极。
在第二开关元件的沟道区域中，第二开关元件的第二半导体层和第二栅电极之间的距离比第二半导体层和第三栅电极之间的距离长。
该液晶显示装置还包括：第一绝缘层，在沟道区域中在第二半导体层和第二栅电极之间；以及第二绝缘层，在沟道区域中在第二半导体层和第三栅电极之间，其中第二绝缘层具有比第一绝缘层小的厚度。
第一绝缘层和第二绝缘层具有一体的构造。
第二开关元件还包括：漏电极，在第一基板上并连接到数据线；源电极，在漏电极上并连接到第二子像素电极；并且第二半导体层在漏电极和源电极之间。
该液晶显示装置还包括：第一欧姆接触层，在漏电极和第二半导体层之间；以及第二欧姆接触层，在源电极和第二半导体层之间。
第二开关元件还包括与第二半导体层间隔开的第三栅电极，并且第二栅电极和第三栅电极在相对于第一基板的表面的垂直方向上延伸。
第二开关元件还包括与第二半导体层间隔开的第三栅电极，第二栅电极的第一部分和第三栅电极的第一部分在与第一欧姆接触层相同的层上，并且第二栅电极的第二部分和第三栅电极的第二部分在与第二欧姆接触层相同的层上。
第二开关元件还包括与第二半导体层间隔开的第三栅电极，并且第二栅电极的至少一部分和第三栅电极的至少一部分在与第二半导体层相同的层上。
第二开关元件还包括与第二半导体层间隔开的第三栅电极，第二栅电极的第一部分和第三栅电极的第一部分在与漏电极相同的层上，并且第二栅电极的第二部分和第三栅电极的第二部分在与源电极相同的层上。
第二栅电极和栅线在不同的层上。
第二栅电极在与第一子像素电极和第二子像素电极中的一个相同的层上。
第二栅电极包括与第一子像素电极、第二子像素电极和栅线中的一个相同的材料。
该液晶显示装置还包括具有连接第二栅电极和栅线的接触孔的绝缘层。
根据一个或更多另外的实施方式，一种用于制造液晶显示装置的方法包括：在基板上顺序地堆叠第一金属层、第一杂质半导体材料层、半导体材料层、第二杂质半导体材料层和第二金属层；在第二金属层上形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，第二光致抗蚀剂图案具有小于第一光致抗蚀剂图案的厚度；通过使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为掩模去除第一金属层、第一杂质半导体材料层、半导体材料层、第二杂质半导体材料层和第二金属层，形成在基板上的漏电极、在漏电极上的第一欧姆接触层、在第一欧姆接触层上的半导体层、在半导体层上的杂质半导体图案、以及在杂质半导体图案上的源极金属层；去除第一光致抗蚀剂图案的一部分和第二光致抗蚀剂图案；通过使用第一光致抗蚀剂图案作为掩模去除杂质半导体图案和源极金属层而在半导体层上形成第二欧姆接触层并在第二欧姆接触层上形成源电极；去除第一光致抗蚀剂图案；在基板、半导体层和源电极上形成栅极绝缘层；在栅极绝缘层中限定第一孔；在栅极绝缘层的第一孔中形成第一栅电极；在栅线上形成钝化层；在钝化层中限定接触孔，接触孔暴露源电极；以及在钝化层上形成像素电极，像素电极通过接触孔连接到源电极。
该方法可以包括在基板上形成连接到漏电极的数据线。该方法可以包括在钝化层上形成连接到栅电极的栅线。该方法可以包括在钝化层上形成具有与源极接触孔对应的接触孔的滤色器。该方法可以包括：在栅极绝缘层中限定第二孔；以及在第二孔中形成第二栅电极，第二栅电极不连接到任何导体。在半导体层的沟道区域和第二栅电极之间的栅极绝缘层的厚度可以小于在沟道区域和第一栅电极之间的栅极绝缘层的厚度。
附图说明
通过参照附图详细描述示范性实施方式，特征对于本领域技术人员来说将变得明显，附图中：
图1示出在液晶显示(LCD)装置的实施方案中提供的像素的等效电路图；
图2示出包括与图1的像素电路对应的像素配置的LCD装置的实施方案的俯视图；
图3示出沿图2的线I-I'截取的剖视图；
图4示出沿图2的线II-II'截取的剖视图；
图5单独地示出图2的第一子像素电极；
图6示出两个相邻的像素，每个像素具有图2的配置；
图7示出包括与图1的像素电路对应的像素配置的LCD装置的另一实施方案的俯视图；
图8示出包括与图1的像素电路对应的像素配置的LCD装置的另一实施方案的俯视图；
图9示出沿图8的线I-I'截取的剖视图；
图10示出沿图8的线II-II'截取的剖视图；
图11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、22A、22B、23A、23B、24A和24B示出制造图3和图4的LCD装置的工艺的剖视图；
图25示出在LCD装置的可选实施方案中提供的像素的等效电路图；
图26A和图26B示出LCD装置的实施方案的效果；以及
图27A和图27B示出LCD装置的实施方案的另一效果。
具体实施方式
现在将参照附图描述示例实施方式；然而，它们可以以不同的形式实施，而不应被解释为限于这里阐述的实施方式。更确切地，这些实施方式被提供使得本公开将是透彻和完整的，并将示范性实施方案充分传达给本领域技术人员。实施方式(或其部分)可以组合以形成另外的实施方式。
在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。还将理解，当一层或元件被称为在另一层或基板“上”时，它可以直接在所述另一层或基板上，或者还可以存在居间的层。此外，将理解，当一层被称为在另一层“下面”时，它可以直接在该另一层下面，还可以存在一个或更多个居间的层。此外，还将理解，当一层被称为在两层“之间”时，它可以是两层之间的唯一层，或者还可以存在一个或更多个居间的层。相同的附图标记始终指代相同的元件。
在整个说明书中，当一元件被称为“连接”到另一元件时，该元件“直接连接”到该另一元件，或“电连接”到该另一元件而使一个或更多个居间的元件插置在它们之间。还将理解，当在本说明书中使用时，术语“包含”和/或“包括”指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
图1示出LCD装置的像素PX的实施方式的等效电路图。如图1所示，像素PX包括第一开关元件TFT1、第二开关元件TFT2、第一子像素电极PE1、第二子像素电极PE2、第一液晶电容器Clc1、第二液晶电容器Clc2、第一存储电容器Cst1和第二存储电容器Cst2。
第一开关元件TFT1连接到栅线GL、数据线DL和第一子像素电极PE1。第一开关元件TFT1基于来自栅线GL的栅信号来控制，并且连接在数据线DL和第一子像素电极PE1之间。第一开关元件TFT1由栅信号的栅极高电压导通，并且在导通时将从数据线DL施加的数据电压施加到第一子像素电极PE1。在实施方案中，第一开关元件TFT1由栅信号的栅极低电压关断。数据电压是图像数据电压。
第一开关元件TFT1包括连接到栅线GL的第一栅电极GE1、连接到数据线DL的第一漏电极DE1以及连接到第一子像素电极PE1的第一源电极SE1。
第一液晶电容器Clc1在第一子像素电极PE1和公共电极330之间。第一液晶电容器Clc1包括连接到第一子像素电极PE1的第一电极、连接到公共电极330的第二电极以及在第一电极和第二电极之间的液晶层。第一液晶电容器Clc1的第一电极可以是第一子像素电极PE1的一部分。第一液晶电容器Clc1的第二电极可以是公共电极330的一部分。
公共电压Vcom被施加到公共电极330。
第一存储电容器Cst1在第一子像素电极PE1和第一存储电极751之间。第一存储电容器Cst1包括连接到第一子像素电极PE1的第一电极、连接到第一存储电极751的第二电极以及在第一存储电容器Cst1的第一电极和第一存储电容器Cst1的第二电极之间的电介质材料。电介质材料包括至少一个绝缘层。第一存储电容器Cst1的第一电极可以是第一子像素电极PE1的一部分。第一存储电容器Cst1的第二电极可以是第一存储电极751的一部分。
第一存储电压Vcst1被施加到第一存储电极751。第一存储电压Vcst1可以具有等于公共电压Vcom的电压电平的电压电平。
第二开关元件TFT2连接到栅线GL、数据线DL和第二子像素电极PE2。第二开关元件TFT2由来自栅线GL的栅信号控制，并且连接在数据线DL和第二子像素电极PE2之间。第二开关元件TFT2由栅信号的栅极高电压导通，并且在导通时将从数据线DL施加的数据电压施加到第二子像素电极PE2。第二开关元件TFT2由栅信号的栅极低电压关断。数据电压是图像数据电压。
第二开关元件TFT2包括连接到栅线GL的第一栅电极GE11(辅助栅电极)、连接到数据线DL的第二漏电极DE2、连接到第二子像素电极PE2的第二源电极SE2以及具有浮置结构的第二栅电极GE22(主栅电极)。
主栅电极GE22可以不物理地接触包括栅线GL的任何导体。
在第二开关元件TFT2的沟道区域CA2中，第二开关元件TFT2的半导体层322与辅助栅电极GE11之间的距离可以是第一距离，并且第二开关元件TFT2的半导体层322与主栅电极GE22之间的距离可以是第二距离。第一距离大于第二距离。因此，当通过辅助栅电极GE11而不是通过主栅电极GE22接收栅极高电压时，第二开关元件TFT2呈现较低的电流驱动能力。如图1所示，由于通过辅助栅电极GE11连接到栅线GL，所以第二开关元件TFT2具有相对较低的电流驱动能力。
在一实施方案中，通过主栅电极GE22而不是通过辅助栅电极GE11连接到栅线GL的第二开关元件TFT2可以具有比第一开关元件TFT1的电流驱动能力低或高的电流驱动能力。此外，通过辅助栅电极GE11和主栅电极GE22两者连接到栅线GL的第二开关元件TFT2可以具有比第一开关元件TFT1的电流驱动能力低或高的电流驱动能力。
第二液晶电容器Clc2在第二子像素电极PE2和公共电极330之间。第二液晶电容器Clc2包括连接到第二子像素电极PE2的第一电极、连接到公共电极330的第二电极以及在第二液晶电容器Clc2的第一电极和第二液晶电容器Clc2的第二电极之间的液晶层。第二液晶电容器Clc2的第一电极可以是第二子像素电极PE2的一部分。第二液晶电容器Clc2的第二电极可以是公共电极330的一部分。
第二存储电容器Cst2在第二子像素电极PE2和第二存储电极752之间。第二存储电容器Cst2包括连接到第二子像素电极PE2的第一电极、连接到第二存储电极752的第二电极以及在第二存储电容器Cst2的第一电极和第二存储电容器Cst2的第二电极之间的电介质材料。电介质材料包括至少一个绝缘层。第二存储电容器Cst2的第一电极可以是第二子像素电极PE2的一部分。第二存储电容器Cst2的第二电极可以是第二存储电极752的一部分。
第二存储电压Vcst2被施加到第二存储电极752。第二存储电压Vcst2可以具有与公共电压Vcom的电压电平相等的电压电平。
上述栅极高电压是栅信号的高逻辑电压，并被设定为大于或等于第一开关元件TFT1的阈值电压和第二开关元件TFT2的阈值电压中的较高的一个的电压。上述栅极低电压是栅信号的低逻辑电压，并被设定为第一开关元件TFT1和第二开关元件TFT2的关断电压。
在操作中，当栅极高电压施加到栅线GL时，第一开关元件TFT1和第二开关元件TFT2导通。来自数据线DL的数据电压通过导通的第一开关元件TFT1施加到第一子像素电极PE1。在这样的实施方案中，由于电压降由第一开关元件TFT1的内部电阻引起，第一子像素电极PE1的数据电压(第一子像素电压)具有比数据线DL的数据电压的电压电平低的电压电平。
来自数据线DL的数据电压通过导通的第二开关元件TFT2施加到第二子像素电极PE2。在这样的实施方案中，由于电压降由第二开关元件TFT2的内部电阻引起，第二子像素电极PE2的数据电压(第二子像素电压)具有比数据线DL的数据电压的电压电平低的电压电平。
导通的第一开关元件TFT1和导通的第二开关元件TFT2都在线性区域中工作。基于第一开关元件TFT1和第二开关元件TFT2的内部电阻，可以计算第一子像素电压和第二子像素电压之间的比率。
如以上所述，第二开关元件TFT2具有比第一开关元件TFT1的电流驱动能力低的电流驱动能力。因此，第二开关元件TFT2具有比第一开关元件TFT1的内部电阻大的内部电阻。因此，第一子像素电压和第二子像素电压可以具有不同的值。例如，第二子像素电压低于第一子像素电压。因此，可以提高像素PX的可见性。
此外，可以仅使用两个开关元件(例如第一开关元件TFT1和第二开关元件TFT2)来产生具有不同的电压电平的两个子像素电压。因此，像素PX的开口率可以增大。
数据线DL与第一存储电极751和第二存储电极752不直接彼此连接。因此，可以显著减小第一存储电压Vcst1和第二存储电压Vcst2的变化。例如，第一存储电容器Cst1和第二存储电容器Cst2分别连接在第一存储电极751和第二存储电极752中的相应的存储电极与数据线DL之间。因此，可以显著减小第一存储电压Vcst1和第二存储电压Vcst2的变化。
这样的像素电路可以通过下面将描述的像素配置来实现。下面，将描述与图1所示的像素电路对应的像素配置。
图2示出包括与图1的像素电路对应的像素配置的LCD装置的实施方式的俯视图或布局图。图3示出沿图2的线I-I'截取的剖视图。图4示出沿图2的线II-II'截取的剖视图。
如图2、图3和图4所示，LCD装置包括第一基板301、栅线GL、第一栅电极GE1、主栅电极GE22、辅助栅电极GE11、第一存储电极751、存储线750、第二存储电极752、栅极绝缘层311、第一半导体层321、第二半导体层322、第一欧姆接触层321a、第二欧姆接触层321b、第三欧姆接触层322a、第四欧姆接触层322b、数据线DL、第一漏电极DE1、第一源电极SE1、第二漏电极DE2、第二源电极SE2、钝化层320、盖层391、滤色器354、第一子像素电极PE1、第二子像素电极PE2、第二基板302、光阻挡层376、外涂层722、公共电极330和液晶层333。在实施方案中，第一欧姆接触层321a、第二欧姆接触层321b、第三欧姆接触层322a和第四欧姆接触层322b中的至少一个可以被省略。
如图2和图3所示，第一开关元件TFT1包括第一栅电极GE1、第一半导体层321、第一漏电极DE1和第一源电极SE1。
如图2和图4所示，第二开关元件TFT2包括主栅电极GE22、辅助栅电极GE11、第二半导体层322、第二漏电极DE2和第二源电极SE2。
如图2和图3所示，栅线GL在第一基板301上。例如，栅线GL可以在第一基板301的第一子像素区域P1和第二子像素区域P2之间。
如图2和图3所示，栅线GL连接到第一栅电极GE1。栅线GL和第一栅电极GE1可以具有一体的构造，例如单件整体的结构。在实施方案中，栅线GL的端部可以连接到另一层或外部驱动电路。栅线GL的端部可以具有比其另一部分的面积大的面积。
栅线GL可以包括例如铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金、和/或钼(Mo)或其合金，或者可以由例如铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金、和/或钼(Mo)或其合金形成。在实施方案中，栅线GL可以包括例如铬(Cr)、钽(Ta)和钛(Ti)中的一种或可以由例如铬(Cr)、钽(Ta)和钛(Ti)中的一种形成。在实施方案中，栅线GL可以具有多层结构，该多层结构包括具有彼此不同的物理性质的至少两个导电层。
如图2所示，第一栅电极GE1可以具有从栅线GL突出的形状。第一栅电极GE1可以是栅线GL的一部分。第一栅电极GE1可以包括与栅线GL的材料基本上相同的材料，并可以具有与栅线GL的结构相同的结构(多层结构)。在实施方案中，第一栅电极GE1和栅线GL可以在相同的工艺中同时形成。
如图2所示，主栅电极GE22具有不连接到任何导体的浮置结构。主栅电极GE22可以包括与栅线GL的材料基本上相同的材料，并可以具有与栅线GL的结构相同的结构(多层结构)。主栅电极GE22和栅线GL可以在相同的工艺中同时形成。在实施方案中，主栅电极GE22可以连接到偏置线777。偏置线777将恒定的直流(DC)电压(偏置电压)传输到主栅电极GE22。
如图2所示，第一存储电极751可以具有围绕第一子像素电极PE1的形状。第一存储电极751可以交叠第一子像素电极PE1的边缘部分。第一存储电压Vcst1被施加到第一存储电极751。第一存储电压Vcst1可以具有与公共电压Vcom的电压电平相等的电压电平。第一存储电极751可以包括与栅线GL的材料基本上相同的材料并具有与栅线GL的结构相同的结构(多层结构)。在实施方案中，第一存储电极751和栅线GL可以在相同的工艺中同时形成。
第一存储电极751连接到存储线750。如图2所示，存储线750在第一子像素区域P1和第二子像素区域P2之间。存储线750平行于栅线GL。第一存储电压Vcst1被施加到存储线750。在这样的实施方案中，第一存储电极751和存储线750可以具有一体的构造，例如可以具有单件整体的结构。存储线750可以包括与栅线GL的材料基本上相同的材料并具有与栅线GL的结构相同的结构(多层结构)。存储线750和栅线GL可以在相同的工艺中同时形成。
如图2所示，第二存储电极752可以具有围绕第二子像素电极PE2的形状。第二存储电极752可以交叠第二子像素电极PE2的边缘部分。第二存储电极752可以包括与栅线GL的材料基本上相同的材料并具有与栅线GL的结构相同的结构(多层结构)。第二存储电极752和栅线GL可以在相同的工艺中同时形成。
第二存储电压Vcst2被施加到第二存储电极752。第二存储电压Vcst2可以具有与公共电压Vcom的电压电平相等的电压电平。在实施方案中，第二存储电极752和第一存储电极751可以具有一体的构造，例如单件整体的结构。第二存储电极752可以包括与栅线GL的材料基本上相同的材料并具有与栅线GL的结构相同的结构(多层结构)。在实施方案中，第二存储电极752和栅线GL可以在相同的工艺中同时形成。
如图3和图4所示，栅极绝缘层311在栅线GL、第一栅电极GE1、主栅电极GE22、第一存储电极751、第二存储电极752和存储线750上。在这样的实施方案中，栅极绝缘层311在包括栅线GL、第一栅电极GE1、主栅电极GE22、第一存储电极751、第二存储电极752和存储线750的第一基板301的整个表面之上。栅极绝缘层311具有与栅线GL对应的孔。栅极绝缘层311可以包括例如硅氮化物(SiNx)或硅氧化物(SiOx)或者可以由例如硅氮化物(SiNx)或硅氧化物(SiOx)形成。栅极绝缘层311可以具有多层结构，该多层结构包括具有不同物理性质的至少两个绝缘层。
如图3所示，数据线DL在栅极绝缘层311上。数据线DL的端部可以连接到另一层或外部驱动电路。数据线DL的端部可以具有比数据线DL的另一部分的面积大的面积。
数据线DL交叉栅线GL和存储线750。数据线DL的交叉栅线GL的部分可以具有比数据线DL的另一部分的线宽度小的线宽度。类似地，数据线DL的交叉存储线750的部分可以具有比数据线DL的另一部分的线宽度小的线宽度。因此，数据线DL和栅线GL之间的寄生电容以及数据线DL和存储线750之间的电容可以被减小。
数据线DL可以包括例如难熔金属诸如钼、铬、钽和钛或其合金，或者可以由例如难熔金属诸如钼、铬、钽和钛或其合金形成。数据线DL可以具有包括难熔金属层和低电阻导电层的多层结构。多层结构的示例可以包括：包括铬或钼(合金)下层和铝(合金)上层的双层结构；以及包括钼(合金)下层、铝(合金)中间层和钼(合金)上层的三层结构。在实施方案中，数据线DL可以包括适合的金属或导体或者可以由适合的金属或导体形成，而不是上述材料。
如图3所示，第一半导体层321在栅极绝缘层311上。如图2和图3所示，第一半导体层321可以交叠第一栅电极GE1的至少一部分。第一半导体层321可以包括例如非晶硅、多晶硅等或者可以由非晶硅、多晶硅等形成。
如图3所示，第一欧姆接触层321a和第二欧姆接触层321b在第一半导体层321上。第一欧姆接触层321a和第二欧姆接触层321b可以彼此面对或彼此横向地对准，使第一开关元件TFT1的沟道区域CA1在第一欧姆接触层321a和第二欧姆接触层321b之间。第一欧姆接触层321a和第二欧姆接触层321b中的至少一个可以包括硅化物或以高浓度掺杂有n型杂质(例如，磷或磷化氢(PH3))的n+氢化非晶硅，或者可以由硅化物或以高浓度掺杂有n型杂质(例如，磷或磷化氢(PH3))的n+氢化非晶硅形成。
如图4所示，第二半导体层322在栅极绝缘层311上。如图2和图4所示，第二半导体层322交叠主栅电极GE22和辅助栅电极GE11的至少一部分。第二半导体层322可以包括例如非晶硅、多晶硅等或者可以由非晶硅、多晶硅等形成。
如图4所示，第三欧姆接触层322a和第四欧姆接触层322b在第二半导体层322上。第三欧姆接触层322a和第四欧姆接触层322b可以彼此面对或彼此横向地对准，使第二开关元件TFT2的沟道区域CA2在第三欧姆接触层322a和第四欧姆接触层322b之间。第三欧姆接触层322a和第四欧姆接触层322b中的至少一个可以包括硅化物或以高浓度掺杂有n型杂质(诸如磷或磷化氢(PH3))的n+氢化非晶硅，或者可以由硅化物或以高浓度掺杂有n型杂质(诸如磷或磷化氢(PH3))的n+氢化非晶硅形成。
第三欧姆接触层322a和上述第一欧姆接触层321a彼此连接。例如，第三欧姆接触层322a和上述第一欧姆接触层321a可以具有一体的构造，例如单件整体的结构。
如图3所示，第一漏电极DE1在第一欧姆接触层321a上。在实施方案中，第一漏电极DE1也可以在栅极绝缘层311上。如图2所示，第一漏电极DE1可以具有从数据线DL突出的形状。在实施方案中，第一漏电极DE1可以是数据线DL的一部分。第一漏电极DE1的至少一部分交叠第一半导体层321和第一栅电极GE1。在实施方案中，第一漏电极DE1可以具有预定形状，例如I形状、C形状或U形状。图2中的第一漏电极DE1具有U形状。第一漏电极DE1的凸起部分面对第二子像素电极PE2。第一漏电极DE1可以包括与数据线DL的材料基本上相同的材料并可以具有与数据线DL的结构相同的结构(多层结构)。在实施方案中，第一漏电极DE1和数据线DL可以在相同的工艺中同时形成。
如图3所示，第一源电极SE1在第二欧姆接触层321b和栅极绝缘层311上。第一源电极SE1的至少一部分交叠第一半导体层321和第一栅电极GE1。第一源电极SE1连接到第一子像素电极PE1。第一源电极SE1可以包括与数据线DL的材料基本上相同的材料并可以具有与数据线DL的结构相同的结构(多层结构)。在实施方案中，第一源电极SE1和数据线DL可以在相同的工艺中同时形成。
第一开关元件TFT1的沟道区域CA1在第一半导体层321的在第一漏电极DE1和第一源电极SE1之间的部分中。
如图4所示，第二漏电极DE2在第三欧姆接触层322a上。第二漏电极DE2也可以在栅极绝缘层311上。第二漏电极DE2和第一漏电极DE1可以具有一体的构造，例如单件整体的结构。第二漏电极DE2的至少一部分交叠第二半导体层322、主栅电极GE22和辅助栅电极GE11。在实施方案中，第二漏电极DE2具有预定形状，例如I形状、C形状或U形状。图2中的第二漏电极DE2具有U形状。第二漏电极DE2的凸起部分面对第一子像素电极PE1。第二漏电极DE2可以包括与数据线DL的材料基本上相同的材料并可以具有与数据线DL的结构相同的结构(多层结构)。在实施方案中，第二漏电极DE2和数据线DL可以在相同的工艺中同时形成。
如图4所示，第二源电极SE2在第四欧姆接触层322b和栅极绝缘层311上。第二源电极SE2的至少一部分交叠第二半导体层322和主栅电极GE22。第二源电极SE2连接到第二子像素电极PE2。第二源电极SE2可以包括与数据线DL的材料基本上相同的材料并可以具有与数据线DL的结构相同的结构(多层结构)。在实施方案中，第二源电极SE2和数据线DL可以在相同的工艺中同时形成。
第二开关元件TFT2的沟道区域CA2可以在第二半导体层322的在第二漏电极DE2和第二源电极SE2之间的部分中。
如图3和图4所示，钝化层320在数据线DL、第一漏电极DE1、第二漏电极DE2、第一源电极SE1和第二源电极SE2上。在这样的实施方案中，钝化层320在包括数据线DL、第一漏电极DE1、第二漏电极DE2、第一源电极SE1和第二源电极SE2的第一基板301的整个表面上。钝化层320具有在第一源电极SE1之上的第一孔、在第二源电极SE2之上的第二孔、以及在栅极绝缘层311的孔之上的第三孔。
钝化层320可以包括例如无机绝缘材料诸如硅氮化物(SiNx)或硅氧化物(SiOx)，或者可以由例如无机绝缘材料诸如硅氮化物(SiNx)或硅氧化物(SiOx)形成。在这样的实施方案中，可以使用具有光敏性和例如约4.0的介电常数的无机绝缘材料。在实施方案中，钝化层320可以具有双层结构，包括下无机层和上有机层。这样的结构可以赋予改善的绝缘性能，并且还可以帮助减少和/或防止对第一半导体层321和第二半导体层322的暴露部分的损伤。在实施方案中，钝化层320可以具有大于或等于约的厚度，例如约至约
如图3和图4所示，滤色器354在钝化层320上。滤色器354在第一子像素区域P1和第二子像素区域P2中，在这样的实施方案中，滤色器354的边缘部分在数据线DL上。滤色器354中的一个滤色器的边缘部分可以交叠滤色器354中的与其相邻的另一个滤色器的边缘部分。具有相同颜色的滤色器354分别设置在单个像素中的第一子像素区域P1和第二子像素区域P2中。滤色器354具有第一孔、第二孔和第三孔。在这样的实施方案中，滤色器354的第一孔在钝化层320的第一孔之上。滤色器354的第二孔在钝化层320的第二孔之上。滤色器354的第三孔在钝化层320的第三孔之上。滤色器354可以包括光敏有机材料。
如图3和图4所示，盖层391在滤色器354上。盖层391可以帮助减少和/或防止在滤色器354中产生的不期望的材料渗透到液晶层333中。盖层391具有第一孔、第二孔和第三孔。在这样的实施方案中，盖层391的第一孔在滤色器354的第一孔之上，盖层391的第二孔在滤色器354的第二孔之上，盖层391的第三孔在滤色器354的第三孔之上。盖层391可以包括例如硅氮化物或硅氧化物。
第一接触孔H1包括钝化层320的第一孔、滤色器354的第一孔和盖层391的第一孔。第一源电极SE1的一部分通过第一接触孔H1暴露。第一接触孔H1的孔随着位置更向上而具有更大的尺寸。因此，在第一接触孔H1的内壁上的第一子像素电极PE1可以具有多个弯曲部分。因此，在具有大的深度的第一接触孔H1中，第一子像素电极PE1可以不被损坏。例如，可以防止第一子像素电极PE1被切断。
第二接触孔H2包括钝化层320的第二孔、滤色器354的第二孔和盖层391的第二孔。第二源电极SE2的一部分通过第二接触孔H2暴露。在这方面，第二接触孔H2的孔可以随着位置更向上而具有更大的尺寸。因此，在第二接触孔H2的内壁上的第二子像素电极PE2可以具有多个弯曲部分。因此，在具有大的深度的第二接触孔H2中，第二子像素电极PE2可以不被损坏。例如，可以防止第二子像素电极PE2被切断。
第三接触孔H3包括栅极绝缘层311的孔、钝化层320的第三孔、滤色器354的第三孔和盖层391的第三孔。栅线GL的一部分通过第三接触孔H3暴露。在这方面，第三接触孔H3的孔可以在向上的方向上在尺寸上增大。因此，在第三接触孔H3的内壁上的辅助栅电极GE11可以具有多个弯曲部分。因此，在具有大的深度的第三接触孔H3中，辅助栅电极GE11可以不被损坏。例如，可以防止辅助栅电极GE11被切断。
在第二开关元件TFT2的沟道区域CA2中，第二开关元件TFT2的第二半导体层322和辅助栅电极GE11之间的距离比第二开关元件TFT2的第二半导体层322和主栅电极GE22之间的距离长。为此，沟道区域CA2中的第二半导体层322和辅助栅电极GE11之间的绝缘层的厚度可以大于沟道区域CA2中的第二半导体层322和主栅电极GE22之间的绝缘层的厚度。例如，如图4所示，第二半导体层322和辅助栅电极GE11之间的绝缘层(第一绝缘层)的厚度T1可以对应于钝化层320的厚度、滤色器354的厚度和盖层391的厚度的总厚度。
第二半导体层322和主栅电极GE22之间的绝缘层(第二绝缘层)的厚度T2可以对应于栅极绝缘层311的厚度。在这方面，第一绝缘层具有比第二绝缘层的厚度大的厚度(T1>T2)。
在实施方案中，当滤色器354在第二基板302上而不是在第一基板301上时，第一绝缘层仅包括钝化层320。在这样的实施方案中，钝化层320可以具有比栅极绝缘层311的厚度大的厚度。
在第一开关元件TFT1的沟道区域CA1处在第一开关元件TFT1的第一栅电极GE1和第一开关元件TFT1的第一半导体层321之间的距离(在下文，第一距离)被定义为T0。在第二开关元件TFT2的沟道区域CA2处在第二开关元件TFT2的辅助栅电极GE11和第二开关元件TFT2的第二半导体层322之间的距离(在下文，第二距离)被定义为T1。第一距离T0不同于第二距离T1。例如，第二距离T1可以大于第一距离T0。
如图2所示，第一子像素电极PE1在第一子像素区域P1中。在这样的实施方案中，第一子像素电极PE1在盖层391上。第一子像素电极PE1通过第一接触孔H1连接到第一源电极SE1。
第一子像素电极PE1可以包括例如透明导电材料诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)，或者可以由例如透明导电材料诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。例如，ITO可以是多晶或单晶材料，IZO也可以是多晶或单晶材料。在实施方案中，IZO可以是非晶材料。
图5示出图2的第一子像素电极PE1的实施方式。第一子像素电极PE1可以包括主干电极613和多个分支电极(601a、601b、601c和601d)。主干电极613和多个分支电极(601a、601b、601c和601d)可以形成为具有一体的构造。
主干电极613将第一子像素区域P1划分为多个域。在实施方案中，主干电极613包括彼此交叉的水平部分611和垂直部分612。水平部分611将第一子像素区域P1划分为两个域。垂直部分612将所划分的两个域的每个划分为另外两个更小的域。像素区域P由包括水平部分611和垂直部分612的主干电极613划分为四个域A、B、C和D。
该多个分支电极(601a、601b、601c和601d)包括第一分支电极601a、第二分支电极601b、第三分支电极601c和第四分支电极601d，每个从主干电极613延伸到彼此不同的方向。例如，第一分支电极601a、第二分支电极601b、第三分支电极601c和第四分支电极601d分别从主干电极613延伸到域(A、B、C和D)中的相应的域中。例如，第一分支电极601a在第一域A中，第二分支电极601b在第二域B中，第三分支电极601c在第三域C中，第四分支电极601d在第四域D中。
第一分支电极601a和第二分支电极601b可以相对于垂直部分612形成对称的形状。第三分支电极601c和第四分支电极601d可以相对于垂直部分612形成对称的形状。此外，第一分支电极601a和第四分支电极601d可以相对于水平部分611形成对称的形状。第二分支电极601b和第三分支电极601c可以相对于水平部分611形成对称的形状。
第一分支电极601a可以包括在第一域A中的多个第一分支电极601a。在这样的实施方案中，多个第一分支电极601a彼此平行地排列。在这方面，部分第一分支电极601a从水平部分611的接触第一域A的一侧在相对于水平部分611的该侧的倾斜方向(diagonaldirection)上延伸。此外，该多个第一分支电极601a中的其它或剩余的第一分支电极601a从垂直部分612的接触第一域A的一侧在相对于垂直部分612的该侧的倾斜方向上延伸。
第二分支电极601b可以包括在第二域B中的多个第二分支电极601b。在这样的实施方案中，多个第二分支电极601b彼此平行地排列。在这方面，部分第二分支电极601b从水平部分611的接触第二域B的一侧在相对于水平部分611的该侧的倾斜方向上延伸。此外，其余的第二分支电极601b从垂直部分612的接触第二域B的一侧在相对于垂直部分612的该侧的倾斜方向上延伸。
第三分支电极601c可以包括在第三域C中的多个第三分支电极601c。在这样的实施方案中，多个第三分支电极601c彼此平行地排列。在这方面，部分第三分支电极601c从水平部分611的接触第三域C的一侧在相对于水平部分611的该侧的倾斜方向上延伸。此外，该多个第三分支电极601c中的其它或剩余的第三分支电极601c从垂直部分612的接触第三域C的一侧在相对于垂直部分612的该侧的倾斜方向上延伸。
第四分支电极601d可以包括在第四域D中的多个第四分支电极601d。在这样的实施方案中，多个第四分支电极601d彼此平行地排列。在这方面，部分第四分支电极601d从水平部分611的接触第四域D的一侧在相对于水平部分611的该侧的倾斜方向上延伸。此外，其余的第四分支电极601d从垂直部分612的接触第四域D的一侧在相对于垂直部分612的该侧的倾斜方向上延伸。
在实施方案中，前述主干电极613还可以包括第一连接部分614a和第二连接部分614b。第一连接部分614a连接到水平部分611的一个端部。第二连接部分614b连接到水平部分611的另一端部。第一连接部分614a和第二连接部分614b可以平行于垂直部分612排列。第一连接部分614a和第二连接部分614b可以具有与主干电极613的一体构造。
第一域A中的第一分支电极601a中的至少两个的端部和第四域D中的第四分支电极601d中的至少两个的端部可以通过第二连接部分614b彼此连接。类似地，第二域B中的第二分支电极601b中的至少两个的端部和第三域C中的第三分支电极601c中的至少两个的端部可以通过第一连接部分614a彼此连接。
在实施方案中，第一域A中的第一分支电极601a中的至少两个的端部和第二域B中的第二分支电极601b中的至少两个的端部可以通过另一连接部分彼此连接。此外，第三域C中的第三分支电极601c中的至少两个的端部和第四域D中的第四分支电极601d中的至少两个的端部可以通过另一连接部分彼此连接。
第一子像素电极PE1和第一存储电极751可以彼此交叠。在实施方案中，第一子像素电极PE1的边缘部分可以在第一存储电极751上。
如图4所示，第二子像素电极PE2在第二子像素区域P2中。在这样的实施方案中，第二子像素电极PE2在盖层391上。第二子像素电极PE2通过第二接触孔H2连接到第二源电极SE2。第二子像素电极PE2可以包括与第一子像素电极PE1中的材料相同的材料，或者可以由与第一子像素电极PE1中的材料相同的材料形成。例如，第二子像素电极PE2和第一子像素电极PE1可以在相同的工艺中同时形成。
第二子像素电极PE2具有与第一子像素电极PE1的结构基本上相同的结构。在实施方案中，第二子像素电极PE2包括将第二子像素区域P2划分为多个域的主干电极和从主干电极延伸到所述多个域的每一个对应的域中的分支电极。此外，第二子像素电极PE2还可以包括第一连接部分和第二连接部分。第二子像素电极PE2中的主干电极、分支电极、第一连接部分和第二连接部分可以与第一子像素电极PE1中的主干电极613、分支电极(601a、601b、601c和601d)、第一连接部分614a和第二连接部分614b相同。
第二子像素电极PE2可以具有相对于第一子像素电极PE1的面积更大的面积或相等的面积。在实施方案中，第二子像素电极PE2的面积可以是第一子像素电极PE1的面积的一倍至两倍。
第二子像素电极PE2和第二存储电极752可以彼此交叠。在实施方案中，第二子像素电极PE2的边缘部分可以在第二存储电极752上。
如图1和图4所示，辅助栅电极GE11在盖层391上以交叠第二半导体层322、第二漏电极DE2和第二源电极SE2。辅助栅电极GE11和栅线GL可以在不同的层上。辅助栅电极GE11通过绝缘层(栅极绝缘层311)、钝化层320、滤色器354和盖层391的第三接触孔H3连接到栅线GL。辅助栅电极GE11可以包括与上述第一子像素电极PE1中包括的材料基本上相同的材料。辅助栅电极GE11和第一子像素电极PE1可以在相同的工艺中同时形成。
第二开关元件TFT2通过具有相对大的电阻的辅助栅电极GE11连接到栅线GL。例如，栅线GL和第一栅电极GE1中的材料(例如，金属材料诸如铝)具有比辅助栅电极GE11中的材料(例如，透明导电材料诸如IZO)的电阻小的电阻。因此，第二开关元件TFT2具有比第一开关元件TFT1的内电阻大的内电阻(例如，更大的阈值电压)，第一开关元件TFT1包括具有与栅线GL一体的构造的第一栅电极GE1。因此，尽管相同的栅信号被施加到第二开关元件TFT2的辅助栅电极GE11和第一开关元件TFT1的第一栅电极GE1，但是由于第二开关元件TFT2的电压降可以大于由于第一开关元件TFT1的电压降。因此，第一子像素电压和第二子像素电压可以具有彼此不同的值。例如，第二子像素电压小于第一子像素电压。因此，可以提高像素的可见性。
在实施方案中，辅助栅电极GE11可以包括与栅线GL中的材料基本上相同的材料。
如图3和图4所示，光阻挡层376在第二基板302上。光阻挡层376可以在除了第一子像素区域P1和第二子像素区域P2之外的部分中。在实施方案中，光阻挡层376可以在第一基板301上。
外涂层722在光阻挡层376上。在这样的实施方案中，外涂层722可以在包括光阻挡层376的第二基板302的整个表面上。外涂层722可以有助于显著减小(或最小化)外涂层722和第二基板302之间的元件当中的高度差，例如在第二基板302的元件诸如上述光阻挡层376当中的高度差。在实施方案中，外涂层722可以被省略。
公共电极330在外涂层722上。在这样的实施方案中，公共电极330可以在包括外涂层722的第二基板302的整个表面上。在可选的实施方案中，公共电极330可以在外涂层722的与第一子像素区域P1和第二子像素区域P2对应的部分上。公共电压Vcom可以施加到公共电极330。公共电极330可以包括上述透明导电材料(例如ITO或IZO)。
LCD装置的实施方案还可以包括第一偏振器和第二偏振器。当彼此面对的第一基板301的表面和第二基板302的表面被分别定义为相应基板的上表面并且与所述上表面相反的表面被分别定义为相应基板的下表面时，上述第一偏振器在第一基板301的下表面上，并且第二偏振器在第二基板302的下表面上。
第一偏振器的透射轴垂直于第二偏振器的透射轴。第一偏振器和第二偏振器的透射轴中的一个平行于栅线GL取向。在可选的实施方案中，LCD装置可以仅包括第一偏振器和第二偏振器中的一个。
LCD装置的实施方案还可以包括屏蔽电极。屏蔽电极可以在盖层391上以交叠数据线DL。例如，屏蔽电极可以具有与数据线DL的形状基本上相同的形状，并可以沿着数据线DL设置。屏蔽电极可以包括与第一子像素电极PE1中的材料相同的材料，或者可以由与第一子像素电极PE1中的材料相同的材料形成。公共电压Vcom可以施加到屏蔽电极。屏蔽电极可以有助于防止电场形成在数据线DL和子像素电极(例如第一子像素电极PE1和第二子像素电极PE2)之间。在这样的实施方案中，屏蔽电极和公共电极330具有相等的电位，使得透射穿过屏蔽电极和公共电极330之间的液晶层的光被第二偏振器屏蔽。因此，在与数据线DL对应的部分处，可以显著地减少或防止光泄漏。
第一基板301和第二基板302可以是包括玻璃或塑料的绝缘基板或者由玻璃或塑料形成的绝缘基板。第一基板301和第二基板302之间的液晶层包括液晶分子。液晶分子可以具有例如负介电常数，并可以是垂直配向(homeotropic)的液晶分子。
图6示出具有图2的配置的两个相邻的像素。图6示出第一像素PX1的一部分和第二像素PX2的一部分。在实施方案中，第一像素PX1和第二像素PX2具有与图2所示的像素PX的结构相同的结构。
如图6所示，第一像素PX1中的第一存储电极751可以连接到第二像素PX2中的第二存储电极752。例如，第一像素PX1的第一存储电极751和第二像素PX2的第二存储电极752可以彼此连接。第一像素PX1和第二像素PX2可以在栅线中的两个相邻的栅线GL和GL'之间彼此相邻。在这样的实施方案中，第一像素PX1的第一存储电极751和第二像素PX2的第二存储电极752可以具有一体的构造。
图7示出包括与图1的像素电路对应的像素配置的LCD装置的另一实施方案的俯视图或布局图。如图7所示，第二漏电极DE2可以具有预定形状，例如像U一样的形状。在这样的实施方案中，第二漏电极DE2的凸起部分面对第二子像素电极PE2。第二漏电极DE2在存储线750和栅线GL之间。
关于图7中示出的其它配置的描述将参照关于图3和图4中示出的配置的描述。
图8示出包括与图1的像素电路对应的像素配置的LCD装置的另一实施方案的俯视图或布局图。图9示出沿图8的线I-I'截取的剖视图。图10示出沿图8的线II-II'截取的剖视图。
参照图8、图9和图10，LCD装置包括第一基板3301、栅线GL0、第一栅电极GE101、主栅电极GE222、辅助栅电极GE111、第一存储电极7751、存储线7750、第二存储电极7752、栅极绝缘层3311、第一半导体层3321、第二半导体层3322、第一欧姆接触层3321a、第二欧姆接触层3321b、数据线DL0、第一漏电极DE11、第一源电极SE11、第二漏电极DE22、第二源电极SE22、钝化层3320、盖层3391、滤色器3354、第一子像素电极PE11、第二子像素电极PE22、第二基板3302、光阻挡层3376、外涂层7722、公共电极3330和液晶层3333。在实施方案中，第一欧姆接触层3321a、第二欧姆接触层3321b和外涂层7722中的至少一个可以被省略。
如图8和图9所示，第一开关元件TFT11包括第一栅电极GE101、第一半导体层3321、第一漏电极DE11和第一源电极SE11。如图9所示，第一漏电极DE11、第一半导体层3321和第一源电极SE11具有垂直堆叠的结构。例如，第一半导体层3321在第一漏电极DE11上，第一源电极SE11在第一半导体层3321上。
第一欧姆接触层3321a还可以在第一漏电极DE11和第一半导体层3321之间。第二欧姆接触层3321b还可以在第一半导体层3321和第一源电极SE11之间。在这样的实施方案中，第一漏电极DE11、第一欧姆接触层3321a、第一半导体层3321、第二欧姆接触层3321b和第一源电极SE11具有垂直堆叠的结构。
第一开关元件TFT11的第一栅电极GE101与第一半导体层3321相邻。例如，如图8和图9所示，第一栅电极GE101和第一半导体层3321彼此水平相邻。例如，第一栅电极GE101水平地交叠第一半导体层3321。第一栅电极GE101还可以交叠第一漏电极DE11、第一欧姆接触层3321a、第二欧姆接触层3321b和第一源电极SE11中的至少一个。
图9示出其中第一栅电极GE101水平地交叠第一漏电极DE11、第一欧姆接触层3321a、第一半导体层3321、第二欧姆接触层3321b和第一源电极SE11的示例。在图9所示的示例中，第一栅电极GE101的一部分在与其上设置第一漏电极DE11的层相同的层上。第一栅电极GE101的另一部分在与其上设置第一欧姆接触层3321a的层相同的层上。第一栅电极GE101的另一部分在与其上设置第一半导体层3321的层相同的层上。第一栅电极GE101的另一部分在与其上设置第二欧姆接触层3321b的层相同的层上。并且，第一栅电极GE101的另一部分在与其上设置第一源电极SE11的层相同的层上。
如图8、图9和图10所示，第二开关元件TFT22包括主栅电极GE222、辅助栅电极GE111、第二半导体层3322、第二漏电极DE22和第二源电极SE22。如图10所示，第二漏电极DE22、第二半导体层3322和第二源电极SE22具有垂直堆叠的结构。例如，第二半导体层3322在第二漏电极DE22上，第二源电极SE22在第二半导体层3322上。
第三欧姆接触层3322a还可以在第二漏电极DE22和第二半导体层3322之间。第四欧姆接触层3322b还可以在第二半导体层3322和第二源电极SE22之间。在这样的实施方案中，第二漏电极DE22、第三欧姆接触层3322a、第二半导体层3322、第四欧姆接触层3322b和第二源电极SE22具有垂直堆叠的结构。
第二开关元件TFT22的主栅电极GE222与第二半导体层3322相邻。例如，如图8和图10所示，主栅电极GE222和第二半导体层3322彼此水平地相邻。例如，主栅电极GE222水平地交叠第二半导体层3322。主栅电极GE222还可以交叠第二漏电极DE22、第三欧姆接触层3322a、第四欧姆接触层3322b和第二源电极SE22中的至少一个。
图10示出其中主栅电极GE222水平地交叠第二漏电极DE22、第三欧姆接触层3322a、第二半导体层3322、第四欧姆接触层3322b和第二源电极SE22的示例。在图10所示的示例中，主栅电极GE222的一部分在与其上设置第二漏电极DE22的层相同的层上。主栅电极GE222的另一部分在与其上设置第三欧姆接触层3322a的层相同的层上。主栅电极GE222的另一部分在与其上设置第二半导体层3322的层相同的层上。主栅电极GE222的另一部分在与其上设置第四欧姆接触层3322b的层相同的层上。主栅电极GE222的另一部分在与其上设置第二源电极SE22的层相同的层上。
第二开关元件TFT22的辅助栅电极GE111与第二半导体层3322相邻。例如，如图8和图10所示，辅助栅电极GE111和第二半导体层3322彼此水平地相邻。例如，辅助栅电极GE111水平地交叠第二半导体层3322。辅助栅电极GE111还可以水平地交叠第二漏电极DE22、第三欧姆接触层3322a、第四欧姆接触层3322b和第二源电极SE22中的至少一个。
图10示出其中辅助栅电极GE111水平地交叠第二漏电极DE22、第三欧姆接触层3322a、第二半导体层3322、第四欧姆接触层3322b和第二源电极SE22的示例。在图10所示的示例中，辅助栅电极GE111的一部分在与其上设置第二漏电极DE22的层相同的层上。辅助栅电极GE111的另一部分在与其上设置第三欧姆接触层3322a的层相同的层上。辅助栅电极GE111的另一部分在与其上设置第二半导体层3322的层相同的层上。辅助栅电极GE111的另一部分在与其上设置第四欧姆接触层3322b的层相同的层上。辅助栅电极GE111的另一部分在与其上设置第二源电极SE22的层相同的层上。
主栅电极GE222不物理地接触任何导体(包括栅线GL0)。在可选的实施方案中，主栅电极GE222可以连接到上述偏置线777。
在第二开关元件TFT22的沟道区域CA22中，第二开关元件TFT22的第二半导体层3322与辅助栅电极GE111之间的距离可以对应于第一距离W1，并且第二开关元件TFT22的第二半导体层3322与主栅电极GE222之间的距离可以对应于第二距离W2。第一距离W1比第二距离W2长。因此，当通过辅助栅电极GE111而不是通过主栅电极GE222接收栅极高电压时，第二开关元件TFT22表现出相对较低的电流驱动能力。如图8和图10所示，由于通过辅助栅电极GE111连接到栅线GL0，所以第二开关元件TFT2具有相对较低的电流驱动能力。
在第一开关元件TFT11的沟道区域CA11处的第一开关元件TFT11的第一栅电极GE101和第一开关元件TFT11的第一半导体层3321之间的距离(在下文，第一距离)被定义为W0。在第二开关元件TFT22的沟道区域CA22处的第二开关元件TFT22的辅助栅电极GE111和第二开关元件TFT22的第二半导体层3322之间的距离(在下文，第二距离)被定义为W1。第一距离W0不同于第二距离W1。例如，第二距离W1可以大于第一距离W0。
如图9和图10所示，数据线DL0、第一漏电极DE11和第二漏电极DE22在第一基板3301上。数据线DL0、第一漏电极DE11和第二漏电极DE22分别包括与分别在数据线DL、第一漏电极DE1和第二漏电极DE2的上述示范性实施方式中的材料相同的材料。
如图9和图10所示，第一欧姆接触层3321a和第三欧姆接触层3322a在数据线DL0、第一漏电极DE11和第二漏电极DE22上。在数据线DL0上的第一欧姆接触层3321a、在第一漏电极DE11上的第一欧姆接触层3321a和在第二漏电极DE22上的第三欧姆接触层3322a彼此连接。第一欧姆接触层3321a和第三欧姆接触层3322a可以包括与第一欧姆接触层321a和第三欧姆接触层322a的上述实施方案中的材料基本上相同的材料。
如图9和图10所示，半导体层3420在第一欧姆接触层3321a和第三欧姆接触层3322a上。数据线DL0、第一欧姆接触层3321a和第一半导体层3321可以具有基本上相同的形状。
半导体层3420包括第一半导体层3321和第二半导体层3322。例如，第一半导体层3321和第二半导体层3322是半导体层3420的部分。例如，半导体层3420的在第一漏电极DE11和第一源电极SE11之间的部分可以对应于第一半导体层3321。此外，半导体层3420的在第二漏电极DE22和第二源电极SE22之间的部分可以对应于上述第二半导体层3322。包括第一半导体层3321和第二半导体层3322的半导体层3420可以包括与第一半导体层321的上述实施方案中的材料基本上相同的材料。
如图9和图10所示，第二欧姆接触层3321b和第四欧姆接触层3322b分别在第一半导体层3321和第二半导体层3322上。例如，第二欧姆接触层3321b和第四欧姆接触层3322b不交叠数据线DL0。因此，在第一半导体层3321上的第二欧姆接触层3321b和在第二半导体层3322上的第四欧姆接触层3322b彼此物理地分离。第二欧姆接触层3321b和第四欧姆接触层3322b可以包括与第二欧姆接触层321b和第四欧姆接触层322b的上述实施方案中的材料基本上相同的材料。
第一源电极SE11和第二源电极SE22分别在第二欧姆接触层3321b和第四欧姆接触层3322b上。例如，第一源电极SE11在第二欧姆接触层3321b上以交叠第一半导体层3321。第二源电极SE22在第四欧姆接触层3322b上以交叠第二半导体层3322。第一源电极SE11和第二源电极SE22彼此物理地分离。第一源电极SE11和第二源电极SE22可以分别包括与分别在第一源电极SE1和第二源电极SE2的上述实施方案中的材料相同的材料。
如图9和图10所示，栅极绝缘层3311在第一基板3301、半导体层3420、第一源电极SE11和第二源电极SE22上。栅极绝缘层3311在包括半导体层3420、第一源电极SE11和第二源电极SE22的第一基板3301的整个表面之上。栅极绝缘层3311具有第一孔、第二孔、第三孔、第四孔和第五孔。在这样的实施方案中，栅极绝缘层3311的第一孔在第一源电极SE11上，栅极绝缘层3311的第二孔在第二源电极SE22上，第三孔、第四孔和第五孔在第一基板3301上。栅极绝缘层3311可以包括与上述栅极绝缘层311中的材料基本上相同的材料。
栅线GL1、第一存储电极7751、第二存储电极7752和存储线7750在栅极绝缘层3311上。栅线GL1、第一存储电极7751、第二存储电极7752和存储线7750的各自的形状可以与栅线GL、第一存储电极751、第二存储电极752和存储线750的上述实施方案中的形状相同。栅线GL1、第一存储电极7751、第二存储电极7752和存储线7750可以分别包括与栅线GL、第一存储电极751、第二存储电极752和存储线750的上述实施方案中的材料相同的材料。
如图9和图10所示，第一栅电极GE101、主栅电极GE222和辅助栅电极GE111从栅线GL0朝向第一基板3301垂直地延伸。第一栅电极GE101在栅极绝缘层3311的第三孔中，主栅电极GE222在栅极绝缘层3311的第四孔中，辅助栅电极GE111在栅极绝缘层3311的第五孔中。第一栅电极GE101可以填充整个第三孔。主栅电极GE222可以填充整个第四孔。辅助栅电极GE111可以填充整个第五孔。第一栅电极GE101、主栅电极GE222和辅助栅电极GE111可以分别包括与第一栅电极GE1、主栅电极GE22和辅助栅电极GE11的上述实施方案中的材料相同的材料。
在第二开关元件的沟道区域CA22中，在第二半导体层3322和辅助栅电极GE111之间的栅极绝缘层3311的宽度W1大于在第二半导体层3322和主栅电极GE222之间的栅极绝缘层3311的宽度W2。
钝化层3320在栅极绝缘层3311、栅线GL0、第一存储电极7751、第二存储电极7752、存储线7750、第一栅电极GE101、主栅电极GE222和辅助栅电极GE111上。钝化层3320在包括栅极绝缘层3311、栅线GL0、第一存储电极7751、第二存储电极7752、存储线7750、第一栅电极GE101、主栅电极GE222和辅助栅电极GE111的第一基板3301的整个表面之上。钝化层3320具有第一孔和第二孔。在这样的实施方案中，钝化层3320的第一孔在栅极绝缘层3311的第一孔之上。钝化层3320的第二孔在栅极绝缘层3311的第二孔之上。钝化层3320可以包括与钝化层320的上述实施方案中的材料基本上相同的材料。
如图9和图10所示，滤色器3354在钝化层3320上。滤色器3354在第一子像素区域P11和第二子像素区域P22中。在这样的实施方案中，滤色器3354的边缘部分在数据线DL0上。滤色器3354中的一个滤色器的边缘部分可以交叠滤色器3354中的与其相邻的另一滤色器的边缘部分。具有相同颜色的滤色器3354分别设置在单个像素中的第一子像素区域P11和第二子像素区域P22中。滤色器3354具有第一孔和第二孔。在这样的实施方案中，滤色器3354的第一孔在钝化层3320的第一孔之上。滤色器3354的第二孔在钝化层3320的第二孔之上。滤色器3354可以包括与滤色器354中的材料基本上相同的材料。
如图9和图10所示，盖层3391在滤色器3354上并有助于减少或防止从滤色器3354产生的杂质渗透到液晶层3333中。盖层3391具有第一孔和第二孔。在这样的实施方案中，盖层3391的第一孔在滤色器3354的第一孔之上。盖层3391的第二孔在滤色器3354的第二孔之上。盖层3391可以包与盖层391的上述实施方案中的材料基本上相同的材料。
第一接触孔H11包括栅极绝缘层3311的第一孔、钝化层3320的第一孔、滤色器3354的第一孔和盖层3391的第一孔。第一源电极SE11的一部分通过第一接触孔H11暴露。如之前所述，第一接触孔H11的孔的尺寸在向上的方向上增大。
第二接触孔H22包括栅极绝缘层3311的第二孔、钝化层3320的第二孔、滤色器3354的第二孔和盖层3391的第二孔。第二源电极SE22的一部分通过第二接触孔H22暴露。如之前所述，第二接触孔H22的孔的尺寸在向上的方向上增大。
第二开关元件TFT22的沟道区域CA22和辅助栅电极GE111之间的距离W1可以比第二开关元件TFT22的沟道区域CA22和主栅电极GE222之间的距离W2更长。为此，沟道区域CA22和辅助栅电极GE111之间的栅极绝缘层3311可以具有比沟道区域CA22和主栅电极GE222之间的栅极绝缘层3311的宽度大的宽度。
如图9所示，第一子像素电极PE11在第一子像素区域P11中。在这样的实施方案中，第一子像素电极PE11在盖层3391上。第一子像素电极PE11通过第一接触孔H11连接到第一源电极SE11。第一子像素电极PE11可以与第一子像素电极PE1的上述实施方案基本上相同。
如图10所示，第二子像素电极PE22在第二子像素区域P22中。在这样的实施方案中，第二子像素电极PE22在盖层3391上。第二子像素电极PE22通过第二接触孔H22连接到第二源电极SE22。第二子像素电极PE22可以与第二子像素电极PE2的上述实施方案基本上相同。
在可选实施方案中，光阻挡层3376、外涂层7722、公共电极3330和液晶层3333可以分别与光阻挡层376、外涂层722、公共电极330和液晶层333的上述实施方案基本上相同。
在可选实施方案中，LCD装置还可以包括上述屏蔽电极。
图11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A、19B、20A、20B、21A、21B、22A、22B、23A、23B、24A和24B示出用于制造图3和图4的LCD装置的方法的实施方式的剖视图。图11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A、23A和24A示出用于制造图3的LCD装置的方法的实施方式的剖视图，图11B、12B、13B、14B、15B、16B、17B、18B、19B、20B、21B、22B、23B和24B示出用于制造图4的LCD装置的方法的实施方式的剖视图。
如图11A和图11B所示，第一金属层481、第一杂质半导体材料层490a、半导体材料层440、第二杂质半导体材料层490b和第二金属层482被顺序地沉积在第一基板3301的整个表面之上。
第一金属层481和第二金属层482可以以物理气相沉积(PVD)方法(例如溅射)沉积。第一杂质半导体材料层490a、半导体材料层440和第二杂质半导体材料层490b可以以化学气相沉积(CVD)方法沉积。
第一金属层481和第二金属层482可以包括与上述数据线DL0中的材料基本上相同的材料，第一杂质半导体材料层490a和第二杂质半导体材料层490b可以包括与第一欧姆接触层3321a中的材料基本上相同的材料，半导体材料层440可以包括与第一半导体层3321中的材料基本上相同的材料。
随后，光致抗蚀剂PR被涂覆在包括第一金属层481、第一杂质半导体材料层490a、半导体材料层440、第二杂质半导体材料层490b和第二金属层482的第一基板3301的整个表面之上。
随后，掩模M设置在光致抗蚀剂PR上。掩模M包括透射光的透射区域TA、阻挡光的阻挡区域BA和部分地透射光的半透射区域HTA。半透射区域HTA可以包括多个狭缝或半透明层。在这样的实施方案中，半透射区域HTA的透射率高于光阻挡区域BA的透射率并低于透射区域TA的透射率。
随后，光(例如紫外光)通过掩模M被选择性地照射到光致抗蚀剂PR，使得光致抗蚀剂PR被曝光。当被曝光的光致抗蚀剂PR被显影时，具有彼此不同的厚度的第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2形成在第二金属层482上，如在图12A和图12B中。
第一光致抗蚀剂图案PP1在与掩模M的光阻挡区域BA对应的第二金属层482上，第二光致抗蚀剂图案PP2在与掩模M的半透射区域HTA对应的第二金属层482上。在实施方案中，光致抗蚀剂PR的与掩模M的透射区域TA对应的部分被完全去除。第二光致抗蚀剂图案PP2的厚度可以小于第一光致抗蚀剂图案PP1的厚度。
随后，当第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2被用作掩模时，第二金属层482、第二杂质半导体材料层490b、半导体材料层440、第一杂质半导体材料层490a和第一金属层481被顺序地蚀刻。在这样的实施方案中，如图13A和图13B所示，数据线DL0、第一漏电极DE11和第二漏电极DE22形成在第一基板3301上。此外，第一欧姆接触层3321a形成在数据线DL0、第一漏电极DE11和第二漏电极DE22上。此外，包括第一半导体层3321和第二半导体层3322的半导体层3420形成在第一欧姆接触层3321a上。此外，杂质半导体图案590形成在半导体层3420上，源极金属层582形成在杂质半导体图案590上。
第一金属层481和第二金属层482可以以使用蚀刻溶液的湿蚀刻方法去除。第一杂质半导体材料层490a、半导体材料层440和第二杂质半导体材料层490b可以以使用蚀刻气体的干蚀刻方法去除。
随后，进行灰化工艺，例如，如图14A和图14B所示。在灰化工艺中，第一光致抗蚀剂图案PP1和第二光致抗蚀剂图案PP2被灰化基本上相同的程度。在这样的实施方案中，灰化工艺被进行直到具有相对小的厚度的第二光致抗蚀剂图案PP2被去除。例如，当第二光致抗蚀剂图案PP2被去除时，灰化工艺结束。
由于第二光致抗蚀剂图案PP2被去除，在其下面的源极金属层582被暴露。在实施方案中，第一光致抗蚀剂图案PP1的一部分通过灰化工艺去除。因此，第一光致抗蚀剂图案PP1的厚度减小。被灰化的第一光致抗蚀剂图案PP1可以定义为剩余图案PP1'。
随后，当剩余图案PP1'用作掩模时，源极金属层582和在其下面的杂质半导体图案590通过蚀刻工艺被顺序地图案化，使得第二欧姆接触层3321b、第一源电极SE11以及第二源电极SE22被形成，如图15A和图15B中。
在实施方案中，在对上述杂质半导体图案590进行的蚀刻工艺中，半导体层3420的在杂质半导体图案590下面的部分被去除。
随后，如图16A和图16B所示，剩余图案PP1'被去除。剩余图案PP1'可以使用剥离溶液(strip solution)去除，该剥离溶液例如可以包括碳酸亚乙酯。
随后，如图17A和图17B所示，栅极绝缘层3311沉积在第一基板3301、半导体层3420、第一源电极SE11和第二源电极SE22上。栅极绝缘层3311沉积在包括半导体层3420、第一源电极SE11和第二源电极SE22的第一基板3301的整个表面之上。
栅极绝缘层3311可以以化学气相沉积(CVD)方法沉积。栅极绝缘层3311可以包括上述栅极绝缘层311中的材料。
随后，如图18A和图18B所示，第三孔913、第四孔914和第五孔915被限定在栅极绝缘层3311中。第一基板3301的表面通过第三孔913、第四孔914和第五孔915暴露。
随后，栅极金属层可以沉积在包括栅极绝缘层3311的第一基板3301的整个表面之上。栅极金属层可以以物理气相沉积(PVD)方法诸如溅射来沉积。
随后，栅极金属层通过光刻工艺和蚀刻工艺被图案化，使得第一栅电极GE101、主栅电极GE222和辅助栅电极GE111分别形成在第三孔913、第四孔914和第五孔915中，如图19A和图19B所示。此外，栅线GL0、第一存储电极7751、第二存储电极7752和存储线7750形成在栅极绝缘层3311上。
随后，如图20A和图20B所示，钝化层3320沉积在包括栅线GL0、第一存储电极7751、第二存储电极7752、存储线7750、主栅电极GE222和栅极绝缘层3311的第一基板3301的整个表面之上。
钝化层3320可以包括与上述钝化层3320中的材料基本上相同的材料。
随后，光敏有机材料形成在包括钝化层3320的第一基板3301的整个表面之上。
随后，光敏有机材料通过光刻工艺被图案化，使得滤色器3354形成在第一子像素区域P11和第二子像素区域P22中，如图21A和图21B所示。滤色器3354具有第一孔931和第二孔932。钝化层3320的一部分通过滤色器3354的第一孔931和第二孔932暴露。
随后，如图22A和图22B所示，盖层3391沉积在包括滤色器3354的第一基板3301的整个表面之上。盖层3391可以包括与上述盖层3391中的材料基本上相同的材料。
随后，盖层3391和钝化层3320通过光刻工艺和蚀刻工艺被选择性地去除，使得第一孔941和第二孔942被限定在盖层3391中，第一孔921和第二孔922被限定在钝化层3320中，并且第一孔911和第二孔912被限定在栅极绝缘层3311中，如图23A和图23B所示。
第一接触孔H11包括栅极绝缘层3311的第一孔911、钝化层3320的第一孔921、滤色器3354的第一孔931和盖层3391的第一孔941。第一源电极SE11的一部分通过第一接触孔H11暴露。
第二接触孔H22包括栅极绝缘层3311的第二孔912、钝化层3320的第二孔922、滤色器3354的第二孔932和盖层3391的第二孔942。第二源电极SE22的一部分通过第二接触孔H22暴露。
随后，透明金属层沉积在包括盖层3391、第一源电极SE11和第二源电极SE22的第一基板3301的整个表面之上。透明金属层可以包括与第一子像素电极PE1中的材料基本上相同的材料。
随后，透明金属层通过光刻工艺和蚀刻工艺被图案化，使得通过第一接触孔H11连接到第一源电极SE11的第一子像素电极PE11形成在第一子像素区域P11中，并且通过第二接触孔H22连接到第二源电极SE22的第二子像素电极PE22形成在第二子像素区域P22中。
图25示出在LCD装置的可选的实施方案中提供的像素PX的等效电路图。如图25所示，第一开关元件TFT1还可以包括辅助栅电极GE2，辅助栅电极GE2可以连接到栅线GL。图25中的其它特征可以与图1中示出的配置基本上相同。
图26A和图26B示出LCD装置的实施方案的效果。
如图26A所示，当栅信号保持栅极高电压时，第一开关元件TFT1和第二开关元件TFT2导通。在这样的实施方案中，通过从数据线DL到像素PX的数据电压Vdata产生第一子像素电压Vpx1和第二子像素电压Vpx2。
第一参考电压Vref1是指基于数据电压Vdata可施加到第一子像素电极PE1的电压，第二参考电压Vref2是指基于数据电压Vdata需要被施加到第二子像素电极PE2的电压。
如图26A所示，第一子像素电压Vpx1高于第一参考电压Vref1。第二子像素电压Vpx2高于第二参考电压Vref2。因而，LCD装置的实施方案的第一开关元件TFT1和第二开关元件TFT2可以稳定地划分数据电压以将划分的电压施加到第一子像素电极PE1和第二子像素电压PE2。此外，由于第一子像素电压Vpx1和第二子像素电压Vpx2分别高于第一参考电压Vref1和第二参考电压Vref2，所以可以提高像素PX的充电比率。
如图26B所示，对于第二子像素电压Vpx2的反冲电压(2.4[V])低于对于第二参考电压Vref2的反冲电压(2.7[V])。因此，这里描述的一个或更多实施方式可以显著地减少图像残留和闪烁。
图27A和图27B示出LCD装置的另一实施方式。如图27A所示，具有中间灰度等级的图像981和具有最高灰度等级的图像982两者可以在LCD装置的显示屏925上显示。具有中间灰度等级的图像981指的是具有中间亮度的图像。具有最高灰度等级的图像982指的是具有最高亮度的图像，例如具有白色灰度等级的图像。
图27B中的参考标记“V1”表示LCD装置的实施方案的存储电压(第一存储电压或第二存储电压)。参考标记“V2”表示常规LCD装置的存储电压。
在已经提出的一种类型的LCD装置中，存储电极直接连接到数据线。因此，存储电压基于施加到像素的数据电压的极性在大的范围变化。例如，如图27B所示，在存储电压中发生约200[mV]的电压降(IR降低)。因此，在具有中间灰度等级的图像981和具有最高灰度等级的图像982如图27A所示被一起显示的情况下，在与其中具有最高灰度等级的图像982被显示的区域刚好邻近的区域中的像素显示具有接近白色灰度等级而不是中间灰度等级的灰度等级的图像。因此，区域中的像素显示不正确的图像。因此，区域中显示的图像的亮度不同于区域中显示的图像的亮度。因此，会发生水平串扰。
然而，根据这里描述的一个或更多实施方式，即使当第一开关元件TFT1和第二开关元件TFT2导通时，数据线DL和存储电极(第一存储电极751和第二存储电极752)不直接彼此连接。例如，第一存储电容器Cst1在数据线DL和第一存储电极751之间，第二存储电容器Cst2在数据线DL和第二存储电极752之间。因此，尽管施加到像素PX的数据电压的极性改变，但是存储电压(第一存储电压和第二存储电压)的变化也可以被显著减小。因此，可以抑制水平串扰。
根据前述实施方式中的一个或更多个，LCD装置和制造该LCD装置的方法可以提供以下效果。第一，数据电压可以通过具有不同电流驱动能力的第一开关元件和第二开关元件来划分。因此，第一子像素电极和第二子像素电极可以具有不同的像素电压，使得像素的可见性可以被提高。
第二，第一开关元件的栅电极和第二开关元件的栅电极可以分别包括不同电阻的材料。在这样的实施方案中，第一子像素电极和第二子像素电极可以具有不同的像素电压。因此，可以提高像素的可见性。
第三，一个像素可以使用两个开关元件产生两个不同的子像素电压。因此，像素的开口率可以增大。
第四，数据线和存储电极没有被直接连接。在这样的实施方案中，第一存储电压和第二存储电压的变化可以被显著减小。因此，可以显著抑制水平串扰的发生。
第五，漏电极、第一欧姆接触层、半导体层、第二欧姆接触层和源电极被垂直地堆叠。因此，可以减小包括漏电极、第一欧姆接触层、半导体层、第二欧姆接触层和源电极的开关元件的水平占据面积。因此，可以进一步提高像素的开口率。
这里已经公开了示例实施方式，并且尽管特定的术语被使用，但是它们仅以一般的和描述性的含义来使用和被解释，而不是为了限制的目的。在一些情况下，如到本申请提交时为止对于本领域普通技术人员来说将是明显的，结合特定实施方式描述的特征、特性和/或元件可以被单独地使用，或者可以与结合其它实施方式描述的特征、特性和/或元件组合地使用，除非明确地另外指示。因此，本领域技术人员将理解，可以进行形式和细节上的各种变化而没有背离如权利要求书中阐述的本发明的精神和范围。
于2016年4月12日提交的名称为“液晶显示装置及其制造方法”的韩国专利申请第10-2016-0044784号通过引用整体地结合于此。

Claims (20)

1.一种液晶显示装置，包括：
与第二基板间隔开的第一基板；
液晶层，在所述第一基板和所述第二基板之间；
栅线、数据线、第一子像素电极和第二子像素电极，在所述第一基板上；
第一开关元件，连接到所述栅线、所述数据线和所述第一子像素电极；以及
第二开关元件，连接到所述栅线、所述数据线和所述第二子像素电极，其中所述第一开关元件包括连接到所述栅线的第一栅电极和与所述第一栅电极间隔开的第一半导体层，
所述第二开关元件包括连接到所述栅线的第二栅电极和与所述第二栅电极间隔开的第二半导体层，
所述第一栅电极和所述第一半导体层之间的第一距离不同于所述第二栅电极和所述第二半导体层之间的第二距离。
2.根据权利要求1所述的液晶显示装置，其中所述第二距离大于所述第一距离。
3.根据权利要求1所述的液晶显示装置，其中所述第二开关元件还包括与所述第二半导体层间隔开的第三栅电极。
4.根据权利要求3所述的液晶显示装置，其中所述第三栅电极连接到所述栅线。
5.根据权利要求3所述的液晶显示装置，其中所述第三栅电极不接触包括所述栅线的任何导体。
6.根据权利要求3所述的液晶显示装置，还包括：
偏置线，将偏置电压传输到所述第三栅电极。
7.根据权利要求1所述的液晶显示装置，其中所述第一开关元件还包括连接到所述栅线的第四栅电极。
8.根据权利要求3所述的液晶显示装置，其中在所述第二开关元件的沟道区域中，所述第二开关元件的所述第二半导体层和所述第二栅电极之间的距离比所述第二半导体层和所述第三栅电极之间的距离长。
9.根据权利要求8所述的液晶显示装置，还包括：
第一绝缘层，在所述沟道区域中在所述第二半导体层和所述第二栅电极之间；和
第二绝缘层，在所述沟道区域中在所述第二半导体层和所述第三栅电极之间，其中所述第二绝缘层具有比所述第一绝缘层小的厚度。
10.根据权利要求9所述的液晶显示装置，其中所述第一绝缘层和所述第二绝缘层具有一体的构造。
11.根据权利要求1所述的液晶显示装置，其中所述第二开关元件还包括：
漏电极，在所述第一基板上并连接到所述数据线；和
源电极，在所述漏电极上并连接到所述第二子像素电极，
所述第二半导体层在所述漏电极和所述源电极之间。
12.根据权利要求11所述的液晶显示装置，还包括
第一欧姆接触层，在所述漏电极和所述第二半导体层之间；和
第二欧姆接触层，在所述源电极和所述第二半导体层之间。
13.根据权利要求11所述的液晶显示装置，其中：
所述第二开关元件还包括与所述第二半导体层间隔开的第三栅电极，并且
所述第二栅电极和所述第三栅电极在相对于所述第一基板的表面的垂直方向上延伸。
14.根据权利要求12所述的液晶显示装置，其中：
所述第二开关元件还包括与所述第二半导体层间隔开的第三栅电极，
所述第二栅电极的第一部分和所述第三栅电极的第一部分在与所述第一欧姆接触层相同的层上，并且
所述第二栅电极的第二部分和所述第三栅电极的第二部分在与所述第二欧姆接触层相同的层上。
15.根据权利要求11所述的液晶显示装置，其中：
所述第二开关元件还包括与所述第二半导体层间隔开的第三栅电极，并且
所述第二栅电极的至少一部分和所述第三栅电极的至少一部分在与所述第二半导体层相同的层上。
16.根据权利要求15所述的液晶显示装置，其中：
所述第二栅电极的第一部分和所述第三栅电极的第一部分在与所述漏电极相同的层上，并且
所述第二栅电极的第二部分和所述第三栅电极的第二部分在与所述源电极相同的层上。
17.根据权利要求1所述的液晶显示装置，其中所述第二栅电极和所述栅线在不同的层上。
18.根据权利要求17所述的液晶显示装置，其中所述第二栅电极在与所述第一子像素电极和所述第二子像素电极中的一个相同的层上。
19.根据权利要求18所述的液晶显示装置，其中所述第二栅电极包括与所述第一子像素电极、所述第二子像素电极和所述栅线中的一个相同的材料。
20.根据权利要求17所述的液晶显示装置，还包括：
绝缘层，具有连接所述第二栅电极和所述栅线的接触孔。
CN201710235622.6A 2016-04-12 2017-04-12 液晶显示装置 Pending CN107290905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0044784 2016-04-12
KR1020160044784A KR20170117261A (ko) 2016-04-12 2016-04-12 액정 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN107290905A true CN107290905A (zh) 2017-10-24

Family

ID=59999342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710235622.6A Pending CN107290905A (zh) 2016-04-12 2017-04-12 液晶显示装置

Country Status (3)

Country Link
US (1) US9946122B2 (zh)
KR (2) KR20170117261A (zh)
CN (1) CN107290905A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415200A (zh) * 2018-02-09 2018-08-17 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN111435209A (zh) * 2019-01-14 2020-07-21 三星显示有限公司 显示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541255B2 (en) * 2017-04-05 2020-01-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate having sub-pixels including main region pixel electrode and secondary region pixel electrode that have branch electrodes and slits having different widths
US10903243B2 (en) * 2017-09-08 2021-01-26 Japan Display Inc. Display device
CN107589602A (zh) * 2017-10-17 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种具有新型像素设计的液晶显示面板
CN107728352B (zh) * 2017-11-22 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示面板
CN109616416A (zh) * 2018-12-17 2019-04-12 惠科股份有限公司 主动开关及其制作方法、显示装置
KR20210013442A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN112230482A (zh) * 2020-09-16 2021-01-15 信利（惠州）智能显示有限公司 半透半源极显示器基板及液晶显示屏
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293881A (ja) * 1987-05-26 1988-11-30 Ricoh Co Ltd 縦型ｍｏｓ型薄膜トランジスタ
CN1719321A (zh) * 2005-07-11 2006-01-11 广辉电子股份有限公司 垂直配向型液晶显示装置
CN1945414A (zh) * 2006-11-13 2007-04-11 友达光电股份有限公司 像素结构
CN101025528A (zh) * 2006-02-17 2007-08-29 中华映管股份有限公司 像素结构及液晶显示面板
CN101398582A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示装置
US20100133539A1 (en) * 2008-12-03 2010-06-03 Hoon Kang Thin-film transistor and method of manufacturing the same
CN102668095A (zh) * 2009-10-30 2012-09-12 株式会社半导体能源研究所 晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689127A (en) 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
TWI295855B (en) * 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
KR20100024639A (ko) 2008-08-26 2010-03-08 삼성전자주식회사 액정 표시 장치
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR101929363B1 (ko) * 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
KR101926838B1 (ko) 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치
US9274377B2 (en) 2012-03-13 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293881A (ja) * 1987-05-26 1988-11-30 Ricoh Co Ltd 縦型ｍｏｓ型薄膜トランジスタ
CN1719321A (zh) * 2005-07-11 2006-01-11 广辉电子股份有限公司 垂直配向型液晶显示装置
CN101025528A (zh) * 2006-02-17 2007-08-29 中华映管股份有限公司 像素结构及液晶显示面板
CN1945414A (zh) * 2006-11-13 2007-04-11 友达光电股份有限公司 像素结构
CN101398582A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示装置
US20100133539A1 (en) * 2008-12-03 2010-06-03 Hoon Kang Thin-film transistor and method of manufacturing the same
CN102668095A (zh) * 2009-10-30 2012-09-12 株式会社半导体能源研究所 晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415200A (zh) * 2018-02-09 2018-08-17 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN108415200B (zh) * 2018-02-09 2021-01-29 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
CN111435209A (zh) * 2019-01-14 2020-07-21 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US20170293186A1 (en) 2017-10-12
KR20230154415A (ko) 2023-11-08
KR102654504B1 (ko) 2024-04-04
US9946122B2 (en) 2018-04-17
KR20170117261A (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
CN107290905A (zh) 液晶显示装置
US10084030B2 (en) Backplane substrate and organic light emitting diode display using the same
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN1761049B (zh) 薄膜晶体管阵列面板及其制造方法
CN104851918B (zh) 用于显示设备的阵列基板
CN108022948A (zh) 有机发光显示装置及其制造方法
CN106802519A (zh) 液晶显示装置及其制造方法
CN103515394B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN109494240A (zh) 显示装置
KR20190073848A (ko) 표시 장치
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN106469745A (zh) 有机发光二极管显示器及其制造方法
CN106898612A (zh) 显示装置
CN106571382A (zh) 有机发光二极管显示器
US10825840B2 (en) Thin-film transistor panel
CN104749838B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
US20130015454A1 (en) Panel structure, display device including same, and methods of manufacturing panel structure and display device
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
CN102576722A (zh) El显示面板、el显示装置以及el显示面板的制造方法
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN110021631A (zh) 显示装置及其制造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN102315166A (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN107402480A (zh) 液晶显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination