CN107768447A - 薄膜晶体管、其制造方法以及包括其的显示装置 - Google Patents

薄膜晶体管、其制造方法以及包括其的显示装置 Download PDF

Info

Publication number
CN107768447A
CN107768447A CN201710722841.7A CN201710722841A CN107768447A CN 107768447 A CN107768447 A CN 107768447A CN 201710722841 A CN201710722841 A CN 201710722841A CN 107768447 A CN107768447 A CN 107768447A
Authority
CN
China
Prior art keywords
insulating barrier
region
electrode
gate electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710722841.7A
Other languages
English (en)
Inventor
张龙在
金曰濬
尹柱善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160106200A external-priority patent/KR102661120B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202310595468.9A priority Critical patent/CN116565027A/zh
Publication of CN107768447A publication Critical patent/CN107768447A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

提供一种薄膜晶体管、其制造方法以及包括其的显示装置。所述薄膜晶体管包括基底、半导体层、第一绝缘层和栅电极。栅电极与半导体层叠置。薄膜晶体管包括位于栅电极上的第二绝缘层和位于第二绝缘层上的电极结构。电极结构通过通孔连接到栅电极。薄膜晶体管包括穿过第一绝缘层和第二绝缘层以连接到半导体层的源电极和漏电极。半导体层包括与栅电极叠置的沟道区、连接到源电极的源区、连接到漏电极的漏区、轻掺杂的源区和轻掺杂的漏区。电极结构与轻掺杂的源区和轻掺杂的漏区中的至少一个叠置。

Description

薄膜晶体管、其制造方法以及包括其的显示装置
本申请要求于2016年8月22日在韩国知识产权局提交的第10-2016-0106200号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。
技术领域
本发明构思的示例实施例涉及一种薄膜晶体管、制造该薄膜晶体管的方法以及包括该薄膜晶体管的显示装置。
背景技术
基于显示装置的器件结构和发光类型，显示装置可包括液晶显示(LCD)装置、有机发光二极管(OLED)显示装置、等离子体显示面板(PDP)装置、电泳显示(EPD)装置等。
显示装置可包括栅极线和数据线以及连接到栅极线和数据线的至少一个薄膜晶体管(TFT)。TFT可以是将数据电压施加到显示装置中的多个像素的开关元件。
随着对具有较高集成度和较高性能的显示装置的趋势，使用短沟道TFT会是必须的。然而，在TFT的沟道长度变短的情况下，电子迁移率会由于由水平电场引起的热载流子应力而减小，因此导致增大的截止电流。
发明内容
根据本发明构思的示例性实施例，一种薄膜晶体管包括基底、位于基底上的半导体层、位于半导体层上的第一绝缘层以及位于第一绝缘层上的栅电极。栅电极与半导体层叠置。薄膜晶体管还包括位于栅电极上的第二绝缘层以及位于第二绝缘层上的电极结构。电极结构通过通孔连接到栅电极。薄膜晶体管还包括穿过第一绝缘层和第二绝缘层连接到半导体层的源电极和漏电极。半导体层包括与栅电极叠置的沟道区、连接到源电极的源区、连接到漏电极的漏区、形成在源区与沟道区之间的轻掺杂的源(LDS)区以及形成在漏区与沟道区之间的轻掺杂的漏(LDD)区。电极结构与轻掺杂的源区和轻掺杂的漏区中的至少一个叠置。
根据本发明构思的示例性实施例，一种制造薄膜晶体管的方法包括在基底上形成包括沟道区、源区和漏区的半导体层。所述方法还包括在半导体层上形成第一绝缘层以及在第一绝缘层上形成栅电极。所述方法还包括使用栅电极作为第一掩模来掺杂第一浓度的n型杂质以及在栅电极上形成第二绝缘层。所述方法还包括在第二绝缘层中限定通孔。栅电极被通孔暴露。所述方法还包括在第二绝缘层上形成电极结构。电极结构通过通孔连接到栅电极。所述方法包括使用电极结构作为第二掩模来掺杂第二浓度的n型杂质。
根据本发明构思的示例性实施例，一种显示装置包括基底、位于基底上的半导体层、位于半导体层上的第一绝缘层以及位于第一绝缘层上的栅电极。栅电极与半导体层叠置。显示装置还包括位于栅电极上的第二绝缘层以及位于第二绝缘层上的电极结构。电极结构通过通孔连接到栅电极。显示装置还包括穿过第一绝缘层和第二绝缘层连接到半导体层的源电极和漏电极。半导体层包括：沟道区，与栅电极叠置；源区，连接到源电极；漏区，连接到漏电极；轻掺杂的源(LDS)区，设置在源区与沟道区之间；以及轻掺杂的漏(LDD)区，设置在漏区与沟道区之间。电极结构与轻掺杂的源(LDS)区和轻掺杂的漏(LDD)区中的至少一个叠置。
根据本发明构思的示例性实施例，一种制造薄膜晶体管的方法包括在基底上形成包括沟道区、源区和漏区的半导体层。所述方法还包括在半导体层上形成第一绝缘层以及在第一绝缘层上形成栅电极。所述方法还包括在栅电极上形成光致抗蚀剂以及使用栅电极和光致抗蚀剂中的一种作为第一掩模来掺杂第一浓度的n型杂质。所述方法还包括使用栅电极和光致抗蚀剂中的另一个作为第二掩模来掺杂第二浓度的n型杂质。所述方法还包括在栅电极上形成第二绝缘层以及在第二绝缘层中限定通孔。通孔暴露栅电极。所述方法还包括在第二绝缘层上形成电极结构。电极结构通过通孔连接到栅电极。
附图说明
通过参照附图详细地描述发明构思的示例性实施例，发明构思的以上和其它特征将变得更加明显，在附图中：
图1是根据本发明构思的示例性实施例的显示装置的示意性平面图；
图2是根据本发明构思的示例性实施例的沿图1的线I-I'截取的显示装置的剖视图；
图3、图4和图5是根据本发明构思的一个或更多个示例性实施例的薄膜晶体管的剖视图；
图6A、图6B、图6C、图6D、图6E和图6F示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法；
图7A、图7B、图7C、图7D和图7E示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法；以及
图8A、图8B、图8C和图8D示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法。
具体实施方式
在下文中将参照附图更充分地描述本发明构思的示例性实施例。然而，本公开可以以许多不同的形式来实施，并且不应理解为局限于在此所阐述的示例性实施例。相反，这些示例性实施例被提供为使得本公开将是彻底的和完整的，并将向本领域技术人员充分地传达发明的范围。发明仅由权利要求的范围限定。因此，为了防止发明被模糊地理解，在示例性实施例中不详细地描述公知的组成元件、操作和技术。同样的附图标记贯穿说明书指的是同样的元件。
将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，所述元件可直接在所述另一元件上，或者还可存在中间元件。在附图中，为了清楚和容易描述，多个层和区域的厚度以夸大的方式示出。当层、区域或板被称作“在”另一层、区域或板“上”时，所述层、区域或板可直接在所述另一层、区域或板上，或者可在它们之间存在中间层、区域或板。相反，当层、区域或板被称作“直接在”另一层、区域或板“上”时，它们之间可不存在中间层、区域或板。此外，当层、区域或板被称作“在”另一层、区域或板“下”时，所述层、区域或板可直接在所述另一层、区域或板下，或者可在它们之间存在中间层、区域或板。相反，当层、区域或板被称作“直接在”另一层、区域或板“下”时，则可在它们之间不存在中间层、区域或板。为了易于描述，可在此使用空间相对术语“在……下”、“在……下方”、“下面的”、“在……上方”、“上面的”等来描述如在附图中示出的一个元件或组件与另一元件或组件之间的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语旨在包括装置在使用或操作中不同的方位。例如，在附图中示出的装置翻转的情况下，定位“在”另一装置“下”或“下方”的装置可被放置在另一装置“上方”。因此，说明性术语“在……下方”可包括在下方或在上方两种方位。装置也可在其它方向上定位，因此可根据方位来不同地解释空间相对术语。贯穿说明书，当元件被称作“连接”到另一元件时，所述元件“直接连接”到所述另一元件，或者在一个或更多个中间元件置于它们之间的情况下“电连接”到所述另一元件。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”及其变型时，指明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。将理解的是，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此在不脱离这里教导的情况下，以下讨论的“第一元件”可被命名为“第二元件”或“第三元件”，并且“第二元件”和“第三元件”可被同样地命名。考虑到有问题的测量和与特定量的测量有关的误差(即，测量系统的限制)，在此使用的“大约”或“近似”包括所陈述的值并意味着在由本领域普通技术人员所确定的对于具体值的可接受的偏差范围内。例如，“大约”可意味着在一个或更多个标准偏差内，或者在所述值的±30％、±20％、±10％、±5％内。除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的技术人员通常理解的含义相同的含义。将进一步理解的是，除非在本说明书中清楚地定义，否则术语(诸如在通用字典中定义的术语)应当被解释为具有与在相关领域的环境中它们的含义一致的含义，而将不以理想化或过于形式化的含义来进行解释。可以不提供与描述无关的一些部分，以具体地描述本发明的实施例，同样的附图标记贯穿说明书指的是同样的元件。在下文中，显示装置的示例性实施例在其为有机发光二级管(“OLED”)显示装置的假定下进行描述。然而，示例性实施例不限于此，显示装置的示例性实施例可应用于液晶显示(“LCD”)装置。
图1是根据示例性实施例的显示装置的示意性平面图，图2是根据本发明构思的示例性实施例的沿图1的线I-I'截取的显示装置的剖视图，图3、图4和图5是根据本发明构思的一个或更多个示例性实施例的薄膜晶体管的剖视图。
参照图1和图2，显示装置的示例性实施例可包括基底110、半导体层120、第一绝缘层130、栅极布线140、第二绝缘层150、电极结构160、第三绝缘层170、数据布线180、第四绝缘层190、像素电极195、像素限定层197、有机发光层200和共电极300。
基底110可以是绝缘基底，例如，具有透光特性和柔性的塑料基底。然而，示例性实施例可不限于此，基底110可包括诸如玻璃基底的硬基底。例如，玻璃基底可以足够薄以是柔性的。
半导体层120可设置在基底110上。虽然没有示出，但是缓冲层可设置在基底110与半导体层120之间。缓冲层可防止或显著地减少基底110中的杂质向上渗透。
半导体层120可以是通过使非晶硅层结晶化而获得的多晶硅。
例如，半导体层120可包括沟道区121、源区122、漏区123、轻掺杂的源(LDS)区124和轻掺杂的漏(LDD)区125。
沟道区121可以是半导体层120的与栅电极143叠置的部分，源区122可以是半导体层120的连接到源电极183的部分，漏区123是半导体层120的连接到漏电极185的部分。下面可详细地描述沟道区121、源区122和漏区123。
LDS区124可以是半导体层120的一部分，并可形成在源区122与沟道区121之间。LDD区125可以是半导体层120的一部分，并可形成在沟道区121与漏区123之间。
源区122和漏区123中的每个可以是以高浓度掺杂n型杂质的区域，LDS区124和LDD区125中的每个可以是以比源区122和漏区123中的浓度低的浓度掺杂n型杂质的区域。n型杂质可包括从包含磷(P)和砷(As)的组中选择的至少一种。然而，示例性实施例可不限于此，源区122和漏区123中的每个可以是以高浓度掺杂p型杂质的区域，LDS区124和LDD区125中的每个可以是以比源区122和漏区123中的浓度低的浓度掺杂p型杂质的区域。例如，p型杂质可包括从包含硼(B)和铝(Al)的组中选择的至少一种。
典型地，源区122和漏区123的掺杂浓度可以为大约～1015/cm3，LDS区124和LDD区125的掺杂浓度可以为大约～1013/cm3，其中，针对源区122和漏区123的掺杂浓度可以比针对LDS区124和LDD区125的掺杂浓度高。但是示例性实施例可不限于此。
在一个示例中，沟道区121可不掺杂有n型杂质，但是在制造工艺中，沟道区121可以以比针对LDS区124和LDD区125的n型杂质浓度低的浓度掺杂n型杂质。
第一绝缘层130可设置在其上可设置有半导体层120的基底110上。
第一绝缘层130可包括氧化硅(SiOx)或氮化硅(SiNx)等。另外，第一绝缘层130还可包括氧化铝(AlxOy)、氧化钛(TiOx)、氧化钽(TaxOy)或氧化锆(ZrOx)等。
栅极布线140可设置在第一绝缘层130上。
栅极布线140可包括在第一方向D1上延伸的栅极线141。栅电极143可从栅极线141分支，并可在与第一方向D1不同的方向上延伸。例如，栅电极143可在第二方向D2上延伸。
栅电极143可如图1和图2中所示的设置为与半导体层120的沟道区121叠置。
栅极布线141和143可包括铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金、钼(Mo)或其合金、铬(Cr)、钽(Ta)和/或钛(Ti)等。
另外，栅极布线140可具有包括含有不同物理性质的两个或更多个导电层(未示出)的多层结构。例如，多层结构的第一导电层可包括以铝(Al)基金属、银(Ag)基金属和铜(Cu)基金属为例的低电阻率金属，以减少信号延迟或减小电压降，多层结构的第二导电层可包括可赋予氧化铟锡(ITO)和氧化铟锌(IZO)优异的接触性质的以钼(Mo)基金属、铬(Cr)、钛(Ti)或钽(Ta)为例的材料。
多层结构的示例性示例可包括铬(Cr)下层和铝(Al)上层、铝(Al)下层和钼(Mo)上层以及钛(Ti)下层和铜(Cu)上层。然而，示例性实施例可不限于此，栅极布线140可包括各种种类的金属和导体。可在基本上同一工艺中同时设置栅极布线140，然而，例如，可在不同的工艺中设置下层和上层。
如图2中所示，第二绝缘层150可设置在其上可设置有栅极布线141和143的第一绝缘层130上。第二绝缘层150可包括与在第一绝缘层130中包括的材料基本上相同的材料。
电极结构160可设置在第二绝缘层150上。
电极结构160可穿过第二绝缘层150以连接到栅电极143。例如，电极结构160可通过限定在第二绝缘层150中的通孔155连接到栅电极143。图1和图2可示出可将电极结构160与栅电极143连接的三个通孔155。然而，通孔155的个数可不限于此，可在第二绝缘层150中限定至少一个通孔155。
参照图1，当从第三方向D3观看时，电极结构160可被描绘为具有四边形形状，但是示例性实施例可不限于此。当从第三方向D3观看时，电极结构160可具有诸如三角形形状、圆形形状和多边形形状的各种形状。另外，当从第三方向D3观看时，电极结构160可具有岛状形状。
如图2中所示，电极结构160的示例性实施例可包括：第一区161，与栅电极143叠置；第二区164，与半导体层120的LDS区124叠置；以及第三区165，与半导体层120的LDD区125叠置。
然而，示例性实施例可不限于此。在一个示例中，参照图3，在本发明构思的示例性实施例中，电极结构160可包括与栅电极143叠置的第一区161以及与半导体层120的LDS区124叠置的第二区164。
在另一示例中，参照图4，在本发明构思的示例性实施例中，电极结构160可包括与栅电极143叠置的第一区161以及与半导体层120的LDD区125叠置的第三区165。
在又一示例中，参照图5，在本发明构思的示例性实施例中，电极结构160可包括与半导体层120的LDS区124叠置的第二区164以及与半导体层120的LDD区125叠置的第三区165。
电极结构160的示例性实施例可包括与在栅极布线140中包括的材料基本上相同的材料。
如在例如图3至图5中示出的，电极结构160连接到栅电极143，施加到电极结构160的电压可以是施加到栅电极143的基本上相同的电压。
电极结构160的第二区164可设置为与半导体层120的LDS区124叠置，这可产生垂直电场。垂直电场可以使栅电极143与LDS区124之间产生的电场减小，从而改变TFT的元件性质。
相似地，电极结构160的第三区165可设置为与半导体层120的LDD区125叠置，以产生垂直电场。垂直电场可以使栅电极143与LDD区125之间产生的电场减小，因此改变TFT的元件性质。
第三绝缘层170可设置在其上可设置有电极结构160的第二绝缘层150上。第三绝缘层170可包括与在第一绝缘层130中包括的材料基本上相同的材料。
数据布线180可设置在第三绝缘层170上。
数据布线180可包括：数据线181，在第二方向D2(其与第一方向D1相交)上延伸；源电极183，从数据线181分支；以及漏电极185，与源电极183分隔开。
源电极183可穿过第一绝缘层130、第二绝缘层150和第三绝缘层170，以连接到半导体层120的源区122。
漏电极185可穿过第一绝缘层130、第二绝缘层150和第三绝缘层170，以连接到半导体层120的漏区123。
数据布线180可包括与在栅极布线140中包括的材料基本上相同的材料。例如，数据线181、源电极183和漏电极185可包括可与栅极线141和栅电极143基本上相同的材料。
第四绝缘层190可设置在其上设置有数据布线181、183和185的第三绝缘层170上。第四绝缘层190可包括与在第一绝缘层130中包括的材料基本上相同的材料。
像素电极195可设置在第四绝缘层190上。像素电极195可穿过第四绝缘层190，以连接到漏电极185。
像素电极195可包括透明导电材料。例如，像素电极195可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铝锌(AZO)。
像素限定层197可设置在第四绝缘层190上。在一个示例中，像素限定层197可如图2中所示的设置在像素电极195的边缘部处。
像素限定层197可包括硅基无机材料以及诸如聚丙烯酸酯树脂或聚酰亚胺树脂的树脂。
有机发光层200可设置在由像素限定层197限定的像素电极195上。有机发光层200可包括包含空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个的多层结构。
共电极300可设置在有机发光层200和像素限定层197上。共电极300可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)和氧化铝锌(AZO)的透明导电材料。
图6A、图6B、图6C、图6D、图6E和图6F是示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法的视图。
参照图6A，可在基底110上形成非掺杂半导体层120a。
随后，可在其上形成有非掺杂半导体层120a的基底110上方设置第一绝缘层130，可在第一绝缘层130上方涂覆栅极布线形成材料，然后在其上形成第一蚀刻防止层PR1。
随后，可使用第一蚀刻防止层PR1湿蚀刻栅极布线形成材料，使得可形成栅极线(未示出)和栅电极图案143a。第一蚀刻防止层PR1和栅电极图案143a可设置为与设置有沟道区和低掺杂浓度区的区域叠置，这可在下面进行描述。
参照图6B，可使用在上文中形成的第一蚀刻防止层PR1和栅电极图案143a作为掩模来设置高浓度的n型杂质(N+)。因此，非掺杂半导体层120a的相对端部可接收n型杂质，并分别形成掺杂有高浓度的n型杂质的源区122和漏区123。
参照图6C，可将上文中形成的第一蚀刻防止层PR1灰化以形成第二蚀刻防止层PR2，可使用第二蚀刻防止层PR2湿蚀刻栅电极图案143a，使得形成栅电极143。因此，可将非掺杂半导体层120a的一部分进一步暴露以形成低掺杂浓度区124和125。第二蚀刻防止层PR2和栅电极143可形成为与非掺杂半导体层120a的可形成沟道区的区域叠置，这可在下文中进行描述。
参照图6D，可使用上文中形成的第二蚀刻防止层PR2和栅电极143作为掩模来设置低浓度的n型杂质(N-)。在一个示例中，低浓度的n型杂质(N-)可比参照图6B描述的高浓度的n型杂质少。非掺杂半导体层120a可形成沟道区121，可在沟道区121与源区122之间以及沟道区121与漏区123之间分别形成低掺杂浓度区124和125。沟道区121、源区122、漏区123和低掺杂浓度区124和125可被共同地称为半导体层120。低掺杂浓度区124和125可包括位于沟道区121与源区122之间的LDS区124以及位于沟道区121与漏区123之间的LDD区125。
参照图6E，可去除第二蚀刻防止层PR2，可在其上形成有栅电极143的第一绝缘层130上形成第二绝缘层150。随后，可在第二绝缘层150中限定暴露栅电极143的一部分的通孔155。
参照图6F，可在第二绝缘层150上形成电极结构160，电极结构160可通过通孔155连接到栅电极143。电极结构160可形成为当从第三方向D3观看时与半导体层120的低掺杂浓度区124和125中的至少一个叠置。例如，电极结构160可包括与栅电极143叠置的第一区161、与半导体层120的LDS区124叠置的第二区164以及与半导体层120的LDD区125叠置的第三区165。
图7A、图7B、图7C、图7D和图7E是示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法的视图。
参照图7A，可在基底110上形成非掺杂半导体层120a。
随后，可在其上形成有非掺杂半导体层120a的基底110上方形成第一绝缘层130，可在第一绝缘层130上方涂覆栅极布线形成材料，然后在其上形成第一蚀刻防止层PR1。
第一蚀刻防止层PR1可形成为与形成沟道区和低掺杂浓度区的区域叠置。随后，可使用第一蚀刻防止层PR1湿蚀刻栅极布线形成材料。在这样的示例性实施例中，凭借采用的湿蚀刻工艺的特性，可将栅电极143形成为具有比第一蚀刻防止层PR1的宽度小的宽度。
参照图7B，可使用第一蚀刻防止层PR1作为掩模来掺杂高浓度的n型杂质(N+)。因此，非掺杂半导体层120a的相对的端部可接收高浓度的n型杂质，并分别形成掺杂有高浓度的n型杂质的源区122和漏区123。
参照图7C，可移除第一蚀刻防止层PR1，可使用栅电极143作为掩模来掺杂低浓度的n型杂质(N-)。在一个示例中，低浓度的n型杂质(N-)可以比参照图7B描述的高浓度的n型杂质少。非掺杂半导体层120a可形成沟道区121，可在沟道区121与源区122之间以及沟道区121与漏区123之间分别形成低掺杂浓度区124和125。沟道区121、源区122、漏区123和低掺杂浓度区124和125可被共同地称为半导体层120。低掺杂浓度区124和125可分别包括位于沟道区121与源区122之间的LDS区124以及位于沟道区121与漏区123之间的LDD区125。
参照图7D，可在其上形成有栅电极143的第一绝缘层130上形成第二绝缘层150。随后，在第二绝缘层150中限定暴露栅电极143的一部分的通孔155。
参照图7E，可在第二绝缘层150上形成通过通孔155连接到栅电极143的电极结构160。可将电极结构160形成为当从第三方向D3观看时与半导体层120的低掺杂浓度区124和125中的至少一个叠置。例如，电极结构160可包括与栅电极143叠置的第一区161、与半导体层120的LDS区124叠置的第二区164以及与半导体层120的LDD区125叠置的第三区165。
图8A、图8B、图8C和图8D是示出根据本发明构思的一个或更多个示例性实施例制造薄膜晶体管的方法的视图。
参照图8A，可在基底110上形成非掺杂半导体层120a。
随后，可在其上形成有非掺杂半导体层120a的基底110上方形成第一绝缘层130，可在第一绝缘层130上形成栅电极143。栅电极143可形成为与形成沟道区的区域叠置。
随后，可使用栅电极143作为掩模来掺杂低浓度的n型杂质(N-)。因此，非掺杂半导体层120a的相对端部可接收低浓度的n型杂质并分别形成掺杂有低浓度的n型杂质的低掺杂浓度区124和125。
参照图8B，可在其上形成有栅电极143的第一绝缘层130上形成第二绝缘层150。随后，在第二绝缘层150中限定暴露栅电极143的一部分的通孔155。
参照图8C，可在第二绝缘层150上形成通过通孔155连接到栅电极143的电极结构160。电极结构160可包括与栅电极143叠置的第一区161、与半导体层120的LDS区124叠置的第二区164以及与半导体层120的LDD区125叠置的第三区165。
参照图8D，可使用电极结构160作为掩模在第三方向D3上设置高浓度的n型杂质(N+)。因此，非掺杂半导体层120a可形成沟道区121，低掺杂浓度区124和125的不与电极结构160叠置的部分可设置有高浓度的n型杂质，以形成源区122和漏区123。
如上文中所阐述的，在一个或更多个示例性实施例中，TFT还包括与轻掺杂的区域一起形成垂直电场的电极结构，因此在轻掺杂的区域中调整电场，使得可改变TFT的元件性质。
从上述，将理解的是，已经为了说明的目的在此描述了根据本公开的各种实施例，并且在不脱离本教导的范围和精神的情况下，可做出各种修改。因此，在此公开的各种实施例不旨在限制本教导的真实范围和精神。上面描述的各种特征和其它实施例可以以任何方式混合和搭配，以产生与在此要求的发明一致的另外的实施例。

Claims (10)

1.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
半导体层，位于所述基底上；
第一绝缘层，位于所述半导体层上；
栅电极，位于所述第一绝缘层上，所述栅电极与所述半导体层叠置；
第二绝缘层，位于所述栅电极上；
电极结构，位于所述第二绝缘层上，所述电极结构通过至少一个通孔连接到所述栅电极；以及
源电极和漏电极，穿过所述第一绝缘层和所述第二绝缘层，以连接到所述半导体层，
其中，所述半导体层包括：沟道区，与所述栅电极叠置；源区，连接到所述源电极；漏区，连接到所述漏电极；轻掺杂的源区，位于所述源区与所述沟道区之间；以及轻掺杂的漏区，位于所述漏区与所述沟道区之间，并且
所述电极结构与所述轻掺杂的源区和所述轻掺杂的漏区中的至少一个叠置。
2.根据权利要求1所述的薄膜晶体管，其中，所述电极结构具有从与所述基底的表面垂直的方向的岛状形状。
3.一种制造薄膜晶体管的方法，所述方法包括：
在基底上形成包括沟道区、源区和漏区的半导体层；
在所述半导体层上形成第一绝缘层；
在所述第一绝缘层上形成栅电极；
使用所述栅电极作为第一掩模来掺杂第一浓度的n型杂质；
在所述栅电极上形成第二绝缘层；
在所述第二绝缘层中限定通孔，所述通孔暴露所述栅电极；
在所述第二绝缘层上形成电极结构，所述电极结构通过所述通孔连接到所述栅电极；以及
使用所述电极结构作为第二掩模来掺杂第二浓度的n型杂质。
4.一种显示装置，所述显示装置包括：
基底；
半导体层，位于所述基底上；
第一绝缘层，位于所述半导体层上；
栅电极，位于所述第一绝缘层上，所述栅电极与所述半导体层叠置；
第二绝缘层，位于所述栅电极上；
电极结构，位于所述第二绝缘层上，所述电极结构通过通孔连接到所述栅电极；以及
源电极和漏电极，穿过所述第一绝缘层和所述第二绝缘层，以连接到所述半导体层，
其中，所述半导体层包括：沟道区，与所述栅电极叠置；源区，连接到所述源电极；漏区，连接到所述漏电极；轻掺杂的源区，位于所述源区与所述沟道区之间；以及轻掺杂的漏区，位于所述漏区与所述沟道区之间，并且
所述电极结构与所述轻掺杂的源区和所述轻掺杂的漏区中的至少一个叠置。
5.根据权利要求4所述的显示装置，其中，所述电极结构与所述轻掺杂的源区和所述轻掺杂的漏区叠置。
6.根据权利要求4所述的显示装置，其中，所述栅电极不与所述轻掺杂的源区和所述轻掺杂的漏区叠置。
7.根据权利要求4所述的显示装置，其中，所述轻掺杂的源区和所述轻掺杂的漏区以比所述源区和所述漏区掺杂n型杂质的浓度低的浓度掺杂n型杂质。
8.根据权利要求7所述的显示装置，其中，所述n型杂质包括从包含磷和砷的组中选择的至少一种。
9.根据权利要求4所述的显示装置，其中，所述栅电极和所述电极结构被施加有基本上相同的电压。
10.根据权利要求4所述的显示装置，其中，所述沟道区以比所述轻掺杂的源区和所述轻掺杂的漏区掺杂n型杂质的浓度低的浓度掺杂n型杂质。
CN201710722841.7A 2016-08-22 2017-08-22 薄膜晶体管、其制造方法以及包括其的显示装置 Pending CN107768447A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310595468.9A CN116565027A (zh) 2016-08-22 2017-08-22 制造薄膜晶体管的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160106200A KR102661120B1 (ko) 2016-08-22 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치
KR10-2016-0106200 2016-08-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310595468.9A Division CN116565027A (zh) 2016-08-22 2017-08-22 制造薄膜晶体管的方法

Publications (1)

Publication Number Publication Date
CN107768447A true CN107768447A (zh) 2018-03-06

Family

ID=61192196

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710722841.7A Pending CN107768447A (zh) 2016-08-22 2017-08-22 薄膜晶体管、其制造方法以及包括其的显示装置
CN202310595468.9A Pending CN116565027A (zh) 2016-08-22 2017-08-22 制造薄膜晶体管的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310595468.9A Pending CN116565027A (zh) 2016-08-22 2017-08-22 制造薄膜晶体管的方法

Country Status (2)

Country Link
US (1) US10090401B2 (zh)
CN (2) CN107768447A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148597A (zh) * 2018-08-20 2019-01-04 深圳市华星光电技术有限公司 薄膜晶体管及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592105B1 (ko) * 2018-08-06 2023-10-20 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN110212035B (zh) * 2018-08-10 2023-12-19 友达光电股份有限公司 晶体管结构及其操作方法
CN111916492B (zh) * 2020-08-31 2021-12-24 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
CN1652349A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
US20050272189A1 (en) * 2004-04-30 2005-12-08 Sung-Hwan Cho Method of manufacturing thin film transistor array panel
CN1873989A (zh) * 2005-05-31 2006-12-06 三星电子株式会社 薄膜晶体管以及制造薄膜晶体管基板的方法
US20140225075A1 (en) * 2013-02-14 2014-08-14 Zhi-Feng ZHAN Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
KR102090460B1 (ko) 2012-12-31 2020-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
CN1652349A (zh) * 2003-11-25 2005-08-10 三星Sdi株式会社 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
US20050272189A1 (en) * 2004-04-30 2005-12-08 Sung-Hwan Cho Method of manufacturing thin film transistor array panel
CN1873989A (zh) * 2005-05-31 2006-12-06 三星电子株式会社 薄膜晶体管以及制造薄膜晶体管基板的方法
US20140225075A1 (en) * 2013-02-14 2014-08-14 Zhi-Feng ZHAN Thin film semiconductor device, organic light-emitting display device, and method of manufacturing the thin film semiconductor device
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148597A (zh) * 2018-08-20 2019-01-04 深圳市华星光电技术有限公司 薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20180053836A1 (en) 2018-02-22
US10090401B2 (en) 2018-10-02
KR20180021958A (ko) 2018-03-06
CN116565027A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
US9882056B2 (en) Thin film transistor and method of manufacturing the same
TWI535034B (zh) 畫素結構及其製作方法
US8497147B2 (en) Array substrate and method of fabricating the same
EP3046157A1 (en) Organic light emitting display device and method of manufacturing the same
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101540341B1 (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US9064905B2 (en) Array substrate and method of fabricating the same
US20120280223A1 (en) Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices and display devices having oxide semiconductor devices
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN107768447A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
US9425270B2 (en) Array substrate structure and contact structure
CN106997892A (zh) 显示装置以及该显示装置的制造方法
KR102439505B1 (ko) 박막 트랜지스터 기판
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
CN104380474B (zh) 半导体装置及其制造方法
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US8664024B2 (en) Fabrication method of a pixel structure and a pixel structure
KR20150061256A (ko) 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180306

RJ01 Rejection of invention patent application after publication