KR20080075274A - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20080075274A
KR20080075274A KR1020070014206A KR20070014206A KR20080075274A KR 20080075274 A KR20080075274 A KR 20080075274A KR 1020070014206 A KR1020070014206 A KR 1020070014206A KR 20070014206 A KR20070014206 A KR 20070014206A KR 20080075274 A KR20080075274 A KR 20080075274A
Authority
KR
South Korea
Prior art keywords
layer
silicide
gate
data line
nitride
Prior art date
Application number
KR1020070014206A
Other languages
English (en)
Inventor
양희정
김동선
오두석
호원준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070014206A priority Critical patent/KR20080075274A/ko
Publication of KR20080075274A publication Critical patent/KR20080075274A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G02B6/0051—Diffusing sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/70—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch having a plurality of operating members associated with different sets of contacts, e.g. keyboard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/22—Illumination; Arrangements for improving the visibility of characters on dials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그의 제조방법에 관한 발명으로, 특히 액정표시장치는 기판, 상기 기판의 소정영역에 형성되는 게이트 전극 및 게이트 라인을 포함하는 게이트 배선, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층 상부의 양측에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 형성되는 오믹콘택층, 상기 오믹콘택층 상에 형성되는 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선, 상기 소스 및 드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하여 구성됨을 특징으로 한다.
액정표시장치, 실리사이드, 전도성 질화물, 투명전극

Description

액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING OF THE SAME}
도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도
도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타내는 공정단면도
도 3은 본 발명 제 1 실시예에 의한 액정표시장치를 나타내는 평면도
도 4는 본 발명 제 1 실시예에 의한 액정표시장치를 나타내는 도 3의 Ⅱ-Ⅱ'에 따른 단면도
도 5a 내지 도 5f는 본 발명 제 1 실시예에 의한 액정표시장치의 제조방법을 나타내는 공정단면도
도 6은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 평면도
도 7은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 도 6의 Ⅲ-Ⅲ'에 따른 단면도
도 8a 내지 도 8f는 본 발명 제 2 실시예에 의한 액정표시장치의 제조방법을 나타내는 공정단면도
<도면의 주요 부분에 대한 명칭>
10, 110, 210 : 기판 12a, 112a, 212a : 게이트 전극
14, 114, 214 : 게이트 절연막 20a, 120a, 220a : 반도체층
20b, 120b, 220b : 오믹콘택층 22a, 122a, 222a : 소스 전극
24, 124, 224 : 드레인 전극 26, 126, 226 : 보호막
28, 128, 228 : 콘택홀 30, 130, 230 : 화소 전극
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 소스 전극 및 드레인 전극 사이에 노출된 오믹콘택층을 제거하는 공정에서 그 하부의 반도체층에 발생하는 손상을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 발명이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이하에서는 종래 액정표시장치 및 그 제조방법에 대해 설명한다.
도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도이고, 도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타내는 공정단면도이다.
먼저, 종래 액정표시장치는 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(12)이 배열되고, 게이트 라인(12)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(22)이 배열된다.
그리고 게이트 라인(12)과 데이터 라인(22)이 교차되어 정의된 각 화소영역(P)에는 화소 전극(30)과, 게이트 라인(12)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(22)에 인가되는 신호를 상기 각 화소 전극(30)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.
여기서, 박막 트랜지스터는 게이트 라인(12)으로부터 돌출되어 형성되는 게이트 전극(12a)과, 게이트 전극(12a) 상부에 형성되는 반도체층(20a)과, 데이터 라인(22)으로부터 돌출되어 반도체층(20a) 상부 일측에 형성되는 소스 전극(22a)과, 상기 소스 전극(22a)과 일정한 간격을 갖고 반도체층(20a) 상부 타측에 형성되는 드레인 전극(24)을 포함하여 구성되어 있다.
이때, 게이트 라인(12) 및 게이트 전극(12a)을 포함한 기판(10) 전면에는 게이트 절연막(14)이 형성되어 반도체층(20a)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(22a) 및 드레인 전극(24)을 포함한 기판(10) 전면에는 보호막(26)이 형성되어 있다. 또한, 드레인 전극(24)의 상부의 보호막(26)에는 콘택홀(28)이 형성되어 있으며, 화소 전극(30)은 콘택홀(28)을 통해 드레인 전극(24)과 전기적으로 연결되어 있다.
다음으로 종래 액정표시장치의 제조방법을 설명하면 다음과 같다.
먼저, 도 2a와 같이 투명한 유리 기판(10)상에 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 스퍼터링(sputtering)법에 의하여 증착한 후, 포토 및 식각 공정을 통해 이를 선택적으로 제거하여 기판(10)상에 일방향으로 게이트 라인(12) 및 이로부터 돌출되는 게이트 전극(12a)을 형성한다.
도 2b와 같이, 게이트 라인(12) 및 게이트 전극(12a)을 포함한 기판(10)의 전면에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(14)을 형성한다.
이어, 상기 게이트 절연막(14) 상에 순수한 비정질 실리콘층(16)과 불순물이 포함된 비정질 실리콘층(18)을 차례로 형성한다.
도 2c와 같이, 포토 및 식각 공정을 통해 순수한 비정질 실리콘층(16)과 불순물이 포함된 비정질 실리콘층(18)을 선택적으로 제거하여 게이트 전극(12a) 상부에 반도체층(20a) 및, 오믹콘택층(20b)을 형성한다.
도 2d와 같이, 기판(10)의 전면에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고, 포토 및 습식 식각 공정을 통해 저저항 금속 물질을 선택적으로 제거하여 게이트 라인(12)과 교차하는 데이터 라인(22)과, 데이터 라인(22)으로부터 반도체층(20a) 상부로 돌출된 소스 전극(22a) 및 이와 이격된 드레인 전극(24)을 형성한다.
이어, 건식 식각 공정을 통해 소스 전극(22a) 및 드레인 전극(24) 사이에 노출된 오믹콘택층(20b)을 선택적으로 제거한다.
도 2e와 같이, 소스 전극(22a) 및 드레인 전극(24)을 포함한 유리 기판(10)의 전면에 보호막(26)을 형성하고, 드레인 전극(24)의 표면이 소정부분 노출되도록 상기 보호막(26)을 선택적으로 제거하여 콘택홀(28)을 형성한다.
도 2f와 같이, 콘택홀(28)을 포함한 기판(10)의 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속 물질을 증착한 후, 포토 및 식각 공정을 통해 투명한 금속 물질을 선택적으로 제거하여 콘택홀(28)을 통해 드레인 전극(24)과 전기적으로 연결되는 화소 전극(30)을 형성한다.
상기 제조공정에서 소스 전극 및 드레인 전극 사이에 노출된 오믹콘택층을 제거할 때 그 하부의 반도체층도 소정 두께만큼 제거된다. 즉, 오믹콘택층의 하부에 위치한 반도체층이 손상되고, 균일도(uniformity)가 낮아지는 문제점이 발생한다. 따라서 순수한 비정질 실리콘층이 후공정에서 손상될 것을 고려하여 원하는 두께보다 더 두껍게 형성해야 하는 문제점이 있다.
또한, 소스 전극 및 드레인 전극 사이에 노출된 오믹콘택층을 제거하기 위하 여 별도의 건식 식각 공정이 필요한바 공정이 복잡해지는 문제점이 발생한다.
최근에는 집적화 기술의 발달로 인하여 데이터 라인의 선폭이 줄어듦에 따라 저항이 증가하므로, 비저항이 낮은 구리, 은, 금 등을 배선 재료로 사용한다. 이때 구리 등이 상하부의 다른 층으로 확산되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소스 전극 및 드레인 전극 사이에 노출된 오믹콘택층을 제거하는 공정에서 그 하부의 반도체층에 발생하는 손상을 방지함으로써, 반도체층의 균일도를 높이고, 두께를 더 얇게 형성할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
그리고, 소스 전극 및 드레인 전극 사이에 노출된 오믹콘택층을 추가 공정 없이 제거할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 구리를 배선 재료로 사용하는 경우 다른 층으로 확산되는 것을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 기판, 상기 기판의 소정영역에 형성되는 게이트 전극 및 게이트 라인을 포함하는 게이트 배선, 상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층, 상기 반도체층 상부의 양측에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 형성되는 오믹콘택층, 상기 오믹콘택층 상에 형성되는 데이터 라인 및 소스/드레인 전극을 포함하 는 데이터 배선, 상기 소스 및 드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하여 구성된다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 기판의 소정영역에 게이트 전극 및 게이트 라인을 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체층을 형성하는 단계, 상기 반도체층 상에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 이루어진 오믹콘택층을 형성하는 단계, 상기 오믹콘택층 상에 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 소스 및 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계, 상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하여 이루어진다.
상기와 같은 목적에 따른 본 발명에 의한 다른 액정표시장치의 제조방법은 기판의 소정영역에 게이트 전극 및 게이트 라인을 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체층 및 상기 반도체층 상에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 이루어진 오믹콘택층을 형성하는 단계, 상기 오믹 콘택층상에 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 데이터 배선을 포함한 기판 전면에 보호막을 형성하 는 단계, 상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하며, 상기 데이터 라인과 상기 오믹 콘택층은 동일한 평면적 을 갖는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명 제 1 실시예에 의한 액정표시장치를 상세히 설명하면 다음과 같다.
도 3은 본 발명 제 1 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 4는 본 발명 제 1 실시예에 의한 액정표시장치를 나타내는 도 3의 Ⅱ-Ⅱ'에 따른 단면도이다.
본 발명 제 1 실시예에 의한 액정표시장치는 기판(110)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(112)이 배열되고, 게이트 라인(112)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(122)이 배열된다.
그리고 게이트 라인(112)과 데이터 라인(122)이 교차되어 정의된 각 화소영역(P)에는 화소 전극(130)과, 게이트 라인(112)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(122)에 인가되는 신호를 상기 각 화소 전극(130)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.
여기서, 박막 트랜지스터는 게이트 라인(112)으로부터 돌출되어 형성되는 게이트 전극(112a)과, 게이트 전극(112a) 상부에 형성되는 반도체층(120a)과, 반도체층(120a) 상부의 양측에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 형성되는 오믹콘택층(120b)과, 데이터 라인(122)으로부터 돌출되어 반도체층(120a) 상부 일측에 형성되는 소스 전극(122a)과, 상기 소스 전극(122a)과 일정한 간격을 갖고 반도체층(120a) 상부 타측에 형성되는 드레인 전극(124)을 포함하여 구성되어 있다.
이때, 게이트 라인(112) 및 게이트 전극(112a)을 포함한 기판(110) 전면에는 게이트 절연막(114)이 형성되어 반도체층(120a)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(122a) 및 드레인 전극(124)을 포함한 기판(110) 전면에는 보호막(126)이 형성되어 있다. 또한, 드레인 전극(124)의 상부의 보호막(126)에는 콘택홀(128)이 형성되어 있으며, 화소 전극(130)은 콘택홀(128)을 통해 드레인 전극(124)과 전기적으로 연결되어 있다.
상기 오믹콘택층(120b)을 형성하는 물질은 소스 및 드레인 전극(122a, 124)의 비저항보다는 크고, 반도체층(120a)의 비저항보다는 작아야 오믹콘택이 가능하다.
상기 조건을 만족하는 금속 실리사이드에는 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 망간 실리사이드(MnSix) 등이 있다. 그리고 전도성 질화물에는 알루미늄 나이트라이드(AlNx), 구리 나이트라이드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 인듐 나이트라이드(InNx) 등이 있다. 또한, 투명 금속으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide) 등이 있다.
상기 소스 및 드레인 전극(122a, 124)을 형성하는 물질로는 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등이 사용된다. 최근에는 데이터 라인의 선폭이 줄어듦에 따라 저항이 증가하므로 비저항이 낮은 구리(Cu), 은(Ag), 금(Au) 등을 배선 재료로 사용한다. 이때, 소스 및 드레인 전극(122a, 124) 하부에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 오믹콘택층을 형성함으로써, 구리 등이 상하부의 다른 층으로 확산되는 것을 방지할 수 있다.
즉, 구리로 데이터 라인(122), 소스 및 드레인 전극(122a, 124)을 형성하는 경우에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 오믹콘택층(120b)을 형성함으로써 별도의 확산방지막을 형성하지 않고도 확산 방지의 효과를 얻을 수 있다.
상기에서 게이트 라인(112) 및 게이트 전극(112a)을 통칭하여 게이트 배선이라 하고, 데이터 라인(122), 소스 전극(122a), 및 드레인 전극(124)을 통칭하여 데이터 배선이라 한다.
상기와 같이 박막 트랜지스터가 형성된 기판(110)을 박막 트랜지스터 어레이 기판이라 한다.
도시는 생략하였으나, 박막 트랜지스터 어레이 기판에 대향하는 기판에는 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과, 화상을 구현하기 위한 공통 전극이 형성되어 있다. 이를 컬러 필터 어레이 기판이라 한다.
서로 대향하는 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에는 액정층이 형성되어 있다.
상기와 같은 액정표시장치는 박막 트랜지스터 어레이 기판의 화소 전극(130)과 컬러 필터 어레이 기판의 공통 전극 사이의 전계에 의해 양 기판 사이에 형성된 액정층의 액정이 배향되고, 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다. 이러한 방식으로 구동되는 액정표시장치를 TN형(Twisted Nematic Mode) 액정표시장치라 한다.
또한, 본 발명은 TN형(Twisted Nematic Mode) 액정표시장치 외에도 박막 트랜지스터 어레이 기판의 화소 영역에 화소 전극 및 공통 전극이 서로 교번하도록 형성되어 횡전계를 발생시키는 방식으로 구동되는 횡전계형(In-Plane Switching Mode) 액정표시장치 등 다른 방식의 액정표시장치에도 적용이 가능하다.
다음으로 본 발명 제 1 실시예에 의한 액정표시장치의 제조방법에 대해 설명한다. 도 5a 내지 도 5f는 본 발명 제 1 실시예에 의한 액정표시장치의 제조방법을 나타내는 공정단면도이다.
먼저, 도 5a와 같이, 투명한 유리 재질의 기판(110) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.
이어, 포토 및 식각 공정을 통해 금속 물질을 패터닝하여 게이트 라인(도 3의 112) 및 게이트 라인에서 분기 되는 게이트 전극(112a)을 형성한다. 이때 게이트 라인(112) 및 게이트 전극(112a)을 통칭하여 게이트 배선이라 한다.
도 5b와 같이, 게이트 전극(112a)을 포함한 기판(110) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(114)을 형성한다.
이어, 게이트 절연막(114) 상부의 기판(110) 전면에 순수한 비정질 실리콘층(116)을, 그 상부에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 제 1 금속 물질층(118)을 적층하여 형성한다.
이때, 금속 실리사이드는 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 망간 실리사이드(MnSix) 등을 사용할 수 있다. 즉, 이리듐(Ir), 구리(Cu), 백금(Pt), 팔라듐(Pd), 망간(Mn) 중 어느 하나의 금속을 순수한 비정질 실리콘층(116) 상부에 증착하고, 열처리를 통하여 금속 실리사이드층을 형성한다.
그리고, 전도성 질화물의 경우 알루미늄 나이트라이드(AlNx), 구리 나이트라이드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 인듐 나이트라이드(InNx) 등을 사용할 수 있다. 또한, 투명 금속은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide) 등을 사용할 수 있다.
도 5c와 같이, 제 1 금속 물질층(118) 및 순수한 비정질 실리콘층(116)을 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 전극(112a) 상부의 게이트 절연막(114) 상에 반도체층(120a), 상기 반도체층(120a) 상부에 오믹콘택층(120b)을 형 성한다.
도 5d와 같이, 오믹콘택층(120b)을 포함한 기판(110) 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하여 제 2 금속 물질층(도시하지 않음)을 형성한다.
이어, 제 2 금속 물질층을 포토 및 식각 공정을 통해 패터닝하여 게이트 라인(도 3의 112)과 교차하는 데이터 라인(도 3의 122)과, 데이터 라인으로부터 돌출되어 반도체층(120a) 상부 일측의 오믹콘택층(120b) 상에 소스 전극(122a)과, 반도체층(120a) 상부 타측의 오믹콘택층(120b) 상에 드레인 전극(124)을 형성한다. 이때 데이터 라인(122), 소스 전극(122a), 및 드레인 전극(124)을 통칭하여 데이터 배선이라 한다.
즉, 소스 전극(122a)과 드레인 전극(124)은 반도체층(120a) 상부 양측의 오믹콘택층(120b) 상에 서로 이격되도록 형성한다. 또한, 이때 채널을 형성하기 위해 소스 전극(122a)과 드레인 전극(124) 사이 하부의 오믹콘택층(120b)을 제거한다.
따라서, 종래 기술에서는 소스 전극과 드레인 전극 사이 하부의 오믹콘택층을 제거하기 위해 별도의 건식 식각 공정을 진행하여 불순물이 포함된 비정질 실리콘층을 패터닝하는 반면에, 본 발명에서는 오믹콘택층(120b)을 금속 실리사이드, 전도성 질화물, 투명 금속 중 어느 하나로 형성함으로써 하나의 공정으로 소스 및 드레인 전극(122a, 124)을 형성하고, 소스 전극(122a)과 드레인 전극(124) 사이 하부의 오믹콘택층(120b)을 제거하여 채널을 형성한다.
이에 따라, 공정이 더 단순해 지며, 도 5d에 도시된 바와 같이 오믹콘택층(120b)이 제거되는 부분의 하부에 위치한 반도체층(120a)에 손상이 가지 않게 되어, 균일도(uniformity)를 높일 수 있다.
또한, 특히 소스 및 드레인 전극(122a, 124)을 구리(Cu)로 형성하는 경우에, 오믹콘택층(120b)이 금속 실리사이드, 전도성 질화물, 투명 금속 등으로 이루어져 있으므로, 확산 방지의 역할도 할 수 있다.
도 5e와 같이, 소스 전극(122a) 및 드레인 전극(124)을 포함한 기판(110) 전면에 무기재료인 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiO2)를 화학기상증착 방법으로 증착하거나, 유기재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 도포하여 보호막(126)을 형성한다.
이어, 드레인 전극(124)의 표면이 소정부분 노출되도록 보호막(126)을 패터닝하여 콘택홀(128)을 형성한다.
도 5f와 같이, 콘택홀(128)을 포함한 기판(110) 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정을 통해 투명한 금속을 패터닝하여 화소 영역(P)에서 콘택홀을 통해 드레인 전극(124)과 전기적으로 연결되도록 화소 전극(130)을 형성한다.
다음으로 첨부된 도면을 참고하여 본 발명 제 2 실시예에 의한 액정표시장치를 상세히 설명하면 다음과 같다.
도 6은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 평면도이고, 도 7은 본 발명 제 2 실시예에 의한 액정표시장치를 나타내는 도 6의 Ⅲ-Ⅲ'에 따른 단면도이다.
본 발명 제 2 실시예에 의한 액정표시장치는 기판(210)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(212)이 배열되고, 게이트 라인(212)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(222)이 배열된다.
그리고 게이트 라인(212)과 데이터 라인(222)이 교차되어 정의된 각 화소영역(P)에는 화소 전극(230)과, 게이트 라인(212)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(222)에 인가되는 신호를 상기 각 화소 전극(230)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.
여기서, 박막 트랜지스터는 게이트 라인(212)으로부터 돌출되어 형성되는 게이트 전극(212a)과, 게이트 전극(212a) 상부 및 게이트 라인(212)과 교차하여 데이터 라인(222) 하부에 형성되는 반도체층(220a)과, 게이트 전극(212a)의 상부의 반도체층 상에서 소정 간격 이격되어 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 형성되는 오믹콘택층(220b)과, 데이터 라인(222)으로부터 게이트 전극(212a) 상부로 돌출되어 소정 간격 이격되어 형성되는 소스 전극(222a) 및 드레인 전극(224)을 포함하여 구성되어 있다.
이때, 게이트 라인(212) 및 게이트 전극(212a)을 포함한 기판(210) 전면에는 게이트 절연막(214)이 형성되어 반도체층(220a)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(222a) 및 드레인 전극(224)을 포함한 기판(210) 전면에는 보호 막(226)이 형성되어 있다. 또한, 드레인 전극(224) 상부의 보호막(226)에는 콘택홀(228)이 형성되어 있으며, 화소 전극(230)은 콘택홀(228)을 통해 드레인 전극(224)과 전기적으로 연결되어 있다.
상기 오믹콘택층(220b)을 형성하는 물질은 소스 및 드레인 전극(222a, 224)의 비저항보다는 크고, 반도체층(220a)의 비저항보다는 작아야 오믹콘택이 가능하다. 이러한 조건을 만족하는 물질은 제 1 실시예에서 언급하였는바 이에 대한 설명은 생략한다.
상기에서 게이트 라인(212) 및 게이트 전극(212a)을 통칭하여 게이트 배선이라 하고, 데이터 라인(222), 소스 전극(222a), 및 드레인 전극(224)을 통칭하여 데이터 배선이라 한다.
다음으로 본 발명 제 2 실시예에 의한 액정표시장치의 제조방법에 대해 설명한다. 도 8a 내지 도 8f는 본 발명 제 2 실시예에 의한 액정표시장치의 제조방법을 나타내는 공정단면도이다.
먼저, 도 8a와 같이, 투명한 유리 재질의 기판(210) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.
이어, 포토 및 식각 공정을 통해 금속 물질을 패터닝하여 게이트 라인(도 6의 212) 및 게이트 라인에서 분기 되는 게이트 전극(212a)을 형성한다. 이때 게이트 라인(212) 및 게이트 전극(212a)을 통칭하여 게이트 배선이라 한다.
이어, 게이트 전극(212a)을 포함한 기판(210) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(214)을 형성한다.
도 8b와 같이, 게이트 절연막(214) 상부의 기판(210) 전면에 순수한 비정질 실리콘층(216)을, 그 상부에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 제 1 금속 물질층(218), 제 1 금속 물질층(218) 상에 구리(Cu)로 제 2 금속 물질층(232)을 적층하여 형성한다.
이때, 금속 실리사이드는 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 망간 실리사이드(MnSix) 등을 사용할 수 있다. 즉, 이리듐(Ir), 구리(Cu), 백금(Pt), 팔라듐(Pd), 망간(Mn) 중 어느 하나의 금속을 순수한 비정질 실리콘층(216) 상부에 증착하고, 열처리를 통하여 금속 실리사이드층을 형성한다.
그리고, 전도성 질화물의 경우 알루미늄 나이트라이드(AlNx), 구리 나이트라이드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 인듐 나이트라이드(InNx) 등을 사용할 수 있다. 또한, 투명 금속은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide) 등을 사용할 수 있다.
또한, 상기 제 2 금속 물질층(232)은 구리(Cu) 이외에도 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질 중 어느 하나를 스퍼터링(sputtering) 방법으로 증착하여 형성할 수 있다.
이어, 제 2 금속 물질층(232) 상부에 감광성 물질인 포토 레지스트(242)를 도포한다. 그리고, 차광부(240a), 반투과부(240b), 투과부(240c)로 구성된 회절 마스크(240)를 이용하여 포토 레지스트(242)를 패터닝한다. 이때, 회절 마스크(240)의 차광부(240a)에 대응하는 부분의 포토 레지스트(242)는 그대로 남아있고, 반투과부(240b)에 대응하는 부분의 포토 레지스트(242)는 차광부(240a)에 대응하는 부분의 포토 레지스트(242)의 반 정도의 두께를 가지고 남아있으며, 투과부(240c)에 대응하는 부분의 포토 레지스트(242)는 모두 제거된다.
도 8c와 같이, 패터닝된 포토 레지스트(242)를 마스크로 하여 제 2 금속 물질층(232), 제 1 금속 물질층(218), 순수한 비정질 실리콘층(216)을 포토 및 식각 공정을 통해 패터닝하여, 게이트 전극(212a) 상부의 게이트 절연막(214) 상에 반도체층(220a)을 형성하고, 반도체층(220a) 상부에 제 1 및 제 2 금속 물질층(218, 232)을 남긴다.
도 8d와 같이, 제 1, 제 2 금속 물질층(218, 232)을 포토 및 식각 공정을 통해 패터닝하여, 반도체층(220a) 상부의 양측에 오믹콘택층(220b), 반도체층(220a) 상부 양측의 오믹콘택층(220b) 상에 서로 이격되도록 소스 전극(222a) 및 드레인 전극(224)을 형성한다. 이때, 데이터 라인(222), 소스 전극(222a), 및 드레인 전극(224)을 통칭하여 데이터 배선이라 한다.
이때, 5마스크 공정으로 이루어지는 제 1 실시예와 달리 4마스크 공정으로 이루어지는 제 2 실시예에서는 반도체층(220a)이 게이트 전극(212a) 상부뿐만이 아 니라 게이트 라인(도 6의 212)과 교차하도록 라인 형태로 더 형성된다. 또한, 라인 형태로 형성되는 반도체층(220a) 상부에는 오믹콘택층(220b)과 데이터 라인(222)이 형성되고, 데이터 라인(222)은 소스 전극(222a)과 일체형으로 형성되어 있다.
상기에서 소스 전극(222a)과 드레인 전극(224) 사이의 하부에는 오믹콘택층(220b)이 형성되어 있지 않으며, 여기서 채널이 형성된다. 채널을 형성하기 위해 종래 기술과 같이 별도의 건식 식각 공정을 진행하여 패터닝하지 않고, 하나의 공정으로 소스 및 드레인 전극(222a, 224)과 채널을 형성하여 공정을 단순화시키고, 반도체층(220a)의 균일도(uniformity)를 높일 수 있다.
또한, 오믹콘택층(220b)이 금속 실리사이드, 전도성 질화물, 투명 금속 등으로 이루어져 있으므로 소스 및 드레인 전극(222a, 224)을 이루는 구리(Cu)가 확산되는 것을 방지할 수 있다.
도 8e와 같이, 소스 전극(222a) 및 드레인 전극(224)을 포함한 기판(210) 전면에 무기재료인 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiO2)를 화학기상증착 방법으로 증착하거나, 유기재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 도포하여 보호막(226)을 형성한다.
이어, 드레인 전극(224)의 표면이 소정부분 노출되도록 보호막(226)을 패터닝하여 콘택홀(228)을 형성한다.
도 8f와 같이, 콘택홀(228)을 포함한 기판(210) 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정 을 통해 투명한 금속을 패터닝하여 화소 영역(P)에서 콘택홀을 통해 드레인 전극(224)과 전기적으로 연결되도록 화소 전극(230)을 형성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 오믹콘택층을 금속 실리사이드, 전도성 질화물, 투명 금속 중 어느 하나로 형성함으로써 하나의 공정으로 소스 및 드레인 전극을 형성하고, 소스 전극과 드레인 전극 사이 하부의 오믹콘택층을 제거하여 채널을 형성함으로써 공정을 단순화시킬 수 있다.
둘째, 소스 전극 및 드레인 전극 사이 하부의 오믹콘택층을 제거하는 공정에서 그 하부의 반도체층에 손상이 발생하는 것을 방지함으로써, 반도체층의 균일도를 높이고, 반도체층의 두께를 더 얇게 형성할 수 있다.
셋째, 구리를 배선 재료로 사용하는 경우 그 하부의 오믹콘택층이 금속 실리사이드, 전도성 질화물, 투명 금속 등으로 이루어져 있으므로, 구리가 다른 층으로 확산하는 것을 방지할 수 있는 효과가 있다.

Claims (20)

  1. 기판;
    상기 기판의 소정영역에 형성되는 게이트 전극 및 게이트 라인을 포함하는 게이트 배선;
    상기 게이트 전극을 포함한 기판의 전면에 형성되는 게이트 절연막;
    상기 게이트 전극 상부의 게이트 절연막 상에 형성되는 반도체층;
    상기 반도체층 상부의 양측에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나의 물질로 형성되는 오믹콘택층;
    상기 오믹콘택층 상에 형성되는 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선;
    상기 소스 및 드레인 전극을 포함한 기판 전면에 형성되며, 상기 드레인 전극 상부에 콘택홀을 구비한 보호막;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 오믹콘택층의 비저항은 상기 데이터 배선의 비저항보다는 크고, 상기 반도체층의 비저항보다는 작은 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 데이터 배선은 구리로 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속 실리사이드는 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 및 망간 실리사이드(MnSix) 중 어느 하나인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전도성 질화물은 알루미늄 나이트라이드(AlNx), 구리 나이트라이드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 및 인듐 나이트라이드(InNx) 중 어느 하나인 것을 특징으로 하는 액정표시장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 투명 금속은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 AZO(Antimony Zinc Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시장치.
  7. 기판의 소정영역에 게이트 전극 및 게이트 라인을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 이루어진 오믹콘택층을 형성하는 단계;
    상기 오믹콘택층 상에 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 소스 및 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계;
    상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 오믹콘택층은 그 비저항이 상기 데이터 배선의 비저항보다는 크고, 상기 반도체층의 비저항보다는 작은 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 제 2 금속 물질층은 구리로 형성하는 것을 특징으로 하는 액정표시장치 의 제조방법.
  10. 제 7 항에 있어서,
    상기 데이터 배선을 형성한 후, 상기 소스 전극 및 드레인 전극 사이 하부의 오믹콘택층을 제거하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 금속 물질층은 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 및 망간 실리사이드(MnSix) 중 어느 하나로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 전도성 질화물은 알루미늄 나이트라이드(AlNx), 구리 나이트라이드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 및 인듐 나이트라이드(InNx) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 투명 금속은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 AZO(Antimony Zinc Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 기판의 소정영역에 게이트 전극 및 게이트 라인을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층 및 상기 반도체층 상에 금속 실리사이드, 전도성 질화물, 및 투명 금속 중 어느 하나로 이루어진 오믹콘택층을 형성하는 단계;
    상기 오믹 콘택층상에 데이터 라인 및 소스/드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터 배선을 포함한 기판 전면에 보호막을 형성하는 단계;
    상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하며, 상기 데이터 라인과 상기 오믹 콘택층은 동일한 평면적 을 갖는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 오믹콘택층은 그 비저항이 상기 데이터 배선의 비저항보다는 크고, 상기 반도체층의 비저항보다는 작은 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 14 항에 있어서,
    상기 데이터 배선은 구리로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 반도체층, 오믹콘택층, 및 데이터 배선은 동시에 패터닝하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 금속 실리사이드는 이리듐 실리사이드(IrSix), 구리 실리사이드(CuSix), 백금 실리사이드(PtSix), 팔라듐 실리사이드(PdSix), 및 망간 실리사이드(MnSix) 중 어느 하나로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 전도성 질화물은 알루미늄 나이트라이드(AlNx), 구리 나이트라이 드(CuNx), 은 나이트라이드(AgNx), 보론 나이트라이드(BNx), 및 인듐 나이트라이드(InNx) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 투명 금속은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 AZO(Antimony Zinc Oxide) 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020070014206A 2007-02-12 2007-02-12 액정표시장치 및 그의 제조방법 KR20080075274A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014206A KR20080075274A (ko) 2007-02-12 2007-02-12 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014206A KR20080075274A (ko) 2007-02-12 2007-02-12 액정표시장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20080075274A true KR20080075274A (ko) 2008-08-18

Family

ID=39878960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014206A KR20080075274A (ko) 2007-02-12 2007-02-12 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20080075274A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846514B2 (en) 2011-10-13 2014-09-30 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN106992187A (zh) * 2016-01-20 2017-07-28 三星显示有限公司 液晶显示装置和制造该液晶显示装置的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846514B2 (en) 2011-10-13 2014-09-30 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9263467B2 (en) 2011-10-13 2016-02-16 Samsung Display Co., Ltd Thin film transistor array panel and manufacturing method thereof
CN106992187A (zh) * 2016-01-20 2017-07-28 三星显示有限公司 液晶显示装置和制造该液晶显示装置的方法
CN106992187B (zh) * 2016-01-20 2023-05-26 三星显示有限公司 液晶显示装置和制造该液晶显示装置的方法

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101274706B1 (ko) 액정표시장치 및 그 제조방법
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2001356372A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
US20040041970A1 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US20080055504A1 (en) Making dual side displays
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR101308437B1 (ko) 액정표시장치의 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101274684B1 (ko) 액정표시장치 및 그의 제조방법
KR20080062647A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100690000B1 (ko) 액정표시소자 및 그 제조방법
KR20080075274A (ko) 액정표시장치 및 그의 제조방법
KR20070013816A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101255298B1 (ko) 액정표시장치 및 그의 제조방법
KR20100006412A (ko) 액정표시장치 및 그 제조방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR20090043748A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140124

Effective date: 20141230