KR20090043748A - 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 - Google Patents
인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090043748A KR20090043748A KR1020070109478A KR20070109478A KR20090043748A KR 20090043748 A KR20090043748 A KR 20090043748A KR 1020070109478 A KR1020070109478 A KR 1020070109478A KR 20070109478 A KR20070109478 A KR 20070109478A KR 20090043748 A KR20090043748 A KR 20090043748A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- metal layer
- layer
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 137
- 239000002184 metal Substances 0.000 claims abstract description 137
- 230000004888 barrier function Effects 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 22
- 150000002736 metal compounds Chemical class 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 207
- 229920002120 photoresistant polymer Polymers 0.000 description 63
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 18
- 239000011651 chromium Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000010936 titanium Substances 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- -1 molybdenum (Mo) Chemical class 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 230000001939 inductive effect Effects 0.000 description 6
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 6
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 239000012780 transparent material Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 인플레인 스위칭 모드 액정표시장치 및 그 제조방법에 관한 것으로, 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 마련하는 데이터 라인과, 상기 게이트 라인과 나란한 공통 라인과, 상기 게이트 절연막의 화소 영역에 형성되는 화소 전극과, 상기 게이트 라인과 접속된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 상기 화소 전극과 접속된 드레인 전극과, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체층을 포함하는 박막 트랜지스터와, 상기 공통 라인을 통해 공통 전압이 공급되어 상기 화소 전극과 수평 전계를 이루며 상기 화소 영역에 형성되는 공통 전극을 구비하며, 상기 소스 및 드레인 전극은 소스/드레인 금속층과, 상기 소스/드레인 금속층과 상기 반도체층 사이에 형성되는 베리어 금속층으로 이루어 지며, 상기 화소 전극은 상기 베리어 금속층으로 이루어지는 것을 특징으로 한다.
베리어 금속, 화소 전극, 인플레인 스위칭 모드
Description
본 발명은 액정표시장치에 관한 것으로, 특히 공정 단순화와 아울러 빛샘을 방지할 수 있는 인플레인 스위칭 모드 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
통상의 액정표시장치의 박막 트랜지스터 어레이 기판은 제 1 마스크를 이용하여 게이트 전극을 형성하고, 제 2 마스크를 이용하여 반도체층을 형성하고, 제 3 마스크를 이용하여 소스 및 드레인 전극을 형성하고, 제 4 마스크를 이용하여 드레인 전극을 노출시키는 보호막의 콘택홀을 형성하고, 제 5 마스크를 이용하여 화소 전극(125)을 형성함으로써, 5개의 마스크를 적용함으로써 제조 공정이 복잡하여 액정패널 제조단가 상승의 주요원인이 되고 있다. 이를 해결하기 위해 공정을 단순화하는 방법이 요구되어 지고 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 공정 단순화와 아울러 빛샘을 방지할 수 있는 인플레인 스위칭 모드 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 한 특징에 따른 인플레인 스위칭 모드 액정표시장치는 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 마련하는 데이터 라인과, 상기 게이트 라인과 나란한 공통 라인과, 상기 게이트 절연막의 화소 영역에 형성되는 화소 전극과, 상기 게이트 라인과 접속된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 상기 화소 전극과 접속된 드레인 전극과, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체층을 포함하는 박막 트랜지스터와, 상 기 공통 라인을 통해 공통 전압이 공급되어 상기 화소 전극과 수평 전계를 이루며 상기 화소 영역에 형성되는 공통 전극을 구비하며, 상기 소스 및 드레인 전극은 소스/드레인 금속층과, 상기 소스/드레인 금속층과 상기 반도체층 사이에 형성되는 베리어 금속층으로 이루어지며, 상기 화소 전극은 상기 베리어 금속층으로 이루어지는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 인플레인 스위칭 모드 액정표시장치의 제조방법은 화소 전극과 공통 전극이 수평 전계를 이루는 인플레인 스위칭 모드 액정 표시 장치의 제조 방법에 있어서, 기판 상에 게이트 라인, 게이트 전극 및 게이트 패드 하부 패드를 포함하는 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴이 형성된 상기 기판 상에 상기 게이트 하부 패드를 노출시키는 게이트 절연막을 형성함과 아울러 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체 패턴을 형성하는 단계와, 상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 소스 전극, 드레인 전극, 상기 데이터 라인, 데이터 패드 및 게이트 패드 상부 패드를 포함하는 데이터 패턴을 형성함과 아울러 상기 게이트 절연막 상에 상기 화소 전극을 형성하는 단계와, 상기 게이트 패드 상부 패드 및 상기 데이터 패드를 노출시키는 보호막을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극은 소스/드레인 금속층과, 상기 소스 /드레인 금속층과 상기 반도체층 사이에 형성되는 배리어 금속층으로 이루어지며, 상기 화소 전극은 상기 배리어 금속층으로 이루어지는 것을 특징으로 한다.
본 발명에 따른 인플레인 스위칭 모드 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 화소 전극을 베리어 금속으로 소스 및 드레인 전극과 동시에 형성함으로써, 활성층이 오믹 접촉층을 통해 소스 및 드레인 전극의 베리어 금속층과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
둘째, 화소 전극을 투명 물질이 아닌 불투명 금속층인 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어어진 베리어 금속층으로 형성함으로써, 화소 전극 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
셋째, 공통 전극과 화소 전극이 서로 다른 층에서 교차하여 형성됨으로써 화소 전극과 공통 전극 간의 쇼트 불량 및 공정 마진을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 인플레인 스위칭 모드 액정표시장치 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 단면도이다.
도 1 및 도 2에 도시된 인플레인 스위칭 모드 액정표시장치는 기판(100) 상에 형성된 복수의 게이트 라인(140)과, 게이트 절연막(110)을 사이에 두고 게이트 라인(140)과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터 라인(130)과, 게이트 라인(140)과 데이터 라인(130)이 교차하는 부분에 형성된 박막 트랜지스터(TFT), 게이트 라인(140)과 평행하게 형성된 공통 라인(104)과, 공통 라인(104)으로부터 분기되어 공통 전압을 공급받는 공통 전극(127)과, 박막 트랜지스터(TFT)와 접속되어 각 화소 영역에서 공통 전극(127)과 수평 전계를 형성하는 화소 전극(125)과, 게이트 라인(140)에 접속되는 게이트 패드(106)와, 데이터 라인(130)에 접속되는 데이터 패드(134)로 구성된다.
박막 트랜지스터(TFT)는 게이트 라인(140)에서 분기된 게이트 전극(102)과, 게이트 전극(102)이 형성된 기판의 전면에 형성된 게이트 절연막(110)과, 게이트 절연막(110) 상에 게이트 전극(102)과 중첩되게 형성된 오믹 접촉층(114a) 및 활성층(114b)으로 구성된 반도체층(114)과, 데이터 라인(130)에서 분기되어 반도체층(114) 상에 형성되는 소스 전극(123)과, 반도체층(114) 상에 소스 전극(123)과 마주하게 형성된 드레인 전극(122)으로 구성된다.
여기서, 데이터 라인(130), 소스 및 드레인 전극(123, 122)은 다층으로 이루어지며 제 1 금속층(118)은 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속으로 이루어지며, 제 2 금속층(116)은 제 1 금속층(118)의 하부에서 베리어 금속층(Barrier metal)(116)으로 형성된다. 제 2 금속층(116)인 베리어 금속층(116)은 제 1 금속층(118)과 하부 금속층과의 접착력을 강화시키며, 제 1 금속층(118)의 물질이 하부 금속층으로 침투되는 것을 방지하는 역할을 한다.
베리어 금속층(116)은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어진다.
공통 전극(127)은 공통 라인(104)과 제 2 콘택홀(150)을 통해 접속되어 데이터 라인(130)과 나란하게 형성된 수직부(127a)와, 수직부(127a)에서 분기되어 게이트 라인(140)과 나란하게 형성된 복수의 수평부(127b)를 포함한다.
화소 전극(125)은 박막 트랜지스터(TFT)와 접속되며 데이터 라인(130)과 나란하게 형성된 수직부(125a)와, 수직부(125a)에서 분기되어 공통 전극(127)의 수평부(127b)와 서로 교차되어 형성되는 수평부(125b)를 포함한다. 여기서, 화소 전극(125)은 소스 및 드레인 전극(123, 122)과 동시에 형성된다. 이에 따라, 화소 전극(125)은 소스 및 드레인 (123, 122)전극에 포함된 베리어 금속층(Barrier metal)(116)으로 형성된다. 이 경우, 화소 전극(125)이 투명 도전막으로 소스 및 드레인 전극(123, 122)과 동시에 형성하는 경우에 비해 구조가 단순화된다.
베리어 금속층(116)은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어진다.
구체적으로, 화소 전극(125)은 투명 도전막으로 소스 및 드레인 전극(123, 122)과 동시에 형성하는 경우, 소스 및 드레인 전극(123, 122) 각각과 오믹 접촉층(114a) 사이에는 화소 전극(125)과 동일 재질의 투명 도전막이 형성된다. 이 투명 도전막에 의해 소스 및 드레인 전극(123, 122)과 활성층(114b) 간의 오믹 접촉이 제대로 이루어지지 않는다. 즉, ITO와 같은 투명 도전막은 소스 및 드레인 전극(123, 122) 물질과 직접 접촉하게 되면 콘택 저항이 매우 높기 때문에, 이들 사 이에 저항을 낮추기 위한 층간막이 추가로 형성되므로 구조가 복잡하다.
반면에, 화소 전극(125)을 베리어 금속층(116)으로 소스 및 드레인 전극(123, 122)과 동시에 형성하는 경우, 소스 및 드레인 전극(123, 122)은 소스/드레인 금속층(118)과, 소스/드레인 금속층(118)과 오믹 접촉층(114a) 사이에 위치하며 화소 전극(125)과 동일 재질의 베리어 금속층(116)으로 이루어진다. 이 경우, 활성층(114b)이 오믹 접촉층(114a)을 통해 소스 및 드레인 전극(123, 122)의 베리어 금속층(116)과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
또한, 화소 전극(125)을 투명 물질이 아닌 베리어 금속층(116)인 불투명 금속층으로 형성함으로써, 화소 전극(125) 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
게이트 패드(106)는 게이트 라인(140)으로부터 연장되는 게이트 하부 패드(106a)와, 게이트 하부 패드(106a)와 제 1 콘택홀(170)을 통해 게이트 상부 패드(106b)와 전기적으로 접속된다.
데이터 패드(134)는 데이터 라인(130)의 제 2 금속층(116)이 연장되어 형성된다.
도 3a 내지 도 3g는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 1 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 3a를 참조하면, 기판(100) 상에 게이트 전극(102), 공통 라인(104), 게이 트 하부 패드(106a)를 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 전극(102), 공통 라인(104), 게이트 하부 패드(106a)가 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 3b를 참조하면, 게이트 패턴을 포함하는 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(110), 활성층(114b) 및 오믹 접촉층(114a)을 순차적으로 형성한다.
이어서, 기판(100) 전면에 포토 레지스트 물질을 도포하고 그 위에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)(도시하지 않음)를 정렬한다. 이 회절 마스크 또는 하프톤 마스크를 이용하여 포토 레지스트 물질을 노광 및 현상함으로써 포토 레지스트 패턴(200)이 형성된다. 포토 레지스트 패턴(200)은 게이트 하부 패드(106a) 및 공통 라인(104)과 중첩되는 영역에서 오믹 접촉층(114a)을 노출시키며, 게이트 전극(102)과 중첩되는 영역에서 제 1 두께로 형성되며, 그 외의 나머지 영역에서 제 1 두께보다 얇은 제 2 두께로 형성된다.
게이트 절연막(110)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 3c를 참조하면, 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 반도체층(114) 및 게이트 절연막(110)을 제거하여 게이트 하부 패드(106a) 및 공통 라인(104)을 노출시킨다. 이어서, 에싱 (Ashing)공정을 통해 포토 레지스트 패턴(200)의 두께가 낮아짐으로 게이트 전극(102) 상에만 낮은 두께의 포토 레지스트 패턴(200)이 남게 되고, 나머지 영역의 포토 레지스트 패턴(200)은 제거된다. 게이트 전극(102) 상의 포토 레지스트 패턴(200)은 이용한 건식 식각 공정을 통해 게이트 절연막(110)을 사이에 두고 게이트 전극(102)과 중첩되도록 반도체층(114)이 형성된다.
도 3d를 참조하면, 반도체층(114)을 포함하는 기판(100) 전면에 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다.
구체적으로, 반도체층(114)을 포함하는 기판(100) 전면에 베리어 금속층(116)과, 소스/드레인 금속층(118)을 순차적으로 적층한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 습식 및 건식 식각 공정에 의해 패터닝하여 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다. 이와 동시에 소스 및 드레인 전극(123, 122) 사이의 채널부 영역의 오믹 접촉층(114a)은 제거된다. 베리어 금속층(116)과 소스/드레인 금속층(118)은 게이트 하부 패드(106a)와 제 1 콘택홀(170)을 통해 접속되고, 공통 라인(104)과 제 2 콘택홀(150)을 통해 접속된다. 이어서, 남아있는 포토레지스트 패턴을 스트립 공정을 통해 제거한다.
베리어 금속층(116)은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어진다.
소스/드레인 금속층(118)은 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속으로 형성된다.
도 3e를 참조하면, 소스 및 드레인 전극(123, 122)을 포함하는 기판(100) 전면에 보호막(120) 및 포토 레지스트 물질을 순차적으로 형성한다. 포토 레지스트 물질 상에 마스크를 사용하여 노광 및 현상하여 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(127)을 포함하는 화소 영역 상의 보호막(120)을 노출시키는 포토 레지스트 패턴(200)을 형성한다.
보호막(120)은 게이트 절연막(110)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
이어서, 도 3f와 같이 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 보호막(120)이 제거되어 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(27)이 노출된다.
도 3g를 참조하면, 포토 레지스트 패턴(도 3f의 200)을 이용한 식각 공정을 통해 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)의 소스/드레인 금속층(118)이 선택적으로 제거된다. 따 라서, 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)은 베리어 금속층(116)으로 형성된다. 여기서, 공통 전극(127)은 공통 라인(104)과 중첩되는 영역에서는 소스/드레인 금속층(118)과, 베리어 금속층(116)으로 다층으로 형성된다.
이와 같이, 화소 전극(125)을 베리어 금속층(116)으로 소스 및 드레인 전극(123, 122)과 동시에 형성함으로써, 활성층(114b)이 오믹 접촉층(114a)을 통해 소스 및 드레인 전극(123, 122)의 베리어 금속층(116)과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
또한, 화소 전극(125)을 투명 물질이 아닌 베리어 금속층(116) 불투명 금속층으로 형성함으로써, 화소 전극(125) 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
도 4는 본 발명의 제 2 실시예에 따른 인플레인 스위칭 모드 액정표시장치를 나타낸 평면도이고, 도 5는 도 4의 Ⅵ-Ⅵ＇ 내지 Ⅹ-Ⅹ＇선에 따른 단면도이다.
도 4 및 도 5에 도시된 제 2 실시예에 따른 인플레인 스위칭 모드 액정표시장치의 공통 전극(127)은 공통 라인(104)에서 분기되어 데이터 라인(130)과 평행한 수직부(127a)와, 수직부(127a)에서 분기되어 게이트 라인(140)과 평행한 복수의 수평부(127b)로 이루어진다. 여기서, 공통 전극(127)은 게이트 전극(102) 및 공통 라인(104)과 동일층에서 형성되며, 화소 전극(125)의 수평부(125b)들과 다른층에서 서로 교차하여 형성됨으로써 화소 전극(125)과 공통 전극(127) 간의 쇼트 불량 및 공정 마진을 확보할 수 있다.
도 6a 내지 도 6g는 도 4의 Ⅵ-Ⅵ＇ 내지 Ⅹ-Ⅹ＇선에 따른 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 6a를 참조하면, 기판(100) 상에 게이트 전극(102), 공통 라인(104), 공통 전극(127), 게이트 하부 패드(106a)를 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 전극(102), 공통 라인(104), 공통 전극(127), 게이트 하부 패드(106a)가 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 6b를 참조하면, 게이트 패턴을 포함하는 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(110), 활성층(114b) 및 오믹 접촉층(114a)을 순차적으로 형성한다.
이어서, 기판(100) 전면에 포토 레지스트 물질을 도포하고 그 위에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)(도시하지 않음)를 정렬한다. 이 회절 마스크 또는 하프톤 마스크를 이용하여 포토 레지스트 물질을 노광 및 현상함으로써 포토 레지스트 패턴(200)이 형성된다. 포토 레지스트 패턴(200)은 게이트 하부 패드(106a)와 중첩되는 영역에서 오믹 접촉층(114a)을 노출시키며, 게이트 전극(102)과 중첩되는 영역에서 제 1 두께로 형성되며, 그 외의 나머지 영역에서 제 1 두께보다 얇은 제 2 두께로 형성된다.
게이트 절연막(110)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 6c를 참조하면, 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 반도체층(114) 및 게이트 절연막(110)을 제거하여 게이트 하부 패드(106a)를 노출시킨다. 이어서, 에싱(Ashing) 공정을 통해 포토 레지스트 패턴(200)의 두께가 낮아짐으로 게이트 전극(102) 상에만 낮은 두께의 포토 레지스트 패턴(200)이 남게 되고, 나머지 영역의 포토 레지스트 패턴(200)은 제거된다. 게이트 전극(102) 상의 포토 레지스트 패턴(200)은 이용한 건식 식각 공정을 통해 게이트 절연막(110)을 사이에 두고 게이트 전극(102)과 중첩되도록 반도체층(114)이 형성된다.
도 6d를 참조하면, 반도체층(114)을 포함하는 기판(100) 전면에 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 소스 및 드레인 전극(123, 122)이 형성된다.
구체적으로, 반도체층(114)을 포함하는 기판(100) 전면에 베리어 금속층(116)과, 소스/드레인 금속층(118)을 순차적으로 적층한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 습식 및 건식 식각 공정에 의해 패터닝하여 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 소스 및 드레인 전극(123, 122)이 형성된다. 이와 동시에 소스 및 드레인 전극(123, 122) 사이의 채널부 영역의 오믹 접촉층(114a)은 제거된다. 베리 어 금속층(116)과, 소스/드레인 금속층(118)은 게이트 하부 패드(106a)와 제 1 콘택홀(170)을 통해 접속된다. 이어서, 남아있는 포토레지스트 패턴을 스트립 공정을 통해 제거한다.
베리어 금속층(116)은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어진다.
소스/드레인 금속층(118)은 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속으로 형성된다.
도 6e를 참조하면, 소스 및 드레인 전극(123, 122)을 포함하는 기판(100) 전면에 보호막(120) 및 포토 레지스트 물질을 순차적으로 형성한다. 포토 레지스트 물질 상에 마스크를 사용하여 노광 및 현상하여 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(127)을 포함하는 화소 영역 상의 보호막(120)을 노출시키는 포토 레지스트 패턴(200)을 형성한다.
보호막(120)은 게이트 절연막(110)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
이어서, 도 6f와 같이 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 보호막이 제거되어 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125)이 노출된다.
도 6g를 참조하면, 포토 레지스트 패턴(도 6f의 200)을 이용한 식각 공정을 통해 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125)의 소스/드레인 금속층(118)이 선택적으로 제거된다. 따라서, 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125)은 베리어 금속층(116)으로 형성된다.
이와 같이, 화소 전극(125)을 베리어 금속층(116)으로 소스 및 드레인 전극(123, 122)과 동시에 형성함으로써, 활성층(114b)이 오믹 접촉층(114a)을 통해 소스 및 드레인 전극(123, 122)의 베리어 금속층(116)과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
또한, 화소 전극(125)을 투명 물질이 아닌 베리어 금속층(116)인 불투명 금속층으로 형성함으로써, 화소 전극(125) 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
공통 전극(127)은 게이트 전극(102) 및 공통 라인(104)과 동일층에서 형성되며, 화소 전극(125)의 수평부(125b)들과 다른층에서 서로 교차하여 형성됨으로써 화소 전극(125)과 공통 전극(127) 간의 쇼트 불량 및 공정 마진을 확보할 수 있다.
도 7a 내지 도 7h는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 3 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 7a를 참조하면, 기판(100) 상에 게이트 전극(102), 공통 라인(104), 게이트 하부 패드(106a)를 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 전극(102), 공통 라인(104), 게이트 하부 패드(106a)가 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 7b를 참조하면, 게이트 패턴을 포함하는 기판(100) 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(110), 활성층(114b) 및 오믹 접촉층(114a)을 순차적으로 형성한다.
이어서, 기판(100) 전면에 포토 레지스트 물질을 도포하고 그 위에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)(도시하지 않음)를 정렬한다. 이 회절 마스크 또는 하프톤 마스크를 이용하여 노광 및 현상함으로써 포토 레지스트 패턴(200)이 형성된다. 포토 레지스트 패턴(200)은 게이트 하부 패드(106a) 및 공통 라인(104)과 중첩되는 영역에서 오믹 접촉층(114a)을 노출시키며, 게이트 전극(102)과 중첩되는 영역에서 제 1 두께로 형성되며, 그 외의 영역에서 제 1 두께보다 얇은 제 2 두께로 형성된다.
게이트 절연막(110)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 7c를 참조하면, 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 반도체층(114) 및 게이트 절연막(110)을 제거하여 게이트 하부 패드(106a) 및 공통 라인(104)을 노출시킨다. 이어서, 에싱 (Ashing)공정을 통해 포토 레지스트 패턴(200)의 두께가 낮아짐으로 게이트 전극(102) 상에만 낮은 두께의 포토 레지스트 패턴(200)이 남게 되고, 나머지 영역의 포토 레지스트 패턴(200)은 제거된다. 게이트 전극(102) 상의 포토 레지스트 패턴(200)은 이용한 건식 식각 공정을 통해 게이트 절연막(110)을 사이에 두고 게이트 전극(102)과 중첩되도록 반도체층(114)이 형성된다.
도 7d를 참조하면, 반도체층(114)을 포함하는 기판(100) 전면에 베리어 금속층(116)과, 소스/드레인 금속층(118)을 순차적으로 적층한다. 이때, 베리어 금속층(116)과 소스/드레인 금속층(118)은 게이트 하부 패드(106a)와 제 1 콘택홀(170)을 통해 접속되고, 공통 라인(104)과 제 2 콘택홀(150)을 통해 접속된다. 이어서, 소스/드레인 금속층(118) 전면에 포토 레지스트 물질을 도포한 후, 그 위에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)를 정렬한다. 이 회절 마스크 또는 하프톤 마스크를 이용하여 노광 및 현상함으로써 포토 레지스트 패턴(200)이 형성된다. 포토 레지스트 패턴(200)은 데이터 라인(130), 소스 및 드레인 전극(123, 122)이 형성될 영역 상에서 제 1 두께로 형성되며, 게이트 패드(106), 데이터 패드(134), 화소 전극(125), 공통 전극(127)이 형성될 영역 상에서 제 1 두께보다 얇은 제 2 두께로 형성되며, 그 외의 나머지 영역은 소스/드레인 금속층(118)을 노출시킨다.
베리어 금속층(116)은 금속 화합물인 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나로 이루어진다.
소스/드레인 금속층(118)은 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속으로 형성된다.
도 7e를 참조하면, 반도체층(114)을 포함하는 기판(100) 전면에 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다.
구체적으로, 소스 및 드레인 금속층(118) 상의 제 1 및 제 2 두께의 포토 레지스트 패턴(200)을 이용한 습식 식각 공정을 통해 다층의 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다. 이어서, 에싱 (Ashing)공정을 통해 포토 레지스트 패턴(200)의 두께가 낮아짐으로 데이터 라인(130), 공통 라인(104), 소스 및 드레인 전극(123, 122) 상에만 낮은 두께의 포토 레지스트 패턴(200)이 남게 되고, 나머지 영역의 포토 레지스트 패턴(200)은 제거된다. 따라서, 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)은 베리어 금속층(116)으로 형성된다.
도 7f를 참조하면, 남아 있는 포토 레지스트 패턴(도 7e의 200)을 이용하여 식각 공정을 통해 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)의 소스/드레인 금속층(118)이 선택적으로 제거된다. 따라서, 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)은 베리어 금속층(116)으로 형성된다. 여기서, 공통 전극(127)은 공통 라인(104)과 중첩되는 영역에서는 소스/드레인 금속층(118)과, 베리어 금속층(116)으로 다층으로 형성된 다.
이어서, 도 7g과 같이 베리어 금속층(116)으로 형성된 화소 전극(125)을 포함하는 기판(100) 전면에 보호막(120) 및 포토 레지스트 물질을 순차적으로 형성한 후, 그 위에 마스크를 사용하여 노광 및 현상하여 게이트 패드(106), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(127)을 포함하는 화소 영역 상의 보호막(120)이 노출되도록 포토 레지스트 패턴(200)을 형성한다.
도 7h를 참조하면, 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 보호막(120)이 제거되어 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(127)을 포함하는 화소 영역이 노출된다. 이때, 보호막(120)은 공통 라인(104)과 제 2 콘택홀(150)을 통해 접속된 공통 전극(127)의 측면을 덮도록 패터닝됨으로써 공통 전극(127)의 소스/드레인 금속층(118)이 보호된다. 또한, 보호막(120)은 드레인 전극(122)의 측면이 노출되거나 덮도록 형성할 수도 있다.
이와 같이, 화소 전극(125)을 베리어 금속층(116)으로 소스 및 드레인 전극(123, 122)과 동시에 형성함으로써, 활성층(114b)이 오믹 접촉층(114a)을 통해 소스 및 드레인 전극(123, 122)의 베리어 금속층(116)과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
또한, 화소 전극(125)을 투명 물질이 아닌 베리어 금속층(116)의 불투명 금속층으로 형성함으로써, 화소 전극(125) 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
도 8a 내지 도 8g는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 4 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 8a를 참조하면, 기판(100) 상에 게이트 전극(102), 공통 라인(104), 게이트 하부 패드(106a)를 포함하는 게이트 패턴이 형성된다.
구체적으로, 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝되어 게이트 전극(102), 공통 라인(104), 게이트 하부 패드(106a)가 형성된다.
게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 8b를 참조하면, 게이트 패턴을 포함하는 기판 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(110), 활성층(114b) 및 오믹 접촉층(114a)을 순차적으로 형성한다.
이어서, 기판(100) 전면에 포토 레지스트 물질을 도포하고 그 위에 회절 마스크(diffraction mask)나 하프톤 마스크(half-tone mask)(도시하지 않음)를 정렬한다. 이 회절 마스크 또는 하프톤 마스크를 이용하여 노광 및 현상함으로써 포토 레지스트 패턴(200)이 형성된다. 포토 레지스트 패턴(200)은 게이트 하부 패드(106a), 공통 라인(104), 화소 전극(125), 공통 전극(127)과 중첩되는 영역에서 오믹 접촉층(114a)을 노출시키며, 게이트 전극(102)과 중첩되는 영역에서 제 1 두께로 형성되며, 그 외의 영역에서 제 1 두께보다 얇은 제 2 두께로 형성된다.
게이트 절연막(110)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 8c를 참조하면, 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 게이트 하부 패드(106a) 및 공통 라인(104)이 노출되며, 화소 전극(125) 및 공통 전극(127)이 형성될 영역의 게이트 절연막(110) 및 반도체층(114)은 제거된다. 이어서, 에싱 (Ashing) 공정을 통해 포토 레지스트 패턴(200)의 두께가 낮아짐으로 게이트 전극(102) 상에만 낮은 두께의 포토 레지스트 패턴(200)이 남게 되고, 나머지 영역의 포토 레지스트 패턴(200)은 제거된다. 게이트 전극(102) 상의 포토 레지스트 패턴(200)은 이용한 건식 식각 공정을 통해 게이트 절연막(110)을 사이에 두고 게이트 전극(102)과 중첩되도록 반도체층(114)이 형성된다.
도 8d를 참조하면, 반도체층(114)을 포함하는 기판(100) 전면에 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다.
구체적으로, 반도체층(114)을 포함하는 기판(100) 전면에 베리어 금속층(116)과, 소스/드레인 금속층(118)을 순차적으로 적층한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 습식 및 건식 식각 공정에 의해 패터닝하여 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 데이터 라인(130), 화소 전극(125), 공통 전극(127), 소스 및 드레인 전극(123, 122)이 형성된다. 이와 동 시에 소스 및 드레인 전극(123, 122) 사이의 채널부 영역의 오믹 접촉층(114a)은 제거된다. 베리어 금속층(116)과 소스/드레인 금속층(118)은 게이트 하부 패드(106a)와 제 1 콘택홀(170)을 통해 접속되고, 공통 라인(104)과 제 2 콘택홀(150)을 통해 접속된다. 이어서, 남아있는 포토레지스트 패턴을 스트립 공정을 통해 제거한다.
베리어 금속층(116)은 금속 화합물인 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나로 이루어진다.
소스/드레인 금속층(118)은 알루미늄(Al), 알루미늄-네오디미늄(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속으로 형성된다.
도 8e를 참조하면, 소스 및 드레인 전극(123, 122)을 포함하는 기판(100) 전면에 보호막(120) 및 포토 레지스트 물질을 순차적으로 형성한다. 포토 레지스트 물질 상에 마스크를 사용하여 노광 및 현상하여 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125), 공통 전극(127)을 포함하는 화소 영역 상의 보호막(120)을 노출시키는 포토 레지스트 패턴(200)을 형성한다.
보호막(120)은 게이트 절연막(110)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
이어서, 도 8f와 같이 포토 레지스트 패턴(200)을 이용한 건식 식각 공정을 통해 보호막(120)이 제거되어 게이트 상부 패드(106b), 데이터 패드(134)와, 화소 전극(125) 및 공통 전극(127)을 포함하는 화소 영역이 노출된다.
도 8g를 참조하면, 포토 레지스트 패턴(도 8f의 200)을 이용한 식각 공정을 통해 다층으로 이루어진 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)의 소스/드레인 금속층(118)이 선택적으로 제거된다. 따라서, 게이트 상부 패드(106b), 데이터 패드(134), 화소 전극(125), 공통 전극(127)은 베리어 금속층(116)으로 형성된다. 여기서, 공통 전극(127)은 공통 라인(104)과 중첩되는 영역에서는 소스/드레인 금속층(118)과, 베리어 금속층(116)으로 다층으로 형성된다.
이와 같이, 화소 전극(125)을 베리어 금속층(116)으로 소스 및 드레인 전극(123, 122)과 동시에 형성함으로써, 활성층(114b)이 오믹 접촉층(114a)을 통해 소스 및 드레인 전극(123, 122)의 베리어 금속층(116)과 오믹 접촉하게 되므로 별도의 오믹 접촉을 유도하기 위한 층간막이 불필요하므로 구조가 단순해진다.
또한, 화소 전극(125)을 투명 물질이 아닌 베리어 금속층(116)의 불투명 금속층으로 형성함으로써, 화소 전극(125) 상부의 수평 전계가 취약한 부분에서 액정이 제대로 동작하지 않아 빛샘이 발생하는 문제점 방지 및 이에 따른 콘트라스트 비(contrast ratio)가 향상된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 인플레인 스위칭 모드 액정표시장치를 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 단면도이다.
도 3a 내지 도 3g는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 1 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 4는 본 발명의 제 2 실시예에 따른 인플레인 스위칭 모드 액정표시장치를 나타낸 평면도이다.
도 5는 도 4의 Ⅵ-Ⅵ＇ 내지 Ⅹ-Ⅹ＇선에 따른 단면도이다.
도 6a 내지 도 6g는 도 4의 Ⅵ-Ⅵ＇ 내지 Ⅹ-Ⅹ＇선에 따른 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 7a 내지 도 7h는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 3 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
도 8a 내지 도 8g는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 제 4 실시예의 인플레인 스위칭 모드 액정표시장치의 제조방법을 나타내는 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 102 : 게이트 전극
104 : 공통 라인 106 : 게이트 패드
110 : 게이트 절연막 114 : 반도체층
120 : 보호막 122 : 드레인 전극
123 : 드레인 전극 125 : 화소 전극
127 : 공통 전극 130 : 데이터 라인
134 : 데이터 패드 140 : 게이트 라인
Claims (14)
- 기판 상에 형성되는 게이트 라인과,상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 마련하는 데이터 라인과,상기 게이트 라인과 나란한 공통 라인과,상기 게이트 절연막의 화소 영역에 형성되는 화소 전극과,상기 게이트 라인과 접속된 게이트 전극과, 상기 데이터 라인과 접속된 소스 전극과, 상기 화소 전극과 접속된 드레인 전극과, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체층을 포함하는 박막 트랜지스터와,상기 공통 라인을 통해 공통 전압이 공급되어 상기 화소 전극과 수평 전계를 이루며 상기 화소 영역에 형성되는 공통 전극을 구비하며,상기 소스 및 드레인 전극은 소스/드레인 금속층과, 상기 소스/드레인 금속층과 상기 반도체층 사이에 형성되는 베리어 금속층으로 이루어지며, 상기 화소 전극은 상기 베리어 금속층으로 이루어지는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 1 항에 있어서,상기 공통 전극은 상기 화소 전극과 동일 평면 상에서 동일 물질로 형성되거나, 상기 기판 상의 상기 게이트 라인과 동일층에 동일 물질로 형성되는 것을 특징 으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 1 항에 있어서,상기 베리어 금속층은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어지는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 1 항에 있어서,상기 데이터 라인과 접속되며 상기 베리어 금속층으로 게이트 절연막 상에 형성되는 데이터 패드와,상기 게이트 라인과 접속되어 형성된 게이트 패드를 추가로 구비하며,상기 게이트 패드는 상기 게이트 라인과 동일층에 동일 물질로 형성되는 게이트 하부 패드와, 상기 게이트 절연막을 관통하는 제 1 콘택홀을 통해 상기 게이트 하부 패드와 접속되는 게이트 상부 패드를 포함하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 4 항에 있어서,상기 게이트 패드, 상기 데이터 패드 및 상기 화소 영역이 노출되도록 형성되는 보호막을 추가로 구비하며,상기 보호막은 상기 화소 영역과 인접한 드레인 전극의 측면 및 상기 공통 라인과 중첩되는 상기 공통 전극의 측면을 노출시키거나 덮도록 형성되는 것을 특 징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 1 항에 있어서,상기 공통 전극은 상기 공통 라인과 중첩되는 영역에서 상기 소스/드레인 금속층과, 상기 베리어 금속층으로, 상기 화소 영역에서 상기 베리어 금속층으로 이루어지며,상기 공통 라인은 상기 게이트 절연막을 관통하는 제 2 콘택홀을 통해 상기 공통 전극과 접속되어 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 제 1 항에 있어서,상기 공통 라인은 상기 공통 전극과 동일층에 동일 물질로 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치.
- 화소 전극과 공통 전극이 수평 전계를 이루는 인플레인 스위칭 모드 액정 표시 장치의 제조 방법에 있어서,기판 상에 게이트 라인, 게이트 전극 및 게이트 패드 하부 패드를 포함하는 게이트 패턴을 형성하는 단계와,상기 게이트 패턴이 형성된 상기 기판 상에 상기 게이트 하부 패드를 노출시키는 게이트 절연막을 형성함과 아울러 상기 게이트 절연막 상에 상기 게이트 전극 과 중첩되는 반도체 패턴을 형성하는 단계와,상기 반도체 패턴이 형성된 상기 게이트 절연막 상에 소스 전극, 드레인 전극, 상기 데이터 라인, 데이터 패드 및 게이트 패드 상부 패드를 포함하는 데이터 패턴을 형성함과 아울러 상기 게이트 절연막 상에 상기 화소 전극을 형성하는 단계와,상기 게이트 패드 상부 패드 및 상기 데이터 패드를 노출시키는 보호막을 형성하는 단계를 포함하며,상기 소스 및 드레인 전극은 소스/드레인 금속층과, 상기 소스 /드레인 금속층과 상기 반도체층 사이에 형성되는 배리어 금속층으로 이루어지며, 상기 화소 전극은 상기 배리어 금속층으로 이루어지는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
- 제 8 항에 있어서,상기 공통 전극은 상기 화소 전극과 동일 평면 상에서 동일 물질로 형성되거나, 상기 기판 상의 상기 게이트 라인과 동일층에 동일 물질로 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
- 제 8 항에 있어서,상기 베리어 금속층은 MoX, CrX, CuX. AlX, HfX, ZrX 중 적어도 하나의 금속 화합물로 이루어지는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제 조방법.
- 제 8 항에 있어서,상기 데이터 라인과 접속되며 상기 베리어 금속층으로 게이트 절연막 상에 데이터 패드를 형성하는 단계와,상기 게이트 라인과 접속되는 게이트 패드를 형성하는 단계를 추가로 구비하며,상기 게이트 패드는 상기 게이트 라인과 동일층에 동일 물질로 형성되는 게이트 하부 패드와, 상기 게이트 절연막을 관통하는 제 1 콘택홀을 통해 상기 게이트 하부 패드와 접속되는 게이트 상부 패드를 포함하는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
- 제 11 항에 있어서,상기 게이트 패드, 상기 데이터 패드 및 상기 화소 영역이 노출되도록 보호막을 형성하는 단계를 추가로 구비하며,상기 보호막은 상기 화소 영역과 인접한 드레인 전극의 측면 및 상기 공통 라인과 중첩되는 상기 공통 전극의 측면을 노출시키거나 덮도록 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
- 제 8 항에 있어서,상기 공통 전극은 상기 공통 라인과 중첩되는 영역에서 상기 소스/드레인 금속층과, 상기 베리어 금속층으로, 상기 화소 영역에서 상기 베리어 금속층으로 이루어지며,상기 공통 라인은 상기 게이트 절연막을 관통하는 제 2 콘택홀을 통해 상기 공통 전극과 접속되어 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
- 제 8 항에 있어서,상기 공통 라인은 상기 공통 전극과 동일층에 동일 물질로 형성되는 것을 특징으로 하는 인플레인 스위칭 모드 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109478A KR101461030B1 (ko) | 2007-10-30 | 2007-10-30 | 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109478A KR101461030B1 (ko) | 2007-10-30 | 2007-10-30 | 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090043748A true KR20090043748A (ko) | 2009-05-07 |
| KR101461030B1 KR101461030B1 (ko) | 2014-11-14 |
Family
ID=40854421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070109478A KR101461030B1 (ko) | 2007-10-30 | 2007-10-30 | 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101461030B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110104863A (ko) * | 2010-03-17 | 2011-09-23 | 삼성전자주식회사 | 평판 표시 장치 |
| WO2013044760A1 (zh) * | 2011-09-29 | 2013-04-04 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法和显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100908849B1 (ko) * | 2002-08-07 | 2009-07-21 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치 |
| KR101054819B1 (ko) * | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR101149940B1 (ko) * | 2005-06-22 | 2012-06-01 | 엘지디스플레이 주식회사 | 액정 표시소자 및 그 제조 방법 |
-
2007
- 2007-10-30 KR KR1020070109478A patent/KR101461030B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110104863A (ko) * | 2010-03-17 | 2011-09-23 | 삼성전자주식회사 | 평판 표시 장치 |
| WO2013044760A1 (zh) * | 2011-09-29 | 2013-04-04 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101461030B1 (ko) | 2014-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| TWI440945B (zh) | 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法 | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP4881368B2 (ja) | 液晶表示装置の製造方法 | |
| US8054395B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| KR20080016173A (ko) | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. | |
| KR20080028130A (ko) | 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널 | |
| EP1939674B1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| KR101461030B1 (ko) | 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법 | |
| KR102218945B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101544064B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20090043213A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101255298B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20150026339A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR20110058519A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20170013576A (ko) | 박막트랜지스터를 포함하는 기판 | |
| KR101255273B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR101338739B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 5 |