KR101255298B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101255298B1
KR101255298B1 KR1020050102276A KR20050102276A KR101255298B1 KR 101255298 B1 KR101255298 B1 KR 101255298B1 KR 1020050102276 A KR1020050102276 A KR 1020050102276A KR 20050102276 A KR20050102276 A KR 20050102276A KR 101255298 B1 KR101255298 B1 KR 101255298B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
line
drain electrode
semiconductor layer
Prior art date
Application number
KR1020050102276A
Other languages
English (en)
Other versions
KR20070045706A (ko
Inventor
홍성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050102276A priority Critical patent/KR101255298B1/ko
Publication of KR20070045706A publication Critical patent/KR20070045706A/ko
Application granted granted Critical
Publication of KR101255298B1 publication Critical patent/KR101255298B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정패널(하부기판)의 배면에서 액티브층이 노출되지 않도록 구성하여, 게이트전극 오프시에 누설전류가 발생하는 것을 방지하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시장치는 기판상에 게이트전극을 구비한 일방향으로 배열된 게이트라인과; 상기 게이트라인과 이격되어 일방향 및 화소영역의 가장자리를 따라 형성된 제 1 공통라인과; 상기 게이트라인과 교차 배열되어 화소영역을 마련하도록 반도체층이 적층된 데이터라인과; 상기 데이터라인에서 돌출되어 상기 게이트전극 상부에 반도체층이 적층된 소오스전극 및 소오스전극과 이격되어 상기 게이트전극 상부에 반도체층이 적층 형성된 드레인전극과; 상기 드레인전극과 상기 제 1 공통라인에 제 1, 제 2 콘택홀을 갖고 상기 기판 전면에 형성된 보호막과; 상기 제 1, 제 2 콘택홀을 통해 상기 드레인전극과 상기 제 1 공통라인에 콘택되도록 상기 화소영역에 서로 교번으로 이격 배열된 화소전극과 제 2 공통라인을 포함하며, 상기 반도체층은 상기 소오스전극 및 드레인전극, 데이터 라인 상부에 상기 소오스 전극 및 드레인전극, 데이터 라인과 동일 패턴으로 오버랩되어 형성되며, 상기 게이트 전극은 상기 제 1 공통 라인과 평행하게 형성되며, 상기 게이트 전극의 면적은 상기 소오스전극 및 드레인전극의 면적보다 넓게 형성되어 상기 소오스 및 드레인전극 하부에 형성된 상기 반도체층의 전면적이 상기 게이트 전극과 중첩되어 형성되는 것을 특징으로 하는 액정표시장치.
액티브층, 드레인전극

Description

액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FABRICATING THE SAME}
도 1은 종래 기술에 따른 액정표시장치의 평면도
도 2는 도 1의 Ⅰ-Ⅰ' 선상을 자른 구조 단면도
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도
도 4는 도 3의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도
도 5a 내지 도 5d는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
40 : 하부기판 41 : 게이트라인
41a : 게이트전극 41b : 제 1 공통라인
42 : 게이트절연막 43 : 액티브층
44 : 오믹 콘택층 45 : 데이터라인
45a : 소오스전극 45b : 드레인전극
46 : 보호막 47a, 47b : 제 1, 제 2 콘택홀
48a : 화소전극 48b : 제 2 공통라인
본 발명은 액정표시장치에 대한 것으로, 특히 액정패널(하부기판)의 배면에서 액티브층이 노출되지 않도록 구성하여, 포토 커런트에 의해서 게이트 오프시 누설전류가 발생하는 것을 방지하기에 알맞은 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되 기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이하, 첨부 도면을 참조하여 종래의 액정표시장치에 대하여 설명하면 다음과 같다.
종래 기술의 액정표시장치는, 횡전계 방식의 액정표시장치로써, 도 1과 도 2에 도시한 바와 같이, 투명한 하부기판(10)에 일방향으로 배열된 게이트라인(11)과, 상기 게이트라인(11)의 일정영역에 형성된 게이트 전극(11a)과, 상기 게이트 전극(11a)을 포함한 하부기판(10)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성되는 게이트 절연막(12)과, 상기 게이트라인(11)과 교차 배열되어 화소영역을 정의하는 데이터 라인(15)과, 상기 데이터 라인(15)으로부터 돌출되어 게이트 전극(11a) 상부에 오버랩된 소오스 전극(15a)과, 상기 소오스 전극(15a)과 일정한 간격 이격되며 제 1 공통라인(11b)과 게이트전극(11a)에 걸쳐서 형성된 드레인 전극(15b)과, 상기 데이터라인(15)과 소오스전극(15a) 및 드레인전극(15b) 하부에 형성된 액티브층(13)과, 상기 게이트 전극(11a)과 일정한 간격을 갖고 동일층에 일라인 방향 및 상기 화소영역의 가장자리에 형성된 제 1 공통라인(11b)과, 상기 드레인 전극(15b)과 상기 제 1 공통라인(11b)의 일영역에 제 1, 제 2 콘택홀(18, 19)을 구비하여 상기 게이트 전극(11a)을 포함한 기판(10) 전면에 형성된 보호막(16)과, 상기 제 1 콘택홀(18)을 통해서 상기 드레인전극(15a)과 콘택되도록 상기 화소영역내에 종방향으로 복수개 배열된 화소전극(17a)과, 상기 제 2 콘택홀(19)을 통해서 상기 제 1 공통라인(11b)과 콘택되도록 화소영역의 가장자리 및 상기 화소전극(17a) 사이에 배열된 제 2 공통라인(17b)을 포함하여 구성된다.
상기에서 액티브층(13)은 비정질 실리콘층으로 구성되고, 소오스/드레인전극(15a/15b)과 액티브층(13) 사이 및 데이터라인(15)과 액티브층(13) 사이에는 오믹콘택층(14)이 더 구성된다.
또한, 상기 보호막(16)상에는 폴리이미드(polyimide)로 이루어진 배향막(미도시)이 형성되어 있다.
또한, 도면에는 도시되지 않았지만, 상기와 같은 구성을 갖는 하부기판(10)과 대응하는 상부기판 상에는 빛의 누설을 방지하기 위한 블랙 매트릭스층과, 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층과 오버 코트층이 차례로 적층되어 있다.
상기 종래의 액정표시장치는 4마스크를 이용하여 구성된 것으로, 도 1, 도 2의 'A'영역에 도시된 바와 같이, 게이트라인(11)과 제 1 공통라인(11b) 사이의 액티브층(13) 즉, 드레인전극(15b) 하부의 일 액티브층(13)이 기판(10)의 배면으로 노출되어 있다.
이와 같이 구성된 액정표시장치의 대부분은 외부에서 들어오는 광의 양을 조절하여 화상을 표시하는 수광성 장치이기 때문에, 액정패널에 광을 조사하기 위한 별도의 광원, 즉 백 라이트 유닛(Back Light Unit)이 반드시 필요하다.
그러나, 상기와 같이 백 라이트 유닛으로부터 인가되는 광을 받으면 상기 액정패널의 비정질 실리콘층으로 형성된 액티브층은 그 도전성이 변화된다. (이것은 반도체층이 빛과 열을 받으면 도전성이 변화되는 특성에 따른 것이다.)
상기와 같이 백라이트의 빛에 노출된 상기 게이트라인(11)과 제 1 공통라인(11b) 사이의 상기 액티브층(13)은 게이트전극(11a) 오프(OFF)시에도 박막 트랜지스터(TFT)로 포토 커런트(photo current)가 흘러서 누설 전류가 발생하는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 액정패널(하부기판)의 배면에서 액티브층이 노출되지 않도록 구성하여, 게이트전극 오프시에 누설전류가 발생하는 것을 방지하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 액정표시장치는 기판상에 게이트전극을 구비한 게이트라인과; 상기 게이트전극 상부에 형성된 액티브층과; 상기 게이트라인과 교차 배열되어 화소영역을 마련하는 데이터라인과; 상기 데이터라인에서 돌출되어 상기 액티브층의 일측 상부에 오버랩되도록 상기 게이트전극 상부에 형성된 소오스전극 및 상기 소오스전극과 이격되어 상기 액티브층의 타측 상부에 오버랩되도록 상기 게이트전극 상부에 형성된 드레인전극과; 상기 드레인전극과 연결되어 상기 화소영역에 형성된 화소전극을 포함함을 특징으로 한다.
본 발명의 다른 실시예에 따른 액정표시장치는 기판상에 게이트전극을 구비한 일방향으로 배열된 게이트라인과; 상기 게이트라인과 이격되어 일방향 및 화소영역의 가장자리를 따라 형성된 제 1 공통라인과; 상기 게이트라인과 교차 배열되어 화소영역을 마련하도록 반도체층과 적층된 데이터라인과; 상기 데이터라인에서 돌출되어 상기 게이트전극 상부에 반도체층과 적층된 소오스전극 및 소오스전극과 이격되어 상기 게이트전극 상부에 반도체층과 적층 형성된 드레인전극과; 상기 드레인전극과 상기 제 1 공통라인에 제 1, 제 2 콘택홀을 갖고 상기 기판 전면에 형성된 보호막과; 상기 제 1, 제 2 콘택홀을 통해 상기 드레인전극과 상기 제 1 공통라인에 콘택되도록 상기 화소영역에 서로 교번으로 이격 배열된 화소전극과 제 2 공통라인을 포함함을 특징으로 한다.
상기 게이트전극과 상기 제 1 공통라인은 동일층에 형성됨을 특징으로 한다.
상기 화소전극과 상기 제 2 공통라인은 동일층에 형성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명에 따른 액정표시장치의 제조방법은 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 이격되어 일방향 및 화소영역의 가장자리를 따라 제 1 공통라인을 형성하는 제 1 단계; 상기 게이트라인을 포함한 전면에 게이트절연막을 형성하고 반도체층 및 도전막을 차례로 증착하는 제 2 단계; 상기 게이트전극상부에 반도체층과 적층된 소오스/드레인전극 및 상기 게이트라인과 교차 배열되어 화소영역을 마련하도록 반도체층과 적층된 데이터라인을 형성하는 제 3 단계; 상기 드레인전극과 상기 제 1 공통라인에 제 1, 제 2 콘택홀을 갖도록 상기 기판 전면에 보호막을 형성하는 제 4 단계; 상기 제 1, 제 2 콘택홀을 통해 상기 드레인전극과 상기 제 1 공통라인에 콘택되도록 상기 화소영역에 서로 교번으로 이격 배열된 화소전극과 제 2 공통라인을 형성하는 제 5 단계 포함함을 특징으로 한다.
상기 소오스전극, 드레인전극 및 상기 데이터라인은, 상기 게이트절연막상에 제 1, 제 2 반도체층 및 도전막을 차례로 증착하는 단계; 채널영역 상부에 회절 노광부를 갖는 하프-톤 마스크를 이용하여 상기 도전막상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 이용하여 상기 도전막, 상기 제 2, 제 1 반도체층을 식각하는 단계; 상기 채널영역상의 상기 도전막이 드러나도록 포토레지스트 패턴을 애싱공정으로 제거하는 단계; 상기 채널영역의 상기 제 1 반도체층이 드러나도록 상기 도전막 및 상기 제 2 반도체층을 식각하여 분리된 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인을 형성하고, 상기 소오스전극과 상기 드레인전극 및 상기 데이터 라인과 중첩되도록 상기 제 1 반도체층으로 구성된 액티브층 상에 오믹 콘택층을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계를 포함함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명하면 다음과 같다.
먼저, 본 발명의 실시예에 따른 액정표시장치의 구성에 대하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다.
본 발명의 실시예에 따른 액정표시장치는, 도 3과 도 4에 도시한 바와 같이, 투명한 하부기판(40)에 일방향으로 배열된 게이트라인(41)과, 상기 게이트라인(41) 의 일정영역에 형성된 게이트 전극(41a)과, 상기 게이트라인(41)과 동일층상에 일라인 방향 및 화소영역의 테두리를 따라 형성된 제 1 공통라인(41b)과, 상기 게이트 전극(41a)을 포함한 하부기판(40)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(42)과, 상기 게이트라인(41)과 교차 배열되어 화소영역을 정의하는 데이터 라인(45)과, 상기 데이터 라인(45)으로부터 돌출되어 게이트 전극(41a)의 일상부에 오버랩된 소오스 전극(45a)과, 상기 소오스 전극(45a)과 일정한 간격 이격되며 상기 게이트 전극(41a)의 일영역 상부에 오버랩된 드레인전극(45b)과, 상기 데이터라인(45)과 소오스전극(45a) 및 드레인전극(45b) 하부에 형성된 액티브층(43)과, 상기 드레인 전극(45b)과 상기 제 1 공통라인(41b)의 일영역에 제 1, 제 2 콘택홀(47a, 47b)을 구비하여 상기 게이트 전극(41a)을 포함한 기판(40) 전면에 형성된 보호막(46)과, 상기 제 1 콘택홀(47a)을 통해서 상기 드레인전극(45a)과 콘택되도록 상기 화소영역내에 종방향으로 복수개 배열된 화소전극(48a)과, 상기 제 2 콘택홀(47b)을 통해서 상기 제 1 공통라인(41b)과 콘택되도록 화소영역의 가장자리 및 상기 화소전극(48a) 사이에 배열된 제 2 공통라인(48b)을 포함하여 구성된다.
상기에서 액티브층(43)은 비정질 실리콘층으로 구성되고, 소오스/드레인전극(45a/45b)과 액티브층(43) 사이 및 데이터라인(45) 과 액티브층(43) 사이에는 오믹콘택층(44)이 더 구성된다.
그리고 상기 소오스전극(45a)은 '⊂' 형상의 홈을 갖도록 돌출되어 있고, 상기 드레인전극(45b)은 상기 '⊂' 형상의 홈 안쪽에 상기 소오스전극(45a)과 소정간격 이격되어 있으며, 상기 소오스전극(45a)과 드레인전극(45b) 사이에 채널영역이 '⊂' 형상으로 형성되어 있다. 이와 같은 소오스, 드레인전극 형상은 일예일 뿐, 본 발명의 구성을 한정하기 위한 것이 아니며, 다른 여러 가지 모양으로 형성할 수 있다.
그리고, 상기 화소전극(48a)과 제 2 공통라인(48b)은 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)과 같은 투명전극 물질 또는 도전성 물질로 구성되어 있다.
그리고, 상기 보호막(46)상에는 폴리이미드(polyimide)로 이루어진 배향막(미도시)이 형성되어 있다.
또한, 도면에는 도시되지 않았지만, 상기와 같은 구성을 갖는 하부기판(40)과 대응하는 상부기판 상에는 빛의 누설을 방지하기 위한 블랙 매트릭스층과, 색을 구현하기 위한 R,G,B의 컬러 필터 소자로 이루어진 컬러 필터층과 오버 코트층이 차례로 적층되어 있다.
상기 본 발명의 액정표시장치는 4마스크 공정에 의해서 제조된 것으로, 소오스, 드레인전극(45a, 45b)이 게이트 전극(41a) 상부에 오버랩 형성되어, 소오스, 드레인전극(45a, 45b) 하부의 액티브층(43)이 하부기판(40)의 배면에서 노출되지 않는다.
상기와 같이 구성된 액정표시장치의 대부분은 외부에서 들어오는 광의 양을 조절하여 화상을 표시하는 수광성 장치이기 때문에, 액정패널에 광을 조사하기 위한 별도의 광원, 즉 백 라이트 유닛(Back Light Unit)이 반드시 필요하다.
상기와 같이 백 라이트 유닛으로부터 인가되는 광을 받으면 상기 액정패널의 비정질 실리콘층으로 형성된 액티브층(43)은 그 도전성이 변화된다. (이것은 반도체층이 빛과 열을 받으면 도전성이 변화되는 특성에 따른 것이다.)
본 발명은 소오스, 드레인전극(45a, 45b)이 게이트 전극(41a) 상부에 오버랩 형성되어, 소오스, 드레인전극(45a, 45b) 하부의 액티브층(43)이 하부기판(40)의 배면에서 노출되지 않기 때문에, 종래와 같이 게이트전극이 오프(OFF)시에 박막 트랜지스터에 광 누설 전류가 발생하는 것을 방지할 수 있다.
다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명에 따른 액정표시장치의 제조방법은, 도 3과 도 5a에 도시한 바와 같이, 하부기판(40)상에 일 방향으로 연장된 게이트라인(41) 및 게이트라인(41)의 일 영역에 게이트전극(41a)과, 상기 게이트라인(41)과는 일정간격 이격되어 일방향을 이루며 화소영역의 가장자리를 따라 제 1 공통라인(41b)을 형성한다.
상기 게이트라인(41)과 게이트전극(41a) 및 제 1 공통라인(41b)의 형성방법은 도면에는 도시되지 않았지만, 하부기판(40) 상에 크롬, 알루미늄, 알루미늄 합금(AlNd), 탄탈륨, 몰리브덴(Mo)등의 게이트 금속 중 적어도 하나를 증착하고, 상기 게이트 금속위에 제 1 포토 레지스트(미도시)를 도포하고, 이어서 제 1 마스크를 이용하여 노광 및 현상하여 게이트라인 및 제 1 공통라인을 형성하기 위한 제 1 포토 레지스트 패턴을 형성한다. 그리고 제 1 포토 레지스트 패턴을 마스크로 이용 하여 게이트 금속을 선택적으로 제거하여 형성한다. 이후에 제 1 포토 레지스트 패턴을 박리한다.
이후에, 게이트라인(41)을 포함한 하부기판(40) 전면에 게이트절연막(42)을 형성한다. 게이트 절연막(42)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
상기 게이트 금속은 단일한 층으로 형성하는 대신, 알루미늄이나 알루미늄-네오디뮴(AlNd)합금으로 이루어진 하부층과 몰리브덴(Mo)으로 이루어진 상부층의 두층으로 형성하거나, 크롬으로 이루어진 하부층과 알루미늄-네오디뮴 합금으로 이루어진 상부층의 이중층으로 형성할 수도 있다.
이와 같이 이중층으로 형성하면, 상기 게이트라인의 하부층으로 사용된 알루미늄계 금속의 저항이 작기 때문에 게이트라인에 흐르는 신호의 RC 딜레이를 줄일 수 있고, 상부층으로 사용된 몰리브덴이 화학약품에 대한 내식성이 강하기 때문에 식각용액에 의해 침식되어 단선불량이 발생하는 문제를 예방할 수 있다는 장점이 있다.
이후에, 도 5b에 도시한 바와 같이, 상기 게이트라인(41)과 교차 배열되어 화소영역을 정의하도록 액티브층(43)과 적층된 데이터라인(45)과, 상기 데이터라인(45)에서 돌출되어 상기 게이트전극(41a) 상부에 액티브층(43)과 적층된 소오스전극(45a) 및 소오스전극(45a)과 이격되어 상기 게이트전극(41a) 상부에 액티브층(43)과 적층 형성된 드레인전극(45b)을 형성한다.
상기 액티브층(43)과 적층된 데이터라인(45)과 소오스전극(45a) 및 드레인전 극(45b)의 형성은, 도면에는 도시되지 않았지만, 게이트절연막(42)상에 제 1, 제 2 반도체층을 차례로 증착한 후에, 하부기판(40) 전면에 크롬, 탄탈륨, 티타늄등의 데이터 금속층을 증착한다. 이때 제 1, 제 2 반도체층은 비정질 실리콘층과 n+ 비정질 실리콘층으로 구성한다. 이후에 데이터 금속층 위에 제 2 포토 레지스트를 도포한다.
다음에, 데이터 금속층 위에 채널영역 상부에 회절 노광부를 갖는 제 2 마스크(하프-톤 마스크)를 이용한 노광 및 현상 공정으로 데이터 라인 및 박막 트랜지스터의 액티브층 패턴용 제 2 포토 레지스트 패턴을 형성한다.
상기 제 2 마스크(하프-톤 마스크)는 데이터 라인에 해당되는 부분은 빛이 완전히 차단되고 박막트랜지스터의 채널 영역에 해당되는 부분은 빛이 일정량 조사되도록 형성된다. 따라서, 현상된 제 2 포토 레지스트 패턴은 데이터 라인 형성영역에는 증착된 두께를 유지하고 상기 박막트랜지스터의 채널영역은 상대적으로 두께가 얇게 형성된다.
이어서, 제 2 포토레지스트 패턴을 이용하여 데이터 금속층, 제 2, 제 1 반도체층을 습식 또는 건식 공정으로 제거한다.
상기 제 2 포토 레지스트 패턴을 애싱(ashing)하여 상기 박막트랜지스터의 채널 영역에 해당되는 상기 제 2 포토 레지스트를 제거한다.
참고로, 상기 제 2 포토 레지스트 패턴은 전체적으로 두께가 얇아지고 그 폭도 감소된다. 따라서 이후에 형성되는 데이터 라인과 소오스/드레인 전극의 폭이 반도체층들보다 좁아진다.(미도시)
애싱된 제 2 포토 레지스트 패턴을 마스크로 이용하여 박막트랜지스터의 채널영역에 해당되는 상기 데이터 금속층과 상기 제 2 반도체층을 식각하여, 데이터라인(45), 소오스 전극(45a) 및 드레인 전극(45b)을 구비한 박막트랜지스터를 형성한 다음, 제 2 포토 레지스트 패턴을 박리한다.
이에 따라, 소오스 전극(45a)과 드레인전극(45b)이 분리되고, 채널영역의 제 1 반도체층이 노출되어 제 1 반도체층으로 구성된 액티브층(43)이 형성되며, 채널영역을 제외한 액티브층(43)상에 오믹 콘택층(44)이 형성된다.
상기 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 또는 몰리브덴 합금(Mo alloy) 등이 이용된다.
상기에서 소오스전극(45a)은 게이트전극(41a)의 상부에 오버랩되어 '⊂' 형상의 홈을 갖도록 형성하고, 드레인전극(45b)도 게이트전극(41a)의 상부에 오버랩되어 상기 '⊂' 형상의 홈 안쪽에 소오스전극(45a)과 소정간격 이격되도록 형성한다.
상기 공정에 의해서 소오스전극(45a)과 드레인전극(45b) 사이에 존재하는 채널영역은 '⊂' 형상을 갖는다.
다음에, 도 5c에 도시한 바와 같이 데이터라인(45)을 포함한 하부기판(40) 전면에 PECVD 등의 증착방법으로 보호막(46)을 형성한다.
상기 보호막(46)은 실리콘질화막 또는 실리콘산화막을 포함하는 무기절연물질과 벤조사이클로부텐(Benxocyclobutene:BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질중 선택된 하나를 증착하여 형성한다.
이후에 도면에는 도시되지 않았지만, 보호막(46)상에 제 3 포토 레지스트를 도포한다. 그리고 제 3 마스크를 이용한 노광 및 현상공정으로 상기 드레인전극(45b)의 일부 및 제 1 공통라인(41b)의 일부가 노출되도록 제 3 포토 레지스트 패턴을 형성한다.
그리고, 상기 제 3 포토 레지스트 패턴을 마스크로 이용하여 상기 보호막(46)을 선택적으로 제거하여 드레인전극(45b)과 제 1 공통라인(41b)에 제 1, 제 2 콘택홀(47a, 47b)을 형성한다. 그리고 제 3 포토 레지스트 패턴을 박리한다.
다음에 도 5d에 도시한 바와 같이, 기판(40)의 전면에 투명전극 물질을 증착한 후, 투명전극 물질위에 제 4 포토 레지스트(미도시)를 도포하고, 제 4 마스크를 이용하여 노광 및 현상공정으로 화소전극 및 제 3 데이터라인을 패터닝할 제 4 포토 레지스트 패턴을 형성한다.
이후에 상기 제 4 포토 레지스트 패턴을 마스크로 이용하여 상기 투명전극 물질을 선택적으로 제거하여, 제 1 콘택홀(47a)을 통해 드레인전극(45b)과 콘택되도록 상기 화소영역내에 서로 연결되어 종방향으로 복수개 배열되도록 화소전극(48a)을 형성하고, 제 2 콘택홀(47b)을 통해 제 1 공통라인(41b)과 콘택되도록 화소영역의 가장자리 및 상기 화소전극(48a) 사이에 일정간격 이격 배열되도록 제 2 공통라인(48b)을 형성한다. 그리고 제 4 포토 레지스트 패턴을 박리한다. 즉, 화소전극(48a)과 제 2 공통라인(48b)은 이격되어 교번으로 배열되어 있으며, 멀티 도메인을 위해서 일정각을 갖고 꺽여서 배열시킬 수도 있다.
이때 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
상기에 제시된 4개의 마스크를 이용한 액정표시장치의 제조방법에서, 소오스, 드레인전극(45a, 45b)이 게이트 전극(41a) 상부에 오버랩 형성되어 있으므로, 소오스, 드레인전극(45a, 45b) 하부의 적층된 액티브층(43)이 하부기판(40)의 배면으로 노출되지 않는다.
상기와 같은 방법에 의해서 하부기판(박막트랜지스터 어레이 기판)을 제작한 후에, 액정 분자의 배향을 위한 배향처리 공정과, 씰링 및 스페이싱 공정과, 상, 하부기판 합착공정과, 스크라이브&브레이크 공정을 진행하여 셀 단위로 분리된 액정표시장치의 액정패널을 완성한다.
상기에 제시된 4개의 마스크를 이용하여 형성한 횡전계 방식의 액정표시장치 및 그 제조방법은, 본 발명의 일실시예를 나타낸 것일뿐 본 발명을 한정하기 위한 것이 아니며, 본 발명은 소오스, 드레인전극이 게이트 전극 상부에 오버랩 형성되어 있고, 소오스, 드레인전극 하부의 액티브층이 하부기판의 배면으로 노출되지 않는다면, 다양한 형태의 화소 구조를 이룰 수 있고, 마스크의 개수도 다양하게 제시하여 형성할 수 있다.
즉, 상술한 횡전계 방식으로 구성된 액정표시장치 및 액티브층이 데이터라인과 소오스/드레인 전극 하부에 적층 형성된 구조가 아니더라도, 액티브층과, 소오스/드레인전극이 게이트전극 상부에 형성되어서 액티브층이 기판의 배면에 노출되지 않으면 된다.
예를 들어서, 액정표시장치는 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트전극 상부에 형성된 액티브층과, 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인에서 돌출되어 상기 액티브층의 일측 상부에 오버랩되도록 상기 게이트전극 상부에 형성된 소오스전극 및 상기 소오스전극과 이격되어 상기 액티브층의 타측 상부에 오버랩되도록 상기 게이트전극 상부에 형성된 드레인전극과, 상기 드레인전극과 연결되어 상기 화소영역에 형성된 화소전극으로 구성할 수 있다.
그리고 상기 구조를 갖는 액정표시장치의 제조방법은, 5마스크를 이용하여 기판상에 게이트전극을 구비한 게이트라인을 형성하고, 상기 게이트전극 상부에 액티브층을 패턴 형성하고, 상기 게이트라인과 교차 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인에서 돌출되어 상기 액티브층의 일측 상부에 오버랩되도록 상기 게이트전극 상부에 소오스전극 및 상기 소오스전극과 이격되어 상기 액티브층의 타측 상부에 오버랩되도록 상기 게이트전극 상부에 드레인전극을 형성하고, 상기 드레인전극에 콘택홀을 갖도록 보호막을 형성하고, 상기 콘택홀을 통해서 상기 드레인전극에 콘택되도록 상기 화소영역에 화소전극을 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
소오스, 드레인전극이 게이트 전극 상부에 오버랩 형성되어, 소오스, 드레인전극 하부의 액티브층이 하부기판의 배면에서 볼때 노출되어 있지 않기 때문에, 종래와 같이 게이트전극이 오프(OFF)시에 박막 트랜지스터에 광 누설 전류가 발생하는 것을 방지할 수 있다.

Claims (6)

  1. 삭제
  2. 기판상에 게이트전극을 구비한 일방향으로 배열된 게이트라인과;
    상기 게이트라인과 이격되어 일방향 및 화소영역의 가장자리를 따라 형성된 제 1 공통라인과;
    상기 게이트라인과 교차 배열되어 화소영역을 마련하도록 반도체층이 적층된 데이터라인과;
    상기 데이터라인에서 돌출되어 상기 게이트전극 상부에 반도체층이 적층된 소오스전극 및 소오스전극과 이격되어 상기 게이트전극 상부에 반도체층이 적층 형성된 드레인전극과;
    상기 드레인전극과 상기 제 1 공통라인에 제 1, 제 2 콘택홀을 갖고 상기 기판 전면에 형성된 보호막과;
    상기 제 1, 제 2 콘택홀을 통해 상기 드레인전극과 상기 제 1 공통라인에 콘택되도록 상기 화소영역에 서로 교번으로 이격 배열된 화소전극과 제 2 공통라인을 포함하며,
    상기 반도체층은 상기 소오스전극 및 드레인전극, 데이터 라인 상부에 상기 소오스 전극 및 드레인전극, 데이터 라인과 동일 패턴으로 오버랩되어 형성되며,
    상기 게이트 전극은 상기 제 1 공통 라인과 평행하게 형성되며, 상기 게이트 전극의 면적은 상기 소오스전극 및 드레인전극의 면적보다 넓게 형성되어 상기 소오스 및 드레인전극 하부에 형성된 상기 반도체층의 전면적이 상기 게이트 전극과 중첩되어 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 게이트전극과 상기 제 1 공통라인은 동일층에 형성됨을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 화소전극과 상기 제 2 공통라인은 동일층에 형성됨을 특징으로 하는 액정표시장치.
  5. 기판상에 게이트전극을 구비한 게이트라인과, 상기 게이트라인과 이격되어 일방향 및 화소영역의 가장자리를 따라 제 1 공통라인을 형성하는 제 1 단계;
    상기 게이트라인을 포함한 전면에 게이트절연막을 형성하고 반도체층 및 도전막을 차례로 증착하고, 상기 게이트전극상부에 반도체층이 적층된 소오스/드레인전극 및 상기 게이트라인과 교차 배열되어 화소영역을 마련하도록 반도체층이 적층된 데이터라인을 형성하는 제 2 단계;
    상기 드레인전극과 상기 제 1 공통라인에 제 1, 제 2 콘택홀을 갖도록 상기 기판 전면에 보호막을 형성하는 제 3 단계;
    상기 제 1, 제 2 콘택홀을 통해 상기 드레인전극과 상기 제 1 공통라인에 콘택되도록 상기 화소영역에 서로 교번으로 이격 배열된 화소전극과 제 2 공통라인을 형성하는 제 4 단계 포함하며,
    상기 게이트 전극은 상기 제 1 공통 라인과 평행하게 형성하며, 상기 게이트 전극의 면적은 상기 소오스전극 및 드레인전극의 면적보다 넓게 형성하며, 상기 소오스 및 드레인전극 하부에 형성된 상기 반도체층의 전면적이 상기 게이트 전극과 중첩되어 형성하며,
    상기 반도체층, 소오스전극, 드레인전극 및 데이터라인은 동일 마스크 공정에서 동시에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 소오스전극, 드레인전극 및 상기 데이터라인은,
    상기 게이트절연막상에 제 1, 제 2 반도체층 및 도전막을 차례로 증착하는 단계;
    채널영역 상부에 회절 노광부를 갖는 하프-톤 마스크를 이용하여 상기 도전막상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 도전막, 상기 제 2, 제 1 반도체층을 식각하는 단계;
    상기 채널영역상의 상기 도전막이 드러나도록 포토레지스트 패턴을 애싱공정으로 제거하는 단계;
    상기 채널영역의 상기 제 1 반도체층이 드러나도록 상기 도전막 및 상기 제 2 반도체층을 식각하여 분리된 상기 소오스전극과 상기 드레인전극 및 상기 데이터라인을 형성하고, 상기 소오스전극과 상기 드레인전극 및 상기 데이터 라인과 중첩되도록 상기 제 1 반도체층으로 구성된 액티브층 상에 오믹 콘택층을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
KR1020050102276A 2005-10-28 2005-10-28 액정표시장치 및 그의 제조방법 KR101255298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102276A KR101255298B1 (ko) 2005-10-28 2005-10-28 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102276A KR101255298B1 (ko) 2005-10-28 2005-10-28 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070045706A KR20070045706A (ko) 2007-05-02
KR101255298B1 true KR101255298B1 (ko) 2013-04-15

Family

ID=38271401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102276A KR101255298B1 (ko) 2005-10-28 2005-10-28 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101255298B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358221B1 (ko) * 2007-05-31 2014-02-05 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101430510B1 (ko) * 2007-12-31 2014-08-18 엘지디스플레이 주식회사 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040066621A (ko) * 2003-01-20 2004-07-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR20050099687A (ko) * 2004-04-12 2005-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040066621A (ko) * 2003-01-20 2004-07-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR20050099687A (ko) * 2004-04-12 2005-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20070045706A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
JP4881368B2 (ja) 液晶表示装置の製造方法
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
KR101274706B1 (ko) 액정표시장치 및 그 제조방법
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US20090290083A1 (en) Liquid crystal display device and fabrication method thereof
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR20080100692A (ko) 액정표시장치와 그 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR101255298B1 (ko) 액정표시장치 및 그의 제조방법
KR20070106260A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR20120133315A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR101023715B1 (ko) 액정표시장치의 제조방법
KR101009666B1 (ko) 액정표시장치 및 그의 제조방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR100928491B1 (ko) 액정표시장치 및 그 제조방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20040034161A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7