KR20050099687A - 액정표시장치 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20050099687A
KR20050099687A KR1020040024856A KR20040024856A KR20050099687A KR 20050099687 A KR20050099687 A KR 20050099687A KR 1020040024856 A KR1020040024856 A KR 1020040024856A KR 20040024856 A KR20040024856 A KR 20040024856A KR 20050099687 A KR20050099687 A KR 20050099687A
Authority
KR
South Korea
Prior art keywords
region
electrode
mask
drain
contact hole
Prior art date
Application number
KR1020040024856A
Other languages
English (en)
Other versions
KR100616708B1 (ko
Inventor
정훈
장정우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040024856A priority Critical patent/KR100616708B1/ko
Priority to US10/946,128 priority patent/US7368755B2/en
Priority to TW093130919A priority patent/TWI279634B/zh
Priority to CNB2004100909364A priority patent/CN100432806C/zh
Priority to JP2004374580A priority patent/JP4271137B2/ja
Publication of KR20050099687A publication Critical patent/KR20050099687A/ko
Application granted granted Critical
Publication of KR100616708B1 publication Critical patent/KR100616708B1/ko
Priority to US12/056,749 priority patent/US7666695B2/en

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D15/00—Suspension arrangements for wings
    • E05D15/06—Suspension arrangements for wings for wings sliding horizontally more or less in their own plane
    • E05D15/0621—Details, e.g. suspension or supporting guides
    • E05D15/066—Details, e.g. suspension or supporting guides for wings supported at the bottom
    • E05D15/0665—Details, e.g. suspension or supporting guides for wings supported at the bottom on wheels with fixed axis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/32—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing
    • E06B3/34—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing with only one kind of movement
    • E06B3/42—Sliding wings; Details of frames with respect to guiding
    • E06B3/46—Horizontally-sliding wings
    • E06B3/4636—Horizontally-sliding wings for doors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME RELATING TO HINGES OR OTHER SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS AND DEVICES FOR MOVING WINGS INTO OPEN OR CLOSED POSITION, CHECKS FOR WINGS AND WING FITTINGS NOT OTHERWISE PROVIDED FOR, CONCERNED WITH THE FUNCTIONING OF THE WING
    • E05Y2201/00—Constructional elements; Accessories therefore
    • E05Y2201/60—Suspension or transmission members; Accessories therefore
    • E05Y2201/622—Suspension or transmission members elements
    • E05Y2201/688—Rollers
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME RELATING TO HINGES OR OTHER SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS AND DEVICES FOR MOVING WINGS INTO OPEN OR CLOSED POSITION, CHECKS FOR WINGS AND WING FITTINGS NOT OTHERWISE PROVIDED FOR, CONCERNED WITH THE FUNCTIONING OF THE WING
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Application of doors, windows, wings or fittings thereof for buildings or parts thereof characterised by the type of wing
    • E05Y2900/132—Doors

Abstract

본 발명에 의한 액정표시장치 어레이 기판 제조방법은, 기판 상에 제 1마스크 공정을 통해 액티브층을 형성하는 단계와; 상기 액티브층을 포함하는 기판 상에 제 1절연막 및 제 1금속막을 증착하고, 제 2마스크 공정을 통해 상기 제 1금속막을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 액티브층의 소정 영역에 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 게이트 전극을 포함하는 기판 전면에 제 2절연막 및 투명한 도전성물질을 증착한 후, 제 3마스크 공정을 통해 상기 제 1절연막과 제 2절연막 및 도전막의 일부를 제거함으로써 소스/ 드레인 영역의 일부를 노출시키는 제 1, 2콘택홀 및 화소전극을 형성하는 단계와; 상기 기판 위에 제 2금속막을 증착한 후, 제 4마스크 공정을 통해 이를 패터닝하여 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극은 제 1콘택홀을 통해 소스 영역과 연결되며, 상기 드레인 전극은 제 2콘택홀을 통해 드레인 전극과 연결되고, 그 일부가 화소전극과 접속되도록 형상하는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 화소전극 및 제 1, 2콘택홀은 회절 패턴이 구비된 마스크에 의해 형성되고, 상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생함을 특징으로 한다.

Description

액정표시장치 어레이 기판 및 그 제조방법{array board of liquid crystal display and fabrication method thereof}
본 발명은 액정표시장치 어레이 기판 및 그 제조방법에 관한 것으로, 특히 회절 노광 공정을 거쳐 제조되는 액정표시장치에 있어서, 회절 노광되는 부분의 하단부에 금속이 구비되어 있는지 여부에 따라 회절 슬릿의 폭을 조절하는 액정표시장치 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치(CRT : Cathode Ray Tube)가 지금까지 가장 많이 사용되어 왔으나, 상기 CRT는 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다.
이에 따라, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치(flat panel display)가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다.
특히, 액정표시장치(LCD : Liquid Crystal Display)는 표시 해상도가 다른 평판 표시 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관에 비할 만큼 반응 속도가 빠른 특성을 나타내고 있다.
이와 같은 액정표시장치는 그 구동에 있어 액정의 광학적 이방성과 분극성질을 이용한다.
즉, 상기 액정표시장치에 구비되는 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 이에 따라, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있는 것이다.
현재는 박막트랜지스터와, 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 액티브 매트릭스형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 일반적으로 사용되고 있다.
상기 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도이다.
도 1을 참조하면, 일반적인 컬러 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 상기 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 앞서 설명한 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 라인(13)과 데이터 라인(15)이 형성된다.
또한, 상기 화소영역(P)은 상기 게이트 라인(13)과 데이터 라인(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P) 상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명전도성 금속을 사용한다.
상기와 같이 구성되는 액정표시장치(11)는 상기 화소전극(17) 상에 위치한 액정층(14)이 상기 박막트랜지스터로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
도 2는 종래의 액정표시장치 어레이 기판의 일부 화소를 개략적으로 도시한 확대 평면도이다.
단, 도 2는 폴리 실리콘(p-Si) 박막트랜지스터가 채용된 액정표시장치의 어레이 기판을 도시한 것이다.
여기서, 상기 액정표시장치에 채용되는 박막트랜지스터는, 액티브 채널로서의 역할을 수행하는 반도체 박막의 상태에 따라 비정질 실리콘(a-Si) 박막트랜지스터와, 폴리 실리콘(p-Si) 박막트랜지스터로 나뉘어 진다.
상기 폴리 실리콘 박막트랜지스터는 높은 전계 효과 이동도(field effect mobility)를 가지고 있어 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며, 이로 인한 표시장치의 고정세화가 용이해지는 장점이 있다.
또한, 화소부의 신호 전압의 충전 시간 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 이는 높은 구동 전압(~ 25V)을 갖는 비정질 실리콘 박막트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.도 2에 도시한 바와 같이, 투명한 기판 상에 평행하게 배열되는 다수의 게이트배선(111) 및 이와 직교하는 다수의 평행한 데이터배선(112)이 매트릭스 형태를 이루며 화소 영역을 정의하고 있고, 상기 두 배선의 교차지점에 반도체층(116), 게이트 전극(120), 소스 전극 및 드레인 전극(126, 128)을 포함하는 박막 트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되는 화소전극(134)이 위치한다.
이때, 상기 반도체층(116)에는 제 1, 2 반도체층 콘택홀(122a, 122b)에 의해서 소스 전극 및 드레인 전극(126, 128)과 전기적으로 연결되며, 상기 드레인 콘택홀(130)에 의해서 드레인 전극(128)과 화소 전극(134)이 전기적으로 연결된다.
여기서, 상기 반도체층(116)은 비정질 실리콘(a-si)으로 기판 상에 도포된 후 레이저 어닐링(laser anealing) 등으로 다결정화된 다결정 실리콘(p-si)으로 이루어진다.
도 3a 내지 3g는 종래의 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도로서, 이는 도 2의 특정 부분(I-I')에 대한 단면을 나타내고 있다.
단, 폴리 실리콘 박막트랜지스터가 채용된 어레이 기판을 그 대상으로 하고,상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 감광막 도포(PhotoResist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography) 공정을 말한다.
도 3a에서는, 절연기판(1) 상에 제 1 절연물질을 이용하여 버퍼층(30)을 기판 전면에 걸쳐 형성하고, 이 버퍼층(30) 상부에 폴리 실리콘을 이용하여, 제 1 마스크 공정에 의해 액티브층(32a ; active layer)을 형성한다.
상기 폴리 실리콘을 이용하여 액티브층(32a)을 형성하는 공정은 상기 버퍼층(30) 상부에 비정질 실리콘을 증착한 후, 상기 비정질 실리콘층의 탈 수소 과정을 거쳐 열처리에 의해 폴리 실리콘으로 결정화하는 공정을 포함한다.
다음으로, 도 3b에서는, 상기 도 3a 단계를 거친 기판 상에, 제 2 절연물질 및 제 1 금속물질을 연속으로 증착한 후, 제 2 마스크 공정에 의해 상기 액티브층(32a)의 중앙부에 각각 게이트 절연막(36) 및 게이트 전극(38)을 형성한다.
도 3c에서는, 상기 도 3b단계를 거친 기판 상에, 제 3 절연물질로 이루어진 제 1 절연층(40)으로 형성한다.
그리고, 도 3d에서는, 상기 도 3c 단계를 거친 기판 상에, 제 3 절연물질을 증착한 후, 제 3 마스크 공정에 의해, 상기 액티브층(32a)의 양단부의 일부를 노출하는 제 1, 2 오믹콘택홀(46a, 46b)을 가지는 제 2 절연층(44)을 형성한다.
상기 액티브층(32a)의 양단부는 추후 공정에서 형성될 소스 및 드레인 전극과 연결되도록, 좌측부는 소스 영역(Ia)을 이루고, 우측부는 드레인 영역(Ib)을 이룬다.
다음으로, 상기 액티브층(32a)의 노출된 양단부를 이온도핑 처리하여, 이 이온도핑 처리된 부분을 불순물이 함유된 오믹콘택층(32b ; ohmic contact layer)으로 형성하여, 이 액티브층(32a)과 오믹콘택층(32b)으로 구성되는 반도체층(32)을 완성한다.
다음, 도 3e 단계에서는, 제 3 금속물질을 증착한 후, 제 4 마스크 공정에 의해 상기 제 1 오믹 콘택홀(도 3d의 46a)을 통하여, 드레인 영역(Ib)의 오믹콘택층(32b)과 연결되는 드레인 전극(50)과, 상기 드레인 전극(50)과 일정 간격 이격되며, 제 2 오믹 콘택홀(도 3d의 46b)을 통하여 소스 영역(Ia)의 오믹콘택층(32b)과 연결되는 소스 전극(52)을 형성한다.
이 단계에서, 상기 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(52, 50)을 포함하는 박막트랜지스터(T)가 완성된다.
도면으로 제시하지 않았지만, 상기 게이트 전극(38)은 게이트 라인(미도시)과 연결되어 있고, 상기 소스 전극(52)은 데이터 라인(미도시)과 연결되어 있다.
도 3f에서는, 상기 도 3e 단계를 거친 기판 상에, 제 4 절연물질을 증착한 후, 제 5 마스크 공정에 의해 드레인 콘택홀(56)을 가지는 제 3 절연층(54)을 형성한다.
그 다음, 도 3g 단계에서는, 상기 드레인 콘택홀(도 3f의 56)을 통해 드레인 전극(50)과 연결되도록 투명 도전성 물질을 이용하여, 제 6 마스크 공정에 의해, 화소전극(62)을 형성한다.
상기 투명도전성 물질로는 금속과의 접촉저항이나 추후 공정에서 외부 회로와의 연결을 위한 탭 본딩(TAB bonding)시 저항이 낮은 ITO(Indium Tin Oxide)가 주로 이용된다.
상기한 바와 같이, 종래의 액정표시장치 어레이 기판은 6차례 반복되는 마스크 공정을 통해 제조되게 된다.
여기서, 상기 각각의 마스크 공정은 앞서 설명한 바와 같이 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로, 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다.
그 결과 상기 마스크 공정의 수가 증가할수록 생산 수율이 떨어지고, 또한 그 만큼 액정표시장치의 결함이 발생될 확률이 높아지는 등 문제점이 있다.
특히, 패턴을 형성하기 위해 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크 수가 증가하면 액정표시장치의 제조 비용이 이에 비례하여 상승하는 단점이 있다.
본 발명은 박막트랜지스터의 드레인 영역을 노출시키는 콘택홀 및 상기 콘택홀과 접속하는 화소전극을 1회의 마스크 공정으로 형성함으로써, 공정을 단순화하고 생산성을 향상시킬 수 있는 액정표시장치 어레이 기판 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상기와 같은 1회의 마스크 공정에 사용되어 콘택홀과 화소전극을 동시에 형성할 수 있는 대면적의 회절 마스크에 있어, 회절 노광되는 부분의 하단부에 금속이 구비되어 있는지 여부에 따라 상기 회절 마스크의 회절 슬릿 폭이 조절되는 대면적의 회절 마스크를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치 어레이 기판은, 기판과; 상기 기판 상에 순차적으로 형성된 액티브층, 제 1절연막 및 게이트 전극과; 상기 액티브층의 소정 영역에 이온이 주입되어 형성된 소스 영역 및 드레인 영역과; 상기 게이트 전극을 포함하는 전면에 형성된 제 2절연막과; 상기 제 2절연막 상에 형성된 화소전극과; 상기 액티브층의 소스 영역 및 드레인 영역 상부에 형성된 상기 제 1절연막, 제 2절연막이 각각 제거되어 형성된 제 1콘택홀 및 제 2콘택홀과; 상기 제 1콘택홀을 통해 일측이 상기 소스 영역과 접촉되도록 형성되는 소스 전극과; 상기 제 2콘택홀을 통해 일측이 상기 드레인 영역과 접촉되고, 타측이 상기 화소전극과 접촉되도록 형성되는 드레인 전극이 포함되는 것을 특징으로 한다.
여기서, 상기 액티브층은 폴리 실리콘으로 형성되고, 상기 액티브층 하부에 버퍼층이 더 구비될 수 있다.
또한, 상기 화소전극 및 제 1, 2콘택홀은 회절 패턴이 구비된 마스크에 의해 형성되고, 상기 마스크에 구비된 회절 패턴은 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만 투과시키며, 상기 회절 패턴의 슬릿 폭은 1.0um ~ 2.0um 임을 특징으로 한다.
또한, 상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생하며, 상기 금속이 구비된 영역에 대응되는 회절 패턴의 슬릿 폭은 1.2um이고, 그 이외의 영역에 대응되는 회절 패턴의 슬릿 폭은 1.0um임을 특징으로 한다.
또한, 상기 소스/ 드레인 전극을 포함하는 기판의 전면에 형성되는 제 3절연막과; 상기 제 3절연막의 소정영역이 제거되어 드레인 전극의 일부를 노출시키는 제 3콘택홀과; 상기 제 3절연막 상에 형성되고, 제 3콘택홀을 통해 드레인 전극과 전기적으로 접속하는 반사전극이 더 포함되는 것을 특징으로 한다.
또한, 상기 게이트 전극은 게이트 라인으로부터 돌출된 제 1게이트 전극 및 액티브층과 중첩하는 게이트 라인의 일부로 형성된 제 2게이트 전극으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 의한 액정표시장치 어레이 기판 제조방법은, 기판 상에 순차적으로 액티브층, 제 1절연막 및 게이트 전극을 형성하는 단계와; 상기 액티브층의 소정 영역에 이온이 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 게이트 전극을 포함하는 전면에 제 2절연막을 형성하는 단계와; 상기 제 2절연막 상에 화소전극을 형성하고, 상기 액티브층의 소스 영역 및 드레인 영역 상부에 형성된 상기 제 1절연막, 제 2절연막을 각각 제거하여 제 1콘택홀 및 제 2콘택홀을 형성하는 단계와; 상기 제 1콘택홀을 통해 일측이 상기 소스 영역과 접촉되는 소스 전극을 형성하는 단계와; 상기 제 2콘택홀을 통해 일측이 상기 드레인 영역과 접촉되고, 타측이 상기 화소전극과 접촉되는 드레인 전극을 형성하는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 화소전극 및 제 1, 2콘택홀을 형성하는 단계는,
상기 제 2절연막 상에 감광막을 도포하는 단계와; 광의 일부만 투과시키는 제 1투과영역과, 광을 모두 투과시키는 제 2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계와; 상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 상기 제 1투과영역에 대응되는 제 1감광막 패턴과, 상기 차단영역에 대응되는 제 2감광막 패턴을 형성하는 단계와; 상기 제 1, 2감광막 패턴을 마스크로 하여 제 1절연막과 제 2절연막 및 투명한 도전막의 일부를 제거함으로써, 소스 영역 및 드레인 영역의 일부를 노출시켜 상기 제 1콘택홀 및 제 2콘택홀을 형성하는 단계와; 상기 제 1감광막 패턴을 제거하는 단계와; 상기 제 2감광막 패턴을 마스크로 하여 투명한 도전막을 패터닝함으로써, 화소전극을 형성하는 단계로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 액정표시장치 어레이 기판 제조방법은, 기판 상에 제 1마스크 공정을 통해 액티브층을 형성하는 단계와; 상기 액티브층을 포함하는 기판 상에 제 1절연막 및 제 1금속막을 증착하고, 제 2마스크 공정을 통해 상기 제 1금속막을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 하여 액티브층의 소정 영역에 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 게이트 전극을 포함하는 기판 전면에 제 2절연막 및 투명한 도전성물질을 증착한 후, 제 3마스크 공정을 통해 상기 제 1절연막과 제 2절연막 및 도전막의 일부를 제거함으로써 소스/ 드레인 영역의 일부를 노출시키는 제 1, 2콘택홀 및 화소전극을 형성하는 단계와; 상기 기판 위에 제 2금속막을 증착한 후, 제 4마스크 공정을 통해 이를 패터닝하여 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극은 제 1콘택홀을 통해 소스 영역과 연결되며, 상기 드레인 전극은 제 2콘택홀을 통해 드레인 전극과 연결되고, 그 일부가 화소전극과 접속되도록 형상하는 단계가 포함되는 것을 특징으로 한다.
여기서, 상기 화소전극 및 제 1, 2콘택홀은 회절 패턴이 구비된 마스크에 의해 형성되고, 상기 마스크에 구비된 회절 패턴은 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만 투과시키는 것을 특징으로 하며, 상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 의한 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도로서, 이는 도 3에 도시된 공정 단면도와 대응되는 것이며, 도 3에 도시된 공정에 비해 마스크 수가 저감 됨에 그 특징이 있다.
먼저 도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(400)을 준비한 다음, 그 상부에 폴리 실리콘 박막(미도시)을 형성한 후, 제 1마스크 공정(첫번째 마스크 공정)을 통해 액티브층(410)을 형성한다.
이 때, 상기 액티브층(410)은 기판 위에 비정질 실리콘 박막을 증착한 후 다양한 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
즉, 비정질 실리콘 박막은 다양한 방법으로 증착할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition : LPCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition : PECVD) 방법이 있다.
이 후, 상기 비정질 실리콘 박막 내에 존재하는 수소원자를 제거하기 위한 탈 수소화(dehydrogenation) 공정을 진행한 뒤 결정화를 실시한다. 이 때, 상기 비정질 실리콘 박막을 결정화하는 일반적인 열처리 방법에는 크게 고상 결정화(Solid Phase Crystallization) 방법과 엑시머 레이저 어닐링(Eximer Laser Annealing : ELA) 방법이 있다.
한편, 상기 레이저 결정화로는 펄스 형태의 레이저를 이용한 엑시머 레이저 어닐링 방법에 주로 이용되나, 최근에는 그레인을 수평 방향으로 성장시켜 결정화 특성을 획기적으로 향상시킨 순차적 수평 결정화(Sequential Lateral Soldification : SLS) 방법에 제안되어 널리 연구되고 있다.
상기 순차적 수평 결정화 방법은 그레인이 액상(liquid phase) 실리콘과, 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장하는 사실을 이용한 것으로(Robert S. Sposilli, M.A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997), 레이저 에너지의 크기와 레이저 빔의 조사 범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써, 실리콘 그레인의 크기를 향상시킬 수 있는 결정화 방법이다.
한편, 도시되지 않았으나, 상기 액티브층(410)을 형성하기 전에 기판 위에 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)과 같은 버퍼층(buffer layer)을 형성할 수도 있다.
상기 버퍼층은 기판 내에 존재하는 나트륨(Na) 등의 불순물이 공정(특히, 결정화 공정) 중에 상부층으로 침투하는 것을 방지하는 역할을 한다.
다음으로, 도 4b에 도시된 바와 같이, 상기 액티브층(410)을 포함하는 기판(400) 상에 게이트 절연막인 실리콘 산화막 또는 실리콘 질화막과 같은 제 1절연막(420) 및 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 알루미늄 및 몰리브덴의 이중층과 같은 제 1금속막(미도시)을 증착한다.
이어서, 제 2마스크 공정(두번째 마스크 공정)을 통해 상기 제 1금속막을 패터닝함으로써, 액티브층(410) 상부에 위치하는 게이트 전극(430)을 형성하고, 상기 게이트 전극(430)을 마스크로 적용하여 상기 액티브층(410) 내로 불순물 이온을 주입함으로써, 불순물 이온이 주입된 영역에 소스 영역(410a) 및 드레인 영역(410b)을 각각 형성한다.
이 때, 상기 액티브층(410)의 전기적 특성은 주입되는 도펀트의 종류에 따라 바뀌게 되며, 상기 주입되는 도펀트가 붕소(b) 등의 3족 원소에 해당하면 P-타입 박막트랜지스터로 인(P) 등의 5족 원소에 해당하면 N-타입 박막트랜지스터로 동작하게 된다.
또는, 상기 액티브층(216)이 형성되어 있는 기판에 포토 레지스트 패턴을 형성하여 이를 마스크로 이용하여 다결정화된 반도체층(216) 일부에 저농도 이온주입을 실시하여 표면에 저농도 이온주입 영역을 형성하고, 그 다음 상기 저농도 이온주입 영역과 일부 영역을 덮도록 포토 레지스트 패턴을 형성하고, 포토 레지스트 패턴을 마스크로 고농도 이온주입을 실시하여, 불순물이 도핑되지 않은 액티브 영역과 불순물이 고농도로 도핑된 소스 및 드레인 영역 및 액티브 영역과 소스 및 드레인 영역 사이에 위치하고 불순물이 저농도로 도핑된 LDD(Lightly Doped Drain) 영역을 형성할 수도 있다.
상기와 같이 불순물 주입을 통해 소스/ 드레인 영역(410a, b)의 형성이 완료되면, 도 4c에 도시된 바와 같이 그 상부에 제 2절연막(440) 및 인듐-틴-옥사이드(Indium Tin Oxide : ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide : IZO)와 같은 투명한 도전성 물질(미도시)를 증착한 다음, 제 3마스크 공정(세번째 마스크 공정)을 통해 이들을 패터닝함으로써, 상기 소스 영역 및 드레인 영역의 일부를 노출시키는 제 1콘택홀(460)과 제 2콘택홀(462) 및 화소전극(440)을 형성한다.
이 때, 상기 제 3마스크 공정에서는 1회의 마스크 공정을 통해 콘택홀(460, 462) 및 화소전극(450)을 동시에 형성해야 하기 때문에 회절 마스크 또는 하프톤 마스크를 사용하는 것을 그 특징으로 한다.
여기서, 상기 회절 마스크는 소정 부분에 해당하는 광 투과영역이 슬릿구조를 가지며, 상기 슬릿 영역을 통해 조사되는 노광량은 빛을 모두 투과시키는 완전 투과영역에 조사된 노광량보다 적기 때문에, 감광막(Photo Resist)을 도포한 후 상기 감광막에 부분적으로 슬릿 영역 및 완전 투과영역이 마련된 마스크를 사용하여 노광하게 되면, 슬릿 영역에 남아 있는 감광막의 두께와 완전 투과영역에 남아있는 감광막의 두께가 다르게 형성된다.
즉, 포지티브 감광막인 경우 슬릿 영역을 통해 빛이 조사된 감광막의 두께가 완전 투과영역에 비해 두껍게 형성되는 반면에, 네거티브 감광막인 경우에는 완전 투과영역에 남아 있는 감광막의 두께가 두껍게 형성된다.
이 때, 상기 회절 마스크의 슬릿 영역 대신 하프 톤(half-tone) 영역을 사용하는 경우에도 동일한 효과를 얻을 수 있다.
특히, 본 발명은 회절 패턴, 즉, 회절 슬릿을 가로 또는 세로로 연속적으로 배치하여 대면적의 화질을 구현함으로써, 1회의 마스크 공정을 통해 콘택홀 및 화소전극을 동시에 형성할 수 있음을 특징으로 하는 것으로, 이는 이하 도 5를 통해 보다 상세히 설명하도록 한다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 제 3마스크 공정(세번째 마스크 공정)을 구체적으로 나타내는 예시도로써, 본 발명의 일 실시예에 의한 회절 마스크를 통해 콘택홀 및 화소전극을 형성하는 공정을 순차적으로 설명하고 있다.
먼저, 도 5a에 도시된 바와 같이, 상기 반도체층(510), 제 1절연막(520), 게이트 전극(530)이 형성된 기판(500)의 전면에 제 2절연막(540) 및 투명한 도전성 물질(552)을 증착한 후, 그 상부에 감광막(570)을 도포한다.
그 다음, 도 5b에 도시된 바와 같이, 본 발명의 일 실시예에 의한 회절 마스크(580)를 적용하여 상기 감광막(570)에 광을 조사한다.
이 때, 상기 회절 마스크(580)에는 광을 일부만 투과시키는 제 1투과영역(A1)과, 광을 모두 투과시키는 제 2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(580)를 투과한 빛이 감광막(570)에 조사된다.
이어서, 도 5c를 참조하면, 상기 회절 마스크(580)를 통해 노광된 감광막(570)을 현상하면, 상기 제 1투과영역 및 차단영역을 통해 광이 일부가 조사되거나 또는 조사되지 않은 영역에는 감광막이 남아있게 되고, 광이 완전히 조사된 제 2투과영역에는 감광막이 제거된다.
이 때, 상기 제 1투과영역을 통해 형성된 제 1감광막 패턴(572)은 차단영역에 형성된 제 2감광막 패턴(574) 보다 얇게 형성되는데, 이는 포지티브 감광막을 사용했기 때문이다. 단, 본 발명은 이에 한정되는 것은 아니며 네거티브 감광막을 사용할 수도 있다.
상기와 같이 형성된 제 1 및 제 2감광막 패턴(572, 574)을 마스크로 하여, 그 하부에 형성된 도전막(552), 제 2절연막(540)을 차례로 제거하여 제 1콘택홀(560) 및 제 2콘택홀(562)을 형성한다.
그 다음 도 5d에 도시된 바와 같이 상기 제 1콘택홀(560) 및 제 2콘택홀(562)이 형성된 후, 에싱(ashing) 공정 등을 통해 상기 제 1감광막 패턴(572)을 제거한다. 이 때, 상기 제 2감광막 패턴(574)의 일부도 제거되어 그 두께가 얇아진다.
또한, 상기 제 1콘택홀(560) 및 제 2콘택홀(562) 하부의 제 1절연막(520)이 제거됨으로써, 소스 영역(510a) 및 드레인 영역(510b)의 일부이 노출된다.
이어서, 도 5e에서와 같이 상기 제 2감광막 패턴을 마스크로 하여 상기 제 1감광막 패턴이 제거됨에 따라 노출된 도전막을 식각함으로써 화소전극(550)이 형성된다.
이후, 스트리퍼(stripper)를 적용하여 화소전극(550) 위에 잔존하는 제 2감광막 패턴을 제거할 수 있다.
한편, 앞서 설명한 제 3마스크 공정에서는 회절 마스크(580)를 사용하여 콘택홀(560, 562) 및 화소전극(550)을 1회의 마스크 공정에서 형성하게 되는데, 특히 상기 회절 슬릿(582)이 적용되는 영역은 도시된 바와 같이 상기 콘택홀과 화소전극(550)이 형성되는 영역을 제외한 화소영역 전체에 걸쳐있으며, 이에 따라 본 발명에서는 상기 대면적의 회절을 구현하는 회절마스크를 사용하였으며, 이를 상세히 설명하면 다음과 같다.
도 6은 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도로서, 제 3마스크 공정에 사용되는 대면적의 회절 마스크를 나타내고 있다.
단, 이는 하나의 화소 영역에 대한 회절 마스크의 영역을 개략적으로 도시한 것이다.
이 때, 포지티브 타입의 감광막에 적용되도록 설계된 회절 마스크를 예를 들고 있으나, 이에 한정되는 것은 아니다.
도 5 및 도 6을 참조하면, 상기 회절 마스크는 콘택홀을 형성하기 위한 제 2투과영역(A2)과 화소전극을 형성하기 위한 차단영역(A3)이 구비되어 있으며, 상기 제 2투과영역(A2) 및 차단영역(A3) 이외의 영역에는 슬릿(600)이 연속적으로 배치된 대면적의 제 1투과영역(A1)이 형성되어 있다. 도 6의 경우 상기 슬릿(600)이 가로로 형성되어 있으나, 반드시 이에 한정된 것은 아니며, 세로 또는 도트(dot) 형태 등으로 상기 슬릿을 형성할 수도 있다.
여기서, 상기 제 2투과영역(A2)은 입사되는 모든 광을 투과시켜 소스/ 드레인 영역(510a, 510b)의 일부를 노출시키는 콘택홀(560, 562)을 형성하게 하며, 상기 제 1투과영역(A1)은 회절 패턴으로 구성되어 입사되는 광의 일부만 투과되도록 하여 차단영역(A3)에만 화소전극(550)이 형성되도록 한다.
이 때, 상기 제 1투과영역(A1)을 구성하는 회절 패턴(600)은 다수의 슬릿이 배치된 형태로 부분적으로 광을 차단하는 바(bar)(600a)와, 광을 투과시키는 스페이스(600b)로 이루어져 있다.
또한, 상기 바(600a) 또는 스페이스(600b)는 노광장비 및 공정조건에 따라 다르지만, 그 폭을 1.0 ~ 2.0 um 정도로 설계할 수 있다.
한편, 앞서 도 4c 내지 도 6을 통해 설명한 바와 같이 제 3마스크 공정을 통해 제 1콘택홀(460) 및 제 2콘택홀(462), 화소전극(450)이 형성되면, 도 4d에 나타난 바와 같이 그 상부에 몰리브덴(Mo), 몰리브덴 합금(예를 들면 MoTa, MoW)과 같은 제 2금속막(미도시)을 도포한다.
그리고, 제 4마스크 공정(4번째 마스크 공정)을 통해 이를 패터닝함으로써, 소스 전극(470)은 제 1콘택홀(460)을 통해 소스 영역(410a)에 전기적으로 접속하며, 상기 드레인 전극(480)의 일측은 제 2콘택홀(462)을 통해 드레인 영역(410b)과 전기적으로 접속하고 다른 일측은 화소전극(450)과 접속하게 된다. 또한, 도시되지 않았지만 상기 소스전극(470)은 데이터 라인과 연결되어 있다.
상기한 바와 같이, 본 발명에 의한 액정표시장치 어레이 기판은 4차례 반복되는 마스크 공정을 통해 제조되는 것으로, 이는 앞서 설명한 종래의 어레이 기판 제조 공정에 비해 2단계의 마스크 공정을 제거할 수 있게 되며, 결과적으로 이를 통해 생산성 향상 및 제조 원가 절감의 효과를 얻을 수 있게 되는 것이다.
그러나, 앞서 설명한 본 발명의 일 실시예의 경우 회절 마스크의 제 1투과영역에 의해 노광되는 기판 상에 금속(예 : 게이트 전극 등)이 구비되어 있는지 여부는 고려치 않는다는 문제가 있다.
즉, 회절 노광되는 부분 하단의 소정 영역에 금속이 형성된 경우, 상기 금속에 의한 단차 및 노광 공정시 상기 금속에 의해 노광되는 빛이 반사되는 문제로 인해 전체 회절 노광되는 부분에 도포된 감광막의 두께가 일정치 않게 되어 공정 불량을 야기하는 단점이 있는 것이다.
또한, 본 발명은 상기 도 4a 내지 도 4d의 공정을 통해 투과형 액정표시장치를 형성할 수 있을 뿐 아니라, 그 후 도 4e 및 도 4f의 공정이 추가되어 반사형 액정표시장치를 겸하는 동작을 수행할 수도 있다.
즉, 도 4e에 도시된 바와 같이 상기 소스/ 드레인 전극(470, 480)을 포함하는 기판(400)의 전면에 제 3절연막(490)을 증착하고, 추가되는 마스크 공정(5번째 마스크 공정)을 통해 상기 드레인 전극(480)의 일부를 노출시키는 제 3콘택홀(492)를 형성하고, 투과부(T)의 화소전극(450)을 노출시키며,
그 다음 도 4f에 도시된 바와 같이 상기 제 3콘택홀(492)를 포함하는 제 3절연막(490) 위에 제 2금속막을 증착한 후, 추가되는 마스크 공정(6번째 마스크 공정)을 이용하여 상기 투과부(T)를 노출시키는 반사전극(496)을 형성한다. 이 때, 상기 반사전극(496)은 제 3콘택홀(492)을 통해 드레인 전극(480)과 전기적으로 접속하며, 이 영역이 반사부(R)이 되는 것이다.
도 7a 내지 도 7c는 제 3마스크 공정 시 회절 노광에 대한 문제점을 설명하는 도면이다.
단, 이는 도 5a 내지 도 5d의 공정과 대응되는 것으로, 회절 노광되는 부분 하단에 형성된 금속 즉, 게이트 전극에 의한 단차에 의해 야기되는 문제점을 설명하도록 한다.
도 7a를 참조하면, 액티브층(710), 제 1절연막(720), 게이트 전극(730)이 형성된 기판(700)의 전면에 제 2절연막(740) 및 투명한 도전성 물질(752)을 증착한 후, 그 상부에 감광막(770)을 도포되어 있음을 알 수 있으며, 이와 같은 상기 기판에 대해 회절 마스크(780)를 적용하여 상기 감광막에 광을 조사하게 된다.
이 때, 상기 회절 마스크(780)에는 광을 일부만 투과시키는 제 1투과영역(A1)과, 광을 모두 투과시키는 제 2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(780)를 투과한 빛이 감광막(770)에 조사된다.
단, 도시된 바와 같이 상기 게이트 전극(730)이 형성된 영역(B)의 경우 게이트 전극(730)에 의해 단차가 형성되어 있음을 알 수 있다.
다음으로 도 7b를 참조하면, 상기 회절 마스크(780)를 통해 노광된 감광막을 현상하면, 상기 제 1투과영역 및 차단영역을 통해 광이 일부가 조사되거나 또는 조사되지 않은 영역에는 감광막이 남아있게 되고, 광이 완전히 조사된 제 2투과영역에는 감광막이 제거된다.
상기와 같이 형성된 제 1 감광막 패턴(772) 및 제 2감광막 패턴(774)을 마스크로 하여, 그 하부에 형성된 도전막(752), 제 2절연막(740)을 차례로 제거하여 제 1콘택홀(760) 및 제 2콘택홀(762)을 형성한다.
이 때, 상기 제 1투과영역(A1)을 통해 형성된 제 1감광막 패턴(772)은 차단영역(A3)에 형성된 제 2감광막 패턴(774) 보다 얇게 형성되어야 한다.
또한, 상기 제 1감광막 패턴(772)은 이후의 식각 공정 등에서 불량이 발생되지 않으려면 균일한 두께가 유지되어야 하는데, 도시된 바와 같이 상기 게이트 전극(730)이 형성된 영역의 경우 노광된 빛이 상기 게이트 전극에 반사되는 문제점 및 게이트 전극에 의한 단차 형성에 의해, 상기 게이트 전극 상부에 남아있는 감광막의 두께(h1)와 주변의 감광막의 두께(h2)가 서로 다르게 되는 문제점이 발생된다.
이는 도 8을 통해 보다 확실히 확인할 수 있다. 도 8a 및 도 8b는 회절 노광 후의 감광막 두께를 측정한 사진으로, 도 8a에 도시된 바와 같이 하부에 금속이 형성되지 않은 경우에는 감광막의 두께가 0.86um이나, 하부에 금속이 형성된 경우에는 상기 감광막의 두께가 0.23um로 서로 큰 차이를 보이고 있다.
그에 따라 도 7c에 도시된 바와 같이 에싱(ashing) 공정 등을 통해 상기 제 1감광막 패턴(772)을 제거함에 있어, 상기 제 1감광막이 균일한 두께로 형성되어 있지 않기 때문에 상기 감광막의 두께가 얇은 부분 즉, 게이트 전극(730)이 형성된 부분(C)의 경우 감광막 패턴 뿐 아니라 그 하부에 형성된 도전막까지 제거되는 문제가 발생하게 되는 것이다.
본 발명의 또 다른 실시예는 상기와 같은 문제점을 극복하기 위하여 상기 게이트 전극과 같은 금속이 형성된 영역에 대한 회절 노광의 경우, 슬릿의 폭을 좁게하여 노광되는 빛의 양을 줄임으로써, 감광막의 두께를 보상하도록 하는 것이다.
도 9a 내지 도 9c는 본 발명의 다른 실시예에 의한 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도이다.
단, 이는 도 4를 통해 설명한 마스크 공정과 동일한 공정으로 진행하고, 단지 제 3마스크 공정 시 회절 마스크의 슬릿 폭을 조절하는 것을 특징으로 한다.
따라서, 이는 제 3 마스크 공정 중 도 7a 내지 도 7c에서 설명한 문제점을 극복하는 공정을 중심으로 설명하도록 한다.
도 9a를 참조하면, 액티브층(910), 제 1절연막(920), 게이트 전극(930)이 형성된 기판(900)의 전면에 제 2절연막(920) 및 투명한 도전성 물질(952)을 증착한 후, 그 상부에 감광막(970)을 도포되어 있음을 알 수 있으며, 이와 같은 상기 기판에 대해 회절 마스크(980)를 적용하여 상기 감광막(970)에 광을 조사하게 된다.
이 때, 상기 회절 마스크(980)에는 광을 일부만 투과시키는 제 1투과영역(A1)과, 광을 모두 투과시키는 제 2투과영역(A2) 및 조사된 모든 광을 차단하는 차단영역(A3)이 마련되어 있으며, 상기 마스크(980)를 투과한 빛이 감광막(970)에 조사된다.
단, 도시된 바와 같이 상기 게이트 전극(930)이 형성된 영역의 경우(D) 게이트 전극(930)에 의해 단차가 형성되어 있음을 알 수 있으며, 본 발명의 실시예의 경우 상기 단차가 형성된 부분의 감광막 두께 차이를 보상하기 위해 상기 게이트 전극(930)에 의해 단차가 형성된 부분에 대응하는 제 1투과영역의 소정 부분(A1")에 대해서 그 슬릿의 폭을 주변의 제 1투과영역(A1')의 슬릿의 폭보다 적게 함을 그 특징으로 한다.
즉, 일반적인 제 1투과영역(A1, A1')의 슬릿의 폭은 1.2um로 형성하는 것이 바람직하나, 상기 단차가 형성된 부분에 대응하는 제 1투과영역(A1")의 슬릿 폭은 1.0um로 형성하는 것이 바람직하다.
이와 같이 상기 영역(A1")에 대한 슬릿 폭을 줄임으로써, 노광되는 빛의 양이 줄어들게 되고, 그에 따라 상기 단차 영역 상부의 감광막이 덜 제거되는 것이다.
단, 본 실시예의 경우 포지티브 감광막을 그 예로 하고 있으나, 반드시 이에 한정되는 것은 아니다.
다음으로 도 9b를 참조하면, 상기 회절 마스크(980)를 통해 노광된 감광막을 현상하면, 상기 제 1투과영역(A1) 및 차단영역(A3)을 통해 광이 일부가 조사되거나 또는 조사되지 않은 영역에는 감광막이 남아있게 되고, 광이 완전히 조사된 제 2투과영역(A2)에는 감광막이 제거되며, 이와 같이 형성된 제 1 감광막 패턴(972) 및 제 2감광막 패턴(974)을 마스크로 하여, 그 하부에 형성된 도전막(952), 제 2절연막(940)을 차례로 제거하여 제 1콘택홀(960) 및 제 2콘택홀(962)을 형성한다.
이 때, 상기 제 1투과영역(A1)을 통해 형성된 제 1감광막 패턴(972)은 차단영역(A3)에 형성된 제 2감광막 패턴(774) 보다 얇게 형성되며, 또한, 슬릿의 폭이 차이가 있는 패턴(A1', A1")을 통해 회절 노광을 수행함으로써, 상기 제 1감광막 패턴(972)은 균일한 두께가 유지될 수 있는 것이다.즉, 도시된 바와 같이 상기 게이트 전극(930)이 형성된 영역의 경우 노광된 빛이 상기 게이트 전극(930)에 반사되는 문제점 및 게이트 전극에 의한 단차 형성을 고려하여 노광량이 적게 끔 마스크의 슬릿 폭을 줄였기 때문에 상기 게이트 전극 상부에 남아있는 감광막의 두께(h3)와 주변의 감광막의 두께(h3)를 서로 균일하게 된다.
그에 따라 도 9c에 도시된 바와 같이 에싱(ashing) 공정 등을 통해 상기 제 1감광막 패턴을 제거함에 있어, 상기 제 1감광막이 균일한 두께로 형성되어 있기 때문에 도 8c를 통해 설명한 바와 같은 문제 즉, 게이트 전극이 형성된 부분의 경우 감광막 패턴 뿐 아니라 그 하부에 형성된 도전막까지 제거되는 공정 불량의 문제가 발생하게 되는 것을 극복할 수 있게 되는 것이다.
한편, 앞서 설명한 제 3마스크 공정에서는 회절 마스크를 사용하여 콘택홀 및 화소전극을 1회의 마스크 공정에서 형성하게 되는데, 특히 상기 회절 슬릿이 적용되는 영역은 도시된 바와 같이 상기 콘택홀과 화소전극이 형성되는 영역을 제외한 화소영역 전체에 걸쳐있으며, 이에 따라 본 발명에서는 상기 대면적의 회절을 구현하는 회절마스크를 사용하였으며, 이를 상세히 설명하면 다음과 같다.
도 10은 본 발명의 다른 실시예에 따른 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도로서, 제 3마스크 공정에 사용되는 대면적의 회절 마스크를 나타내고 있다.
단, 이는 하나의 화소 영역에 대한 회절 마스크의 영역을 개략적으로 도시한 것이다.
이 때, 포지티브 타입의 감광막에 적용되도록 설계된 회절 마스크를 예를 들고 있으나, 이에 한정되는 것은 아니다.
도 9 및 도 10을 참조하면, 상기 회절 마스크는 콘택홀을 형성하기 위한 제 2투과영역(A2)과 화소전극을 형성하기 위한 차단영역(A3)이 구비되어 있으며, 상기 제 2투과영역(A2) 및 차단영역(A3) 이외의 영역에는 슬릿(1000)이 연속적으로 배치된 대면적의 제 1투과영역(A1)이 형성되어 있다.
단, 상기 제 1투과영역(A1)에 구비된 슬릿(1000)이 동일한 간격으로 형성되지 않고, 도 9에서 설명한 바와 같이 게이트 전극(930)과 같은 금속이 형성된 영역(E)에 대해서는 그 슬릿(1000)의 폭을 좁게 구성함을 그 특징으로 한다.
또한, 도 10의 경우 상기 슬릿이 가로로 형성되어 있으나, 반드시 이에 한정된 것은 아니며, 세로 또는 도트(dot) 형태 등으로 상기 슬릿을 형성할 수도 있다.
여기서, 상기 제 2투과영역(A2)은 입사되는 모든 광을 투과시켜 소스/ 드레인 영역의 일부를 노출시키는 콘택홀(960, 962)을 형성하게 하며, 상기 제 1투과영역(A1)은 회절 패턴으로 구성되어 입사되는 광의 일부만 투과되도록 하여 차단영역에만 화소전극(950)이 형성되도록 한다.
이 때, 상기 제 1투과영역(A1)을 구성하는 회절 패턴은 다수의 슬릿(1000)이 배치된 형태로 부분적으로 광을 차단하는 바(bar)(1000a)와, 광을 투과시키는 스페이스(1000b)로 이루어져 있다.
또한, 상기 스페이스(1000b)는 노광장비 및 공정조건에 따라 다르지만, 그 간격을 1.0 ~ 2.0 um 정도로 설계할 수 있다.
단, 앞서 설명한 바와 같이 상기 스페이스(1000b)의 간격 즉, 슬릿의 폭을 일정하게 형성하지 아니하고, 기판 상에 금속이 형성된 영역(E)의 경우는 슬릿(1000)의 폭을 좁게하고, 기판 상에 금속이 형성되지 않은 영역의 경우는 슬릿의 폭을 비교적 넓게 형성하는 것을 그 특징으로 한다.
일 례로는 금속이 형성된 영역의 경우 슬릿의 폭 즉, 스페이스의 간격을 1.0um로 하고, 금속이 형성되지 아니한 영역의 경우 슬릿의 폭은 1.2um로 함을 특징으로 한다.
도 9의 경우 상기 금속을 게이트 전극을 그 예로써 설명하고 있으나, 금속이 반드시 이에 한정되는 것은 아니며, 본 발명은 금속이 아닌 경우라도 단차가 발생하여 노광되는 영역의 감광막 두께 차이가 발생하는 부분에 대해서도 적용될 수 있음은 당업자로 하여금 자명한 것이다.
또한, 본 발명은 듀얼 게이트 구조의 액정표시장치 어레이 기판에도 적용이 가능하며, 이 경우 역시 회절 노광함에 있어서 게이트 전극과 같은 금속이 형성된 영역에 대해서는 그 슬릿의 폭을 좁게 구성함을 그 특징으로 한다.
도 11은 듀얼 게이트 구조가 적용된 액정표시장치 어레이 기판의 일부 화소를 개략적으로 도시한 확대 평면도이다.
도 11에 도시된 바와 같이, 이는 게이트 라인(1115) 및 데이터 라인(1103)이 종횡으로 배열되어 있으며, 이들의 교차영역에는 듀얼 게이트를 갖는 박막트랜지스터가 형성되어 있다.
그리고, 상기 박막트랜지스터는 액티브층(1111), 그 위에 형성된 게이트 전극(1115a, 1115a') 및 소스/ 드레인 전극(1119a, 1119b)으로 구성되며, 상기 액티브층의 일부는 스토리지 하부전극(1111')을 형성하고 상기 스토리지 하부전극 상부에는 스토리지 상부전극(1112)이 형성되어 스토리지 캐패시터(Cst)를 형성한다.
또한, 상기 게이트 전극은 게이트 라인(1115)으로부터 돌출된 제 1게이트 전극(1115a) 및 액티브층(1111)과 중첩하는 게이트 라인(1115)의 일부로 형성된 제 2게이트 전극(1115a')으로 형성되며, 상기 소스 전극(1119a)은 데이터 라인(1103)으로부터 돌출되어 형성되어 제 1콘택홀(1117a)을 통해 소스 영역(1111a)과 전기적으로 접속한다.
그리고, 상기 드레인 전극(1119b)은 그 일측이 제 2콘택홀(1117b)을 통해 드레인 영역(1111b)에 접속되며, 그 타측은 화소전극, 즉 투과부(T)에 형성된 투과전극과, 반사부에 형성된 반사전극(R)에 동시에 접속되어 있다.
상기한 바와 같이 구성된 어레이 기판은 게이트 전극에 하이 레벨(high level)을 갖는 게이트 신호가 인가되면 액티브층에 전자가 이동할 수 있는 채널이 형성되어 소스 전극의 데이터 신호가 액티브층을 경우하여 드레인 전극으로 전달되며, 상기 스토리지 캐패시터는 게이트 전극에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트 라인 구동시 화소전극에 데이터 전압이 공급되는 동안 충전된 전압을 방전하여 화소전극의 전압 변동을 방지하는 역할을 한다.
반면에 상기 게이트 전극에 로우 레벨(low level)을 갖는 게이트 신호가 인가되면 액티브층에 형성된 채널이 차단되어 드레인 전극으로 데이터 신호의 전송이 중단된다.
이와 같은 듀얼 게이트 전극 구조를 사용하게 되면, 게이트 신호가 차단되었을 때, 발생되는 누설전류를 줄일 수 있는 이점이 있게 된다.
단, 이는 화소영역(P)에 투과전극만 형성된 투과형 액정표시장치 또는 화소영역에 반사전극만 형성된 반사형 액정표시장치에도 적용이 가능한다.
본 발명은 상기 듀얼 게이트 전극 구조의 액정표시장치 어레이 기판을 형성함에 있어서, 앞서 도 4 내지 도 10을 통해 설명한 바와 같이, 제조 공정을 줄이기 위하여 회절 마스크를 사용하여 콘택홀(1117a, b)과 화소전극을 하나의 마스크 공정을 통해 동시에 형성하며, 또한, 회절 노광을 수행함에 있어서 게이트 전극(1115a, 1115a')과 같은 금속이 형성된 영역에 대해서는 회절 슬릿의 폭을 다른 부분의 회절 슬릿보다 좁게 구성하여, 회절 노광시 감광막의 두께를 균일하게 제어하도록 함으로 그 특징을 한다.
도 12는 도 11에 도시된 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도로서, 제 3마스크 공정(세번째 마스크 공정)에 사용되는 대면적의 회절 마스크를 나타내고 있다.
단, 이는 하나의 화소 영역에 대한 회절 마스크의 영역을 개략적으로 도시한 것이다.
이 때, 포지티브 타입의 감광막에 적용되도록 설계된 회절 마스크를 예를 들고 있으나, 이에 한정되는 것은 아니다.
도 11 및 도 12을 참조하면, 상기 회절 마스크는 콘택홀을 형성하기 위한 제 2투과영역(A2)과 화소전극 등을 형성하기 위한 차단영역(A3)이 구비되어 있으며, 상기 제 2투과영역(A2) 및 차단영역(A3) 이외의 영역에는 슬릿(1200)이 연속적으로 배치된 대면적의 제 1투과영역(A1)이 형성되어 있다.
단, 상기 제 1투과영역(A1)에 구비된 슬릿(1200)이 동일한 간격으로 형성되지 않고, 도 9에서 설명한 바와 같이 게이트 전극, 게이트 라인과 같은 금속이 형성된 영역(F)에 대해서는 그 슬릿(1200)의 폭을 좁게 구성함을 그 특징으로 한다.
또한, 도 12의 경우 상기 슬릿이 가로로 형성되어 있으나, 반드시 이에 한정된 것은 아니며, 세로 또는 도트(dot) 형태 등으로 상기 슬릿을 형성할 수도 있다.
여기서, 상기 제 2투과영역(A2)은 입사되는 모든 광을 투과시켜 소스/ 드레인 영역의 일부를 노출시키는 콘택홀을 형성하게 하며, 상기 제 1투과영역(A1)은 회절 패턴으로 구성되어 입사되는 광의 일부만 투과되도록 하여 차단영역에만 화소전극 등이 형성되도록 한다.
이 때, 상기 제 1투과영역(A1)을 구성하는 회절 패턴은 다수의 슬릿(1200)이 배치된 형태로 부분적으로 광을 차단하는 바(bar)(1200a)와, 광을 투과시키는 스페이스(1200b)로 이루어져 있다.
또한, 상기 스페이스(1200b)는 노광장비 및 공정조건에 따라 다르지만, 그 간격을 1.0 ~ 2.0 um 정도로 설계할 수 있다.
단, 앞서 설명한 바와 같이 상기 스페이스(1200b)의 간격 즉, 슬릿의 폭을 일정하게 형성하지 아니하고, 기판 상에 금속이 형성된 영역(F)의 경우는 슬릿(1200)의 폭을 좁게하고, 기판 상에 금속이 형성되지 않은 영역의 경우는 슬릿의 폭을 비교적 넓게 형성하는 것을 그 특징으로 한다.
일 례로는 금속이 형성된 영역의 경우 슬릿의 폭 즉, 스페이스의 간격을 1.0um로 하고, 금속이 형성되지 아니한 영역의 경우 슬릿의 폭은 1.2um로 함을 특징으로 한다.
도 13a 및 도 13b는 도 12의 특정 부분에 대한 단면도로서, 회절 공정 후의 감광막 단면을 나타내는 도면이다. 단, 이에 사용되는 감광막은 포지티브 타입의 감광막을 그 예로 한다.
또한, 도 9a 내지 도 9c에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하도록 하며, 그 설명은 생략한다.
즉, 도 13a에 도시된 바와 같이 제 2투과영역(A2)에는 빛이 모두 통과하여 그에 대응하는 감광막은 모두 제거되고, 제 1투과영역(A1)에는 빛이 회절 투과되므로 그에 대응하는 감광막이 다소 제거된 상태가 되며, 차단영역(A3)은 빛을 차단하므로 그에 대응하는 감광막은 제거되지 않은 상태가 유지된다.
단, 본 발명의 경우 도 13b에 도시된 바와 같이 제 1투과영역에 구비된 슬릿이 모두 동일한 간격으로 형성되지 않고, 게이트 전극, 게이트 라인과 같은 금속이 형성된 영역(F)에 대해서는 그 슬릿의 폭을 좁게 구성함으로써, 이를 통해 회절 노광 되는 감광막의 두께를 균일하게 제어하도록 함으로 그 특징을 한다.
만약, 제 1투과영역에 대해 모두 동일한 간격으로 슬릿을 구성하게 되면, 앞서 도 7a 내지 도 7c를 통해 설명한 바와 같이, 게이트 전극 등 금속이 형성된 영역의 경우 노광된 빛이 상기 게이트 전극에 반사되는 문제점 및 게이트 전극에 의한 단차 형성에 의해, 상기 게이트 전극 상부에 남아있는 감광막의 두께(h1)와 주변의 감광막의 두께(h2)가 서로 다르게 되는 문제점이 발생된다.
따라서, 본 발명은 이러한 문제를 극복하기 위해 도 13b에 도시된 바와 같이 금속이 형성된 영역(F)에 대해서는 그 슬릿의 폭을 좁게 구성하는 것이다.
이와 같은 본 발명에 의한 액정표시장치 어레이 기판 및 그 제조방법에 의하면, 박막트랜지스터의 드레인 영역을 노출시키는 콘택홀과 화소전극을 1회의 마스크 공정으로 형성함으로써, 공정을 단순화하고 공정시간을 단축시켜 생산성을 향상시킬 수 있는 장점이 있다.
또한, 상기와 같은 1회의 마스크 공정에 사용되어 콘택홀과 화소전극을 동시에 형성할 수 있는 대면적의 회절 마스크에 있어, 회절 노광되는 부분의 하단부에 금속이 구비되어 있는지 여부에 따라 상기 회절 마스크의 회절 슬릿 폭이 조절됨으로써, 회절 노광시 감광막의 두께를 균일하게 제어할 수 있다는 장점이 있다.
도 1은 일반적인 액정표시장치의 일부를 나타내는 분해 사시도.
도 2는 종래의 액정표시장치 어레이 기판의 일부 화소를 개략적으로 도시한 확대 평면도.
도 3a 내지 3g는 종래의 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도.
도 4a 내지 도 4f는 본 발명의 일 실시예에 의한 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 제 3마스크 공정을 구체적으로 나타내는 예시도.
도 6은 본 발명의 일 실시예에 따른 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도.
도 7a 내지 도 7c는 제 3마스크 공정 시 회절 노광에 대한 문제점을 설명하는 도면.
도 8a 및 도 8b는 회절 노광 후의 감광막 두께를 측정한 사진 도면.
도 9a 내지 도 9c는 본 발명의 다른 실시예에 의한 액정표시장치 어레이 기판의 제조 공정을 나타내는 공정 단면도.
도 10은 본 발명의 다른 실시예에 따른 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도.
도 11은 듀얼 게이트 구조가 적용된 액정표시장치 어레이 기판의 일부 화소를 개략적으로 도시한 확대 평면도.
도 12는 도 11에 도시된 액정표시장치 어레이 기판 제조에 사용되는 회절 마스크의 일부를 개략적으로 나타내는 예시도.
도 13a 및 도 13b는 도 12의 특정 부분에 대한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
900 : 기판 910 : 액티브층
920 : 제 1절연막 930 : 게이트 전극
940 : 제 2절연막 950 : 화소전극
960, 962 : 콘택홀 970 : 감광막
980 : 회절 마스크

Claims (27)

  1. 기판과;
    상기 기판 상에 순차적으로 형성된 액티브층, 제 1절연막 및 게이트 전극과;
    상기 액티브층의 소정 영역에 이온이 주입되어 형성된 소스 영역 및 드레인 영역과;
    상기 게이트 전극을 포함하는 전면에 형성된 제 2절연막과,
    상기 제 2절연막 상에 형성된 화소전극과;
    상기 액티브층의 소스 영역 및 드레인 영역 상부에 형성된 상기 제 1절연막, 제 2절연막이 각각 제거되어 형성된 제 1콘택홀 및 제 2콘택홀과;
    상기 제 1콘택홀을 통해 일측이 상기 소스 영역과 접촉되도록 형성되는 소스 전극과;
    상기 제 2콘택홀을 통해 일측이 상기 드레인 영역과 접촉되고, 타측이 상기 화소전극과 접촉되도록 형성되는 드레인 전극이 포함되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  2. 제 1항에 있어서,
    상기 액티브층은 폴리 실리콘으로 형성됨을 특징으로 하는 액정표시장치의 어레이 기판.
  3. 제 1항에 있어서,
    상기 액티브층 하부에 버퍼층이 더 구비됨을 특징으로 하는 액정표시장치의 어레이 기판.
  4. 제 1항에 있어서,
    상기 화소전극 및 제 1, 2콘택홀은 회절 패턴이 구비된 마스크에 의해 형성됨을 특징으로 하는 액정표시장치의 어레이 기판.
  5. 제 4항에 있어서,
    상기 마스크에 구비된 회절 패턴은 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만 투과시키는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  6. 제 4항에 있어서,
    상기 회절 패턴의 슬릿 폭은 1.0um ~ 2.0um 임을 특징으로 하는 액정표시장치의 어레이 기판.
  7. 제 6항에 있어서,
    상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생함을 특징으로 하는 액정표시장치의 어레이 기판.
  8. 제 7항에 있어서,
    상기 금속이 구비된 영역에 대응되는 회절 패턴의 슬릿 폭은 1.2um이고, 그 이외의 영역에 대응되는 회절 패턴의 슬릿 폭은 1.0um임을 특징으로 하는 액정표시장치의 어레이 기판.
  9. 제 1항에 있어서,
    상기 소스/ 드레인 전극을 포함하는 기판의 전면에 형성되는 제 3절연막과;
    상기 제 3절연막의 소정영역이 제거되어 드레인 전극의 일부를 노출시키는 제 3콘택홀과;
    상기 제 3절연막 상에 형성되고, 제 3콘택홀을 통해 드레인 전극과 전기적으로 접속하는 반사전극이 더 포함되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  10. 제 1항에 있어서,
    상기 게이트 전극은 게이트 라인으로부터 돌출된 제 1게이트 전극 및 액티브층과 중첩하는 게이트 라인의 일부로 형성된 제 2게이트 전극으로 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  11. 기판 상에 순차적으로 액티브층, 제 1절연막 및 게이트 전극을 형성하는 단계와;
    상기 액티브층의 소정 영역에 이온이 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와;
    상기 게이트 전극을 포함하는 전면에 제 2절연막을 형성하는 단계와;
    상기 제 2절연막 상에 화소전극을 형성하고, 상기 액티브층의 소스 영역 및 드레인 영역 상부에 형성된 상기 제 1절연막, 제 2절연막을 각각 제거하여 제 1콘택홀 및 제 2콘택홀을 형성하는 단계와;
    상기 제 1콘택홀을 통해 일측이 상기 소스 영역과 접촉되는 소스 전극을 형성하는 단계와;
    상기 제 2콘택홀을 통해 일측이 상기 드레인 영역과 접촉되고, 타측이 상기 화소전극과 접촉되는 드레인 전극을 형성하는 단계가 포함되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  12. 제 11항에 있어서,
    상기 화소전극 및 제 1, 2콘택홀을 형성하는 단계는,
    상기 제 2절연막 상에 감광막을 도포하는 단계와;
    광의 일부만 투과시키는 제 1투과영역과, 광을 모두 투과시키는 제 2투과영역 및 광을 차단하는 차단영역이 마련된 마스크를 통해 상기 감광막에 빛을 조사하는 단계와;
    상기 마스크를 통해 빛이 조사된 감광막을 현상하여, 상기 제 1투과영역에 대응되는 제 1감광막 패턴과, 상기 차단영역에 대응되는 제 2감광막 패턴을 형성하는 단계와;
    상기 제 1, 2감광막 패턴을 마스크로 하여 제 1절연막과 제 2절연막 및 투명한 도전막의 일부를 제거함으로써, 소스 영역 및 드레인 영역의 일부를 노출시켜 상기 제 1콘택홀 및 제 2콘택홀을 형성하는 단계와;
    상기 제 1감광막 패턴을 제거하는 단계와;
    상기 제 2감광막 패턴을 마스크로 하여 투명한 도전막을 패터닝함으로써, 화소전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
  13. 제 12항에 있어서,
    상기 제 1투과영역에 회절 패턴이 형성되어 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만을 투과시키는 것을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
  14. 제 12항에 있어서,
    상기 제 1투과영역에 하프톤 영역에 형성되어 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만을 투과시키는 것을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
  15. 제 13항에 있어서,
    상기 회절 패턴은 슬릿 형태의 부분적을 광을 차단하는 바와, 광을 투과시키는 스페이스로 구성됨을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  16. 제 13항에 있어서,
    상기 회절 패턴의 슬릿 폭은 1.0um ~ 2.0um 임을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  17. 제 12항에 있어서,
    상기 제 1감광막 패턴의 두께가 균일하게 유지되도록 하기 위해 상기 제 1투과영역에 형성된 슬릿 패턴의 슬릿 폭이 소정 구간 차이가 있음을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
  18. 제 17항에 있어서,
    상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생함을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  19. 제 18항에 있어서,
    상기 금속이 구비된 영역에 대응되는 회절 패턴의 슬릿 폭은 1.2um이고, 그 이외의 영역에 대응되는 회절 패턴의 슬릿 폭은 1.0um임을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  20. 제 19항에 있어서,
    상기 금속은 게이트 전극임을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  21. 제 11항에 있어서,
    상기 소스/ 드레인 전극을 포함하는 기판의 전면에 제 3절연막을 형성하는 단계와;
    상기 제 3절연막의 소정영역을 제거하여 상기 드레인 전극의 일부를 노출시키는 제 3콘택홀을 형성하고, 상기 화소전극을 노출시키는 단계와;
    상기 제 3콘택홀을 통해 드레인 전극과 전기적으로 접속하는 반사전극을 상기 제 3절연막 상에 형성하는 단계가 더 포함되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  22. 제 11항에 있어서,
    상기 게이트 전극은 게이트 라인으로부터 돌출된 제 1게이트 전극 및 액티브층과 중첩하는 게이트 라인의 일부로 형성된 제 2게이트 전극으로 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  23. 기판 상에 제 1마스크 공정을 통해 액티브층을 형성하는 단계와;
    상기 액티브층을 포함하는 기판 상에 제 1절연막 및 제 1금속막을 증착하고, 제 2마스크 공정을 통해 상기 제 1금속막을 패터닝하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 마스크로 하여 액티브층의 소정 영역에 불순물 이온을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와;
    상기 게이트 전극을 포함하는 기판 전면에 제 2절연막 및 투명한 도전성물질을 증착한 후, 제 3마스크 공정을 통해 상기 제 1절연막과 제 2절연막 및 도전막의 일부를 제거함으로써 소스/ 드레인 영역의 일부를 노출시키는 제 1, 2콘택홀 및 화소전극을 형성하는 단계와;
    상기 기판 위에 제 2금속막을 증착한 후, 제 4마스크 공정을 통해 이를 패터닝하여 소스 전극 및 드레인 전극을 형성하되, 상기 소스 전극은 제 1콘택홀을 통해 소스 영역과 연결되며, 상기 드레인 전극은 제 2콘택홀을 통해 드레인 전극과 연결되고, 그 일부가 화소전극과 접속되도록 형상하는 단계가 포함되는 것을 특징으로 하는 액정표시장치 어레이 기판 제조방법.
  24. 제 23항에 있어서,
    상기 화소전극 및 제 1, 2콘택홀은 회절 패턴이 구비된 마스크에 의해 형성됨을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  25. 제 23항에 있어서,
    상기 마스크에 구비된 회절 패턴은 상기 화소전극 및 제 1, 2콘택홀이 형성될 영역 이외의 영역에 입사되는 광의 일부만 투과시키는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  26. 제 25항에 있어서,
    상기 회절 패턴의 슬릿 폭은 상기 회절 패턴에 대응되는 기판의 영역 상에 금속이 구비되어 있음에 의해 차이가 발생함을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
  27. 제 23항에 있어서,
    상기 게이트 전극은 게이트 라인으로부터 돌출된 제 1게이트 전극 및 액티브층과 중첩하는 게이트 라인의 일부로 형성된 제 2게이트 전극으로 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판 제조방법.
KR1020040024856A 2004-04-12 2004-04-12 액정표시장치 어레이 기판 및 그 제조방법 KR100616708B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040024856A KR100616708B1 (ko) 2004-04-12 2004-04-12 액정표시장치 어레이 기판 및 그 제조방법
US10/946,128 US7368755B2 (en) 2004-04-12 2004-09-21 Array substrate of liquid crystal display and fabrication method thereof
TW093130919A TWI279634B (en) 2004-04-12 2004-10-12 Array substrate of liquid crystal display and fabrication method thereof
CNB2004100909364A CN100432806C (zh) 2004-04-12 2004-11-10 Lcd阵列基板的制造方法
JP2004374580A JP4271137B2 (ja) 2004-04-12 2004-12-24 液晶表示装置のアレイ基板製造方法
US12/056,749 US7666695B2 (en) 2004-04-12 2008-03-27 Array substrates of liquid crystal display and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024856A KR100616708B1 (ko) 2004-04-12 2004-04-12 액정표시장치 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050099687A true KR20050099687A (ko) 2005-10-17
KR100616708B1 KR100616708B1 (ko) 2006-08-28

Family

ID=35061067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024856A KR100616708B1 (ko) 2004-04-12 2004-04-12 액정표시장치 어레이 기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US7368755B2 (ko)
JP (1) JP4271137B2 (ko)
KR (1) KR100616708B1 (ko)
CN (1) CN100432806C (ko)
TW (1) TWI279634B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255298B1 (ko) * 2005-10-28 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101190045B1 (ko) * 2005-12-21 2012-10-12 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
CN100529866C (zh) * 2006-04-19 2009-08-19 群康科技(深圳)有限公司 液晶显示器制造方法
CN100394270C (zh) * 2006-04-20 2008-06-11 友达光电股份有限公司 液晶显示器下基板的制作方法
CN101154635B (zh) * 2006-09-28 2012-07-04 奇美电子股份有限公司 薄膜晶体管显示器件及其制造方法
JP4411550B2 (ja) 2006-11-15 2010-02-10 ソニー株式会社 液晶表示装置の製造方法
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR20120061312A (ko) * 2010-12-03 2012-06-13 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그의 제조방법
TWI431388B (zh) 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法
KR20130006945A (ko) * 2011-06-27 2013-01-18 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103700709B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示器
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN106292171A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构、阵列基板及绝缘覆盖层的制作方法
WO2017094644A1 (ja) * 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
KR102660829B1 (ko) 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107132724B (zh) * 2017-05-10 2019-11-26 深圳市华星光电技术有限公司 一种掩膜版以及阵列基板的制备方法
CN107153324B (zh) * 2017-06-22 2019-09-13 深圳市华星光电半导体显示技术有限公司 光罩结构及阵列基板制造方法
KR102406807B1 (ko) * 2018-01-04 2022-06-13 삼성디스플레이 주식회사 윈도우 부재
CN110703515A (zh) * 2019-09-29 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422506A (en) 1987-09-09 1989-01-25 Fukui Tekkosho Kk Core mold for concrete product molding frame
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JP3186023B2 (ja) 1996-02-15 2001-07-11 松下電器産業株式会社 直視型薄膜トランジスタ液晶表示装置
JPH1022506A (ja) * 1996-07-02 1998-01-23 Toshiba Corp ポリシリコン薄膜トランジスタおよび液晶表示装置
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
US7725307B2 (en) * 1999-11-12 2010-05-25 Phoenix Solutions, Inc. Query engine for processing voice based queries including semantic decoding
KR100661825B1 (ko) 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
US6429058B1 (en) * 2000-06-02 2002-08-06 International Business Machines Corporation Method of forming fully self-aligned TFT improved process window
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2003229578A (ja) 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
KR100858297B1 (ko) 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100840538B1 (ko) * 2002-03-19 2008-06-23 엘지디스플레이 주식회사 반사형 액정표시장치 제조방법
KR100491820B1 (ko) * 2002-06-04 2005-05-27 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255298B1 (ko) * 2005-10-28 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US20050227395A1 (en) 2005-10-13
CN1683979A (zh) 2005-10-19
US20080176348A1 (en) 2008-07-24
US7368755B2 (en) 2008-05-06
TW200534018A (en) 2005-10-16
TWI279634B (en) 2007-04-21
CN100432806C (zh) 2008-11-12
JP4271137B2 (ja) 2009-06-03
JP2005301223A (ja) 2005-10-27
KR100616708B1 (ko) 2006-08-28
US7666695B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
KR100616708B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US8013946B2 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
US7907226B2 (en) Method of fabricating an array substrate for liquid crystal display device
US7358528B2 (en) Liquid crystal display device and fabrication method thereof
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7474362B2 (en) Liquid crystal display device and method of fabricating the same
KR100595454B1 (ko) 액정표시소자 및 그 제조방법
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7184107B2 (en) Liquid crystal display device and method of fabricating the same
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US20070154845A1 (en) Method for fabricating liquid crystal display device
US7932979B2 (en) Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101021719B1 (ko) 액정표시소자 및 그 제조방법
KR20080020308A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070072187A (ko) 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법
KR20080048724A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20030074990A (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12