JPH1022506A - ポリシリコン薄膜トランジスタおよび液晶表示装置 - Google Patents
ポリシリコン薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JPH1022506A JPH1022506A JP17227896A JP17227896A JPH1022506A JP H1022506 A JPH1022506 A JP H1022506A JP 17227896 A JP17227896 A JP 17227896A JP 17227896 A JP17227896 A JP 17227896A JP H1022506 A JPH1022506 A JP H1022506A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- layer
- insulating layer
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 しきい値電圧の変動を防ぎ、量産に適した、
特性の安定したポリシリコン薄膜トランジスタおよび液
晶表示装置を得る。 【解決手段】 絶縁性基板１１に積層形成したチャネル
ポリシリコン層１３、ゲート絶縁膜１５、ゲート配線層
１６上に、層間絶縁膜を設置するトップゲート型ポリシ
リコン型トランジスタにおいて、層間絶縁膜を第１の層
間絶縁層１７ａと第２の層間絶縁層１７ｂで形成する。
基板側の第１層間絶縁層１７ａ中の水素量を５×１０20
ａｔｏｍｓ／ｃｍ3 以下とし、表面側の第２層間絶縁層
中の水素量を１×１０21ａｔｏｍｓ／ｃｍ3 以上とす
る。
特性の安定したポリシリコン薄膜トランジスタおよび液
晶表示装置を得る。 【解決手段】 絶縁性基板１１に積層形成したチャネル
ポリシリコン層１３、ゲート絶縁膜１５、ゲート配線層
１６上に、層間絶縁膜を設置するトップゲート型ポリシ
リコン型トランジスタにおいて、層間絶縁膜を第１の層
間絶縁層１７ａと第２の層間絶縁層１７ｂで形成する。
基板側の第１層間絶縁層１７ａ中の水素量を５×１０20
ａｔｏｍｓ／ｃｍ3 以下とし、表面側の第２層間絶縁層
中の水素量を１×１０21ａｔｏｍｓ／ｃｍ3 以上とす
る。
Description
【０００１】
【発明の属する技術分野】本発明はトップゲート型ポリ
シリコン薄膜トランジスタおよびこのトランジスタをス
イッチング素子とするアクティブマトリクス液晶表示装
置に関する。
シリコン薄膜トランジスタおよびこのトランジスタをス
イッチング素子とするアクティブマトリクス液晶表示装
置に関する。
【０００２】
【従来の技術】トップゲート型ポリシリコン薄膜トラン
ジスタは、一般に図８に示すように構成されている。
ジスタは、一般に図８に示すように構成されている。
【０００３】すなわち、図８に示すポリシリコン薄膜ト
ランジスタは、ガラス基板４１の一主面にアンダーコー
ト層４２、チャネルポリシリコン層４３、ソース・ドレ
イン領域４４ａ、ＬＤＤ領域４４ｂ、ゲート絶縁膜４
５、ゲート線４６、層間絶縁膜４７、信号線４８を備え
る。
ランジスタは、ガラス基板４１の一主面にアンダーコー
ト層４２、チャネルポリシリコン層４３、ソース・ドレ
イン領域４４ａ、ＬＤＤ領域４４ｂ、ゲート絶縁膜４
５、ゲート線４６、層間絶縁膜４７、信号線４８を備え
る。
【０００４】ポリシリコン薄膜トランジスタ（ＴＦＴ）
は、数１０〜数１００ｃｍ2 ／Ｖｓと高移動度なため、
アクティブマトリクス液晶表示装置の画素部スイッチン
グ素子ならびに駆動回路部素子として用いることができ
る。
は、数１０〜数１００ｃｍ2 ／Ｖｓと高移動度なため、
アクティブマトリクス液晶表示装置の画素部スイッチン
グ素子ならびに駆動回路部素子として用いることができ
る。
【０００５】画素部スイッチング素子には一般にｎ型の
ポリシリコン薄膜トランジスタが用いられるが、通常の
構造ではリーク電流が大きくなるため、ＬＤＤ(Lightly
Doped Drain) 構造あるいはダブルゲート構造とし、ド
レイン端の電界を緩和してリーク電流を低減させる方式
をとるのが普通である。
ポリシリコン薄膜トランジスタが用いられるが、通常の
構造ではリーク電流が大きくなるため、ＬＤＤ(Lightly
Doped Drain) 構造あるいはダブルゲート構造とし、ド
レイン端の電界を緩和してリーク電流を低減させる方式
をとるのが普通である。
【０００６】ポリシリコン薄膜トランジスタの製造方法
としては、チャネル層の形成方法としてレーザアニール
法あるいは熱を用いる固相成長法、さらにソース・ドレ
イン領域の形成方法として、イオン打ち込み＋レーザ活
性化法あるいは熱活性化法などが知られている。このよ
うにチャネル層形成およびドース・ドレイン領域形成に
レーザを用いる方法は、低温プロセスであり、安価なガ
ラス基板を用いることが可能なため、ポリシリコン薄膜
トランジスタを用いて液晶ディスプレイを量産する際に
おいては、非常に有力な方法である。
としては、チャネル層の形成方法としてレーザアニール
法あるいは熱を用いる固相成長法、さらにソース・ドレ
イン領域の形成方法として、イオン打ち込み＋レーザ活
性化法あるいは熱活性化法などが知られている。このよ
うにチャネル層形成およびドース・ドレイン領域形成に
レーザを用いる方法は、低温プロセスであり、安価なガ
ラス基板を用いることが可能なため、ポリシリコン薄膜
トランジスタを用いて液晶ディスプレイを量産する際に
おいては、非常に有力な方法である。
【０００７】また、イオン打ち込みにイオンの質量分離
を行わないイオン・ドーピング法は、大型基板を用いた
プロセスに適するため、量産に向けて非常に有力な方法
である。
を行わないイオン・ドーピング法は、大型基板を用いた
プロセスに適するため、量産に向けて非常に有力な方法
である。
【０００８】次に図８を参照してレーザアニール法およ
びレーザ活性化法を用いたトップゲート型ポリシリコン
薄膜トランジスタの製造方法を説明する。
びレーザ活性化法を用いたトップゲート型ポリシリコン
薄膜トランジスタの製造方法を説明する。
【０００９】（１）ガラス基板４１上にアンダーコート
Ｓｉ０2 膜４２、アモルファスＳｉ膜形成。レーザアニ
ールによりアモルファスＳｉ膜を結晶化、ポリシリコン
膜４３パタ−ニング。
Ｓｉ０2 膜４２、アモルファスＳｉ膜形成。レーザアニ
ールによりアモルファスＳｉ膜を結晶化、ポリシリコン
膜４３パタ−ニング。
【００１０】（２）ゲート絶縁膜４５形成、ゲート線４
６形成、ＬＤＤ領域４４ｂイオン・ドーピング（Ｐ＋イ
オン低ドーズ）、チャネルポリシリコン層４３ａの形
成。
６形成、ＬＤＤ領域４４ｂイオン・ドーピング（Ｐ＋イ
オン低ドーズ）、チャネルポリシリコン層４３ａの形
成。
【００１１】（３）ｎ＋ソース・ドレイン領域４４ａイ
オン・ドーピング（Ｐ＋イオン高ドーズ）。
オン・ドーピング（Ｐ＋イオン高ドーズ）。
【００１２】（４）層間絶縁膜４７形成、ポリシリコン
膜４３のレーザ活性化（レーザ活性化はソース・ドレイ
ン領域イオン・ドーピング直後でも可） （５）コンタクトホール形成、ソース・ドレイン電極４
８ａ、４８ｂおよびドレイン配線４８形成。
膜４３のレーザ活性化（レーザ活性化はソース・ドレイ
ン領域イオン・ドーピング直後でも可） （５）コンタクトホール形成、ソース・ドレイン電極４
８ａ、４８ｂおよびドレイン配線４８形成。
【００１３】以上によりポリシリコン薄膜トランジスタ
を完成する。
を完成する。
【００１４】上記のごとく層間絶縁膜が１層で形成され
ており、膜中の水素濃度を膜厚方向で制御することが難
しかった。基板側で膜中水素量が５×１０20ａｔｏｍｓ
／ｃｍ3 以上であると、水素のチャネルポリシリコン層
ヘの拡散により、ＴＦＴのしきい値電圧の変動が起こり
やすく、信頼性の点で問題があった。
ており、膜中の水素濃度を膜厚方向で制御することが難
しかった。基板側で膜中水素量が５×１０20ａｔｏｍｓ
／ｃｍ3 以上であると、水素のチャネルポリシリコン層
ヘの拡散により、ＴＦＴのしきい値電圧の変動が起こり
やすく、信頼性の点で問題があった。
【００１５】また、表面側で膜中水素量が１×１０21ａ
ｔｏｍｓ／ｃｍ3 以下であると、表面側からの不純物の
混入により、やはりＴＦＴのしきい値電圧の変動が起こ
りやすく、信頼性の点で問題があった。
ｔｏｍｓ／ｃｍ3 以下であると、表面側からの不純物の
混入により、やはりＴＦＴのしきい値電圧の変動が起こ
りやすく、信頼性の点で問題があった。
【００１６】さらにこの場合、層間絶縁膜と、レジスト
用有機膜、メタル、およびＩＴＯ等透明電極膜との密着
性が悪く、加工性の点で問題があった。
用有機膜、メタル、およびＩＴＯ等透明電極膜との密着
性が悪く、加工性の点で問題があった。
【００１７】
【発明が解決しようとする課題】以上のように、従来の
トップゲート型ポリシリコン薄膜トランジスタでは、層
間絶縁膜が１層であるため、膜中水素量の制御がむずか
しく、チャネルポリシリコン層への水素の拡散、あるい
は不純物の混入により、信頼性の点で問題があった。ま
た、加工性の点でも問題となる場合があった。
トップゲート型ポリシリコン薄膜トランジスタでは、層
間絶縁膜が１層であるため、膜中水素量の制御がむずか
しく、チャネルポリシリコン層への水素の拡散、あるい
は不純物の混入により、信頼性の点で問題があった。ま
た、加工性の点でも問題となる場合があった。
【００１８】本発明は上記問題点に鑑み、量産に適した
特性の安定したポリシリコン薄膜トランジスタおよび液
晶表示装置を提供することを目的とするものである。
特性の安定したポリシリコン薄膜トランジスタおよび液
晶表示装置を提供することを目的とするものである。
【００１９】
【課題を解決するための手段】本発明は、絶縁性基板上
に形成したチャネルポリシリコン層、ソース・ドレイン
領域、ゲート絶縁膜、ゲート配練層、層間絶縁膜、ソー
ス・ドレイン配線層を備えたトップゲート型ポリシリコ
ン薄膜トランジスタにおいて、前記層間絶縁膜が前記絶
縁性基板側の第１層間絶縁層と表面側の第２層間絶縁層
の少なくとも２層からなり、前記第１層間絶縁層中の水
素量が５×１０20ａｔｏｍｓ／ｍ3 以下であり、前記第
２層間絶縁層の水素量が１×１９21ａｔｏｍｓ／ｃｍ3
以上であることを特徴とするポリシリコン簿膜トランジ
スタを得るものである。
に形成したチャネルポリシリコン層、ソース・ドレイン
領域、ゲート絶縁膜、ゲート配練層、層間絶縁膜、ソー
ス・ドレイン配線層を備えたトップゲート型ポリシリコ
ン薄膜トランジスタにおいて、前記層間絶縁膜が前記絶
縁性基板側の第１層間絶縁層と表面側の第２層間絶縁層
の少なくとも２層からなり、前記第１層間絶縁層中の水
素量が５×１０20ａｔｏｍｓ／ｍ3 以下であり、前記第
２層間絶縁層の水素量が１×１９21ａｔｏｍｓ／ｃｍ3
以上であることを特徴とするポリシリコン簿膜トランジ
スタを得るものである。
【００２０】さらに、このポリシリコン簿膜トランジス
タをスイッチング素子とする液晶表示装置を得るもので
ある。
タをスイッチング素子とする液晶表示装置を得るもので
ある。
【００２１】上記において、第１層間絶縁層と第２層間
絶縁層はシリコン酸化膜かシリコン窒化膜で形成するの
が好ましい。
絶縁層はシリコン酸化膜かシリコン窒化膜で形成するの
が好ましい。
【００２２】さらに、各絶縁層の膜厚は５０ｎｍ乃至１
０００ｎｍとするのがよい。
０００ｎｍとするのがよい。
【００２３】このように、層間絶縁膜を２層とし、基板
側の第１層間絶縁層中の水素量を５×１０20ａｔｏｍｓ
／ｃｍ3 以下として、水素のチャネルポリシリコン層ヘ
の拡散が減少して、ＴＦＴのしきい値電圧の変動を少な
くし、また、表面側で第２層間絶縁層中の水素量が１×
１０21ａｔｏｍｓ／ｃｍ3 以上として、表面側からの不
純物の混入を防止し、ＴＦＴのしきい値電圧の変動を少
なくして、信頼性の高いトランジスタを得ることができ
る。しかも、表面側の第２層間絶縁層中の水素量が１×
１０21ａｔｏｍｓ／ｃｍ3 以上であるので、製造プロセ
ス上のレジスト用有機膜、金属膜、ＩＴＯ透明導電膜と
の密着性がよく、加工性が向上する。
側の第１層間絶縁層中の水素量を５×１０20ａｔｏｍｓ
／ｃｍ3 以下として、水素のチャネルポリシリコン層ヘ
の拡散が減少して、ＴＦＴのしきい値電圧の変動を少な
くし、また、表面側で第２層間絶縁層中の水素量が１×
１０21ａｔｏｍｓ／ｃｍ3 以上として、表面側からの不
純物の混入を防止し、ＴＦＴのしきい値電圧の変動を少
なくして、信頼性の高いトランジスタを得ることができ
る。しかも、表面側の第２層間絶縁層中の水素量が１×
１０21ａｔｏｍｓ／ｃｍ3 以上であるので、製造プロセ
ス上のレジスト用有機膜、金属膜、ＩＴＯ透明導電膜と
の密着性がよく、加工性が向上する。
【００２４】このため、本発明薄膜トランジスタを用い
ることにより信頼性が向上したアクティブマトリクス液
晶表示装置を得ることができる。
ることにより信頼性が向上したアクティブマトリクス液
晶表示装置を得ることができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。
図面を参照して説明する。
【００２６】図１は、本発明の一実施形態のポリシリコ
ン薄膜トランジスタの構造である。一主面にアンダーコ
ート層１２を設けたガラスからなる絶縁性基板１１上
に、チャネルポリシリコン層１３ａ、ＬＤＤ領域１４
ａ、ソース・ドレイン領域１４ｂからなるポリシリコン
層１３を形成し、その上にゲート絶縁膜１５、ゲート線
１６、第１層間絶縁層１７ａと第２層間絶縁層１７ｂか
らなる層間絶縁膜１７、およびソース・ドレイン配線層
１８を備える。
ン薄膜トランジスタの構造である。一主面にアンダーコ
ート層１２を設けたガラスからなる絶縁性基板１１上
に、チャネルポリシリコン層１３ａ、ＬＤＤ領域１４
ａ、ソース・ドレイン領域１４ｂからなるポリシリコン
層１３を形成し、その上にゲート絶縁膜１５、ゲート線
１６、第１層間絶縁層１７ａと第２層間絶縁層１７ｂか
らなる層間絶縁膜１７、およびソース・ドレイン配線層
１８を備える。
【００２７】基板１１側の第１層間絶縁層１７ａは、水
素量が５×１０20ａｔｏｍｓ／ｃｍ3 以下であり、望ま
しい膜厚は５０ｎｍ〜１０００ｎｍ、表面側の第２層間
絶縁層１７ｂは水素量が１×１０21ａｔｏｍｓ／ｃｍ3
以上であり、望ましい層厚は５０ｎｍ〜１０００ｎｍで
ある。膜材料としては、量産の観点からシリコン酸化膜
およびシリコン窒化膜が適する。
素量が５×１０20ａｔｏｍｓ／ｃｍ3 以下であり、望ま
しい膜厚は５０ｎｍ〜１０００ｎｍ、表面側の第２層間
絶縁層１７ｂは水素量が１×１０21ａｔｏｍｓ／ｃｍ3
以上であり、望ましい層厚は５０ｎｍ〜１０００ｎｍで
ある。膜材料としては、量産の観点からシリコン酸化膜
およびシリコン窒化膜が適する。
【００２８】図２は、本発明をアクティブマトリクス型
液晶表示装置のアレイ基板にスイッチングトランジスタ
に適用した実施形態を示すものであり、図３はこのスイ
ッチングトランジスタの製造工程を示している。
液晶表示装置のアレイ基板にスイッチングトランジスタ
に適用した実施形態を示すものであり、図３はこのスイ
ッチングトランジスタの製造工程を示している。
【００２９】図２において、ガラス基板１１上に、アン
ダーコート層１２、ｎ型トランジスタ３０を形成するポ
リシリコン層１９ｎ、ｐ型トランジスタ３１を形成する
ポリシリコン層１９ｐ、ゲート絶縁膜１５、ゲート線１
６、基板側の第１層間絶縁層１７ａと表面側の第２層間
絶縁層１７ｂからなる層間絶縁膜１７、ソース・ドレイ
ン配線層１８、表面側の保護膜１９、透明画素電極２０
を示す。なお、符号３２で示す領域は補助容量を示す。
図において、破線の左領域から駆動回路部、右領域が画
素部である。
ダーコート層１２、ｎ型トランジスタ３０を形成するポ
リシリコン層１９ｎ、ｐ型トランジスタ３１を形成する
ポリシリコン層１９ｐ、ゲート絶縁膜１５、ゲート線１
６、基板側の第１層間絶縁層１７ａと表面側の第２層間
絶縁層１７ｂからなる層間絶縁膜１７、ソース・ドレイ
ン配線層１８、表面側の保護膜１９、透明画素電極２０
を示す。なお、符号３２で示す領域は補助容量を示す。
図において、破線の左領域から駆動回路部、右領域が画
素部である。
【００３０】図３で、ｎチャネルポリシリコン薄膜トラ
ンジスタの製造工程を説明する。
ンジスタの製造工程を説明する。
【００３１】工程（１） アンダーコートＳｉ０2 膜１
２を塗布したガラス基板１１上にアモルファスＳｉ膜を
形成し、レーザアニールによりこのアモルファスＳｉ膜
を結晶化してポリシリコン膜１３とする。この膜１３を
パターニングして、各スイッチングトランジスタや補助
容量のための領域を形成する。
２を塗布したガラス基板１１上にアモルファスＳｉ膜を
形成し、レーザアニールによりこのアモルファスＳｉ膜
を結晶化してポリシリコン膜１３とする。この膜１３を
パターニングして、各スイッチングトランジスタや補助
容量のための領域を形成する。
【００３２】工程（２） ゲート絶縁膜１５形成し、そ
の上にゲート線１６を形成する。ゲート膜を介してイオ
ン・ドーピング（Ｐ＋イオン低ドーズ）し、ゲート膜下
にチャネル領域１３ａを残し、ＬＤＤ領域１４ｂを形成
する。
の上にゲート線１６を形成する。ゲート膜を介してイオ
ン・ドーピング（Ｐ＋イオン低ドーズ）し、ゲート膜下
にチャネル領域１３ａを残し、ＬＤＤ領域１４ｂを形成
する。
【００３３】工程（３） チャネルを形成すべき位置上
のゲート絶縁膜１５およびゲート線１６の表面を部分的
にマスク１６ａで覆い、イオン・ドーピング（Ｐ＋イオ
ン高ドーズ）により、ＬＤＤ領域１４ｂの一部をｎ＋型
のソース・ドレイン領域１４ａに変える。エキシマレー
ザによるレーザ活性化により、チャネル領域１３ａを活
性化する。
のゲート絶縁膜１５およびゲート線１６の表面を部分的
にマスク１６ａで覆い、イオン・ドーピング（Ｐ＋イオ
ン高ドーズ）により、ＬＤＤ領域１４ｂの一部をｎ＋型
のソース・ドレイン領域１４ａに変える。エキシマレー
ザによるレーザ活性化により、チャネル領域１３ａを活
性化する。
【００３４】工程（４） シラン＋水素下でプラズマＣ
ＶＤを用いて、ＳｉＯ2 の第１層間絶縁層１７ａを形成
する。層中の水素量は５×１０20ａｔｏｍｓ／ｃｍ3 以
下例えば１×１０18〜１×１０19ａｔｏｍｓ／ｃｍ3 と
する。
ＶＤを用いて、ＳｉＯ2 の第１層間絶縁層１７ａを形成
する。層中の水素量は５×１０20ａｔｏｍｓ／ｃｍ3 以
下例えば１×１０18〜１×１０19ａｔｏｍｓ／ｃｍ3 と
する。
【００３５】工程（５） （シラン＋水素＋ＮＨ3 ）下
でプラズマＣＶＤを用いて、Ｓｉ3Ｎ4 の第２層間絶縁
層１７ｂを形成する。層中の水素量は１×１０21ａｔｏ
ｍｓ／ｃｍ3 以上例えば１×１０21〜１×１０22ａｔｏ
ｍｓ／ｃｍ3 とする。
でプラズマＣＶＤを用いて、Ｓｉ3Ｎ4 の第２層間絶縁
層１７ｂを形成する。層中の水素量は１×１０21ａｔｏ
ｍｓ／ｃｍ3 以上例えば１×１０21〜１×１０22ａｔｏ
ｍｓ／ｃｍ3 とする。
【００３６】工程（６）層間絶縁膜１７およびゲート膜
１５を通じてコンタクトホールを形成し、ソース・ドレ
イン電極１８ａ、１８ｂおよびドレイン配線１８を形成
して、ポリシリコン薄膜トランジスタを得る。
１５を通じてコンタクトホールを形成し、ソース・ドレ
イン電極１８ａ、１８ｂおよびドレイン配線１８を形成
して、ポリシリコン薄膜トランジスタを得る。
【００３７】図４はＢＴＳ試験におけるしきい値電圧シ
フト量の第１層間絶縁層１７ａの膜中水素量依存性を示
す。なおこのときの第２層間絶縁層１７ｂ中の水素量は
１．５×１０21ａｔｏｍｓ／ｃｍ3 であった。ＢＴＳ条
件はゲート−ソース間２０Ｖバイアス、９０℃、１００
００秒である。図から層中水素量を５×１０20ａｔｏｍ
ｓ／ｃｍ3 以下とすることにより、しきい値電圧シフト
量が零となる。
フト量の第１層間絶縁層１７ａの膜中水素量依存性を示
す。なおこのときの第２層間絶縁層１７ｂ中の水素量は
１．５×１０21ａｔｏｍｓ／ｃｍ3 であった。ＢＴＳ条
件はゲート−ソース間２０Ｖバイアス、９０℃、１００
００秒である。図から層中水素量を５×１０20ａｔｏｍ
ｓ／ｃｍ3 以下とすることにより、しきい値電圧シフト
量が零となる。
【００３８】図５にＢＴＳ試験におけるしきい値電圧シ
フト量の第２層間絶縁層１７ｂの膜中水素量依存性を示
す。このときの第１層間絶縁層中の水素量は２×１０20
ａｔｏｍｓ／ｃｍ3 であった。ＢＴＳ条件はゲート−ソ
ース間２０Ｖバイアス、９０℃、１００００秒である。
図から層中水素量を１×１０21ａｔｏｍｓ／ｃｍ3 以上
とすることにより、しきい値電圧シフト量が零となる。
フト量の第２層間絶縁層１７ｂの膜中水素量依存性を示
す。このときの第１層間絶縁層中の水素量は２×１０20
ａｔｏｍｓ／ｃｍ3 であった。ＢＴＳ条件はゲート−ソ
ース間２０Ｖバイアス、９０℃、１００００秒である。
図から層中水素量を１×１０21ａｔｏｍｓ／ｃｍ3 以上
とすることにより、しきい値電圧シフト量が零となる。
【００３９】図４、５で測定したトランジスタの移動度
は、いずれも１００ｃｍ2 ／Ｖｓ以上である。
は、いずれも１００ｃｍ2 ／Ｖｓ以上である。
【００４０】図６にレジスト用有機膜の第２層間絶縁層
との密着性と同層間絶縁層の膜中水素量依存性を示す。
密着性はテープテストにより評価した。図から層中水素
量を１×１０21ａｔｏｍｓ／ｃｍ3 以上とすることによ
り、高い密着性が得られることがわかる。
との密着性と同層間絶縁層の膜中水素量依存性を示す。
密着性はテープテストにより評価した。図から層中水素
量を１×１０21ａｔｏｍｓ／ｃｍ3 以上とすることによ
り、高い密着性が得られることがわかる。
【００４１】以上のとおり第１の層間絶縁層の膜中水素
量を５×１０20ａｔｏｍｓ／ｃｍ3以下とし、第２の層
間絶縁層の膜中の水素量を１×１０21ａｔｏｍｓ／ｃｍ
3 以上とすることにより、しきい値電圧変動の起こりに
くい、加工性の向上したトランジスタが得られる。
量を５×１０20ａｔｏｍｓ／ｃｍ3以下とし、第２の層
間絶縁層の膜中の水素量を１×１０21ａｔｏｍｓ／ｃｍ
3 以上とすることにより、しきい値電圧変動の起こりに
くい、加工性の向上したトランジスタが得られる。
【００４２】さらに、この構成のポリシリコン薄膜トラ
ンジスタをスイッチング素子とするアレイ基板を用いる
と、長時間駆動しても画質の低下が起こらない、特性の
安定した液晶表示装置が得られる。
ンジスタをスイッチング素子とするアレイ基板を用いる
と、長時間駆動しても画質の低下が起こらない、特性の
安定した液晶表示装置が得られる。
【００４３】図７は液晶表示装置の位置実施形態の一部
断面図で、図２に示す画素部をより詳細に示している。
断面図で、図２に示す画素部をより詳細に示している。
【００４４】先ずアレイ基板は次の構成を有する。すな
わち、ガラスの透明絶縁性基板１１上に、チャネルポリ
シリコン層１３ａの汚染を防ぐアンダーコート層１２を
形成した基板を用いる。基板上にチャネルポリシリコン
層１３ａ、ＬＤＤ領域１４ａ、ｎ＋ソース・ドレイン領
域１４ｂ、ゲート絶縁膜１５を形成した後、ゲート電極
となるゲート配線１６をパターニングして積層する。
わち、ガラスの透明絶縁性基板１１上に、チャネルポリ
シリコン層１３ａの汚染を防ぐアンダーコート層１２を
形成した基板を用いる。基板上にチャネルポリシリコン
層１３ａ、ＬＤＤ領域１４ａ、ｎ＋ソース・ドレイン領
域１４ｂ、ゲート絶縁膜１５を形成した後、ゲート電極
となるゲート配線１６をパターニングして積層する。
【００４５】続いて、前記実施の形態で説明した第１の
層間絶縁層１７ａと第２の層間絶縁層１７ｂとからなる
層間絶縁膜１７を積層し、コンカクトホールを形成し、
ソース・ドレイン配線層１８を設けた後、その上層に保
護膜１９、画素電極２０および例えばポリイミド配向膜
２１を形成する。
層間絶縁層１７ａと第２の層間絶縁層１７ｂとからなる
層間絶縁膜１７を積層し、コンカクトホールを形成し、
ソース・ドレイン配線層１８を設けた後、その上層に保
護膜１９、画素電極２０および例えばポリイミド配向膜
２１を形成する。
【００４６】このアレイ基板に対向する対向基板は、ガ
ラスの透明基板２１上にカラーフィルター２２、オーバ
ーコート層２３、配向膜２４を形成したもので、アレイ
基板１１に対向して一定の間隔をあけて対設する。そし
てこの間に液晶層２５を注入して装置を完成する。
ラスの透明基板２１上にカラーフィルター２２、オーバ
ーコート層２３、配向膜２４を形成したもので、アレイ
基板１１に対向して一定の間隔をあけて対設する。そし
てこの間に液晶層２５を注入して装置を完成する。
【００４７】得られる液晶表示装置は特性が安定し信頼
性の高い装置となる。
性の高い装置となる。
【００４８】
【発明の効果】本発明によれば、チャネルポリシリコン
層への水素の拡散、不純物の混入を防いでトランジスタ
のしきい値電圧の変動を防止し、かつ製造プロセスにお
けるレジストや金属膜、ＩＴＯの密着性のよい層間絶縁
膜を得ることができ、量産に適した、特性の安定したポ
リシリコン薄膜トランジスタおよび液晶表示装置を得る
ことができる。
層への水素の拡散、不純物の混入を防いでトランジスタ
のしきい値電圧の変動を防止し、かつ製造プロセスにお
けるレジストや金属膜、ＩＴＯの密着性のよい層間絶縁
膜を得ることができ、量産に適した、特性の安定したポ
リシリコン薄膜トランジスタおよび液晶表示装置を得る
ことができる。
【図１】本発明の一実施形態の、ポリシリコン薄膜トラ
ンジスタの断面図。
ンジスタの断面図。
【図２】本発明の一実施形態の液晶表示装置のアレイ基
板の一部を拡大して示す断面図。
板の一部を拡大して示す断面図。
【図３】ポリシリコン薄膜トランジスタの製造工程を示
す断面図。
す断面図。
【図４】しきい値電圧シフト量の第１層間絶縁層の膜中
水素量依存性の実験結果を示す曲線図。
水素量依存性の実験結果を示す曲線図。
【図５】しきい値電圧シフト量の第２層間絶縁層の膜中
水素量依存性の実験結果を示す曲線図。
水素量依存性の実験結果を示す曲線図。
【図６】レジスト用有機膜と第２層間絶縁層の密着性お
よび層間絶縁層の膜中水素量との関係を示す実験結果の
曲線図。
よび層間絶縁層の膜中水素量との関係を示す実験結果の
曲線図。
【図７】本発明の他の実施形態を説明する断面図。
【図８】従来のポリシリコン薄膜トランジスタの断面
図。
図。
１１：絶縁性基板 １２：アンダーコート層 １３：ポリシリコン層 １３ａ：チャネルポリシリコン層 １４ａ：ｎ+ ソース・ドレイン領域 １４ｂ：ＬＤＤ領域 １４ｃ：ｐ+ ソース・ドレイン領域 １５：ゲート絶縁膜 １６：ゲート配線層 １７：層間絶縁膜 １７ａ：第１層間絶縁層 １７ｂ：第２層間絶縁層 １８：ソース・ドレイン配線層 １９：保護膜 ２０：画素透明電極 ３０：ｎ型トランジスタ ３１：ｐ型トランジスタ ３２：補助容量
Claims (7)
- 【請求項１】 絶縁性基板上に形成したチャネルポリシ
リコン層、ソース・ドレイン領域、ゲート絶縁膜、ゲー
ト配練層、層間絶縁膜、ソース・ドレイン配線層を備え
たトップゲート型ポリシリコン薄膜トランジスタにおい
て、前記層間絶縁膜が前記絶縁性基板側の第１層間絶縁
層と表面側の第２層間絶縁層の２層からなり、前記第１
層間絶縁層中の水素量が５×１０20ａｔｏｍｓ／ｍ3 以
下であり、前記第２層間絶縁層の水素量が１×１０21ａ
ｔｏｍｓ／ｃｍ3 以上であることを特徴とするポリシリ
コン簿膜トランジスタ。 - 【請求項２】 第１層間絶縁層および第２層間絶縁層と
もにシリコン酸化膜からなることを特徴とする請求項１
記載のポリシリコン簿膜トランジスタ。 - 【請求項３】 第１層間絶縁層および第２層間絶縁層と
もにシリコン窒化膜からなることを特徴とする請求項１
のポリシリコン薄膜トランジスタ。 - 【請求項４】 第１層間絶縁層がシリコン酸化膜であ
り、第２層間絶縁層がシリコン窒化膜からなることを特
徴とする請求項１記載のポリシリコン簿膜トランジス
タ。 - 【請求項５】 第１層間絶縁層がシリコン窒化膜であ
り、第２層間絶縁層がシリコン酸化膜からなることを特
徴とする請求項１記載のポリシリコン薄膜トランジス
タ。 - 【請求項６】 第１層間絶縁層厚が５０ｎｍ以上１００
０ｎｍ以下であり、第２層間絶縁層厚が５０ｎｍ以上１
０００ｎｍ以下であることを特微とする請求項１記載の
ポリシリコン薄膜トランジスタ。 - 【請求項７】絶縁性基板上に形成したチャネルポリシリ
コン層、ソース・ドレイン領域、ゲート絶縁膜、ゲート
配線層、層間絶縁膜、ソース・ドレイン配線層を備えた
トップゲート型ポリシリコン薄膜トランジスタをスイッ
チング素子とする液晶表示装置において、前記薄膜トラ
ンジスタの層間絶縁膜が２層からなり、前記基板側の第
１層間絶縁層中の水素量が５×１０20ａｔｏｍｓ／ｃｍ
3 以下であり、表面側の第２層間絶縁層中の水素量が１
×１０21ａｔｏｍｓ／ｃｍ3 以上であることを特徴とす
る液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17227896A JPH1022506A (ja) | 1996-07-02 | 1996-07-02 | ポリシリコン薄膜トランジスタおよび液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17227896A JPH1022506A (ja) | 1996-07-02 | 1996-07-02 | ポリシリコン薄膜トランジスタおよび液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022506A true JPH1022506A (ja) | 1998-01-23 |
Family
ID=15938960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17227896A Pending JPH1022506A (ja) | 1996-07-02 | 1996-07-02 | ポリシリコン薄膜トランジスタおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022506A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100432806C (zh) * | 2004-04-12 | 2008-11-12 | 乐金显示有限公司 | Lcd阵列基板的制造方法 |
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1996
- 1996-07-02 JP JP17227896A patent/JPH1022506A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191864A (ja) * | 1999-07-22 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2015179873A (ja) * | 1999-07-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016213481A (ja) * | 1999-07-22 | 2016-12-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN100432806C (zh) * | 2004-04-12 | 2008-11-12 | 乐金显示有限公司 | Lcd阵列基板的制造方法 |
| US7666695B2 (en) * | 2004-04-12 | 2010-02-23 | Lg. Display Co., Ltd. | Array substrates of liquid crystal display and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| KR100297868B1 (ko) | 능동매트릭스표시장치 | |
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| US5338959A (en) | Thin film transistor with three dimensional multichannel structure | |
| US6433361B1 (en) | Semiconductor integrated circuit and method for forming the same | |
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008027976A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JPH0688972A (ja) | 液晶表示装置 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0534718A (ja) | 液晶表示装置 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
| JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
| JP2002134751A (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1022506A (ja) | ポリシリコン薄膜トランジスタおよび液晶表示装置 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| JP3590156B2 (ja) | 液晶表示装置 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 |