CN107132724B - 一种掩膜版以及阵列基板的制备方法 - Google Patents

一种掩膜版以及阵列基板的制备方法 Download PDF

Info

Publication number
CN107132724B
CN107132724B CN201710325080.1A CN201710325080A CN107132724B CN 107132724 B CN107132724 B CN 107132724B CN 201710325080 A CN201710325080 A CN 201710325080A CN 107132724 B CN107132724 B CN 107132724B
Authority
CN
China
Prior art keywords
subregion
region
photoresist
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710325080.1A
Other languages
English (en)
Other versions
CN107132724A (zh
Inventor
高冬子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710325080.1A priority Critical patent/CN107132724B/zh
Priority to KR1020197035836A priority patent/KR102316173B1/ko
Priority to PCT/CN2017/088614 priority patent/WO2018205345A1/zh
Priority to JP2019538607A priority patent/JP6895525B2/ja
Priority to US15/541,681 priority patent/US10345697B2/en
Priority to EP17908931.3A priority patent/EP3640976A4/en
Publication of CN107132724A publication Critical patent/CN107132724A/zh
Application granted granted Critical
Publication of CN107132724B publication Critical patent/CN107132724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种掩膜版以及阵列基板的制备方法，该掩膜版包括：间隔设置、且为半透光区的至少两个第一子区域；设置于至少两个第一子区域之间的间隔处、且透光率大于第一子区域的至少一个第二子区域；当对光阻进行曝光时，第二子区域曝光的光阻厚度大于第一子区域曝光的光阻厚度，且当制作阵列基板时，至少一个第二子区域对应的位置为阵列基板的至少一个沟道。通过该掩膜版，可以在制作阵列基板时降低曝光与灰化的时间，节省能量。

Description

一种掩膜版以及阵列基板的制备方法
技术领域
本发明涉及显示技术领域，特别是涉及一种掩膜版以及阵列基板的制备方法。
背景技术
在平板显示领域，薄膜晶体管是制作显示装置的关键器件，而在制作薄膜晶体管的过程中，掩膜版是一个必不可少的工具。
请参阅图1，现有的掩膜版在两个遮光区1之间的缝隙处设置半透光膜2，在进行曝光时，两个遮光区1完全不透光，光阻3对应两个遮光区1处的光阻完全被留下来，而半透膜2的位置只有部分的光透过，光阻3对应半透膜2处的光阻部分被曝光掉，在后续的制程中，当半透膜2对应位置处的剩余光阻全部被灰化后，经过一系列制程，半透膜2对应位置制成薄膜晶体管的沟道。
本申请的发明人在长期的研究中发现，现有的这种掩膜版在制备薄膜晶体管的过程中，需要进行曝光以及灰化的时间较长，容易造成产能偏低，能量损失较大。
发明内容
本发明主要解决的技术问题是提供一种掩膜版以及阵列基板的制备方法，能够降低曝光及灰化的时间，节省能量。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种掩膜版，包括：
第一区域，所述第一区域包括至少两个第一子区域，所述至少两个第一子区域间隔设置，且所述至少两个第一子区域为半透光区；
第二区域，所述第二区域包括至少一个第二子区域，所述至少一个第二子区域设置于所述至少两个第一子区域之间的间隔处，且所述第二子区域的透光率大于所述第一子区域；
其中，当对光阻进行曝光时，所述第二子区域曝光的所述光阻厚度大于所述第一子区域曝光的所述光阻厚度，且当制作阵列基板时，所述至少一个第二子区域对应的位置为所述阵列基板的至少一个沟道。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板的制备方法，包括：
提供一基板，在所述基板上依次形成栅极层，覆盖所述栅极层以及所述基板的绝缘层、覆盖所述绝缘层的半导体层、覆盖所述半导体层的第二金属层、覆盖所述第二金属层的光阻层；
提供一掩膜版，对所述光阻层进行曝光；
进行显影，将所述掩膜版的图形转移到所述光阻层上，
其中，所述掩膜版包括：
第一区域，所述第一区域包括至少两个第一子区域，所述至少两个第一子区域间隔设置，且所述至少两个第一子区域为半透光区；
第二区域，所述第二区域包括至少一个第二子区域，所述至少一个第二子区域设置于所述至少两个第一子区域之间的间隔处，且所述第二子区域的透光率大于所述第一子区域，当对所述光阻层进行曝光时，所述第二子区域曝光的所述光阻层的光阻厚度大于所述第一子区域曝光的所述光阻层的光阻厚度，同时所述第一子区域以及所述第二子区域对应的所述光阻层的光阻均未被完全曝光。
本发明的有益效果是：本发明中的掩膜版将为半透光区的第一区域设置为至少两个第一子区域间隔设置，将至少一个第二子区域设置在至少两个第一子区域之间的间隔处，从而在制作阵列基板时，因第二子区域的透光率大于第一子区域的透光率，使得第二子区域曝光的光阻厚度大于第一子区域曝光的光阻厚度，因此在相同的曝光量下，第二子区域曝光的光阻更深，当需要相同曝光相同深度的光阻时，可以节省曝光时间以及曝光能量，且在后续灰化时，只需在第二子区域对应的光阻灰化完成时，即停止灰化制程，此时由于第二子区域对应曝光的光阻比第一子区域对应曝光的光阻深，在显影之后，第二子区域对应位置剩余的光阻比第一子区域对应剩余的光阻薄，因此能够节省灰化时间以及能量，提高产能。
附图说明
图1是现有技术中掩膜版在曝光光阻时的示意图；
图2是本发明掩膜版一实施的剖面结构示意图；
图3是本发明掩膜版另一实施例的剖面结构示意图；
图4是本发明阵列基板的制备方法一实施例的流程示意图；
图5是图4中步骤S100对应的阵列基板的结构示意图；
图6是图4中步骤S200对应的示意图；
图7是图4中步骤S200在一个应用场景中对应的示意图
图8是图4中步骤S300对应的阵列基板的结构示意图；
图9是本发明阵列基板的制备方法另一实施例中步骤S400对应的阵列基板的结构示意图；
图10是本发明阵列基板的制备方法再一实施例中步骤S500对应的阵列基板的结构示意图；
图11是本发明阵列基板的制备方法又一实施例中步骤S600对应的阵列基板的结构示意图；
图12是本发明阵列基板的制备方法又一实施例中步骤S600在一个应用场景中对应的阵列基板的结构示意图。
具体实施方式
请参阅图2，图2是本发明掩膜版一实施例的剖面结构示意图，在本实施例中，该掩膜版包括：第一区域10、第二区域20、第三区域30、第四区域40、第五区域50以及第六区域60。
第一区域10包括至少两个第一子区域101，至少两个第一子区域101间隔设置，每两个第一子区域101之间设有间隔102。其中，可以理解的是，图2中第一子区域101的数量为3个只是进行示意说明，第一子区域101的数量还可以为2个、4个或更多个，具体可根据设计及生产需要进行确定。
其中，至少两个第一子区域101为半透光区，当光穿过第一子区域101时，部分光线能穿过，其他部分光线被反射，具体地，至少两个第一子区域101可采用半透膜制成。
第二区域20包括至少一个第二子区域201，至少一个第二子区域201域设置于至少两个第一子区域101之间的间隔102处，如图2所示，当第一子区域101的数量为3个时，第二子区域201的数量则为2个。
其中，第二子区域201的透光率大于第一子区域101的透光率，使得在用该掩膜版制作阵列基板的过程中，对光阻进行曝光时，第二子区域201曝光的光阻厚度大于第一子区域101曝光的光阻厚度，从而在经过显影后，第二子区域201对应剩余的光阻厚度小于第一子区域101对应剩余的光阻厚度，在后续灰化时，只需在第二子区域201对应剩余的光阻灰化完成时，就停止灰化制程，最后经过蚀刻等制程在阵列基板对应至少一个第二子区域201的位置形成阵列基板的至少一个沟道。
与现有技术中需要将整个半透光膜2对应的光阻曝光相同的深度相比，本实施例中只需将至少一个第二子区域201曝光需要的深度，在至少一个第二子区域201的透光率大于至少两个第一子区域101的情况下，当需要曝光与现有技术中相同深度的光阻时，可以节省曝光的时间以及能量，且在后续灰化时，只需将第二子区域201对应剩余的光阻进行灰化，节省灰化的时间及能量，提高产能。
在本实施例中，第二子区域201可以是挖空区域或者透光率大于第一子区域101的实体区域。其中，第二子区域201是挖空区域指的是，第一区域10原本是一整块完整的半透光区域，例如是一块完整的半透膜，然后将其至少一个子区域挖空，以形成间隔设置的至少两个第一子区域101，而挖空的区域即形成至少一个第二子区域201，此时为了保证在制作阵列基板时对应位置能够形成沟道，第二子区域201的宽度小于曝光机的解析能力，例如小于2.5um，以便能够发生衍射效应，保证后续制程的完成。
可选地，为了使制作的阵列基板能够具有更窄宽度的沟道，在本实施例的一个应用场景中，当对光阻层进行曝光时，至少一个第二子区域201曝光的光阻为同一位置的光阻，以使经过一系列制程后，对应位置能够形成阵列基板的一个沟道，此时该沟道的宽度即为该同一位置光阻的宽度。相比较于现有技术中沟道的宽度为两个遮光区1之间的缝隙宽度，本实施例中的掩膜版在该应用场景下能够有效缩小沟道的宽度，提高充电率。具体地，在该应用场景中，第二子区域201的数量可以为1个或2个，其中，当第二子区域201的数量为2个时，可利用双缝干涉效应，使得光透过2个第二子区域201后，在光阻层对应位置范围内形成一条明条纹，利用该明条纹对光阻层的光阻进行曝光，使得两个第一子区域201曝光的光阻位置相同，从而在经过一系列的制程之后，形成一条沟道。
可选地，在本实施例中，掩膜版还包括：第三区域30、第四区域40、第五区域50以及第六区域60。
第三区域30以及第四区域40分别紧靠第一区域10的两边而设置，可以理解的是，第三区域30以及第四区域40既可以与第一区域10在同一水平面上，如图2所示，也可以不在同一水平面上，如图3所示。其中，第三区域30以及第四区域40为遮光区。可以理解的是，图3中以第一区域10位于第三区域30以及第四区域40的下方进行示意说明，在其他实施例中，第一区域10也可位于第三区域30以及第四区域40的上方。
第五区域50以及第六区域60分别紧靠第三区域30以及第四区域40远离第一区域10的一边而设置，第五区域50以及第六区域60为全透光区。
请参阅图4，图4是本发明阵列基板的制备方法一实施例的流程示意图，该方法包括：
S100：提供一基板，在基板上依次形成栅极层，覆盖栅极层以及基板的绝缘层、覆盖绝缘层的半导体层、覆盖半导体层的第二金属层、覆盖第二金属层的光阻层。
请参阅图5，提供基板100，可选地，基板100具有优良的光学性能、较高的透明度和较低的反射率，可选用玻璃材料制成。
在基板100上依次形成栅极层200，覆盖栅极层200以及基板100的绝缘层300、覆盖绝缘层300的半导体层400、覆盖半导体层400的第二金属层500、覆盖第二金属层500的光阻层600。
其中，形成栅极层200具体包括：在基板100上形成第一金属层(图未示)并图案化该第一金属层，形成栅极层200。
其中，栅极层200与第二金属层500的材料由钼、钛、铝及铜中的一种或多种的组合，绝缘层300的材料为氧化硅及氮化硅中的一种或多种的组合，半导体层400可选用非晶硅或多晶硅等半导体材料。
S200：提供一掩膜版，对所述光阻层进行曝光。
请参阅图6，提供一掩膜版700，对光阻层600进行曝光。其中，掩膜版700为上述任一项实施例中的掩膜版，详见请参见上述，在此不再赘述。
曝光的作用是通过紫外线的照射，将掩膜版700上的图形投影到光阻层600上。请继续参阅图6，经过曝光后，光阻层600分为第一曝光区601以及第二曝光区602，其中第一曝光区601为对应掩膜版700的至少两个第一子区域101的位置，第二曝光区602为对应掩膜版700的至少一个第二子区域201的位置。
可以理解的是，因第二子区域201的透光率大于第一子区域101的透光率，因此第二曝光区602被曝光的光阻厚度大于第一曝光区601被曝光的光阻厚度，且同时由于第一子区域101为半透光区以及第二子区域201为透光率大于第一子区域101的实体区域或宽度小于曝光机解析能力的挖空区域，因此在曝光时，第一子区域101以及第二子区域201对应的光阻层600的光阻均未被完全曝光。
与现有技术中需要将整个半透膜2对应位置的光阻曝光相同的深度相比，本实施例中，只需将至少一个第二子区域201对应位置的光阻曝光需要的深度，且在相同的曝光量下，第二子区域201对应曝光的光阻更深，可以有效降低曝光的时间以及能量，提高产量。
可选地，当掩膜版700包括第三区域30、第四区域40、第五区域50以及第六区域60时，经过曝光后，光阻层600还包括第三曝光区603以及第四曝光区604。其中第三曝光区603对应掩膜版700的第三区域30以及第四区域40的位置，第四曝光区604对应掩膜版700的第五区域50以及第六区域60的位置。因第三区域30以及第四区域40为遮光区，因此第三曝光区603对应的光阻未被曝光，第五区域60以及第六区域60为全透光区，第四曝光区604对应的光阻层700的光阻全被曝光。
其中，为了得到更窄的沟道，在一个应用场景中，当通过掩膜版700对光阻层600进行曝光时，掩膜版700的至少一个第二子区域201对应曝光的光阻层600的光阻为同一位置的光阻，如图7所示，此时，第二子区域201的数量可以为1个或2个，其中，当第二子区域201的数量为两个时，可利用双缝干涉效应，在光阻层600的对应位置范围内形成一条明条纹，以对光阻层600进行曝光。
S300：进行显影，将所述掩膜版的图形转移到所述光阻层上。
如图8所示，使用显影液进行显影，具体为将被曝光的光阻进行溶解，将掩膜版700的图像转移到光阻层600上。
可选地，在本发明阵列基板的制备方法另一实施例中，在步骤S300之后进一步还包括：
S400：利用剩余的光阻层的光阻图案化第二金属层以及半导体层。
进行第一次蚀刻，去除没有光阻层600覆盖的第二金属层500以及半导体层400，如图9所示。
可选地，在本发明阵列基板的制备方法再一实施例中，步骤S400之后进一步还包括：
S500：对剩余的光阻层的光阻进行灰化，当第二子区域对应的光阻层的光阻灰化完成时，停止灰化制程。
对剩余的光阻层600进行灰化，当第二子区域201对应的光阻层600的光阻灰化完成时，停止灰化制程，如图10所示。
此时第二子区域201对应剩余的光阻厚度小于第一子区域101对应剩余的光阻厚度，与现有技术中，需要将整个半透膜2对应剩余的光阻全部灰化时相比，可以降低灰化的时间以及灰化的能量，提高产能。
可选地，在本发明阵列基板的制备方法又一实施例中，在步骤S600之后进一步包括：
S600：利用剩余的光阻层的光阻图案化第二金属层以及半导体层，其中，所述至少一个第二子区域对应的位置形成所述阵列基板的至少一个沟道。
进行第二次蚀刻，去除没有光阻层600覆盖的第二金属层500以及部分半导体层400，形成源极501以及漏极502，如图11所示，可以理解的是，在其他实施例中，源极501以及漏极502的位置可以更换，图11中只是示意说明。此时，至少一个第二子区域201对应的位置形成阵列基板的至少一个沟道503。
可以理解的是，在上述应用场景中，当至少一个第二子区域201对应曝光的光阻层700的光阻为同一位置的光阻时，此时制备出的阵列基板对应的沟道503为一条，如图12所示。此时，沟道503的宽度为曝光的光阻宽度，相比于现有技术中沟道503的宽度为整个半透膜2的宽度，此时能够有效降低沟道宽度，提供充电率，同时由于第一区域10对应的阵列基板位置还可以形成源极或漏极，从而有效缩小薄膜晶体管的尺寸，提高开口率。
区别于现有技术，本发明中的掩膜版将为半透光区的第一区域设置为至少两个第一子区域间隔设置，将至少一个第二子区域设置在至少两个第一子区域之间的间隔处，从而在制作阵列基板时，因第二子区域的透光率大于第一子区域的透光率，使得第二子区域曝光的光阻厚度大于第一子区域曝光的光阻厚度，因此在相同的曝光量下，第二子区域曝光的光阻更深，当需要相同曝光相同深度的光阻时，可以节省曝光时间以及曝光能量，且在后续灰化时，只需在第二子区域对应的光阻灰化完成时，即停止灰化制程，此时由于第二子区域对应曝光的光阻比第一子区域对应曝光的光阻深，在显影之后，第二子区域对应位置剩余的光阻比第一子区域对应剩余的光阻薄，因此能够节省灰化时间以及能量，提高产能。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种掩膜版，其特征在于，包括：
第一区域，所述第一区域包括至少两个第一子区域，所述至少两个第一子区域间隔设置，且所述至少两个第一子区域为半透光区；
第二区域，所述第二区域包括至少一个第二子区域，所述至少一个第二子区域设置于所述至少两个第一子区域之间的间隔处，且所述第二子区域的透光率大于所述第一子区域，其中，所述第二子区域是挖空区域或透光率大于所述第一子区域的实体区域，且当所述第二子区域是挖空区域时，所述第二子区域的宽度小于曝光机的解析能力；
第三区域以及第四区域，所述第三区域以及所述第四区域分别紧靠所述第一区域的两边而设置；
第五区域以及第六区域，所述第五区域以及所述第六区域分别紧靠所述第三区域以及所述第四区域远离所述第一区域的一边而设置；
其中，所述第三区域以及所述第四区域为遮光区，所述第五区域以及所述第六区域为全透光区，当对光阻进行曝光时，所述第二子区域曝光的所述光阻厚度大于所述第一子区域曝光的所述光阻厚度，且当制作阵列基板时，所述至少一个第二子区域对应的位置为所述阵列基板的至少一个沟道。
2.如权利要求1所述的掩膜版，其特征在于，
当对所述光阻进行曝光时，所述至少一个第二子区域曝光的所述光阻为同一位置的所述光阻。
3.一种阵列基板的制备方法，其特征在于，包括：
提供一基板，在所述基板上依次形成栅极层，覆盖所述栅极层以及所述基板的绝缘层、覆盖所述绝缘层的半导体层、覆盖所述半导体层的第二金属层、覆盖所述第二金属层的光阻层；
提供一掩膜版，对所述光阻层进行曝光；
进行显影，将所述掩膜版的图形转移到所述光阻层上，
其中，所述掩膜版包括：
第一区域，所述第一区域包括至少两个第一子区域，所述至少两个第一子区域间隔设置，且所述至少两个第一子区域为半透光区；
第二区域，所述第二区域包括至少一个第二子区域，所述至少一个第二子区域设置于所述至少两个第一子区域之间的间隔处，且所述第二子区域的透光率大于所述第一子区域，其中，所述掩膜版的所述第二子区域是挖空区域或透光率大于所述第一子区域的实体区域，且当所述第二子区域是挖空区域时，所述第二子区域的宽度小于曝光机的解析能力；
第三区域以及第四区域，所述第三区域以及所述第四区域分别紧靠所述第一区域的两边而设置；
第五区域以及第六区域，所述第五区域以及所述第六区域分别紧靠所述第三区域以及所述第四区域远离所述第一区域的一边而设置；
其中，所述第三区域以及所述第四区域为遮光区，所述第五区域以及所述第六区域为全透光区，当对所述光阻层进行曝光时，所述第二子区域曝光的所述光阻层的光阻厚度大于所述第一子区域曝光的所述光阻层的光阻厚度，同时所述第一子区域以及所述第二子区域对应的所述光阻层的光阻均未被完全曝光。
4.如权利要求3所述的制备方法，其特征在于，所述提供一掩膜版，对所述光阻层进行曝光，具体包括：
当对所述光阻层进行曝光时，所述掩膜版的所述至少一个第二子区域曝光的所述光阻层的光阻为同一位置的所述光阻层的光阻。
5.如权利要求4所述的制备方法，其特征在于，进一步包括：
利用剩余的所述光阻层的光阻图案化所述第二金属层以及所述半导体层；
对剩余的所述光阻层的光阻进行灰化，当所述第二子区域对应的所述光阻层的光阻灰化完成时，停止所述灰化制程。
6.如权利要求5所述的制备方法，其特征在于，进一步包括：
利用剩余的所述光阻层的光阻图案化所述第二金属层以及所述半导体层，其中，所述至少一个第二子区域对应的位置形成所述阵列基板的至少一个沟道。
CN201710325080.1A 2017-05-10 2017-05-10 一种掩膜版以及阵列基板的制备方法 Active CN107132724B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710325080.1A CN107132724B (zh) 2017-05-10 2017-05-10 一种掩膜版以及阵列基板的制备方法
KR1020197035836A KR102316173B1 (ko) 2017-05-10 2017-06-16 마스크 및 어레이 기판의 제조방법
PCT/CN2017/088614 WO2018205345A1 (zh) 2017-05-10 2017-06-16 一种掩膜板以及阵列基板的制备方法
JP2019538607A JP6895525B2 (ja) 2017-05-10 2017-06-16 マスク板及びアレイ基板の製造方法
US15/541,681 US10345697B2 (en) 2017-05-10 2017-06-16 Mask plates and manufacturing methods of array substrates
EP17908931.3A EP3640976A4 (en) 2017-05-10 2017-06-16 MASK AND METHOD FOR PREPARING NETWORK SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710325080.1A CN107132724B (zh) 2017-05-10 2017-05-10 一种掩膜版以及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN107132724A CN107132724A (zh) 2017-09-05
CN107132724B true CN107132724B (zh) 2019-11-26

Family

ID=59732781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710325080.1A Active CN107132724B (zh) 2017-05-10 2017-05-10 一种掩膜版以及阵列基板的制备方法

Country Status (5)

Country Link
EP (1) EP3640976A4 (zh)
JP (1) JP6895525B2 (zh)
KR (1) KR102316173B1 (zh)
CN (1) CN107132724B (zh)
WO (1) WO2018205345A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109136834B (zh) * 2018-09-07 2021-03-05 京东方科技集团股份有限公司 一种掩膜版、oled显示基板及其制备方法
CN109343304B (zh) * 2018-11-21 2020-04-14 惠科股份有限公司 一种用于制作主动开关的光罩和显示面板的制作方法
CN111326528B (zh) * 2020-02-26 2023-03-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、掩膜板和显示面板
CN115064635A (zh) * 2022-06-07 2022-09-16 Tcl华星光电技术有限公司 基板的侧面走线的制作方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211118A (zh) * 2006-12-25 2008-07-02 上海广电Nec液晶显示器有限公司 液晶显示装置制造方法以及在此方法中使用的掩模
CN101615594A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
WO2013170608A1 (zh) * 2012-05-18 2013-11-21 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7241539B2 (en) * 2002-10-07 2007-07-10 Samsung Electronics Co., Ltd. Photomasks including shadowing elements therein and related methods and systems
JP4009219B2 (ja) * 2003-04-10 2007-11-14 松下電器産業株式会社 フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR101190045B1 (ko) * 2005-12-21 2012-10-12 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR101255616B1 (ko) * 2006-07-28 2013-04-16 삼성디스플레이 주식회사 다중톤 광마스크, 이의 제조방법 및 이를 이용한박막트랜지스터 기판의 제조방법
JP2009063638A (ja) * 2007-09-04 2009-03-26 Fujitsu Microelectronics Ltd フォトマスクの製造方法及び半導体装置の製造方法
KR101407306B1 (ko) * 2007-12-31 2014-06-16 엘지디스플레이 주식회사 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
CN101546733B (zh) * 2008-03-28 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板和彩膜基板的制造方法
TWI373097B (en) * 2008-07-09 2012-09-21 Au Optronics Corp Method for fabricating thin film transistor array substrate
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP5595004B2 (ja) * 2008-10-21 2014-09-24 株式会社半導体エネルギー研究所 表示装置
CN101738846B (zh) * 2008-11-17 2012-02-29 北京京东方光电科技有限公司 掩模板及其制备方法
KR101079161B1 (ko) * 2008-12-22 2011-11-02 엘지이노텍 주식회사 하프톤 마스크 및 그 제조방법
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法
JP5123349B2 (ja) * 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
JP5917020B2 (ja) * 2010-06-29 2016-05-11 Hoya株式会社 マスクブランクおよび多階調マスクの製造方法
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211118A (zh) * 2006-12-25 2008-07-02 上海广电Nec液晶显示器有限公司 液晶显示装置制造方法以及在此方法中使用的掩模
CN101615594A (zh) * 2009-08-14 2009-12-30 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
WO2013170608A1 (zh) * 2012-05-18 2013-11-21 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法

Also Published As

Publication number Publication date
WO2018205345A1 (zh) 2018-11-15
EP3640976A4 (en) 2021-03-03
CN107132724A (zh) 2017-09-05
JP2020505639A (ja) 2020-02-20
JP6895525B2 (ja) 2021-06-30
KR102316173B1 (ko) 2021-10-26
EP3640976A1 (en) 2020-04-22
KR20200003180A (ko) 2020-01-08

Similar Documents

Publication Publication Date Title
CN107132724B (zh) 一种掩膜版以及阵列基板的制备方法
CN101738846B (zh) 掩模板及其制备方法
CN106933028B (zh) 掩膜版图形的修正方法
JP6227340B2 (ja) 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法
CN106206456B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
NO159198B (no) Bevegelseskompenserende innretning for plassering mellom en offshore-baerekonstruksjon og en relativt denne bevegbaroffshore-broennkonstruksjon.
CN103034049A (zh) 金属线及阵列基板的制作方法
TW200305924A (en) Manufacturing method of mask and manufacturing method of semiconductor integrated circuit device
WO2013170608A1 (zh) 掩模板及制造阵列基板的方法
CN104900657A (zh) 阵列基板及其制作方法、显示面板和显示装置
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
TW201229659A (en) A method of patterning NAND strings using perpendicular SRAF
JP2009122568A (ja) フォトマスク、半導体装置、及び半導体装置の製造方法
TW201126273A (en) A method of forming exposure patterns
CN104779145B (zh) 掩膜板及其制备方法
JP2001203139A (ja) 半導体装置の製造方法
CN104950567A (zh) 一种光掩模制备方法
CN104808378B (zh) 用于制作液晶显示面板的方法及液晶显示面板
CN106298643B (zh) 一种过孔的制作方法及显示基板的制作方法
KR950025852A (ko) 하프톤형 위상반전 마스크 및 그 제조 방법
JP2008066723A5 (zh)
US7312020B2 (en) Lithography method
JPH0467613A (ja) 微細コンタクトホールの形成方法
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
US10345697B2 (en) Mask plates and manufacturing methods of array substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.