CN106933028B - 掩膜版图形的修正方法 - Google Patents

Abstract

一种掩膜版图形的修正方法，包括：提供芯片图形区，所述芯片图形区包括若干主图形；基于经验规则在各主图形周围设置第一辅助图形；对所述芯片图形区进行第一次光学临近修正，使若干主图形修正为第一修正图形；对所述芯片图形区进行检测，获取缺陷点；通过所述缺陷点建立缺陷区域；基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形；在获取第二辅助图形之后，对缺陷区域内的第一修正图形进行第二次光学临近图形修正，获取第二修正图形。所述掩膜版图形的修正方法能够提高光刻图案的精度，降低掩膜版的制造成本，提高掩膜版的制造效率。

Description

掩膜版图形的修正方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种掩膜版图形的修正方法。

背景技术

光刻技术是半导体制作技术中至关重要的一项技术，其能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图案，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图案对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。

在半导体制造中，随着设计尺寸的不断缩小，设计尺寸愈发接近光刻成像系统的极限，光的衍射效应变得越来越明显，导致的结果就是最终对设计图形产生光学影像退化，实际形成的光刻图案相对于掩膜版上的图案发生严重畸变，最终在硅片上经过光刻形成的实际图形变得和设计图形不同，这种现象被称为光学邻近效应(OPE：Optical ProximityEffect)。

光学邻近效应的产生使得如分辨率增强技术(Resolution EnhancementTechnology)、以及面向可制造性的设计辅助(Design For Manufacturability)等技术成为光刻技术中不可或缺的一部分。其中，亚分辨率辅助图形(Sub-Resolution AssistFeatures)、光学临近修正(Optical Proximity Correction，简称OPC)、反向光刻(InverseLithography Technology，简称ILT)、双重图形(Double Patterning)、自对准双重图形(Self-aligned Double Patterning)等技术手段均被用来提高光刻分辨率。

散射条(Scattering Bar，简称SB)即是一种亚分辨率辅助图形，其利用主图形(Main Feature)周围设置辅助图形条，以提高主图形的光刻质量。其中，主图形为可曝光图形，而散射条为不可曝光图形。设置散射条具有以下优点：首先，能够感受光刻图案的轮廓线宽，改善光强对比，减小边防止误差(Edge Placement Error)；其次，提高焦深，从而改善光刻工艺窗口。

然而，现有技术设置散射条的方法依旧无法保证对主图形的曝光产生最佳影响，主图形曝光形成的光刻图案仍然容易发生畸变。

发明内容

本发明解决的问题是提供一种掩膜版图形的修正方法，提高光刻图案的精度，降低掩膜版的制造成本，提高掩膜版的制造效率。

为解决上述问题，本发明提供一种掩膜版图形的修正方法，包括：提供芯片图形区，所述芯片图形区包括若干主图形；基于经验规则在各主图形周围设置第一辅助图形；对所述芯片图形区进行第一次光学临近修正，使若干主图形修正为第一修正图形；对所述芯片图形区进行检测，获取缺陷点；通过所述缺陷点建立缺陷区域；基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形；在获取第二辅助图形之后，对缺陷区域内的第一修正图形进行第二次光学临近图形修正，获取第二修正图形。

可选的，所述缺陷区域包括：包围所述缺陷点的第一区域；包围所述第一区域的第二区域；包围所述第二区域的第三区域。

可选的，所述缺陷点位于所述第一区域的中心。

可选的，所述基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形的步骤包括：移除第一区域内的第一辅助图形；在去除第一辅助图形之后，以第一区域内的第一修正图形、以及第二区域内的第一修正图形和第一辅助图形作为参考，采用模型规则在第一区域内重新建立第二辅助图形。

可选的，所述第二辅助图形位于第一区域内的各第一修正图形周围。

可选的，获取第二修正图形的步骤包括：以第三区域内的第一辅助图形和第一修正图形作为边界条件，对第二区域和第一区域内的第一修正图形进行第二次光学临近图形修正，使所述第二区域和第一区域内的第一修正图形修正为第二修正图形。

可选的，所述第一区域、第二区域和第三区域为矩形。

可选的，所述第一区域为正方形，所述正方形的边长为0.3μm～0.8μm；所述第二区域为正方形，所述正方形的边长为4μm～6μm；所述第三区域为正方形，所述正方形的边长为8μm～12μm。

可选的，还包括：在获取第二修正图形之后，对若干第一修正图形、第二修正图形、第一辅助图形和第二辅助图形进行检测。

可选的，还包括：在对若干第一修正图形、第二修正图形、第一辅助图形和第二辅助图形进行检测之后，重复获取缺陷点至获取第二修正图形的步骤。

可选的，获取缺陷点的方法包括：对芯片图形区进行模拟，获得模拟曝光图形；若所述模拟曝光图形的尺寸超出预设范围，则该模拟曝光图形对应的主图形为缺陷点。

可选的，所述第一修正图形、第二修正图形为可曝光图形。

可选的，所述第一修正图形的尺寸大于光刻工艺的分辨率临界值；所述第二修正图形的尺寸大于光刻工艺的分辨率临界值。

可选的，所述第一辅助图形和第二辅助图形为不可曝光图形。

可选的，所述第一辅助图形的尺寸小于光刻工艺的分辨率临界值；所述第二辅助图形的尺寸小于光刻工艺的分辨率临界值。

可选的，所述第一辅助图形为矩形，所述第一辅助图形的矩形宽度为10纳米～50纳米；所述第二辅助图形为矩形，所述第二辅助图形的矩形宽度为10纳米～50纳米。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的掩膜版图形的修正方法中，基于经验规则设置第一辅助图形之后，进行第一次光学临近修正以获取第一修正图形，再对所述芯片图形区进行检测，以获取缺陷点。之后，仅对包括所述缺陷点的缺陷区采用基于模型规则，使第一辅助图形转换成基于模型规则设置的第二辅助图形。根据模型规则设置的第二辅助图形的位置、形状和尺寸较第一辅助图形更精确，从而能够消除缺陷点。而且，由于仅在缺陷区基于模型规则设置第二辅助图形，从而无需对整个芯片图形区采用模型规则设置辅助图形，由此能够减小模型规则使用的区域面积，从而减少了根据模型规则所进行的计算量、提高了采用模型规则设置第二辅助图形的效率，进而提高制造掩膜版图形的效率，减小掩膜版图形的制造成本。

附图说明

图1是本发明实施例的掩膜版图形的修正方法的流程示意图；

图2至图11是本发明实施例的掩膜版图形的修正过程的示意图。

具体实施方式

如背景技术所述，现有技术设置散射条的方法依据无法保证对主图形的曝光产生最佳影响，主图形曝光形成的光刻图案仍然容易发生畸变。

一种设置散射条的方法包括：提供经过光学修正的主图形；基于经验规则(rulebased)，在主图形之间的间隙内插入若干散射条；在插入散射条之后，对主图形和散射条进行光学临近检测。其中，所述主图形是能够被曝光的图形，所述散射条是不能被曝光的图形。

所述散射条基于经验规则插入所述主图形之间，即需要根据经验人为预设配置规则，结合主图形之间的间隙位置和形貌、以及需要插入的散射条个数和对应位置，在主图形之间的间隙内插入若干散射条。在设置散射条之后，再对散射条与主图形之间的位置进行检测，若散射条与主图形之间的距离过小，则对该散射条的位置再进行修正。然而，由于上述设置散射条的方法基于人为经验进行，不仅效率较低、工作量大，而且容易产生误差，例如散射条与主图形的距离过近，则根据曝光产生的光刻图案容易发生畸变。

为了克服基于经验规则设置的散射条所产生的问题，另一种基于模型设置散射条方法被提出，具体包括：提供全芯片的主图形；对全芯片的主图形进行全局扫描，获取全芯片主图形参数；提供预设模型；基于预设模型，根据所获取全芯片主图形参数计算出全芯片的散射条参数；根据计算出的散射条参数在全芯片的主图形之间插入散射条。虽然根据预设模型设置的散射条位置、形状和尺寸更为精确，但是所述基于模型设置散射条方法需要对整个芯片的主图形进行全局扫描并计算，因此需要大量的计算成本和时间，从而会致使制造成本大幅提高，不利于产业化推广。

为了解决上述问题，本发明提供一种掩膜版图形的修正方法，请参考图1，图1是本发明实施例的掩膜版图形的修正方法的流程示意图，包括：

步骤S101，提供芯片图形区，所述芯片图形区包括若干主图形；

步骤S102，基于经验规则在各主图形周围设置第一辅助图形；

步骤S103，对所述芯片图形区进行第一次光学临近修正，使若干主图形修正为第一修正图形；

步骤S104，对所述芯片图形区形进行检测，获取缺陷点；

步骤S105，通过所述缺陷点建立缺陷区域；

步骤S106，基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形；

步骤S107，在获取第二辅助图形之后，对缺陷区域内的第一修正图形进行第二次光学临近图形修正，获取第二修正图形。

其中，基于经验规则对主图形设置第一辅助图形之后，进行第一次光学临近修正以获取第一修正图形，再对所述芯片图形区形进行检测，以获取缺陷点。之后，仅对包括所述缺陷点的缺陷区采用基于模型规则，使第一辅助图形转换成基于模型规则设置的第二辅助图形。根据模型规则设置的第二辅助图形的位置、形状和尺寸较第一辅助图形更精确，从而能够消除缺陷点。而且，由于仅在缺陷区基于模型规则设置第二辅助图形，从而无需对整个芯片图形区采用模型规则设置辅助图形，由此能够减小模型规则使用的区域面积，从而减少了根据模型规则所进行的计算量、提高了采用模型规则设置第二辅助图形的效率，进而提高制造掩膜版图形的效率，减小掩膜版图形的制造成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图11是本发明实施例的掩膜版图形的修正过程的示意图。

请参考图2和图3，图3是图2区域A的放大示意图，提供芯片图形区200，所述芯片图形区200包括若干主图形201。

在本实施例中，所述芯片图形区200用于制作芯片的光刻掩膜版，以所述芯片的光刻掩膜版能够对晶圆上的所形化光刻胶进行曝光，以形成晶圆上各芯片区域的光刻胶图形，以所述光刻胶图形能够对晶圆的芯片区域进行刻蚀，用于在晶圆的芯片区域形成栅极、金属互连线或导电插塞等半导体结构。其中，所述晶圆包括若干呈阵列排列的芯片区域，相邻芯片区域之间具有切割道。在本实施例中，所述芯片图形区200用于曝光形成单个芯片区域的光刻胶图形。

所述主图形201为可曝光图形，用于定义曝光形成的光刻胶图形，且所述主图形201的尺寸大于光刻工艺的分辨率临界值。所述主图形201为待处理图形，为了使后续以所述主图形201曝光形成的光刻胶图形的尺寸、位置、以及边界形貌更为精确，后续需要对所述主图形进行光学临近修正。在本实施例中，所述主图形201包括若干条形。

请参考图4，基于经验规则在各主图形201周围设置第一辅助图形203。图4是基于图2区域A的结构示意图。

请参考图5，对所述芯片图形区200进行第一次光学临近修正，使若干主图形201(如图4所示)修正为第一修正图形202。图5是基于图2区域A的结构示意图。

所述第一次光学临近修正用于对若干主图形201进行误差修正。在本实施例中，所述第一次光学临近修正的步骤包括：获取所述主图形201及第一辅助图形203的尺寸参数；根据所述主图形201及第一辅助图形203的尺寸参数通过光学临近修正模型进行计算，获取修正后的第一修正图形202。其中，获取光学临近修正模型的步骤包括：首先采用以芯片图形区200制作的测试掩模版进行曝光，获取曝光图形；测量所述曝光图形的尺寸，并获得测试数据；将所述测试数据与测试掩膜版的图形数据进行比较和拟合，建立光学邻近修正模型。

在本实施例中，所述主图形201为可曝光图形，则修正后的第一修正图形202为可曝光图形。所述第一修正图形202的尺寸大于光刻工艺的分辨率临界值。

请参考图5，基于经验规则在各第一修正图形202周围设置第一辅助图形203。图5是基于图2区域A的结构示意图。

所述第一辅助图形203为不可曝光图形，所述第一辅助图形203的尺寸小于光刻工艺的分辨率临界值。

在本实施例中，所述第一辅助图形为散射条，利用曝光过程中，曝光光线发生干涉衍射的现象，增强曝光图形的对比度，提高曝光图形的边界形貌。在本实施例中，所述第一辅助图形203为矩形，所述第一辅助图形203的矩形宽度为10纳米～50纳米。

所述第一辅助图形203根据经验规则设置于相邻第一修正图形202之间的间隙内，所述经验规则为根据经验设置的预设配置规则，所述第一辅助图形根据所述预设配置规则设置到各第一修正图形202周围。虽然，基于经验规则设置第一辅助图形203有利于减少制造成本，然而，由于所述预设配置规则根据已有的光刻掩膜版图形设置，取决于技术人员的经验，因此所述第一辅助图形203的尺寸、所述第一辅助图形203的位置、以及所述第一辅助图形203与第一修正图形202之间的距离均不易精确控制，容易造成所述第一辅助图形203与第一修正图形202之间的距离不适，例如过近或过远，继而未能达到增强曝光图形对比度的预期目的。

请参考图6和图7，图7是图6区域B的放大示意图，对所述芯片图形区200进行检测，获取缺陷点204。

对所述芯片图形区200进行检测的步骤包括：采用所述芯片图形区200进行模拟曝光，获取测试曝光图形；对所述测试曝光图形进行扫描，当所述曝光图形的尺寸或位置参数不符合设计标准时，获取缺陷点204。

在本实施例中，所述缺陷点204的方法包括：对芯片图形区200进行模拟，获得模拟曝光图形；若所述模拟曝光图形的尺寸超出预设范围，则该模拟曝光图形对应的主图形为缺陷点204。。

其中，当所述第一辅助图形203与相邻第一修正图形202之间的距离过小时，会在曝光过程中使光线的干涉对曝光图形的对比度造成不良影响，从而使硅片上所曝光的图形无法达到设计标准。

请参考图8，通过所述缺陷点204建立缺陷区域240。

所述缺陷区域240包括：包围所述缺陷点204的第一区域241；包围所述第一区域241的第二区域242；包围所述第二区域242的第三区域243。所述第一区域241、第二区域242和第三区域243为中心对称图形，且所述第一区域241、第二区域242和第三区域243为同心图形。在本实施例中，所述第一区域241、第二区域242和第三区域243均以所述缺陷点204作为中心。

所述缺陷点204位于所述第一区域241的中心。在所述第一区域241内，需要重新建立散射条，以消除缺陷点204。并且，由于所述第一区域241内的散射条的尺寸、位置和形状均发生变化，因此需要基于新的散射条参数，对第一区域241和第二区域242内的第一修正图形202重新进行修正，以消除第一区域241内散射条发生变化而带来的影响。

所述第一区域241、第二区域242和第三区域243为矩形。在本实施例中，所述第一区域241为正方形，所述正方形的边长为0.3μm～0.8μm；所述第二区域242为正方形，所述正方形的边长为4μm～6μm；所述第三区域243为正方形，所述正方形的边长为8μm～12μm；在一实施例中，所述第一区域241的边长为0.5μm；所述第二区域242的边长为5μm；所述第三区域243的边长为10μm。

当所述第一区域241的边长过大时，则后续运行模型规则的区域面积过大，从而增加了模型规则需要计算的数据量，使得重新在第一区域241内插入散射条的效率降低，而制造成本增加；当所述第一区域241的边长过小时，则所述第一区域241容易无法覆盖缺陷点204，则后续容易无法完全消除所述缺陷点204。

由于重新插入散射条会对第一修正图形202形成的曝光图形形貌产生影响，当所述第二区域242的边长过小时，则所述第二区域242无法完全覆盖受影响的第一修正图形202。当所述第二区域242的边长过大时，则后续需要重新进行光学临近修正的区域变大，容易使制造效率降低而成本提高。

由于所述第三区域243作为后续对第二区域242进行第二次光学临近修正时获取边界条件的区域，当第三区域243的边长过小时，则无法获取足够的边界条件。

请参考图9至图10，基于模型规则将所述缺陷区域240内的第一辅助图形203(如图8所示)转换为第二辅助图形205。

请参考图9，移除第一区域241内的第一辅助图形203(如图8所示)。

由于所述缺陷点204位于所述第一区域241的中心，且所述缺陷点204是由设置不当的第一辅助图形203所造成，因此，重新优化第一区域241内的第一辅助图形203，能够去除所述缺陷点204。

请参考图10，在去除第一辅助图形203(如图8所示)之后，以第一区域241内的第一修正图形202、以及第二区域242内的第一修正图形202和第一辅助图形203作为参考，采用模型规则在第一区域241内重新建立第二辅助图形205。

采用模型规则在第一区域241内重新建立第二辅助图形205的步骤包括：扫描第一区域241内的第一修正图形202，获取第一区域241内的第一修正图形参数；提供模型规则；根据所述第一修正图形202参数，通过所述模型规则计算出第二辅助图形参数；根据所述第二辅助图形参数，在第一区域241的第一修正图形202之间插入所述第二辅助图形205。

由于仅需对第一区域241的第一修正图形202进行扫描，且仅需根据第一修正图形202参数进行计算，以获取第二辅助图形参数，因此，相对于针对整个芯片图形区200使用模型规则来说，极大地降低了所需获取的第一修正图形参数的数量，也相应减轻了通过所述模型规则进行计算的压力。因此，提高了修正掩膜版图形的效率，降低了掩膜版的制造成本。

所述第二辅助图形205为不可曝光图形，所述第二辅助图形205的尺寸小于光刻工艺的分辨率临界值。

在本实施例中，所述第二辅助图形205为散射条，利用曝光过程中，曝光光线发生干涉衍射的现象，增强曝光图形的对比度，提高曝光图形的边界形貌。在本实施例中，所述第二辅助图形205为矩形，所述第二辅助图形205的矩形宽度为10纳米～50纳米。

请参考图11，在获取第二辅助图形205之后，对缺陷区域240内的第一修正图形202(如图10所示)进行第二次光学临近图形修正，获取第二修正图形206。

所述第二次光学临近修正用于对第二区域242和第一区域241内的第一修正图形202进行误差修正。在本实施例中，获取第二修正图形206的步骤包括：以第三区域243内的第一辅助图形203和第一修正图形202作为边界条件，对第二区域242和第一区域241内的第一修正图形202进行第二次光学临近图形修正，使所述第二区域242和第一区域241内的第一修正图形202修正为第二修正图形206。

在本实施例中，所述第一修正图形202为可曝光图形，则修正后的所述第二修正图形206为可曝光图形。所述第二修正图形206的尺寸大于光刻工艺的分辨率临界值。

在本实施例中，在获取第二修正图形206之后，对若干第一修正图形202、第二修正图形206、第一辅助图形202和第二辅助图形205进行检测，用于检测由第一修正图形202和第二修正图形206所形成的曝光图形是否符合设计要求。

在一实施例后，在对若干第一修正图形202、第二修正图形206、第一辅助图形203和第二辅助图形205进行检测之后，还能够重复获取步骤S104至步骤S106。

综上，本实施例中，基于经验规则对主图形设置第一辅助图形之后，进行第一次光学临近修正以获取第一修正图形，并对所述芯片图形区形进行检测，以获取缺陷点。之后，仅对包括所述缺陷点的缺陷区采用基于模型规则，使第一辅助图形转换成基于模型规则设置的第二辅助图形。根据模型规则设置的第二辅助图形的位置、形状和尺寸较第一辅助图形更精确，从而能够消除缺陷点。而且，由于仅在缺陷区基于模型规则设置第二辅助图形，从而无需对整个芯片图形区采用模型规则设置辅助图形，由此能够减小模型规则使用的区域面积，从而减少了根据模型规则所进行的计算量、提高了采用模型规则设置第二辅助图形的效率，进而提高制造掩膜版图形的效率，减小掩膜版图形的制造成本。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种掩膜版图形的修正方法，其特征在于，包括：

提供芯片图形区，所述芯片图形区包括若干主图形；

基于经验规则在各主图形周围设置第一辅助图形；

对所述芯片图形区进行第一次光学临近修正，使若干主图形修正为第一修正图形；

对所述芯片图形区进行检测，获取缺陷点；

通过所述缺陷点建立缺陷区域，所述缺陷区域包括：包围所述缺陷点的第一区域；包围所述第一区域的第二区域；包围所述第二区域的第三区域；

基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形；

在获取第二辅助图形之后，对缺陷区域内的第一修正图形进行第二次光学临近图形修正，获取第二修正图形。

2.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述缺陷点位于所述第一区域的中心。

3.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述基于模型规则将所述缺陷区域内的第一辅助图形转换为第二辅助图形的步骤包括：

移除第一区域内的第一辅助图形；

在去除第一辅助图形之后，以第一区域内的第一修正图形、以及第二区域内的第一修正图形和第一辅助图形作为参考，采用模型规则在第一区域内重新建立第二辅助图形。

4.如权利要求3所述的掩膜版图形的修正方法，其特征在于，所述第二辅助图形位于第一区域内的各第一修正图形周围。

5.如权利要求1所述的掩膜版图形的修正方法，其特征在于，获取第二修正图形的步骤包括：以第三区域内的第一辅助图形和第一修正图形作为边界条件，对第二区域和第一区域内的第一修正图形进行第二次光学临近图形修正，使所述第二区域和第一区域内的第一修正图形修正为第二修正图形。

6.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述第一区域、第二区域和第三区域为矩形。

7.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述第一区域为正方形，所述正方形的边长为0.3μm～0.8μm；所述第二区域为正方形，所述正方形的边长为4μm～6μm；所述第三区域为正方形，所述正方形的边长为8μm～12μm。

8.如权利要求1所述的掩膜版图形的修正方法，其特征在于，还包括：在获取第二修正图形之后，对若干第一修正图形、第二修正图形、第一辅助图形和第二辅助图形进行检测。

9.如权利要求8所述的掩膜版图形的修正方法，其特征在于，还包括：在对若干第一修正图形、第二修正图形、第一辅助图形和第二辅助图形进行检测之后，重复获取缺陷点至获取第二修正图形的步骤。

10.如权利要求1所述的掩膜版图形的修正方法，其特征在于，获取缺陷点的方法包括：对芯片图形区进行模拟，获得模拟曝光图形；若所述模拟曝光图形的尺寸超出预设范围，则该模拟曝光图形对应的主图形为缺陷点。

11.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述第一修正图形、第二修正图形为可曝光图形。

12.如权利要求11所述的掩膜版图形的修正方法，其特征在于，所述第一修正图形的尺寸大于光刻工艺的分辨率临界值；所述第二修正图形的尺寸大于光刻工艺的分辨率临界值。

13.如权利要求1所述的掩膜版图形的修正方法，其特征在于，所述第一辅助图形和第二辅助图形为不可曝光图形。

14.如权利要求13所述的掩膜版图形的修正方法，其特征在于，所述第一辅助图形的尺寸小于光刻工艺的分辨率临界值；所述第二辅助图形的尺寸小于光刻工艺的分辨率临界值。

15.如权利要求14所述的掩膜版图形的修正方法，其特征在于，所述第一辅助图形为矩形，所述第一辅助图形的矩形宽度为10纳米～50纳米；所述第二辅助图形为矩形，所述第二辅助图形的矩形宽度为10纳米～50纳米。

Images