CN113848678B - 掩膜版及其制造方法、半导体器件的制造方法 - Google Patents

掩膜版及其制造方法、半导体器件的制造方法 Download PDF

Info

Publication number
CN113848678B
CN113848678B CN202111117157.9A CN202111117157A CN113848678B CN 113848678 B CN113848678 B CN 113848678B CN 202111117157 A CN202111117157 A CN 202111117157A CN 113848678 B CN113848678 B CN 113848678B
Authority
CN
China
Prior art keywords
pattern
corner
reticle
mask
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111117157.9A
Other languages
English (en)
Other versions
CN113848678A (zh
Inventor
程雷
吴潇潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111117157.9A priority Critical patent/CN113848678B/zh
Publication of CN113848678A publication Critical patent/CN113848678A/zh
Application granted granted Critical
Publication of CN113848678B publication Critical patent/CN113848678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种掩膜版及其制造方法、半导体器件的制造方法，所述掩膜版包括：主图形，包括至少一个第一拐角；以及，辅助图形，包括与所述主图形的形状对应的第一图形，所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角。本发明的技术方案能够使得拐角圆化效应得到改善。

Description

掩膜版及其制造方法、半导体器件的制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种掩膜版及其制造方法、半导体器件的制造方法。
背景技术
光刻技术是半导体制作技术中至关重要的一项技术，光刻技术能够实现将图形从掩膜版上转移到硅片表面，形成符合设计要求的半导体器件。但是，通过光刻将图形从掩膜版上转移到硅片表面的过程会有或多或少的失真，失真的原因是由于光学邻近效应(Optical Proximity Effect，简称OPE)，光学邻近效应是由光学成像系统的非线性滤波所造成的。为了消除光学邻近效应的影响，实际的掩膜版上的曝光图形与曝光后所希望得到的图形并不相同，曝光图形需要经过光学邻近校正(Optical ProximityCorrection，简称OPC)处理。在对掩膜版上的曝光图形进行光学邻近校正处理时，会在曝光图形的周围辅以设置亚尺寸的辅助图形，即亚分辨率辅助图形(Sub-resolution Assistant Feature，简称SRAF)；辅助图形不会被曝光出来，通过增加辅助图形能够使得主图形位于图形稀疏区域的图形密度接近位于图形密集区域的图形密度，进而使得图形稀疏区域接收到的衍射光的对比度提升，从而改善失真情况。
其中，当掩膜版上的主图形具有拐角(例如为45°、90°等的尖角)时，拐角区域的低阶衍射光很容易被滤掉，进而导致拐角圆化(CornerRounding)效应明显。而传统的辅助图形仅包括多个线条，对图形密度的增加有限，并不能有效的改善拐角圆化效应，无法确保主图形的拐角在曝光后会更接近尖角，从而无法使得用于接收光的区域在曝光后的面积实现最大化。
因此，如何对辅助图形进行优化，以改善拐角圆化效应是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种掩膜版及其制造方法、半导体器件的制造方法，能够使得拐角圆化效应得到改善。
为实现上述目的，本发明提供了一种掩膜版，包括：
主图形，包括至少一个第一拐角；以及，
辅助图形，包括与所述主图形的形状对应的第一图形，所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角。
可选地，所述第一拐角和所述第二拐角均为直角。
可选地，所述第一拐角与所述第二拐角的角平分线重叠。
可选地，所述第一拐角的两条边靠近相交顶点的一端均形成有凹槽。
可选地，所述第二拐角的两条边经相交顶点向所述第一拐角方向延伸，以使得两条边的延伸部分分别对应一个所述凹槽。
可选地，所述辅助图形还包括第二图形，所述第二图形位于所述第一图形的远离所述主图形的一侧。
可选地，所述第二拐角的两条边的中间区域均形成有凸起。
可选地，所述凸起位于所述第二拐角的两条边的一侧或两侧。
可选地，所述第二图形为十字形，十字形的两条相交线条分别对准所述凸起。
可选地，述第二图形为封闭环形，且封闭环形的内圈为十字形或方形。
可选地，所述辅助图形还包括第三图形，所述第二图形环绕所述第三图形。
可选地，所述主图形为包括多个所述第一拐角的封闭环形，所述第一图形为包括多个所述第二拐角的封闭环形，所述第一图形包围所述第二图形。
本发明还提供了一种掩膜版的制造方法，包括：
设计所述的掩膜版；
利用所述掩膜版模拟工艺窗口，以优化所述掩膜版上的主图形和/或辅助图形至满足要求；
利用优化至满足要求的所述主图形和所述辅助图形制备测试掩膜版；
将所述测试掩膜版在芯片端进行工艺验证，以获得符合生产要求的掩膜版。
本发明还提供了一种半导体器件的制造方法，包括：
提供一晶圆，所述晶圆的表面覆盖有光刻胶层；
采用所述的掩膜版对所述光刻胶层进行光刻，以将所述掩膜版上的主图形完整地转移到所述光刻胶层上，形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜，对所述晶圆进行刻蚀，以将所述掩膜版上的主图形完整地转移到所述晶圆上；以及，
去除所述图案化的光刻胶层。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的掩膜版，对于包括至少一个第一拐角的主图形，由于增加的辅助图形包括与所述主图形的形状对应的第一图形，且所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角，使得所述辅助图形的形状与所述主图形的形状更加接近，图形密度得到增大，进而使得所述辅助图形和所述主图形都能得到更好的干涉效果，增加了所述主图形的第一拐角的衍射光强度，提高了对比度，从而使得所述主图形的第一拐角处在曝光后更加接近尖角，增加了曝光后面积，拐角圆化效应得到改善。
2、本发明的掩膜版的制造方法，通过对所述的掩膜版进行模拟、优化和验证，使得制造的掩膜版能够符合生产要求。
3、本发明的半导体器件的制造方法，由于采用所述的掩膜版对晶圆表面的光刻胶层进行光刻，使得拐角圆化效应得到改善，进而使得形成的半导体器件符合规格要求。
附图说明
图1是一种曝光后期望得到的图形示意图；
图2是一种掩膜版的示意图；
图3是采用图2所示的掩膜版曝光后的图形示意图；
图4是本发明一实施例的掩膜版的示意图；
图5a～图5d是本发明一实施例的辅助图形的示意图；
图6是采用图4所示的掩膜版曝光后的图形示意图。
其中，附图1～图6的附图标记说明如下：
10-曝光图形；11-主图形；111-区域；12-辅助图形；13-曝光图形；131-区域；20-区域；21-主图形；211-第一凹槽；212-第二凹槽；22-辅助图形；221-第一图形；222-第二图形；223-第三图形；23-曝光图形；231-区域。
具体实施方式
以制作图像传感器中的环绕像素阵列的深沟槽为例，图1为曝光后期望得到的曝光图形10，曝光图形10包括阵列排布的多个方形，每个方形的拐角处为直角。为了曝光后得到的图形尽可能接近曝光图形10，对曝光图形10进行光学邻近校正处理得到图2所示的实际掩膜版上的图形，其包括主图形11和辅助图形12，主图形11中的每个方形的拐角均为尖角，辅助图形12包括位于每个方形中的多个线条(图2中为四个线条)以及位于主图形11外围的多个线条(图2中为四个线条)。采用图2所示的掩膜版曝光后得到如图3所示的曝光图形13，由于辅助图形12与所述主图形11的形状不匹配且对图形密度的增加有限，导致曝光图形13中的拐角CD(关键尺寸)长度L2远大于主图形11中的拐角CD长度L1(例如长度L1为183.8nm，长度L2为335.9nm)，辅助图形12对拐角圆化效应的改善效果低，导致用于接收光的区域111在曝光后得到的区域131的面积仍然很小。
因此，本发明提出了一种掩膜版及其制造方法、半导体器件的制造方法，能够改善拐角圆化效应。
为使本发明的目的、优点和特征更加清楚，以下结合附图1～图6对本发明提出的掩膜版及其制造方法、半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种掩膜版，包括：主图形，包括至少一个第一拐角；以及，辅助图形，包括与所述主图形的形状对应的第一图形，所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角。
下面参阅图4～图6详细描述本实施例提供的掩膜版。
所述主图形包括至少一个第一拐角，每个所述第一拐角为两条线条相交形成。
所述主图形可以为非封闭结构，例如为包括一个所述第一拐角的L形或包括两个所述第一拐角的凹口形等；或者，所述主图形可以为包括多个所述第一拐角的封闭环形，例如为包括四个所述第一拐角的四边形、包括六个所述第一拐角的六边形或包括八个所述第一拐角的八边形等。
所述第一拐角的两条边靠近相交顶点的一端均形成有凹槽，以增大用于接收光的区域的面积，降低拐角圆化效应对曝光后图形的影响。其中，每条边上的凹槽的位置、长度和深度可以相同或不同。
所述辅助图形包括与所述主图形的形状对应的第一图形，所述第一图形具有至少一个第二拐角，每个所述第二拐角为两条线条相交形成。那么，所述第一图形也可以为非封闭结构，例如为包括一个所述第二拐角的L形或包括两个所述第二拐角的凹口形等；或者，所述第一图形可以为包括多个所述第二拐角的封闭环形，例如为包括四个所述第二拐角的四边形、包括六个所述第二拐角的六边形或包括八个所述第二拐角的八边形等。
所述第二拐角位于所述第一拐角的内侧，那么，所述第一拐角包围所述第二拐角；所述第一拐角与所述第二拐角的开口方向相同，那么，所述第一拐角的两条边分别对应与所述第二拐角的两条边平行。优选所述第一拐角与所述第二拐角的角平分线重叠。
所述第一拐角和所述第二拐角均为尖角，例如所述第一拐角和所述第二拐角均为直角、锐角(例如45°或60°等)或钝角(例如120°、135°等)。
所述第二拐角的两条边经相交顶点向所述第一拐角方向延伸，以使得所述第二拐角的两条边的延伸部分分别对应所述第一拐角的两条边上的所述凹槽。
所述第二拐角的两条边的中间区域均形成有凸起。由于所述第一拐角的两条边靠近相交顶点的一端形成有所述凹槽，相当于所述第一拐角的两条边的中间区域相对靠近相交顶点的一端向外凸起，那么，所述第二拐角的两条边上的凸起分别与所述第一拐角的两条边上的凸起对应，进一步使得所述第一图形的形状与所述主图形的形状对应。
并且，所述第二拐角的两条边上的凸起可以位于所述第二拐角的两条边的一侧或两侧。
参阅图4，以用于制作图像传感器中的环绕像素阵列的深沟槽的掩膜版为例，图4中示意出了相互连接且呈3*3阵列排布的九个主图形21，所述主图形21为包括四个所述第一拐角的封闭环形，且四个所述第一拐角均为直角。所述第一拐角的每条边靠近相交顶点的一端相对于中间区域向内凹陷(即形成所述凹槽)，以增大用于接收光的区域20的面积；其中，位于中间的主图形21中的四个所述第一拐角的两条边上的所述凹槽的位置、长度和深度相同；位于外围的八个主图形21中的各个第一拐角的两条边上的所述凹槽的位置、长度和深度存在相同或不同的情况，例如，在图4中左上角的第一个主图形21中，第一凹槽211的长度小于第二凹槽212的长度，所述第一凹槽211未与所述第一拐角的两条边的相交顶点接触，而所述第二凹槽212从所述第一拐角的两条边的相交顶点向边的中间延伸。
参阅图4和图5a～图5d，所述辅助图形22包括与所述主图形21的形状对应的第一图形221，所述第一图形221为包括四个所述第二拐角的封闭环形，且四个所述第二拐角均为直角。所述第二拐角的每条边经所述第二拐角的相交顶点对应向所述第一拐角的每条边方向延伸，以使得每个所述第二拐角的两条边的延伸部分形成的夹角与对应的所述第一拐角相对设置，那么，所述第二拐角的两条边的延伸部分分别对应所述第一拐角的两条边上的所述凹槽，以增大所述凹槽区域的图形密度。所述第二拐角的两条边上的凸起分别与所述第一拐角的两条边上的凸起对准，在图5a和图5d所示的实施例中，所述第二拐角的两条边上的凸起位于所述第二拐角的两条边的两侧；在图5b～图5c所示的实施例中，所述第二拐角的两条边上的凸起位于所述第二拐角的两条边的一侧，且位于所述第一图形221的封闭环形的内侧。
所述辅助图形还包括第二图形，所述第二图形位于所述第一图形的远离所述主图形的一侧。其中，所述第二图形的数量可以为一个或至少两个。
所述第二图形可以为十字形，且十字形的两条相交线条分别对准所述第二拐角的两条边上的凸起；或者，所述第二图形为封闭环形，且封闭环形的内圈为至少一个十字形或方形等，此时，所述辅助图形还可包括第三图形，所述第二图形环绕所述第三图形。通过增加所述第二图形和所述第三图形，能够在所述第一图形的基础上进一步增加所述主图形内侧的图形密度。
参阅图4和图5a～图5d，所述第一图形221包围所述第二图形222。如图5a所示，所述第二图形222为十字形，十字形的两条相交线条分别对准所述第一图形221中的凸起，且十字形的两条相交线的宽度均不超过所述第一图形221中的凸起在对应的每条边上的长度；如图5b所示，所述第二图形222为封闭环形，且封闭环形的内圈为四个规则排布的十字形；如图5c所示，所述第二图形222为封闭环形，且封闭环形的内圈为四个规则排布的方形，且方形内部形成有第三图形223，所述第三图形223为十字形；如图5d所示，所述第二图形222为封闭环形，且封闭环形的内圈为一个方形，且方形内部形成有第三图形223，所述第三图形223也为封闭环形。
需要说明的是，所述第二图形和所述第三图形的形状不仅限于图5a～图5d所示的形状，可以根据对图形密度的提升需求选择合适的形状。
另外，根据所述主图形21所环绕的用于接收光的区域20的面积的不同，可以在所述主图形21内侧设置一个或至少两个所述辅助图形22，区域20的面积越大，则设置的所述辅助图形22的数量可以越多。
所述主图形在曝光和显影之后会被转移到覆盖在晶圆表面的光刻胶层上，形成图案化的光刻胶层；并且，在以所述图案化的光刻胶层为掩膜对所述晶圆进行刻蚀之后，所述主图形会被转移到所述晶圆上，以在所述晶圆上形成所需的半导体结构(例如形成栅极、金属互连线或者导电接触插栓等)。所述辅助图形在曝光过程中，会利用曝光光线发生干涉衍射的现象，增强曝光的所述主图形的对比度，增大工艺窗口，提高曝光的所述主图形的边界形貌的精确度。
所述辅助图形的宽度均小于所述主图形的宽度，且所述主图形的宽度大于曝光工艺的分辨率临界值，所述辅助图形的宽度小于曝光工艺的分辨率临界值，以使得在对所述主图形进行曝光时，所述辅助图形不会被曝光，进而使得所述辅助图形在光刻之后不会被转移到覆盖在所述晶圆表面的光刻胶层上。
从上述的内容可知，对于包括至少一个第一拐角的主图形，由于增加的辅助图形包括与所述主图形的形状对应的第一图形，且所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角，使得所述辅助图形的形状与所述主图形的形状更加接近，图形密度得到增大，进而使得所述辅助图形和所述主图形都能得到更好的干涉效果，增加了所述主图形的第一拐角的衍射光强度，提高了对比度，从而使得所述主图形的第一拐角处在曝光后更加接近尖角(例如若所述第一拐角为直角，则使得在曝光后更加方正)，增加了曝光后面积，拐角圆化效应得到改善。
并且，由于所述第二拐角的两条边经相交顶点向所述第一拐角方向延伸，以使得两条边的延伸部分分别与所述第一拐角两条边上的凹槽对应，那么，通过延伸部分能够进一步增大所述凹槽区域的图形密度，进而使得能够进一步的改善拐角圆化效应。
例如，采用图4所示的掩膜版曝光后得到如图6所示的曝光图形23，通过设计掩膜板上的辅助图形22，使得曝光图形23中的拐角CD(关键尺寸)长度L3小于图3所示的曝光图形13中的拐角CD长度L2(例如长度L3为318.2nm，长度L2为335.9nm)，那么，图6中的曝光后的区域231的面积大于图3中的曝光后的区域131的面积。因此，相比采用传统的掩膜版进行曝光，采用本发明的掩膜版进行曝光能够使得拐角圆化效应得到进一步改善。
本发明一实施例提供一种掩膜版的制造方法，包括：
首先，设计所述的掩膜版，所述掩膜版的图形参见上述说明，在此不再赘述。
接着，利用所述掩膜版来模拟工艺窗口，以优化所述掩膜版上的主图形和/或辅助图形至满足要求。可以根据模拟获得的工艺窗口的尺寸(即用于接收光的区域在曝光后的面积)来对所述主图形和/或所述辅助图形的形状、尺寸(宽度等)、位置等进行修改调整，以使得修改调整之后获得的工艺窗口的尺寸满足要求。
接着，利用优化至满足要求的所述主图形和/或辅助图形制备测试掩膜版。再将所述测试掩膜版在芯片端进行工艺验证，以获得符合生产要求的掩膜版。即采用所述测试掩膜版对晶圆进行光刻和刻蚀，检测所述测试掩膜版上的所述主图形是否能够完整地转移到晶圆表面的光刻胶层和所述晶圆上，例如，拐角处是否接近所述主图形中的尖角，若所述测试掩膜版上的所述主图形能够完整地转移到晶圆表面的光刻胶层和所述晶圆上，且重复使用所述测试掩膜版都能达到上述的效果，则获得符合生产要求的掩膜版。
因此，本发明的掩膜版的制造方法能够使得拐角圆化效应得到改善，进而使得工艺窗口增大，从而使得制造的掩膜版符合生产要求。
本发明一实施例提供一种半导体器件的制造方法，包括：首先，提供一晶圆，所述晶圆的表面覆盖有光刻胶层；然后，采用本发明提供的所述掩膜版对所述光刻胶层进行光刻，以将所述掩膜版上的主图形完整地转移到所述光刻胶层上，形成图案化的光刻胶层，所述图案化的光刻胶层的拐角处接近尖角；接着，以所述图案化的光刻胶层为掩膜，对所述晶圆进行刻蚀，以将所述掩膜版上的主图形完整地转移到所述晶圆上；接着，去除所述图案化的光刻胶层，以形成符合规格要求的半导体器件。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种掩膜版，其特征在于，包括：
主图形，包括至少一个第一拐角，所述第一拐角的两条边靠近相交顶点的一端均形成有凹槽；以及，
辅助图形，包括与所述主图形的形状对应的第一图形，所述第一图形具有至少一个第二拐角，所述第二拐角位于所述第一拐角的内侧且开口方向与所述第一拐角相同，所述第一拐角和所述第二拐角均为尖角。
2.如权利要求1所述的掩膜版，其特征在于，所述第一拐角和所述第二拐角均为直角。
3.如权利要求1所述的掩膜版，其特征在于，所述第一拐角与所述第二拐角的角平分线重叠。
4.如权利要求1所述的掩膜版，其特征在于，所述第二拐角的两条边经相交顶点向所述第一拐角方向延伸，以使得两条边的延伸部分分别对应一个所述凹槽。
5.如权利要求1所述的掩膜版，其特征在于，所述辅助图形还包括第二图形，所述第二图形位于所述第一图形的远离所述主图形的一侧。
6.如权利要求5所述的掩膜版，其特征在于，所述第二拐角的两条边的中间区域均形成有凸起。
7.如权利要求6所述的掩膜版，其特征在于，所述凸起位于所述第二拐角的两条边的一侧或两侧。
8.如权利要求6所述的掩膜版，其特征在于，所述第二图形为十字形，十字形的两条相交线条分别对准所述凸起。
9.如权利要求5所述的掩膜版，其特征在于，所述第二图形为封闭环形，且封闭环形的内圈为十字形或方形。
10.如权利要求9所述的掩膜版，其特征在于，所述辅助图形还包括第三图形，所述第二图形环绕所述第三图形。
11.如权利要求5所述的掩膜版，其特征在于，所述主图形为包括多个所述第一拐角的封闭环形，所述第一图形为包括多个所述第二拐角的封闭环形，所述第一图形包围所述第二图形。
12.一种掩膜版的制造方法，其特征在于，包括：
设计如权利要求1至11中任一项所述的掩膜版；
利用所述掩膜版模拟工艺窗口，以优化所述掩膜版上的主图形和/或辅助图形至满足要求；
利用优化至满足要求的所述主图形和所述辅助图形制备测试掩膜版；
将所述测试掩膜版在芯片端进行工艺验证，以获得符合生产要求的掩膜版。
13.一种半导体器件的制造方法，其特征在于，包括：
提供一晶圆，所述晶圆的表面覆盖有光刻胶层；
采用权利要求1至11中任一项所述的掩膜版对所述光刻胶层进行光刻，以将所述掩膜版上的主图形完整地转移到所述光刻胶层上，形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜，对所述晶圆进行刻蚀，以将所述掩膜版上的主图形完整地转移到所述晶圆上；以及，
去除所述图案化的光刻胶层。
CN202111117157.9A 2021-09-23 2021-09-23 掩膜版及其制造方法、半导体器件的制造方法 Active CN113848678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111117157.9A CN113848678B (zh) 2021-09-23 2021-09-23 掩膜版及其制造方法、半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111117157.9A CN113848678B (zh) 2021-09-23 2021-09-23 掩膜版及其制造方法、半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN113848678A CN113848678A (zh) 2021-12-28
CN113848678B true CN113848678B (zh) 2024-02-27

Family

ID=78979060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111117157.9A Active CN113848678B (zh) 2021-09-23 2021-09-23 掩膜版及其制造方法、半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113848678B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117420724B (zh) * 2023-12-18 2024-03-12 合肥晶合集成电路股份有限公司 一种掩膜版结构及其拐角边缘放置误差值的统计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033811A (en) * 1998-01-21 2000-03-07 Lg Semicon Co., Ltd. Optical proximity correction mask for semiconductor device fabrication
CN102193303A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN102411259A (zh) * 2011-11-28 2012-04-11 上海华力微电子有限公司 对光掩膜设计版图进行光学临近修正的方法和装置
CN106324888A (zh) * 2015-07-06 2017-01-11 上海仪电显示材料有限公司 掩模板、滤光片的制作方法以及液晶显示面板
CN106933028A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589041B1 (ko) * 2001-03-30 2006-06-13 삼성전자주식회사 마스크 및 그 형성방법
JP2004012722A (ja) * 2002-06-05 2004-01-15 Seiko Epson Corp フォトマスク及びパターン作製方法及び半導体装置
US9355209B2 (en) * 2011-11-17 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Revising layout design through OPC to reduce corner rounding effect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033811A (en) * 1998-01-21 2000-03-07 Lg Semicon Co., Ltd. Optical proximity correction mask for semiconductor device fabrication
CN102193303A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN102411259A (zh) * 2011-11-28 2012-04-11 上海华力微电子有限公司 对光掩膜设计版图进行光学临近修正的方法和装置
CN106324888A (zh) * 2015-07-06 2017-01-11 上海仪电显示材料有限公司 掩模板、滤光片的制作方法以及液晶显示面板
CN106933028A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法

Also Published As

Publication number Publication date
CN113848678A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
EP1241523B1 (en) Photomask, method of producing photomask
JP3978739B2 (ja) 半導体用光学近接補償マスク
US6426269B1 (en) Dummy feature reduction using optical proximity effect correction
CN107490931B (zh) 掩膜版图形的修正方法
JPH0667403A (ja) ホトマスク及びマスクパタンデータ処理方法
TWI704641B (zh) 半導體裝置、製造方法及測量方法
US8129078B2 (en) Mask, method for manufacturing the same, and method for manufacturing semiconductor device
CN113848678B (zh) 掩膜版及其制造方法、半导体器件的制造方法
CN107490932B (zh) 掩膜版图形的修正方法
CN110634899B (zh) 背照式图像传感器光电子隔离层网栅的辅助图形结构
US12055860B2 (en) Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US6787272B2 (en) Assist feature for random, isolated, semi-dense, and other non-dense contacts
JP2002072442A (ja) 位相シフトマスクの製造方法、レジストパターンの形成方法および半導体装置の製造方法
KR100742968B1 (ko) 마스크 제작 방법 및 마스크 바이어스 최적화 방법
CN109254494B (zh) 一种光学邻近修正方法
CN101458444B (zh) 制作光掩模版及图形化的方法
TW201944168A (zh) 光罩以及形成圖案的方法
US20120148942A1 (en) Diagonal interconnect for improved process margin with off-axis illumination
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
CN110687746B (zh) 曝光辅助图形、掩膜版及掩模版与半导体器件的制造方法
KR100590512B1 (ko) 반도체 소자의 마스크 패턴 형성방법
CN114895522B (zh) 用于duv光刻的光掩模版结构及其制备方法
CN112946993B (zh) 光学邻近修正、光掩膜版制作及图形化方法
KR0134169Y1 (ko) 마스크 패턴
KR20090068638A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China