CN109254494B - 一种光学邻近修正方法 - Google Patents
一种光学邻近修正方法 Download PDFInfo
- Publication number
- CN109254494B CN109254494B CN201710566152.1A CN201710566152A CN109254494B CN 109254494 B CN109254494 B CN 109254494B CN 201710566152 A CN201710566152 A CN 201710566152A CN 109254494 B CN109254494 B CN 109254494B
- Authority
- CN
- China
- Prior art keywords
- edge
- critical
- contour
- edge placement
- edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Abstract
本发明提供一种光学邻近修正方法,包括:提供经过至少一次光学邻近修正后的切割层图形;对切割层图形进行光学模拟,以获得模拟轮廓,其中,模拟轮廓包括关键边缘和非关键边缘;将模拟轮廓和目标轮廓进行比较,分别获得关键边缘的边缘放置误差和非关键边缘的边缘放置误差;计算成本函数,成本函数为关键边缘的边缘放置误差的加权平方和,以及非关键边缘的边缘放置误差的加权平方和之和,关键边缘的边缘放置误差的权重大于非关键边缘的边缘放置误差的权重;判断成本函数是否超出标准范围,若超出则继续对切割层图形进行光学邻近修正,直到成本函数在标准范围内,若在标准范围内则光学邻近修正终止。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种光学邻近修正方法。
背景技术
在目前的一些半导体工艺制程中,特别是FinFET器件的制备工艺中,通常需要使用切割层(也即掩膜图形),对形成在半导体衬底上的长度较长的多个鳍片结构进行切割,该切割层的轮廓包括对切割起主要作用的与所述鳍片结构的长度延伸方向垂直的边缘以及对切割基本不起作用的与所述鳍片结构的长度延伸方向平行的边缘,可以利用刻蚀工艺进行切割,以将长度较长的多个鳍片切割为多个不同长度的鳍片,对应的需要能够实现该切割功能的掩模版,该掩模版上设置相应的切割层图形。
当集成电路的特征尺寸接近光刻机曝光的系统极限,即特征尺寸接近或小于光刻光源时,硅片上制造出的版图会出现明显的畸变,该现象称为光学邻近效应。为了应对光学邻近效应,提出了分辨率增强技术。其中,光学邻近修正(即OPC)已成为最重要的技术。通常实施光学邻近修正(即OPC)以确保模拟轮廓能够与目标轮廓相吻合,当前一种有效的方法是基于边缘放置误差(edge placement error,EPE)控制使模拟轮廓符合规格。切割层的轮廓中与所述鳍片结构的长度延伸方向垂直的边缘对应所述模拟轮廓的关键边缘,与鳍片结构的长度延伸方向平行的边缘对应模拟轮廓的非关键边缘,通常切割层图形的模拟轮廓的关键边缘的EPE应严格控制在±1nm之内,而非关键边缘的EPE可放松到±5nm之内。如何使模拟轮廓的关键边缘的边缘放置误差更小,进而提高光学邻近修正的精度一直是业界内研究的热点。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明一方面提供一种光学邻近修正方法,包括:
提供经过至少一次光学邻近修正后的切割层图形,所述切割层图形位于掩模版上,所述切割层图形用于转印至半导体衬底上以形成掩膜图形,进而以所述掩膜图形为掩模对半导体器件中的待切割结构进行切割;
对所述切割层图形进行光学模拟,以获得模拟轮廓,其中,所述模拟轮廓包括关键边缘和非关键边缘,所述掩膜图形的轮廓中与所述待切割结构相交的边缘对应所述模拟轮廓的所述关键边缘,与所述待切割结构不相交的边缘对应所述模拟轮廓的所述非关键边缘;
将所述模拟轮廓和目标轮廓进行比较,分别获得所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差;
计算成本函数,所述成本函数为所述关键边缘的边缘放置误差的加权平方和,以及所述非关键边缘的边缘放置误差的加权平方和之和,其中,所述关键边缘的边缘放置误差的权重大于所述非关键边缘的边缘放置误差的权重;
判断所述成本函数是否超出标准范围,若超出则继续对所述切割层图形进行光学邻近修正,直到所述成本函数在标准范围内,若在标准范围内则光学邻近修正终止。
示例性地,所述半导体器件包括FinFET器件,所述待切割结构包括形成在所述FinFET器件上的鳍片结构,以所述掩膜图形为掩模沿与所述鳍片结构的长度延伸方向垂直的方向对所述鳍片结构进行切割;
所述掩膜图形的轮廓中与所述鳍片结构的长度延伸方向垂直的边缘对应所述模拟轮廓的所述关键边缘,与所述鳍片结构的长度延伸方向平行的边缘对应所述模拟轮廓的所述非关键边缘。
示例性地,将所述关键边缘和所述非关键边缘分别分割为多个片段,将所述模拟轮廓和所述目标轮廓的每个对应的所述片段进行比较,以获得每个所述片段的边缘放置误差。
示例性地,所述关键边缘的边缘放置误差的加权平方和包括所述关键边缘的每个片段的边缘放置误差的加权平方和,所述非关键边缘的边缘放置误差的加权平方和包括所述非关键边缘的每个片段的边缘放置误差的加权平方和。
示例性地,所述关键边缘的所述片段的数目与所述非关键边缘的所述片段的数目相同,所述关键边缘的所述片段均匀间隔分布,所述非关键边缘的所述片段均匀间隔分布。
示例性地,所述关键边缘的边缘放置误差的权重是所述非关键边缘的边缘放置误差的权重的3倍~20倍。
示例性地,所述成本函数的方程式为:
EPEc,i=Tc,i-Sc,i
EPEp,i=Tp,i-Sp,i
其中,EPEc,i表示关键边缘的任一片段的边缘放置误差,Tc,i表示目标轮廓中的关键边缘的一片段位置,Sc,i表示模拟轮廓中的关键边缘的对应片段的位置,EPEp,i表示非关键边缘的任一片段的边缘放置误差,Tp,i表示目标轮廓中的非关键边缘的一片段位置,Sp,i表示模拟轮廓中的非关键边缘的对应片段的位置,MSE表示均方误差,wc表示关键边缘的边缘放置误差的权重,wp表示非关键边缘的边缘放置误差的权重。
本发明的光学邻近修正方法,分别计算所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差,并在计算成本函数时,使所述关键边缘的边缘放置误差的权重大于所述非关键边缘的权重,由于不同权重的使用使得关键边缘的边缘放置误差更小,获得更好的收敛性,进而提高了光学邻近修正的精度和准确性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A和图1B示出了一个具体实施方式中的需要进行鳍片切割的FinFET器件的立体示意图;
图1C示出了一个具体实施方式中的切割层图形经光学模拟获得的模拟轮廓的俯视图;
图1D示出了一个具体实施方式中的边缘划分多个片段后的模拟轮廓的俯视图;
图2示出了本发明一个实施方式的光学邻近修正方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细步骤以及结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
FinFET技术将半导体制造工艺引导到一个新的水平,FinFET技术将传统的平面有源区(AA)折叠成3D鳍(fin)状结构,这种独特结构如图1A和图1B所示,使得Z维度得到使用以减小器件尺寸,最大限度地减少了漏电流。在FinFET器件的制备工艺中,首先会在半导体衬底上形成多个原始的长度较长的鳍片结构101,为了使器件功能化,需要提供具有切割层图形的掩模版(mask),并可通过光刻工艺将切割层图形转印至半导体衬底上以形成掩膜图形(例如光刻胶层),以所述掩膜图形为掩膜通过刻蚀工艺对鳍片结构101进行切割,以将长度较长的多个鳍片结构切割为多个不同长度的长度较短的鳍片结构101。如图1C所示,切割层图形转印至半导体衬底上以形成掩膜图形,掩膜图形的轮廓中包括与所述鳍片结构的长度延伸方向垂直的边缘和与所述鳍片结构的长度延伸方向平行的边缘,该掩膜图形具有露出待切割的部分鳍片的开口,而为了实现该切割功能,对应的需要能够实现该切割功能的掩模版(mask),而掩模版上应设置相应的切割层图形,该切割层图形很可能要经过至少一次光学邻近修正后,所述切割层图形经过光刻工艺转印至半导体衬底上形成的掩模图形才可能符合规格要求。
为了应对光学邻近效应,提出了分辨率增强技术。其中,光学邻近修正(即OPC)已成为最重要的技术。通常实施光学邻近修正(即OPC)以确保模拟轮廓能够与目标轮廓相吻合,当前一种有效的方法是基于边缘放置误差(edge placement error,EPE)控制使模拟轮廓符合规格。通常掩膜版上的初始切割层图形或经过至少一次光学邻近修正后的切割层图形经过光学模拟,以获得模拟轮廓,所述模拟轮廓包括关键边缘102c和非关键边缘102p,所述掩膜图形的轮廓中与所述鳍片结构的长度延伸方向垂直的边缘对应所述模拟轮廓的所述关键边缘102c,与所述鳍片结构的长度延伸方向平行的边缘对应所述模拟轮廓的所述非关键边缘102p,模拟轮廓的关键边缘的EPE应严格控制在±1nm之内,而非关键边缘的EPE可放松到±5nm之内。而目前在光学邻近修正的计算中对所有边缘执行相同的处理,例如不同片段(fragment)的EPE对于最终的总成本函数具有相同的权重,该成本函数(costfunction)通过以下方程式(1)定义:
EPEi=Ti-Si
其中,EPEi表示模拟轮廓的每一片段的边缘放置误差,Ti表示目标轮廓中的一片段位置,Si表示模拟轮廓中的对应片段的位置,MSE表示均方误差。
然而,位于关键边缘的关键片段应该具有比非关键片段更严格的EPE收敛规范,也即关键边缘的关键片段的边缘放置误差要尽量的小,例如,鳍片的切割层图形的目标轮廓和模拟轮廓均由与所述鳍片结构的长度延伸方向垂直的关键边缘和与鳍片结构的长度延伸方向平行的非关键边缘的片段组成,因此关键片段和非关键片段之间的均匀权重分配将危及关键片段的边缘放置误差的收敛,进而影响OPC的精度和准确性。
为了解决前述的技术问题,本发明提供一种光学邻近修正方法,如图2所示,主要包括以下步骤:
步骤S1,提供经过至少一次光学邻近修正后的切割层图形,所述切割层图形位于掩模版上,所述切割层图形用于转印至半导体衬底上以形成掩膜图形,进而以所述掩膜图形为掩模对半导体器件中的待切割结构进行切割;
步骤S2,对所述切割层图形进行光学模拟,以获得模拟轮廓,其中,所述模拟轮廓包括关键边缘和非关键边缘,所述掩膜图形的轮廓中与所述待切割结构相交的边缘对应所述模拟轮廓的所述关键边缘,与所述待切割结构不相交的边缘对应所述模拟轮廓的所述非关键边缘;
步骤S3,将所述模拟轮廓和目标轮廓进行比较,分别获得所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差;
步骤S4,计算成本函数,所述成本函数为所述关键边缘的边缘放置误差的加权平方和,以及所述非关键边缘的边缘放置误差的加权平方和之和,其中,所述关键边缘的边缘放置误差的权重大于所述非关键边缘的边缘放置误差的权重;
步骤S5,判断所述成本函数是否超出标准范围,若超出则继续对所述切割层图形进行光学邻近修正,直到所述成本函数在标准范围内,若在标准范围内则光学邻近修正终止。
本发明的光学邻近修正方法,分别计算所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差,并在计算成本函数时,使所述关键边缘的边缘放置误差的权重大于所述非关键边缘的权重,由于不同权重的使用使得关键边缘的边缘放置误差更小,而获得更好的收敛性,进而提高了光学邻近修正的精度以及准确性。
下面具体参考图1C和图1D对本发明的光学邻近修正方法进行详细描述。
作为示例,本发明的光学邻近修正方法包括以下步骤:
首先,执行步骤一,提供经过至少一次光学邻近修正后的切割层图形,所述切割层图形位于掩模版上,所述切割层图形用于转印至半导体衬底上以形成掩膜图形,进而以所述掩膜图形为掩模对半导体器件中的待切割结构进行切割。
参考图1C,切割层图形用于转印至半导体衬底上以形成掩膜图形,进而以所述掩膜图形为掩模对半导体器件中的待切割结构进行切割,例如所述待切割结构包括形成在所述FinFET器件上的鳍片结构101,以所述掩膜图形为掩模沿与所述鳍片结构101的长度延伸方向垂直的方向对所述鳍片结构101进行切割,该切割层图形在未经修正的时候,由于光学邻近效应,经光刻工艺在器件表面形成的图形不能满足目标切割层的要求,因此,需对该切割层图形进行光学邻近修正,该光学邻近修正可以是通过多次迭代的方式进行修正,直到最终获得满足要求的切割层图形。该切割层图形已经经过至少一次光学邻近修正,也可以为未经修正的原始切割层图形。
示例性地,可以基于本领域技术人员熟知的模型对切割层图形进行光学邻近修正。
值得一提的是,切割层图形可以不仅适用于对于FinFET器件的鳍片的切割,对于其他的需要进行刻蚀或者切割的半导体器件工艺也同样适用。
接着,执行步骤二,对所述切割层图形进行光学模拟,以获得模拟轮廓,其中,所述模拟轮廓包括关键边缘和非关键边缘,所述掩膜图形的轮廓中与所述待切割结构相交的边缘对应所述模拟轮廓的所述关键边缘,与所述待切割结构不相交的边缘对应所述模拟轮廓的所述非关键边缘。
示例性地,采用光刻模拟系统对切割层图形进行光学模拟,以获得模拟轮廓,用以模拟该切割层图形经过光刻工艺后在半导体衬底上形成的掩膜图形,该掩膜图形的轮廓中与待切割结构(例如鳍片结构)相交的边缘对应所述模拟轮廓的所述关键边缘102c,与所述待切割结构(例如鳍片结构)不相交的边缘对应所述模拟轮廓的所述非关键边缘102p。
值得一提的是,光刻模拟系统可以使用本领域技术人员熟知的任何适合的系统,在此不做具体限定。
在一个示例中,所述半导体器件包括FinFET器件,所述待切割结构包括形成在所述FinFET器件上的鳍片结构,该鳍片结构可以为与所述FinFET器件的衬底表面垂直的长度较长的多个平行设置的鳍片结构101,如图1C和图1D所示。
示例性地,如图1C所示,切割层图形经光刻工艺形成在FinFET器件上的掩膜图形的轮廓中与所述鳍片结构101的长度延伸方向垂直的边缘对应所述模拟轮廓的所述关键边缘102c,与所述鳍片结构101的长度延伸方向平行的边缘对应所述模拟轮廓的所述非关键边缘102p。
接着,执行步骤三,将所述模拟轮廓(simulated contour)和目标轮廓进行比较,分别获得所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差。
具体地,目标轮廓(target contour)是指半导体器件设计版图中的图形轮廓(例如掩膜图形的轮廓),其特征尺寸同时满足半导体器件电性要求和光刻工艺等要求,在光学邻近修正过程中将目标轮廓的特征尺寸作为修正的目标值,用以与模拟轮廓比较并且判断是否达到标准。
在一个示例中,如图1D所示,将所述关键边缘102c和所述非关键边缘102p分别分割为多个片段(fragment),将所述模拟轮廓和所述目标轮廓的每个相对应的所述片段进行比较,以获得每个所述片段的边缘放置误差。
在一个示例中,所述关键边缘的所述片段的数目与所述非关键边缘的所述片段的数目相同,所述关键边缘的所述片段均匀间隔分布,所述非关键边缘的所述片段均匀间隔分布。值得一提的是,所述关键边缘的所述片段的数目与所述非关键边缘的所述片段的数目也可以不同。
例如,将关键边缘分割为i个片段,将非关键边缘分割为i个片段,i的数值可以是任意的大于或者等于1的正整数,例如2个、3个、4个、5个或6个等,可以根据每个边缘的长度或者边缘的重要性等设置合理的片段数目,在此不做具体限定。
接着,执行步骤四,计算成本函数(cost function),所述成本函数为所述关键边缘的边缘放置误差的加权平方和,以及所述非关键边缘的边缘放置误差的加权平方和之和,其中,所述关键边缘的边缘放置误差的权重大于所述非关键边缘的权重。
具体地,在每次修正完整后通过前述步骤一至步骤三获得关键边缘的边缘放置误差和非关键边缘的边缘放置误差,如何判定前述光学邻近修正是否已经满足规格要求,可以在每次光学邻近修正迭代后计算修正结果的精确度,也即计算成本函数,其中,所述成本函数为所述关键边缘的边缘放置误差的加权平方和,以及所述非关键边缘的边缘放置误差的加权平方和之和。
在一个示例中,所述成本函数可以使用均方误差(MSE),也可以使用其他的误差评估方式,例如均方误差的算术平方根的均方根误差(RMES)或者平均绝对误差(MAE)等。
示例性地,所述关键边缘的边缘放置误差的加权平方和包括所述关键边缘的每个片段的边缘放置误差的加权平方和,所述非关键边缘的边缘放置误差的加权平方和包括所述非关键边缘的每个片段的边缘放置误差的加权平方和。
在一个示例中,在计算成本函数时,所述关键边缘的边缘放置误差的权重大于所述非关键边缘的边缘放置误差的权重,例如,所述关键边缘的边缘放置误差的权重是所述非关键边缘的权重的3倍~20倍,也可以是其他的适合的倍数范围,在此不做具体限定,其中本实施例中,较佳地,所述关键边缘的边缘放置误差的权重是所述非关键边缘的权重的3倍~5倍,以保证关键边缘的边缘放置误差足够小的前提下,非关键边缘的边缘放置误差也能落在合理的数值范围内。
在一个示例中,所述成本函数的方程式为:
EPEc,i=Tc,i-Sc,i
EPEp,i=Tp,i-Sp,i
其中,EPEc,i表示关键边缘的任一片段的边缘放置误差,Tc,i表示目标轮廓中的关键边缘的一片段位置,Sc,i表示模拟轮廓中的关键边缘的对应片段的位置,EPEp,i表示非关键边缘的任一片段的边缘放置误差,Tp,i表示目标轮廓中的非关键边缘的一片段位置,Sp,i表示模拟轮廓中的非关键边缘的对应片段的位置,MSE表示均方误差,wc表示关键边缘的边缘放置误差的权重,wp表示非关键边缘的边缘放置误差的权重。
可见,关键边缘的任一片段的边缘放置误差是目标轮廓中的关键边缘的一片段位置与模拟轮廓中的关键边缘的对应片段的位置之差,也即两者之间的距离,非关键边缘的任一片段的边缘放置误差是目标轮廓中的非关键边缘的一片段位置与模拟轮廓中的非关键边缘的对应片段的位置之差。
在一个示例中,成本函数中利用均方误差来评估修正结果的精确度,均方误差关键边缘的边缘放置误差的加权平方和与所述非关键边缘的边缘放置误差的加权平方和的总和。
随后,执行步骤五,判断所述成本函数是否超出标准范围,若超出则继续对所述切割层图形进行光学邻近修正,直到所述成本函数在标准范围内,若在标准范围内则光学邻近修正终止。
具体地,在每次光学邻近修正迭代后可以按照方程式(2)计算修正结果的精确度,判断所述成本函数是否超出标准范围,若超出则继续对所述切割层图形进行光学邻近修正,直到所述成本函数在标准范围内,若在标准范围内则光学邻近修正终止,基本判定模拟轮廓能够与目标轮廓相吻合。
该标准范围的理想值应为0,但是在器件允许的情况下,该标准范围还可以根据具体的精度要求而合理设定,例如,该标准范围可以是小于或等于3并且大于或等于0的数值范围,该熟知范围仅作为示例,对于其他的合理数值也可以适用。
综上所述,由于在本发明的光学邻近修正方法中在计算成本函数时关键边缘和非关键边缘使用不同的权重,尤其是,关键边缘的边缘放置误差的权重大于和非关键边缘的边缘放置误差的权重,使得关键边缘的边缘误差更小,获得很好的收敛性,进而提高了光学邻近效应修正方法的精度和准确性。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (7)
1.一种光学邻近修正方法,其特征在于,包括:
提供经过至少一次光学邻近修正后的切割层图形,所述切割层图形位于掩模版上,所述切割层图形用于转印至半导体衬底上以形成掩膜图形,进而以所述掩膜图形为掩模对半导体器件中的待切割结构进行切割;
对所述切割层图形进行光学模拟,以获得模拟轮廓,其中,所述模拟轮廓包括关键边缘和非关键边缘,所述掩膜图形的轮廓中与所述待切割结构相交的边缘对应所述模拟轮廓的所述关键边缘,所述掩膜图形的轮廓中与所述待切割结构不相交的边缘对应所述模拟轮廓的所述非关键边缘;
将所述模拟轮廓和目标轮廓进行比较,分别获得所述关键边缘的边缘放置误差和所述非关键边缘的边缘放置误差;
计算成本函数,所述成本函数为所述关键边缘的边缘放置误差的加权平方和,以及所述非关键边缘的边缘放置误差的加权平方和之和,其中,所述关键边缘的边缘放置误差的权重大于所述非关键边缘的边缘放置误差的权重;
判断所述成本函数是否超出标准范围,若超出则继续对所述切割层图形进行光学邻近修正,直到所述成本函数在标准范围内,若在标准范围内则光学邻近修正终止。
2.如权利要求1所述的方法,其特征在于,所述半导体器件包括FinFET器件,所述待切割结构包括形成在所述FinFET器件上的鳍片结构,以所述掩膜图形为掩模沿与所述鳍片结构的长度延伸方向垂直的方向对所述鳍片结构进行切割;
所述掩膜图形的轮廓中与所述鳍片结构的长度延伸方向垂直的边缘对应所述模拟轮廓的所述关键边缘,与所述鳍片结构的长度延伸方向平行的边缘对应所述模拟轮廓的所述非关键边缘。
3.如权利要求1所述的方法,其特征在于,将所述关键边缘和所述非关键边缘分别分割为多个片段,将所述模拟轮廓和所述目标轮廓的每个对应的所述片段进行比较,以获得每个所述片段的边缘放置误差。
4.如权利要求3所述的方法,其特征在于,所述关键边缘的边缘放置误差的加权平方和包括所述关键边缘的每个片段的边缘放置误差的加权平方和,所述非关键边缘的边缘放置误差的加权平方和包括所述非关键边缘的每个片段的边缘放置误差的加权平方和。
5.如权利要求3所述的方法,其特征在于,所述关键边缘的所述片段的数目与所述非关键边缘的所述片段的数目相同,所述关键边缘的所述片段均匀间隔分布,所述非关键边缘的所述片段均匀间隔分布。
6.如权利要求1所述的方法,其特征在于,所述关键边缘的边缘放置误差的权重是所述非关键边缘的边缘放置误差的权重的3倍~20倍。
7.如权利要求4所述的方法,其特征在于,所述成本函数的方程式为:
EPEc,i=Tc,i-Sc,i
EPEp,i=Tp,i-Sp,i
MSE=wc∑iEPEc,i 2+wp∑iEPEp,i 2
其中,EPEc,i表示关键边缘的任一片段的边缘放置误差,Tc,i表示目标轮廓中的关键边缘的一片段位置,Sc,i表示模拟轮廓中的关键边缘的对应片段的位置,EPEp,i表示非关键边缘的任一片段的边缘放置误差,Tp,i表示目标轮廓中的非关键边缘的一片段位置,Sp,i表示模拟轮廓中的非关键边缘的对应片段的位置,MSE表示均方误差,wc表示关键边缘的边缘放置误差的权重,wp表示非关键边缘的边缘放置误差的权重。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710566152.1A CN109254494B (zh) | 2017-07-12 | 2017-07-12 | 一种光学邻近修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710566152.1A CN109254494B (zh) | 2017-07-12 | 2017-07-12 | 一种光学邻近修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109254494A CN109254494A (zh) | 2019-01-22 |
CN109254494B true CN109254494B (zh) | 2021-11-12 |
Family
ID=65050778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710566152.1A Active CN109254494B (zh) | 2017-07-12 | 2017-07-12 | 一种光学邻近修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109254494B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110501870B (zh) * | 2019-08-27 | 2024-03-15 | 淮安西德工业设计有限公司 | 一种光学邻近效应修正方法 |
CN112987487B (zh) * | 2021-02-22 | 2024-03-08 | 上海华力集成电路制造有限公司 | 具有不同图形密度端的图形结构的opc修正方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
CN103186034A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法 |
CN103247574A (zh) * | 2012-02-09 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet)器件的切割掩模图案化工艺 |
WO2013164187A1 (en) * | 2012-05-04 | 2013-11-07 | Asml Netherlands B.V. | Design rule and lithographic process co-optimization |
CN105093808A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 避免大长宽比图形的孔洞层光学邻近修正方法 |
CN105789049A (zh) * | 2014-09-12 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 图案化鳍式场效应晶体管(finfet)器件的多个部件的方法 |
CN106462086A (zh) * | 2014-06-25 | 2017-02-22 | Asml荷兰有限公司 | 蚀刻变化容差优化 |
-
2017
- 2017-07-12 CN CN201710566152.1A patent/CN109254494B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
CN103186034A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法 |
CN103247574A (zh) * | 2012-02-09 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet)器件的切割掩模图案化工艺 |
WO2013164187A1 (en) * | 2012-05-04 | 2013-11-07 | Asml Netherlands B.V. | Design rule and lithographic process co-optimization |
CN105093808A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 避免大长宽比图形的孔洞层光学邻近修正方法 |
CN106462086A (zh) * | 2014-06-25 | 2017-02-22 | Asml荷兰有限公司 | 蚀刻变化容差优化 |
CN105789049A (zh) * | 2014-09-12 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 图案化鳍式场效应晶体管(finfet)器件的多个部件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109254494A (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7966579B2 (en) | Methods of optical proximity correction | |
US11126774B2 (en) | Layout optimization of a main pattern and a cut pattern | |
US8103977B2 (en) | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method | |
US8788983B2 (en) | Method for correcting layout pattern and mask thereof | |
KR101097710B1 (ko) | 얕은 트렌치 분리 응력 및 광학적 근접 효과들을 균형화함으로써 반도체 장치를 제조하는 방법 | |
US10262100B2 (en) | Rule based assist feature placement using skeletons | |
CN108333865A (zh) | 掩膜版图形的修正方法 | |
US20150286131A1 (en) | Method and system for optical proximity correction (opc) | |
US20130244427A1 (en) | Methods of making jogged layout routings double patterning compliant | |
CN110007554B (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
CN107490931B (zh) | 掩膜版图形的修正方法 | |
CN110119062B (zh) | 光学邻近修正方法、掩膜版制作方法及图形化工艺 | |
CN104749896B (zh) | 光学邻近修正方法 | |
US20110202893A1 (en) | Contour Self-Alignment For Optical Proximity Correction Model Calibration | |
CN104749899B (zh) | 光学邻近修正方法 | |
CN109254494B (zh) | 一种光学邻近修正方法 | |
CN107490932B (zh) | 掩膜版图形的修正方法 | |
US8584053B2 (en) | Manufacturability enhancements for gate patterning process using polysilicon sub layer | |
US20180121586A1 (en) | Coupled-Domains Disturbance Matrix Generation For Fast Simulation Of Wafer Topography Proximity Effects | |
US8751977B2 (en) | Method for generating ultra-short-run-length dummy poly features | |
CN210776174U (zh) | 组合光罩 | |
TW201430903A (zh) | 半導體元件的製作方法 | |
CN112946994A (zh) | 光学邻近修正方法及掩膜版的制作方法 | |
JP3959212B2 (ja) | マスクパターン補正方法とそれを用いた露光用マスク | |
CN105573045B (zh) | 光掩膜、半导体器件的制作方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |