CN117420724B - 一种掩膜版结构及其拐角边缘放置误差值的统计方法 - Google Patents
一种掩膜版结构及其拐角边缘放置误差值的统计方法 Download PDFInfo
- Publication number
- CN117420724B CN117420724B CN202311734023.0A CN202311734023A CN117420724B CN 117420724 B CN117420724 B CN 117420724B CN 202311734023 A CN202311734023 A CN 202311734023A CN 117420724 B CN117420724 B CN 117420724B
- Authority
- CN
- China
- Prior art keywords
- main
- pattern
- auxiliary
- patterns
- auxiliary pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000007619 statistical method Methods 0.000 claims abstract description 3
- 230000003287 optical effect Effects 0.000 claims description 39
- 238000012937 correction Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 31
- 230000000694 effects Effects 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供一种掩膜版结构及其拐角边缘放置误差值的统计方法，掩膜版结构包括：掩膜版主体；多个主图形，设置于所述掩膜版主体上，在一组主图形中，多个主图形沿所述掩膜版主体的横向方向上布置，相邻两个主图形在所述掩膜版主体的纵向方向上存在间距；以及多个辅助图形，设置于每个所述主图形的周围，每个所述辅助图形设有孔洞；其中，在一组主图形中，每个主图形与两个辅助图形对应，两个所述辅助图形关于其对应的所述主图形对称设置。本发明可提高掩膜版结构在曝光处理后通孔的真圆度，提高通孔和金属层的接触面积，并提高半导体产品的良率。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种掩膜版结构及其拐角边缘放置误差值的统计方法。
背景技术
在集成电路的制造过程中，基于模型的光学邻近效应修正（Model-based OpticalProximity Correction），从90nm技术节点开始被广泛应用。设计图形的尺寸和环境对Model-based OPC的修正结果影响很大，现有技术中的via（通孔）设计图形，由于周边环境的不对称，其中一角处的CEPE（Corner Edge Placement Error，拐角边缘放置误差）较大，其对角处的CEPE较小，此时的通孔的外形呈一头大一头小的非正圆形状。目前，由于设计图形的非对称性，现有技术中没有办法解决通孔变形的问题，因此在wafer（晶圆）上出现不圆的孔洞是无法避免的；然而，这种不圆的通孔在与金属层覆盖后，会因为接触面积的不充分，使产品的电阻变大，致使产品的良率下降。因此，存在待改进之处。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体芯片的掩膜版及其检测方法，用于改善现有技术中通孔变形的技术问题。
为实现上述目的及其他相关目的，本发明提供一种半导体制程的掩膜版结构，包括：
掩膜版主体；
多个主图形，设置于所述掩膜版主体上，在一组主图形中，多个主图形沿所述掩膜版主体的横向方向上布置，相邻两个主图形在所述掩膜版主体的纵向方向上存在间距；以及
多个辅助图形，设置于每个所述主图形的周围，每个所述辅助图形设有孔洞；
其中，在一组主图形中，每个主图形与两个辅助图形对应，两个所述辅助图形关于其对应的所述主图形对称设置。
在本发明的一个实施例中，在一组所述主图形的相同一侧，每个主图形与其对应的辅助图形之间的距离相同。
在本发明的一个实施例中，所述辅助图形的形状与所述孔洞的形状对应，所述孔洞位于所述辅助图形的中央位置处。
在本发明的一个实施例中，所述辅助图形的形状与所述主图形的形状对应。
在本发明的一个实施例中，所述辅助图形侧边外轮廓的大小与所述主图形外轮廓的大小相同。
在本发明的一个实施例中，所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4～3/4。
在本发明的一个实施例中，所述辅助图形的形状与孔洞的形状与主图形形状对应。
在本发明的一个实施例中，辅助图形曝光强度小于等于主图形曝光强度的1/2。
本发明还提出一种掩膜版结构的拐角边缘放置误差值的统计方法，包括：
在掩膜版主体上设置多个主图形，在一组主图形中，将多个主图形沿所述掩膜版主体的横向方向上布置，将相邻两个主图形在所述掩膜版主体的纵向方向上存在间距；
在每个主图形的周围设置两个辅助图形，对每个所述辅助图形开设孔洞；
调整辅助图形的位置，以使得两个所述辅助图形关于其对应的所述主图形对称设置；
对所述主图形和所述辅助图形曝光，以进行光学邻近效应修正处理；以及
统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值。
在本发明的一个实施例中，所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后，包括：
计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值超过预设误差阈值时，调整所述辅助图形的位置和大小；
再次进行所述主图形和所述辅助图形曝光，以统计所述主图形对应的拐角边缘放置误差值。
在本发明的一个实施例中，所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后，包括：
计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值不超过预设误差阈值时，并且当辅助图形曝光强度大于预设辅助图形曝光强度阈值时，调整所述辅助图形的位置和大小；
再次对所述主图形和所述辅助图形曝光，以统计所述主图形对应的拐角边缘放置误差值及所述辅助图形曝光强度。
如上所述，本发明的一种半导体制程的掩膜版图形及其检测方法，本申请意想不到的技术效果是：通过在主图形的周围空间添加辅助图形，并可对辅助图形的大小和位置进行调整，使主图形的周围环境尽量相似，以将一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值范围控制在3nm之内。本申请在保证辅助图形能够起到良好光学邻近效应修正的作用时，还能避免了辅助图形在曝光过程中发生图形的转移。本申请可提高掩膜版结构在曝光处理后通孔的真圆度，提高通孔和金属层的接触面积，提高半导体产品的良率。
附图说明
图1显示为现有技术掩膜版结构的示意图。
图2显示为现有技术加入散射条的一掩膜版结构的示意图。
图3显示为现有技术加入散射条的又一掩膜版结构的示意图。
图4显示为现有技术加入散射条的又一掩膜版结构的示意图。
图5显示为现有技术加入散射条的又一掩膜版结构的示意图。
图6显示为现有技术加入散射条的又一掩膜版结构的示意图。
图7显示为现有技术加入散射条的又一掩膜版结构的示意图。
图8显示为本发明一种掩膜版结构的示意图。
图9显示为本发明一种掩膜版结构中辅助图形曝光强度曲线的示意图。
图10显示为本发明一种掩膜版结构拐角边缘放置误差值的统计方法的流程示意图。
图11显示为本发明一种掩膜版结构拐角边缘放置误差值的统计方法的又一流程示意图。
图12显示为本发明一种掩膜版结构拐角边缘放置误差值的统计方法的又一流程示意图。
图13显示为本发明一种掩膜版结构拐角边缘放置误差值的统计方法的流程框图。
图中标号说明：
10、散射条；20、主图形；30、通孔；40、辅助图形；41、侧边；42、孔洞；50、掩膜版主体。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。还应当理解，本发明实施例中使用的术语是为了描述特定的具体实施方案，而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法，通常按照常规条件，或者按照各制造商所建议的条件。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图1至图13，本发明提供一种掩膜版结构及其拐角边缘放置误差值的统计方法，可应用于集成电路的制造过程中，具体可应用在晶圆上通孔基于模型的光学邻近效应修正中，可用于改善主图形在曝光后产生通孔的变形问题。可在通孔与金属层覆盖之后，增加通孔和金属层的接触面积，降低制程产品的电阻，提高制程产品的良率。并且可对本发明中提出的半导体制程的掩膜版图形进行检测，对比CEPE（Corner Edge PlacementError，拐角边缘放置误差）的最大值和最小值之间的差值。当不满足预设的拐角边缘放置误差的最大值和最小值之间的差值阈值时，可改变掩膜版结构，以使得拐角边缘放置误差的最大值和最小值之间的差值，满足预设的差值阈值。在图1至图8中，通孔30是在曝光后产生的，是为了表示出通孔30与主图形20之间曝光后的对应关系。下面通过具体的实施例，进行详细的描述。
请参阅图8，图8作为本发明提出的一种掩膜版结构的示意图，改善了掩膜版主体10上主图形20在曝光后形成的通孔30变形的技术问题。请参阅图8，在本发明的一个实施例中，掩膜版结构可包括主图形20和辅助图形40，其中，主图形20的数量可为多个，多个主图形20可设置于掩膜版主体50上。掩膜版主体50上可设置有多组主图形20。在一组主图形20中，多个主图形20可沿掩膜版主体50的横向方向上布置，相邻两个主图形20在掩膜版主体50的纵向方向上存在间距。
请参阅图8，在本发明的一个实施例中，当一组主图形20为三个相同大小的主图形20时，可将三个主图形20按照从左到右的顺序，依次定义为第一个主图形20、第二个主图形20和第三个主图形20。其中，第一个主图形20和第三个主图形20的顶部可位于第一条直线上，第一个主图形20和第三个主图形20的底部可位于第二条直线上。第二个主图形20的顶部可位于第一条直线和第二条直线之间。例如，在一组主图形20中，多个主图形20的外轮廓位于掩膜版主体50横向方向的一条相同直线上，但三个主图形20的中心不在一条直线上。辅助图形40的数量可为多个，多个辅助图形40可设置于掩膜版主体上。每个辅助图形40可设有孔洞42，每个辅助图形40的侧边41轮廓呈矩形形状。每个辅助图形40可设置于一个主图形20的周围，每个主图形20可与至少两个辅助图形40对应，至少两个辅助图形40可关于其对应的主图形20对称布置。
请参阅图8，在本发明的一个实施例中，在一组主图形20的相同一侧可设置辅助图形40，即一组主图形20的两侧设置辅助图形40。在一组主图形20的每一侧，每个主图形20与其对应的辅助图形之间的距离相同。每个主图形20顶部和底部分别设置辅助图形40，辅助图形40关于其对应的主图形20对称设置。一组主图形20相同一侧的多个辅助图形40连线的形状与一组主图形20连线的形状相同。即多个主图形20的中心连线可形成第一形状。对于多个主图形20所在直线的两侧，一侧的多个辅助图形40的中心连线可形成第二形状，另一侧的多个辅助图形40的中心连线可形成第三形状。第一形状、第二形状和第三形状的大小形状相同，并且彼此可通过相互平移得到。辅助图形40的侧边41轮廓的大小与主图形20的大小相同。
请参阅图8，在本发明的一个实施例中，辅助图形40开设的孔洞42可呈圆形形状或多边形形状，孔洞42的尺寸和辅助图形40的尺寸的比值在1/4～3/4范围。孔洞42的形状与辅助图形40的形状对应，孔洞42可设于辅助图形40的中央位置处，辅助图形40的形状与主图形20的形状对应。例如，当主图形20为矩形形状时，辅助图形40和孔洞42都为矩形形状，当主图形20为圆形形状时，辅助图形40和孔洞42都为圆形形状。由于在主图形20的曝光过程中，辅助图形40需要起到光学邻近效应修正的作用，因此孔洞42的尺寸不能设置的过小。如果孔洞42尺寸设置的过小，则辅助图形40与主图形20相似，辅助图形40在曝光过程会出现在晶圆上形成通孔。同样的，孔洞42的尺寸不能设置的过大，如果孔洞42的尺寸设置的过大，则侧边41很小，在主图形20的曝光过程中，辅助图形40不能很好的起到光学邻近效应修正的作用。将孔洞42的尺寸和辅助图形40的尺寸的比值范围为1/4～3/4，在保证起到良好光学邻近效应修正的作用时，还能避免了辅助图形40在曝光过程中发生图形的转移。如图1至图7所示，在辅助图形40修正之前，曝光后的通孔30形状发生畸变，产生类似鸡蛋状的通孔30。如图8所示，在辅助图形40修正之后，曝光后的通孔30形状正常，产生近圆形的通孔30。
请参阅图8，在本发明的一个实施例中，在每个辅助图形40呈矩形环状时，主图形20的矩形边长度可为L1，辅助图形40的矩形边长度可为L2，可满足：0.75L1≤L2≤1.2L1。每个主图形20的矩形边与其对应的辅助图形40之间的距离为L3，满足：0.75L1≤L3≤1.25L1。辅助图形40的内部孔洞边长可为L4，可满足：2L1≤L2≤4L1。在经过光学邻近效应修正（Model-based Optical Proximity Correction）处理之后，当一角处的CEPE（Corner EdgePlacement Error，拐角边缘放置误差）与其对角处的CEPE差值较大时，可对辅助图形40的位置和大小根据实际测量的偏差进行适应性的调整。以使得再次经过光学邻近效应修正处理后，一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值能够在预设误差阈值内。辅助图形40中的侧边41可由衰减材料形成，以使得侧边41在掩膜版主体50的曝光过程中，可对曝光光线起到阻挡的作用，例如，辅助图形40为铬。其它实施例中，辅助图形40的侧边41，还可包括其它材料，例如Au、MoSi2、Mo、Nb2O5、Ti、Ta、MoO3、Cr2O3、TiO2、Ta2O5、Si3N4、Al2O3N、Al2O3R或它们其中一部分的组合。
请参阅图8和图9，在本发明的一个实施例中，通过在主图形20的周围空间添加辅助图形40，并可对辅助图形40的大小和位置进行调整，使主图形20的周围环境尽量相同，以将一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值范围控制在3nm之内，此时主图形20经曝光处理后的通孔30外形接近正圆形状，通孔30的形状得到了明显改善。并且，还可通过监测辅助图形40的强度，来确定辅助图形40在曝光处理后不会产生通孔30，例如设定辅助图形40曝光强度可小于等于预设的辅助图形40曝光强度阈值，辅助图形40曝光强度阈值表示为辅助图形40在曝光处理后不会产生通孔30的临界值。当辅助图形40曝光强度大于辅助图形40曝光强度阈值时，辅助图形40在曝光处理后会产生通孔30。当辅助图形40曝光强度小于等于辅助图形40曝光强度阈值时，辅助图形40在曝光处理后不会产生通孔30。辅助图形40曝光强度阈值可为主图形20曝光强度的一半，也即辅助图形40曝光强度应当小于等于主图形20曝光强度的一半。如图9所示，本实施例中仿真的曝光强度和真实的光刻机曝光强度是具有一定差别的，仿真的曝光强度可以类比于为光讯，曝光强度的数值是做过归一化处理，因此是没有单位。如果类比于光刻机的曝光强度，可以引入一个不赋值的曝光强度n，其单位是mJ/cm^2，此时纵坐标的单位即为n，n类比于真实的曝光机的曝光强度，当n为某个值时，表示主图形20在晶圆上的关键尺寸的曝光可进展顺利。另外，在附图9所示的辅助图形40曝光强度曲线中，取辅助图形40外的一固定点作为原点，主图形20的中心及该主图形20对应辅助图形40的中心形成中心连线，将原点与中心连线之间的距离定义为相对位置。相对位置是为了显示图形尺寸以及图形与图形之间的距离，坐标具有任意性，但是图形尺寸和图形之间的距离是一定的。通孔30可被设计在晶片的半导体芯片衬底上，以形成集成电路图案的一部分。在其他一些实施例中，该通孔30位置处还可被设计为集成电路的其他图形，例如隔离区、导线、源极、漏极、栅极、掺杂区、和/或其它可能的图形。
表1、辅助图形类型与拐角边缘放置误差的最大值和最小值之间的差值表
请参阅表1、图8，在本发明的一个实施例中，由于辅助图形40与主图形20具有相似性，通过在主图形20的周围空间添加辅助图形40。添加辅助图形40之后，对于三个主图形20的中心不在一条直线上的情形下，在掩膜版主体50的横向方向上，错位的主图形20周围环境具有了对称性。相比于在主图形20的周围空间添加散射条10，辅助图形40可使得主图形20周围的光学行为保持尽可能的一致，因此主图形20在经过曝光处理之后，通孔30的形状会变圆一些，改善现有技术中存在的通孔30变形的问题。
请参阅表1、图8，在本发明的一个实施例中，因为辅助图形40不能经过print out（曝光）处理后产生通孔30，所以将辅助图形40设置成具有孔洞42的。辅助图形40和主图形20不是一模一样的，辅助图形40的侧边41外轮廓的大小与主图形20外轮廓的大小可相同，因此一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值不可能无限接近等于0，即通孔30不可能为正圆形状。请参阅表1所示，通过在主图形20的周围空间添加散射条10，并且可对散射条10的大小和位置进行调整，统计一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE的差值，仍然超过3nm。本申请通过在主图形20的周围空间添加辅助图形40，并且可对辅助图形40的大小和位置进行调整，统计一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE的差值，可降低到3nm以下的范围，可见辅助图形40对通孔30变形问题的改善效果较明显。
请参阅表1、图8，在本发明的一个实施例中，在集成电路设计版图中的主图形20周围添加一些细小的辅助图形40，使主图形20在光学角度上看像密集图形，这些辅助图形40必须小于光刻机分辨率。曝光时，这些辅助图形40只对光线起散射作用，而不会被转移到光刻胶上，因此被称之为亚分辨率辅助图形。一个集成电路设计中通常既有密集分布的图形（如1：1等间距的线条），也有稀疏的图形（如独立的线条），特别是逻辑器件的设计，具有更大的任意性。理论和实验结果都清楚地表明，密集分布图形的光刻工艺窗口与稀疏图形的光刻工艺窗口是不一样的，这就导致了共同的工艺窗口偏小。适用于密集图形曝光的光照条件并不适合稀疏图形的曝光。为减少集成电路版图中因图形密度不同引起的工艺差异，在掩模图形中图形比较稀疏的主图形20的周围区域，插入亚分辨率图形的辅助图形40，以提高焦深和工艺窗口均匀性的方法。所插入的辅助图形40尺寸小于光刻系统成像分辨率，是一些平行于掩模图形，由细长方形线条形成的矩形环状图形。本身在曝光时不会形成光刻图形，但又对附近的掩模图形光刻成像光强分布产生影响。
请参阅图10所示，在本发明的一些实施例中，本发明还提出一种半导体制程的掩膜版图形的检测方法，可包括如下的步骤：
步骤S10、在掩膜版主体上设置多个主图形，在一组主图形中，将多个主图形沿掩膜版主体的横向方向上布置，将相邻两个主图形在掩膜版主体的纵向方向上存在间距。
步骤S20、在每个主图形的周围设置两个辅助图形，对每个辅助图形开设孔洞。
步骤S30、调整辅助图形的位置，以使得两个辅助图形关于其对应的主图形对称设置。
步骤S40、对主图形和辅助图形曝光，以进行光学邻近效应修正处理。
步骤S50、统计主图形经光学邻近效应修正处理后的拐角边缘放置误差值。
步骤S10、在掩膜版主体上设置多个主图形，在一组主图形中，将多个主图形沿掩膜版主体的横向方向上布置，将相邻两个主图形在掩膜版主体的纵向方向上存在间距。
在一个实施例中，掩膜版结构可包括主图形20和辅助图形40，其中，主图形20的数量可为多个，多个主图形20可设置于掩膜版主体50上。掩膜版主体50上可设置有多组主图形20。在一组主图形20中，多个主图形20可沿掩膜版主体50的横向方向上布置，相邻两个主图形20在掩膜版主体50的纵向方向上存在间距。
步骤S20、在每个主图形的周围设置两个辅助图形，对每个辅助图形开设孔洞。
在一个实施例中，辅助图形40的数量可为多个，多个辅助图形40可设置于掩膜版主体上。每个辅助图形40可设有孔洞42，每个辅助图形40的侧边41轮廓呈矩形形状。每个辅助图形40可设置于一个主图形20的矩形边处，每个主图形20可与至少两个辅助图形40对应，至少两个辅助图形40可关于其对应的主图形20对称布置。
步骤S30、调整辅助图形的位置，以使得两个辅助图形关于其对应的主图形对称设置。
在一个实施例中，当一个主图形20对应多个辅助图形40时，为了提高主图形20周围的光学行为保持的一致性，调整辅助图形40在主图形20侧的位置，以使得至少两个辅助图形40关于其对应的主图形20对称。
步骤S40、对主图形和辅助图形曝光，以进行光学邻近效应修正处理。
在一个实施例中，对主图形20和辅助图形40进行曝光处理，由于辅助图形40使主图形20在光学角度上看像密集图形，曝光时，辅助图形40只对光线其散射作用，而不会被转移到光刻胶上。经过曝光处理，辅助图形40在曝光过程中对主图形20起到光学邻近效应修正（Model-based Optical Proximity Correction）的功能。
步骤S50、统计主图形经光学邻近效应修正处理后的拐角边缘放置误差值。
在一个实施例中，在曝光过程中，在辅助图形40对主图形20起到光学邻近效应修正之后，可统计主图形20经光学邻近效应修正处理后的拐角边缘放置误差值。以进一步的检测半导体制程的掩膜版图形中，辅助图形40对主图形20起到光学邻近效应修正处理的改善效果。
请参阅图11，在本发明的一个实施例中，步骤S50之后还可进行步骤S510和步骤S511。步骤S510可表示为计算主图形20对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值超过预设误差阈值时，调整所述辅助图形40的位置和大小。即在统计主图形20经光学邻近效应修正处理后的拐角边缘放置误差值之后，当辅助图形40对主图形20起到光学邻近效应修正处理的改善效果未达到预期效果时，可对辅助图形40的位置和大小进行调整。步骤S511可表示为再次进行所述主图形20和所述辅助图形40曝光，以统计所述主图形20对应的拐角边缘放置误差值。即在对辅助图形40的位置和大小进行调整处理之后，再一次对主图形20和辅助图形40曝光，以进行光学邻近效应修正处理，并且统计主图形20经光学邻近效应修正处理后的拐角边缘放置误差值。
请参阅图12，在本发明的一个实施例中，步骤S50之后还可包括步骤S520和步骤S521。步骤S520可表示为计算主图形20对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值不超过预设误差阈值时，并且当辅助图形40曝光强度大于预设辅助图形40曝光强度阈值时，调整所述辅助图形40的位置和大小。即可通过监测辅助图形40曝光强度，来确定辅助图形40在曝光处理后不会产生通孔30，辅助图形40曝光强度可小于预设的辅助图形40曝光强度阈值，辅助图形40曝光强度阈值可为主图形20曝光强度的强度的一半，即辅助图形40曝光强度小于等于主图形20曝光强度的一半。在当辅助图形40曝光强度大于预设辅助图形40曝光强度阈值时，可对辅助图形40的位置和大小进行调整，以使得辅助图形40曝光强度可小于预设的辅助图形40曝光强度阈值。步骤S521可表示为再次进行所述主图形20和所述辅助图形40曝光，以统计所述主图形20对应的拐角边缘放置误差值及辅助图形40曝光强度。
请参阅图13所示，在本发明的一个实施例中，掩膜版结构的拐角边缘放置误差值的统计流程可包括步骤S110、步骤S120、步骤S130、步骤S140、步骤S150。首先，可先进入步骤S110，在错位的主图形20布局中添加辅助图形40。在每个所述主图形20的矩形边处设置至少两个辅助图形40，调整辅助图形40的位置，以使得至少两个所述辅助图形40关于其对应的所述主图形20对称设置。其次，可进入步骤S120，进行光学邻近效应修正，即对所述主图形20和所述辅助图形40曝光，以进行光学邻近效应修正处理。其次，可进入步骤S130，统计所述主图形20经光学邻近效应修正处理后的拐角边缘放置误差值，判断一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值是否小于3nm。当一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值大于等于3nm时，可进入步骤S150，调整辅助图形40的大小和位置，并可再次执行步骤S120的操作。当一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值小于3nm时，可进入步骤S140的操作，判断辅助图形40曝光强度是否小于辅助图形40曝光强度阈值。当辅助图形40曝光强度小于辅助图形40曝光强度阈值时，半导体制程的掩膜版图形的检测方法执行结束。当辅助图形40曝光强度大于等于辅助图形40曝光强度阈值时，可进入步骤S150的操作，即调整辅助图形40的大小和位置，然后可进入步骤S120的操作。
综上所述，本发明提出一种半导体制程的掩膜版图形及其检测方法，本申请意想不到的技术效果是：通过在主图形的周围空间添加辅助图形，并可对辅助图形的大小和位置进行调整，使主图形的周围环境尽量相同，以将一角处的CEPE（拐角边缘放置误差）与其对角处的CEPE差值范围控制在3nm之内。本申请在保证辅助图形能够起到良好光学邻近效应修正的作用时，还能避免了辅助图形在曝光过程中发生图形的转移。可提高掩膜版结构在曝光处理后通孔的真圆度，确保辅助图形不会形成通孔，提高通孔和金属层的接触面积，提高半导体产品的良率；所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
本文已经在总体上将系统和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、系统、配件、方法、组件、材料、部分等进行实践。
Claims (9)
1.一种半导体制程的掩膜版结构，其特征在于，包括：
掩膜版主体；
多个主图形，设置于所述掩膜版主体上，在一组主图形中，多个主图形沿所述掩膜版主体的横向方向上布置，相邻两个主图形在所述掩膜版主体的纵向方向上存在间距；以及
多个辅助图形，设置于每个所述主图形的周围，每个所述辅助图形设有孔洞，所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4～3/4；
其中，在一组主图形中，每个主图形与两个辅助图形对应，两个所述辅助图形关于其对应的所述主图形对称设置。
2.根据权利要求1所述的半导体制程的掩膜版结构，其特征在于，在一组所述主图形的相同一侧，每个主图形与其对应的辅助图形之间的距离相同。
3.根据权利要求1所述的半导体制程的掩膜版结构，其特征在于，所述辅助图形侧边外轮廓的大小与所述主图形外轮廓的大小相同。
4.根据权利要求1所述的半导体制程的掩膜版结构，其特征在于，所述辅助图形的形状与所述孔洞的形状对应，所述孔洞位于所述辅助图形的中央位置处。
5.根据权利要求1所述的半导体制程的掩膜版结构，其特征在于，所述辅助图形的形状与所述主图形的形状对应。
6.根据权利要求1所述的半导体制程的掩膜版结构，其特征在于，辅助图形曝光强度小于等于主图形曝光强度的1/2。
7.一种掩膜版结构的拐角边缘放置误差值的统计方法，其特征在于，包括：
在掩膜版主体上设置多个主图形，在一组主图形中，将多个主图形沿所述掩膜版主体的横向方向上布置，将相邻两个主图形在所述掩膜版主体的纵向方向上存在间距；
在每个主图形的周围设置两个辅助图形，对每个所述辅助图形开设孔洞，其中，所述孔洞的尺寸和所述辅助图形的尺寸的比值范围为1/4～3/4；
调整辅助图形的位置，以使得两个所述辅助图形关于其对应的所述主图形对称设置；
对所述主图形和所述辅助图形曝光，以进行光学邻近效应修正处理；以及
统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值。
8.根据权利要求7所述的掩膜版结构的拐角边缘放置误差值的统计方法，其特征在于，所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后，包括：
计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值超过预设误差阈值时，调整所述辅助图形的位置和大小；
再次进行所述主图形和所述辅助图形曝光，以统计所述主图形对应的拐角边缘放置误差值。
9.根据权利要求7所述的掩膜版结构的拐角边缘放置误差值的统计方法，其特征在于，所述统计所述主图形经光学邻近效应修正处理后的拐角边缘放置误差值的步骤之后，包括：
计算主图形对应的拐角边缘放置误差最大值与拐角边缘放置误差最小值的差值，当该差值不超过预设误差阈值时，并且当辅助图形曝光强度大于预设辅助图形曝光强度阈值时，调整所述辅助图形的位置和大小；
再次对所述主图形和所述辅助图形曝光，以统计所述主图形对应的拐角边缘放置误差值及所述辅助图形曝光强度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311734023.0A CN117420724B (zh) | 2023-12-18 | 2023-12-18 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311734023.0A CN117420724B (zh) | 2023-12-18 | 2023-12-18 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117420724A CN117420724A (zh) | 2024-01-19 |
| CN117420724B true CN117420724B (zh) | 2024-03-12 |
Family
ID=89525160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311734023.0A Active CN117420724B (zh) | 2023-12-18 | 2023-12-18 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117420724B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163362A (ja) * | 1992-11-25 | 1994-06-10 | Nikon Corp | 投影露光装置 |
| KR19990066046A (ko) * | 1998-01-21 | 1999-08-16 | 구본준 | 반도체용 마스크 |
| CN101430500A (zh) * | 2007-11-06 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成辅助通孔的opc修正方法 |
| CN103376643A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 校正布局图形的方法 |
| CN111443567A (zh) * | 2019-01-16 | 2020-07-24 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正模型、光学邻近修正方法 |
| CN113848678A (zh) * | 2021-09-23 | 2021-12-28 | 武汉新芯集成电路制造有限公司 | 掩膜版及其制造方法、半导体器件的制造方法 |
| CN115047707A (zh) * | 2021-03-09 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近矫正方法及系统、掩膜版、设备及存储介质 |
| CN116203791A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 一种半导体芯片的掩膜版结构及半导体器件 |
| CN116991031A (zh) * | 2023-07-03 | 2023-11-03 | 长鑫存储技术有限公司 | 光掩膜版及其制作方法、检测光掩膜版上图形缺陷的方法 |
| WO2023236254A1 (zh) * | 2022-06-09 | 2023-12-14 | 长鑫存储技术有限公司 | 光罩图形的修正方法、系统、光罩及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110096309A1 (en) * | 2009-10-28 | 2011-04-28 | Imec | Method and System for Wafer Inspection |
-
2023
- 2023-12-18 CN CN202311734023.0A patent/CN117420724B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163362A (ja) * | 1992-11-25 | 1994-06-10 | Nikon Corp | 投影露光装置 |
| KR19990066046A (ko) * | 1998-01-21 | 1999-08-16 | 구본준 | 반도체용 마스크 |
| US6033811A (en) * | 1998-01-21 | 2000-03-07 | Lg Semicon Co., Ltd. | Optical proximity correction mask for semiconductor device fabrication |
| CN101430500A (zh) * | 2007-11-06 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成辅助通孔的opc修正方法 |
| CN103376643A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 校正布局图形的方法 |
| CN111443567A (zh) * | 2019-01-16 | 2020-07-24 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正模型、光学邻近修正方法 |
| CN115047707A (zh) * | 2021-03-09 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近矫正方法及系统、掩膜版、设备及存储介质 |
| CN113848678A (zh) * | 2021-09-23 | 2021-12-28 | 武汉新芯集成电路制造有限公司 | 掩膜版及其制造方法、半导体器件的制造方法 |
| WO2023236254A1 (zh) * | 2022-06-09 | 2023-12-14 | 长鑫存储技术有限公司 | 光罩图形的修正方法、系统、光罩及其制备方法 |
| CN116203791A (zh) * | 2023-04-28 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 一种半导体芯片的掩膜版结构及半导体器件 |
| CN116991031A (zh) * | 2023-07-03 | 2023-11-03 | 长鑫存储技术有限公司 | 光掩膜版及其制作方法、检测光掩膜版上图形缺陷的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117420724A (zh) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7063923B2 (en) | Optical proximity correction method | |
| US8788983B2 (en) | Method for correcting layout pattern and mask thereof | |
| US7617475B2 (en) | Method of manufacturing photomask and method of repairing optical proximity correction | |
| US8501376B2 (en) | System and method for test pattern for lithography process | |
| KR20170047101A (ko) | Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법 | |
| KR101082103B1 (ko) | 광 근접효과 보정의 검증방법 | |
| US6472108B1 (en) | Optical proximity correction method | |
| TW200307850A (en) | Manufacturing method of mask and manufacturing method of semiconductor device using the mask | |
| EP1890192A1 (en) | Metrology systems and methods for lithography processes | |
| CN117420724B (zh) | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 | |
| US20100162195A1 (en) | Method for detecting a weak point | |
| US6787272B2 (en) | Assist feature for random, isolated, semi-dense, and other non-dense contacts | |
| US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
| CN108628109B (zh) | 光刻曝光设备及光刻曝光方法 | |
| US20080134129A1 (en) | Design rule checking for alternating phase shift lithography | |
| CN116203791A (zh) | 一种半导体芯片的掩膜版结构及半导体器件 | |
| CN112433441A (zh) | Opc修正方法及opc修正装置 | |
| TW201430484A (zh) | 光學鄰近修正方法 | |
| CN104570584B (zh) | 一种缺口线端的opc修正方法 | |
| US6397377B1 (en) | Method of performing optical proximity corrections of a photo mask pattern by using a computer | |
| US6784005B2 (en) | Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts | |
| US9747404B2 (en) | Method for optimizing an integrated circuit layout design | |
| KR100416613B1 (ko) | 플레어 측정용 마스크 및 그 제조방법, 이를 이용한웨이퍼 상에 플레어의 영향을 받는 영역 측정 방법 및플레어의 영향을 받는 영역의 패턴 보정 방법 | |
| US6413685B1 (en) | Method of reducing optical proximity effect | |
| KR100706813B1 (ko) | 반도체 장치의 패턴 배치 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |