CN103376643A - 校正布局图形的方法 - Google Patents
校正布局图形的方法 Download PDFInfo
- Publication number
- CN103376643A CN103376643A CN2012101134076A CN201210113407A CN103376643A CN 103376643 A CN103376643 A CN 103376643A CN 2012101134076 A CN2012101134076 A CN 2012101134076A CN 201210113407 A CN201210113407 A CN 201210113407A CN 103376643 A CN103376643 A CN 103376643A
- Authority
- CN
- China
- Prior art keywords
- correction
- pattern
- layout
- correction pattern
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Abstract
一种校正布局图形的方法,包括:提供包括多个第一孔图形的第一布局图形;在所述第一孔图形中形成辅助图形,获得第二布局图形,所述辅助图形的尺寸小于光刻过程中的曝光分辨率;对所述第二布局图形进行光学邻近校正,获得第一修正图形,所述第一修正图形包括第一孔修正图形和辅助修正图形;模拟所述第一修正图形获得实际图形,所述实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内。本技术方案可以解决在对孔图形进行光学邻近校正时,由于掩模版尺寸限制,形成在掩模版上的修正图形的边缘位置误差超出预定范围的问题。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及校正布局图形的方法。
背景技术
在半导体制造过程中,光刻工艺是集成电路生产中最重要的工艺步骤之一。随着半导体制造技术的发展,特征尺寸越来越小,对光刻工艺中分辨率的要求就越来越高。光刻分辨率是指通过光刻机在硅片表面能曝光的最小特征尺寸(critical dimension,CD),是光刻技术中重要的性能指标之一。
现有半导体工艺为了实现微小的CD,需要通过增强光刻分辨率将掩模版上更加精细的图像聚焦在光刻胶上,以制造接近掩模版工艺中光刻分辨率极限的半导体器件。分辨率增强技术包括利用短波长光源、相移掩模方法、或者利用轴外照射(OAI,Off-Axis Illumination)的方法等,而OAI方法目前运用较多。在利用OAI的情况下,分辨率大约比利用传统照射时的分辨率高约1.5倍,并且能够增强聚焦深度(DOF,depth of focus)。通过OAI技术,虽然可以增强光刻分辨率,但是会产生光学邻近效应(OPE,Optical Proximity Effect)。
为了消除光学邻近效应的影响,会对掩模版上的图形经过光学邻近校正(OPC,Optical Proximity Correction)处理,使实际的掩模版上的图形与所希望得到的光刻图形并不相同。图1为现有技术中利用光学邻近校正对布局图形进行校正的流程图,参考图1,现有技术中利用光学邻近校正对布局图形的方法包括:步骤S11,提供原始布局图形,该原始布局图形为实际期望在硅片上形成的图形;步骤S12,对原始布局图形进行光学邻近校正,获得修正图形;步骤S13,模拟修正图形在硅片上形成的实际图形;步骤S14,计算实际图形与原始布局图形的边缘位置误差(edge placement error,简称EPE),并且需要检验修正图形是否超出掩模版尺寸限制(mask rule check,简称MRC),也就是说每做一次光学邻近校正,均需要进行掩模版尺寸限制的检验;其中掩模版尺寸限制指:受掩模版制造工艺限制,掩模版上相邻图形之间的距离以及图形本身的尺寸需要大于设定值。如果相邻图形之间的距离、图形本身的尺寸大于设定值,则满足掩模版尺寸限制,如果相邻图形之间的距离以及图形本身的尺寸小于设定值,则超出掩模版尺寸限制;步骤S15,判断边缘位置误差以及掩模版尺寸限制是否均在预定范围内;如果判断结果为是,则执行步骤S16,输出修正图形;如果判断结果为否,则需要以修正图形为基础循环以上步骤,直至形成在掩模版上的修正图形的边缘位置误差以及掩模版尺寸限制均在预定范围内。
利用现有技术的光学邻近校正方法对孔图形进行光学邻近校正时,由于掩模版尺寸限制,最终的修正图形即形成在掩模版上的修正图形的边缘位置误差超出预定范围。
现有技术中,有许多关于对布局图形校正的方法,例如2002年1月3日公开的公开号为“US2002/0001758A1”的美国专利申请文件,然而均没有解决以上技术问题。
发明内容
本发明解决的问题是现有技术中的光学邻近校正方法,在对孔图形进行光学邻近校正时,由于掩模版尺寸限制,最终的修正图形的边缘位置误差超出预定范围。
为解决上述问题,本发明具体实施例提供一种校正布局图形的方法,包括:
提供包括多个第一孔图形的第一布局图形;
在所述第一孔图形中形成辅助图形,获得第二布局图形,所述辅助图形的尺寸小于光刻过程中的曝光分辨率;
对所述第二布局图形进行光学邻近校正,获得第一修正图形,所述第一修正图形包括第一孔修正图形和辅助修正图形;
模拟所述第一修正图形获得实际图形,所述实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内。
可选的,所述第一孔图形为正方孔图形或长方孔图形。
可选的,所述辅助图形为第二孔图形。
可选的,所述第二孔图形为正方孔图形或长方孔图形。
可选的,所述第二孔图形形成于所述第一孔图形的中心位置。
可选的,对第二布局图形进行光学邻近校正包括:对所述第一孔图形进行光学邻近校正,所述辅助图形保持原状。
可选的,在对第二布局图形进行光学邻近校正形成第一修正图形之前不进行掩模版尺寸限制检验。
可选的,还包括:判断所述第一修正图形是否超出掩模版尺寸限制;
若所述第一修正图形没有超出掩模版尺寸限制,所述第一修正图形作为形成在掩模版上的修正图形;
若所述第一修正图形超出掩模版尺寸限制,对所述第一修正图形进行修正。
可选的,所述对第一修正图形进行修正包括:
从所述第一孔修正图形中选择超出掩模版尺寸限制的第一边;
去除相邻两第一边形成的第一夹角,去除辅助修正图形的相邻两边形成的第二夹角,获得第二修正图形,所述第二修正图形满足掩模版尺寸限制。
可选的,所述辅助修正图形的各边与所述第一孔修正图形的各边对应平行。
可选的,选择第一边后,还包括:从所述第一修正图形的辅助修正图形中选择与所述第一修正图形第一边平行、且距离最近的第二边;所述去除的第二夹角为相邻两第二边形成的第二夹角。
可选的,还包括:
模拟所述第二修正图形获得实际图形;
判断模拟第二修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差是否在预定范围之内;
若在预定范围内,所述第二修正图形作为形成在掩模版上的修正图形;
若不在预定范围内,对所述第二修正图形进行修正。
可选的,所述对第二修正图形进行修正包括:
调整所述第一夹角和第二夹角的尺寸,重复所述去除第一夹角、第二夹角的步骤,获得第三修正图形;
模拟所述第三修正图形获得实际图形;
模拟所述第三修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内,所述第三修正图形作为形成在掩模版上的修正图形。
可选的,所述进行光学邻近校正包括:移动所述第一孔图形的各边。
可选的,所述进行光学邻近校正还包括:在所述第一孔图形的周边增加次分辨率辅助图形。
可选的,所述第二孔图形为圆孔图形或椭圆孔图形或多边形孔图形。
可选的,所述掩模版尺寸限制指:受掩模版制造工艺限制,掩模版上相邻图形之间的距离以及图形本身的尺寸需要大于设定值。
与现有技术相比,本发明具有以下优点:
本发明具体实施例的对布局图形进行校正的方法,提供包括多个第一孔图形的第一布局图形作为目标图形;通过在第一孔图形中增加辅助图形,获得第二布局图形,所述辅助图形的尺寸小于光刻过程中的曝光分辨率;之后,对第二布局图形进行光学邻近校正,获得包括第一孔修正图形和辅助修正图形的第一修正图形,该第一修正图形的边缘位置误差在预定范围之内。如果第一修正图形的掩模版尺寸限制也满足设定值,则可以将该第一修正图形作为形成在掩模版上的修正图形。
在具体实施例中,在对第二布局图形进行光学邻近校正形成第一修正图形之前不进行掩模版尺寸限制检验,这样可以节约进行掩模版尺寸限制校验的步骤,节省进行光学邻近校正的时间。
在具体实施例中,第一孔图形为方孔图形或长方孔图形,增加在第一孔图形中的辅助图形为方孔图形或长方孔图形。在对第二布局图形进行光学邻近校正时,辅助图形保存原状,因此获得的第一修正图形中的辅助修正图形的形状保持不变。若所述第一修正图形没有超出掩模版尺寸限制,所述第一修正图形作为形成在掩模版上的修正图形。若所述第一修正图形超出掩模版尺寸限制,从第一孔修正图形中选择超出掩模版尺寸限制的第一边,从所述辅助修正图形中选择与所述第一边相对的第二边;去除相邻两第一边形成的第一夹角,并去除在对应辅助修正图形的第二边形成第二夹角,获得第二修正图形,所述第二修正图形满足掩模版尺寸限制。由于去除了第一夹角会损失曝光中的光强,因此在辅助修正图形相应位置去除第二夹角,以弥补曝光中的光强损失。
在具体实施例中,获得第二修正图形后,模拟所述第二修正图形获得实际图形,判断该实际图形与所述第一布局图形之间的边缘位置误差是否在预定范围之内;若在预定范围内,所述第二修正图形作为形成在掩模版上的修正图形。
在具体实施例中,如果模拟第二修正图形获得的实际图形与第一布局图形的边缘位置误差不在预定范围内,调整所述第一夹角和第二夹角的尺寸,重复所述去除第一夹角、第二夹角的步骤,获得第三修正图形,模拟所述第三修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内,该第三修正图形作为形成在掩模版上的修正图形。
本发明具体实施例的光学邻近校正方法可以解决在对孔图形进行光学邻近校正时,由于掩模版尺寸限制,最终的修正图形即作为形成在掩模版上的修正图形的边缘位置误差超出预定范围的问题。而且,还具有以下优点:1、具有合理的掩模版尺寸限制;2、在光刻工艺中可以保持合理的掩模版偏差,以得到足够焦深;3、在进行光学邻近校正中无需大量的脚本(script;)4、可以节约在对光学邻近校正的脚本进行优化所花费的时间。
附图说明
图1为现有技术中利用光学邻近校正对布局图形进行校正的流程图;
图2为最终的修正图形满足掩模版尺寸限制的示意图;
图3为模拟图2所示最终的修正图形获得的实际图形与原始布局图形的边缘位置误差示意图;
图4为本发明具体实施例的校正布局图形的方法的流程示意图;
图5~图12为本发明具体实施例的校正布局图形的方法的图形示意图。
具体实施方式
发明人经过分析发现:随着半导体器件例如SRAM存储器的特征尺寸缩小至纳米级以及更小的尺寸,光学邻近校正的自由度受掩模版尺寸限制的影响。在最终的修正图形满足掩模版尺寸限制时,模拟最终的修正图形获得的实际图形与原始布局图形的边缘位置误差较大,超出预定的范围。图2为最终的修正图形满足掩模版尺寸限制的示意图,图3为模拟图2所示最终的修正图形获得的实际图形与原始布局图形的比较示意图。在器件的特征尺寸为32nm时,EPE的值应小于2nm,掩模版尺寸限制的值应小于20nm,参考图3,原始布局图形包括多个孔图形11,经过光学邻近校正后,参考图2,最终的修正图形之间的最小距离d为15nm,满足掩模版尺寸限制;然而,参考图3,图中虚线框标示区域中模拟的实际孔图形12与原始的孔图形11之间的边缘位置误差EPE的值为6.5nm,超出了预定范围。也就是说,在最终的修正图形满足掩模版尺寸限制时,边缘位置误差则超出预定范围。如果使边缘位置误差满足预定范围,则最终的修正图形会超出掩模版尺寸限制。
为了克服对布局图形校正过程中,在最终的修正图形满足掩模版尺寸限制时,超出边缘位置误差的预定范围,或者,在最终的修正图形满足边缘位置误差的预定范围时,超出掩模版尺寸限制的预定范围,发明人进行了各种尝试。例如,1、增大掩模版尺寸限制,然而该方法风险非常高,会出现掩模版制造无法实现的问题;2、尝试光刻制程的优化,以得到较小的光学邻近校正的偏移量,但此方法需要大量的研发精力和成本,也有可能影响焦深;3、在光学邻近校正过程中,对一些容易超出掩模版尺寸限制的边进行更精细的标记,并通过特殊处理干预,然而,该方法会导致光学邻近校正变得更加复杂,而且依赖于布局图形的设计,一旦布局图形的设计发生变化,原有的标记失效。以上三种方法均有各自的缺点,不适合解决以上问题。
本发明的原理是:在原始的孔图形中增加一小于光刻工艺分辨率的辅助图形来提供光强转移的媒介,在去除会违反掩模版尺寸限制的角后,去除该角后损失的光强通过去除辅助图形中的角来补偿,就可以实现降低边缘位置误差的目的,同时满足掩模版尺寸的限制。为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图4为本发明具体实施例的校正布局图形的方法的流程示意图,参考图4,本发明具体实施例的校正布局图形的方法包括:
步骤S41,提供包括多个第一孔图形的第一布局图形;
步骤S42,在所述第一孔图形中形成辅助图形,获得第二布局图形,所述辅助图形的尺寸小于光刻过程中的曝光分辨率;
步骤S43,对所述第二布局图形进行光学邻近校正,获得第一修正图形,所述第一修正图形包括第一孔修正图形和辅助修正图形;
步骤S44,模拟所述第一修正图形获得实际图形,所述实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内;
在具体实施例中,执行完步骤S44后,还包括:执行步骤S51,判断所述第一修正图形是否超出掩模版尺寸限制;
若所述第一修正图形没有超出掩模版尺寸限制,执行步骤S52,所述第一修正图形作为形成在掩模版上的修正图形,即最终的修正图形;
若所述第一修正图形超出掩模版尺寸限制,执行步骤S53,对所述第一修正图形进行修正,获得第二修正图形,该第二修正图形满足掩模版尺寸限制;
在具体实施例中,执行完步骤S53后,还包括:
步骤S61,模拟所述第二修正图形获得实际图形;
步骤S62,判断模拟所述第二修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差是否在预定范围之内;
若在预定范围内,执行步骤S63,将所述第二修正图形作为形成在掩模版上的修正图形,即最终的修正图形;若不在预定范围内,执行步骤S64,对第二修正图形进行修正。
下面详细说明本发明具体实施例的校正布局图形的方法。
图5~图12为本发明具体实施例的校正布局图形的方法的结构示意图。
参考图5,执行步骤S41,提供包括多个第一孔图形51的第一布局图形50。该第一布局图形50来自于集成芯片设计版图,作为目标图形。图5中示意出的第一布局图形仅起到说明本发明的目的,并不对本发明中的第一布局图形起限定作用。第一布局图形50包括的第一孔图形51可以为正方孔图形或长方孔图形。第一布局图形50除了第一孔图形51之外,还可以包括其他图形52,其他图形52中并不增加辅助图形。
参考图6,执行步骤S42,在所述第一孔图形51中形成辅助图形53,获得第二布局图形50a,所述辅助图形53的尺寸小于光刻过程中的光刻机台的曝光分辨率,防止所述辅助图形53在晶圆上成像,这样不影响第一孔图形51的成像效果。因此,所述辅助图形53的存在不会影响想要得到的修正图形。本发明具体实施例中,辅助图形53为第二孔图形,该第二孔图形可以为方孔图形或长方孔图形,但不限于方孔图形或长方孔图形,也可以为圆孔或椭圆孔,或者其他多边形孔。优选,在第一孔图形51为正方孔图形时,第二孔图形可以为正方孔图形或长方孔图形;在第一孔图形51为长方孔图形时,第二孔图形可以为正方孔图形或长方孔图形。本发明具体实施例中,选择第一孔图形51和辅助图形53均为正方孔图形。例如,在第一孔图形51为正方孔图形,且每一边长为67纳米(nm)时,辅助图形53也为正方孔图形,且辅助图形53的每一边长为20nm。
在具体实施例中,辅助图形53可以选择形成在所述第一孔图形51的中心位置,但不限于中心位置,可以形成在第一孔图形51的任意位置,优选,形成在第一孔图形51的中心位置。当辅助图形53形成在第一孔图形51的中心位置时,在之后的步骤中进行光强损失弥补时,可以在辅助图形53相对于光源的对应位置进行光强损失的弥补,这样获得的修正图形在曝光成像后,实际孔图形的形状可以保持圆形。
图7为第一修正图形的示意图,图8为模拟第一修正图形获得的实际图形与所述第一布局图形50的比较示意图,其中,图8中虚线表示第一布局图形50,实线表示实际图形50c。
参考图7,执行步骤S43,对所述第二布局图形50a进行光学邻近校正,获得第一修正图形50b;第一修正图形50b包括第一孔修正图形51b和辅助修正图形53b。本发明中,对第二布局图形进行光学邻近校正包括:对所述第一孔图形51进行光学邻近校正获得第一孔修正图形51b,对辅助图形53不进行光学邻近修正,即辅助图形保持原状,辅助修正图形53b与辅助图形53相同。
参考图8,执行步骤S44,模拟所述第一修正图形50b获得实际图形50c,所述实际图形50c与所述第一布局图形50之间的边缘位置误差在预定范围之内。参考图8,模拟所述第一修正图形获得的实际图形50c与所述第一布局图形50之间的边缘位置误差非常小,在预定范围之内,例如第一孔图形51与实际图形55两者之间的边缘位置误差在预定范围内。
本发明具体实施例中,在对第二布局图形50a进行光学邻近校正时不进行掩模版尺寸限制检验,也就是说,在对第二布局图形50a进行光学邻近校正获得第一修正图形之前,不进行掩模版尺寸限制的检验,只需要确定在对第二布局图形50a进行光学邻近校正后的第一修正图形是否满足边缘位置误差的预定范围,不关注第一修正图形是否满足掩模版尺寸限制。关于第一修正图形是否掩模版尺寸限制在之后的步骤中确定,这样可以节约对第二布局图形50a进行光学邻近校正的时间。由于对第二布局图形50a进行光学邻近校正时,不进行掩模版尺寸限制检验,因此模拟修正图形获得的实际图形与第一布局图形之间的边缘位置误差可以很好的满足预定范围。进行光学邻近校正后,将模拟获得的实际图形与所述第一布局图形50之间的边缘位置误差在预定范围之内的修正图形作为第一修正图形50b。
本发明具体实施例中,对所述第二布局图形50a进行光学邻近校正的方法包括:在所述第一孔图形的周边以及其他图形的周边增加次分辨率辅助图形。在第一孔图形51为正方孔图形或长方孔图形时,对所述第二布局图形50a进行光学邻近校正的方法还包括:移动所述第一孔图形51的各边;并且,在本发明中,对第二布局图形50a进行光学邻近校正时,固定辅助图形53不移动,也就是说,对辅助图形53不进行校正;在本发明具体实施例中,在辅助图形53为正方孔图形或长方孔图形时,即对第二布局图形50a进行光学邻近校正时固定所述辅助图形53的边不移动。本发明中对第二布局图形50a进行光学邻近校正时,使用的方法为现有技术的光学邻近校正方法,在此不做具体的描述。
执行完步骤S44后,参考图7,执行步骤S51,判断所述第一修正图形50b是否超出掩模版尺寸限制。图7中,虚线框标示区域的图形超出掩模版尺寸限制。本发明具体实施例中,判断所述第一修正图形50b是否超出掩模版尺寸限制的方法为现有技术,在此不做详述。通常,掩模版上的相邻图形之间的距离需要大于一定的值,如果相邻图形之间的距离太近,掩模版的制造将会出现问题,掩模版上相邻图形之间的距离需要大于的值为掩模版尺寸限制的设定值,这样才可以确保可以将修正图形制造在掩模版上。其中,大于该设定值则布局图形满足掩模版尺寸限制,小于该设定值则修正图形不满足掩模版尺寸限制。
执行完步骤S51后,若所述第一修正图形50b没有超出掩模版尺寸限制,执行步骤S52,将所述第一修正图形50b作为形成在掩模版上的修正图形,即需要制造在掩模版上的修正图形;若所述第一修正图形50b超出掩模版尺寸限制,参考图9~图11,执行步骤S53,对所述第一修正图形进行修正获得第二修正图形,该第二修正图形满足掩模版尺寸限制。图10为第二修正图形的示意图,图11为图10中虚线的椭圆框标示区域的放大示意图,图12为图11中虚线的方形框标示区域的放大示意图。
本发明具体实施例中,对所述第一修正图形进行修正的方法包括:从所述第一修正图形50b的第一孔修正图形中选择超出掩模版尺寸限制的第一边511,从所述第一修正图形50b的辅助图形53中选择与所述第一边平行、且距离最近的第二边531;图9中用加粗的边来标示第一边、第二边,对第一边、第二边进行加粗只是为了将其与其他边进行区分,方便示意,在实际中,并不对第一边、第二边进行加粗。结合参考图11和图12,去除相邻两第一边511形成的第一夹角512,去除相邻辅助修正图形53b的相邻两第二边形成的第二夹角513,参考图11,去除所述第一夹角512后,第一修正图形中不满足掩模版尺寸限制的图形在去除第一夹角后,相邻图形之间的距离d满足掩模版尺寸限制,即第二修正图形50d满足掩模版尺寸限制。
本发明具体实施例中,去除的第一夹角512的两边的长度可以相等,也可以不相等,只要去除第一夹角后,不满足掩模版尺寸限制的图形满足掩模版尺寸限制即可。由于去除第一夹角后,第一孔图形的修正图形的面积减小,相应的曝光过程中透过掩模版的光强会减少。为了弥补去除第一夹角,在光刻曝光过程中光强的损失,在本发明具体实施例中,去除辅助修正图形53b第二边形成的第二夹角513,则第一孔修正图形51b的透光面积增加了第二夹角。第二夹角的两边的尺寸需要根据实际情况确定。
在本发明中,可以去除辅助修正图形53b的任意两边形成的第二夹角,但本发明具体实施例中,优选相邻两第二边形成的第二夹角,这样可以确保可辅助修正图形53b相对于光源的对应位置进行光强损失的弥补,这样获得的修正图形在曝光成像后,实际图形的形状可以保持圆形。在具体实施例中,从所述第一修正图形中选择超出掩模版尺寸限制的第一边511后,还包括:对所述第一边511进行标记,第一边可以由软件进行记忆,无需将识别第一边的标记在第一修正图形中显示,如果需要获知哪些边为第一边,需要将第一边输出在其他图层。选择第二边后,还包括:对所述第二边531进行标记,第二边可以由软件进行记忆,无需将识别第二边的标记在第一修正图形中显示,如果需要获知哪些边为第二边,需要将第二边输出在其他图层。
本发明中,第二孔图形不限于正方孔或长方孔,也可以为圆孔或椭圆孔以及其他多边形孔,为了弥补去除第一夹角造成的光强损失,去除第二孔图形的区域可以根据需要选择。
在获得第二修正图形后,执行步骤S61,模拟所述第二修正图形获得实际图形;接着执行步骤S62,判断模拟所述第二修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差是否在预定范围之内;若在预定范围内,执行步骤S63,将所述第二修正图形作为形成在掩模版上的修正图形,即需要制造在掩模版上的修正图形;若不在预定范围内,执行步骤S64,对第二修正图形进行修正。
本发明具体实施例中,对第二修正图形进行修正包括:调整所述第一夹角和第二夹角的尺寸,重复所述去除第一夹角、第二夹角的步骤,获得第三修正图形,模拟所述第三修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内,所述第三修正图形作为形成在掩模版上的修正图形。
其中,重复所述去除第一夹角、第二夹角的步骤指,重新确定第一夹角的两边长和第二夹角的两边长,重复所述去除第一夹角、第二夹角的步骤的次数需要根据实际操作确定,直至模拟修正图形获得的实际图形第一布局图形之间的边缘位置误差在预定范围之内,将该修正图形作为第三修正图形,即作为形成在掩模版上的修正图形。
在本发明具体实施例中,判断模拟所述第二修正图形、第三修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差的方法为现有技术,在此不做赘述。
本发明具体实施例中,对布局图形的校正方法,当获得第一修正图形50b后,如果可以确定第一修正图形50b满足掩模版尺寸限制,则不需要执行步骤S51~S53、S61~S64,将第一修正图形50b作为形成在掩模版上的修正图形输出。当然,在实际操作中,第一修正图形50b基本上不会满足掩模版尺寸限制,因此也就会进行步骤S51~S53、S61~S64。在执行完步骤S53,获得第二修正图形后,如果可以确定模拟所述第二修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内,则可以不进行之后的步骤S61~S64。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (17)
1.一种校正布局图形的方法,其特征在于,包括:
提供包括多个第一孔图形的第一布局图形;
在所述第一孔图形中形成辅助图形,获得第二布局图形,所述辅助图形的尺寸小于光刻过程中的曝光分辨率;
对所述第二布局图形进行光学邻近校正,获得第一修正图形,所述第一修正图形包括第一孔修正图形和辅助修正图形;
模拟所述第一修正图形获得实际图形,所述实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内。
2.如权利要求1所述的校正布局图形的方法,其特征在于,所述第一孔图形为正方孔图形或长方孔图形。
3.如权利要求2所述的校正布局图形的方法,其特征在于,所述辅助图形为第二孔图形。
4.如权利要求3所述的校正布局图形的方法,其特征在于,所述第二孔图形为正方孔图形或长方孔图形。
5.如权利要求3所述的校正布局图形的方法,其特征在于,所述第二孔图形形成于所述第一孔图形的中心位置。
6.如权利要求4所述的校正布局图形的方法,其特征在于,对第二布局图形进行光学邻近校正包括:对所述第一孔图形进行光学邻近校正,所述辅助图形保持原状。
7.如权利要求1所述的校正布局图形的方法,其特征在于,在对第二布局图形进行光学邻近校正形成第一修正图形之前不进行掩模版尺寸限制检验。
8.如权利要求6所述的校正布局图形的方法,其特征在于,还包括:判断所述第一修正图形是否超出掩模版尺寸限制;
若所述第一修正图形没有超出掩模版尺寸限制,所述第一修正图形作为形成在掩模版上的修正图形;
若所述第一修正图形超出掩模版尺寸限制,对所述第一修正图形进行修正。
9.如权利要求8所述的校正布局图形的方法,其特征在于,所述对第一修正图形进行修正包括:
从所述第一孔修正图形中选择超出掩模版尺寸限制的第一边;
去除相邻两第一边形成的第一夹角,去除辅助修正图形的相邻两边形成的第二夹角,获得第二修正图形,所述第二修正图形满足掩模版尺寸限制。
10.如权利要求9所述的校正布局图形的方法,其特征在于,所述辅助修正图形的各边与所述第一孔修正图形的各边对应平行。
11.如权利要求10所述的校正布局图形的方法,其特征在于,选择第一边后,还包括:从所述第一修正图形的辅助修正图形中选择与所述第一修正图形第一边平行、且距离最近的第二边;所述去除的第二夹角为相邻两第二边形成的第二夹角。
12.如权利要求9所述的校正布局图形的方法,其特征在于,还包括:
模拟所述第二修正图形获得实际图形;
判断模拟第二修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差是否在预定范围之内;
若在预定范围内,所述第二修正图形作为形成在掩模版上的修正图形;
若不在预定范围内,对所述第二修正图形进行修正。
13.如权利要求12所述的校正布局图形的方法,其特征在于,所述对第二修正图形进行修正包括:
调整所述第一夹角和第二夹角的尺寸,重复所述去除第一夹角、第二夹角的步骤,获得第三修正图形;
模拟所述第三修正图形获得实际图形;
模拟所述第三修正图形获得的实际图形与所述第一布局图形之间的边缘位置误差在预定范围之内,所述第三修正图形作为形成在掩模版上的修正图形。
14.如权利要求4所述的校正布局图形的方法,其特征在于,所述进行光学邻近校正包括:移动所述第一孔图形的各边。
15.如权利要求14所述的校正布局图形的方法,其特征在于,所述进行光学邻近校正还包括:在所述第一孔图形的周边增加次分辨率辅助图形。
16.如权利要求3所述的校正布局图形的方法,其特征在于,所述第二孔图形为圆孔图形或椭圆孔图形或多边形孔图形。
17.如权利要求8所述的校正布局图形的方法,其特征在于,所述掩模版尺寸限制指:受掩模版制造工艺限制,掩模版上相邻图形之间的距离以及图形本身的尺寸需要大于设定值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210113407.6A CN103376643B (zh) | 2012-04-17 | 2012-04-17 | 校正布局图形的方法 |
US13/845,149 US8788983B2 (en) | 2012-04-17 | 2013-03-18 | Method for correcting layout pattern and mask thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210113407.6A CN103376643B (zh) | 2012-04-17 | 2012-04-17 | 校正布局图形的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103376643A true CN103376643A (zh) | 2013-10-30 |
CN103376643B CN103376643B (zh) | 2015-10-14 |
Family
ID=49326249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210113407.6A Active CN103376643B (zh) | 2012-04-17 | 2012-04-17 | 校正布局图形的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8788983B2 (zh) |
CN (1) | CN103376643B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104749900A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 辅助图形的形成方法和曝光目标图形的修正方法 |
CN106030411A (zh) * | 2014-02-17 | 2016-10-12 | Asml荷兰有限公司 | 确定边缘定位误差的方法、检测设备、图案形成装置、衬底及器件制造方法 |
CN106773544A (zh) * | 2016-12-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种控制辅助图形信号误报率的opc建模方法 |
CN109085736A (zh) * | 2018-09-10 | 2018-12-25 | 德淮半导体有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
CN109548298A (zh) * | 2019-01-03 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种基于ic芯片的pcb设计图编辑方法及相关装置 |
CN110119062A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版制作方法及图形化工艺 |
CN112241102A (zh) * | 2019-07-19 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 光学临近修正、光掩模版制作及图形化方法 |
CN112946993A (zh) * | 2019-11-26 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正、光掩膜版制作及图形化方法 |
CN113064322A (zh) * | 2021-03-26 | 2021-07-02 | 福建省晋华集成电路有限公司 | 一种掩模图案校正方法、存储介质以及设备 |
CN113281962A (zh) * | 2021-07-20 | 2021-08-20 | 南京晶驱集成电路有限公司 | 一种光学临近效应的修正方法及系统 |
CN117420724A (zh) * | 2023-12-18 | 2024-01-19 | 合肥晶合集成电路股份有限公司 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9411924B2 (en) * | 2013-10-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology for pattern density optimization |
KR20210010773A (ko) | 2019-07-19 | 2021-01-28 | 삼성전자주식회사 | 마스크 설계 방법 및 이를 이용한 반도체 장치의 제조 방법 |
CN111965934B (zh) * | 2020-06-22 | 2024-01-23 | 上海华力微电子有限公司 | Opc修正通孔的选择方法 |
CN115346861A (zh) * | 2021-05-14 | 2022-11-15 | 联华电子股份有限公司 | 半导体掩模图案的修正方法及其半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10104818A (ja) * | 1996-09-30 | 1998-04-24 | Mitsubishi Electric Corp | 光近接効果補正方法 |
JP2001013668A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | マスクパターンの補正方法 |
CN1577722A (zh) * | 2003-07-02 | 2005-02-09 | 株式会社东芝 | 图形修正方法、系统和程序、掩模、半导体器件制造方法、设计图形 |
US20100180251A1 (en) * | 2006-02-03 | 2010-07-15 | Brion Technology, Inc. | Method for process window optimized optical proximity correction |
JP2010175898A (ja) * | 2009-01-30 | 2010-08-12 | Sony Corp | マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
JP4247104B2 (ja) * | 2003-12-18 | 2009-04-02 | 株式会社東芝 | パターン検証方法、パターン検証システム |
JP2010211117A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | パターン補正装置およびパターン補正方法 |
-
2012
- 2012-04-17 CN CN201210113407.6A patent/CN103376643B/zh active Active
-
2013
- 2013-03-18 US US13/845,149 patent/US8788983B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10104818A (ja) * | 1996-09-30 | 1998-04-24 | Mitsubishi Electric Corp | 光近接効果補正方法 |
JP2001013668A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | マスクパターンの補正方法 |
CN1577722A (zh) * | 2003-07-02 | 2005-02-09 | 株式会社东芝 | 图形修正方法、系统和程序、掩模、半导体器件制造方法、设计图形 |
US20100180251A1 (en) * | 2006-02-03 | 2010-07-15 | Brion Technology, Inc. | Method for process window optimized optical proximity correction |
JP2010175898A (ja) * | 2009-01-30 | 2010-08-12 | Sony Corp | マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104749900A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 辅助图形的形成方法和曝光目标图形的修正方法 |
CN104749900B (zh) * | 2013-12-30 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 辅助图形的形成方法和曝光目标图形的修正方法 |
CN106030411A (zh) * | 2014-02-17 | 2016-10-12 | Asml荷兰有限公司 | 确定边缘定位误差的方法、检测设备、图案形成装置、衬底及器件制造方法 |
CN106030411B (zh) * | 2014-02-17 | 2018-02-06 | Asml荷兰有限公司 | 确定边缘定位误差的方法、检测设备、图案形成装置、衬底及器件制造方法 |
US10156797B2 (en) | 2014-02-17 | 2018-12-18 | Asml Netherlands, B.V. | Method of determining edge placement error, inspection apparatus, patterning device, substrate and device manufacturing method |
CN106773544A (zh) * | 2016-12-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种控制辅助图形信号误报率的opc建模方法 |
CN110119062A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版制作方法及图形化工艺 |
CN110119062B (zh) * | 2018-02-06 | 2022-09-20 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、掩膜版制作方法及图形化工艺 |
CN109085736A (zh) * | 2018-09-10 | 2018-12-25 | 德淮半导体有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
CN109548298A (zh) * | 2019-01-03 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种基于ic芯片的pcb设计图编辑方法及相关装置 |
CN109548298B (zh) * | 2019-01-03 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种基于ic芯片的pcb设计图编辑方法及相关装置 |
CN112241102A (zh) * | 2019-07-19 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 光学临近修正、光掩模版制作及图形化方法 |
CN112946993A (zh) * | 2019-11-26 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正、光掩膜版制作及图形化方法 |
CN113064322A (zh) * | 2021-03-26 | 2021-07-02 | 福建省晋华集成电路有限公司 | 一种掩模图案校正方法、存储介质以及设备 |
CN113064322B (zh) * | 2021-03-26 | 2023-06-02 | 福建省晋华集成电路有限公司 | 一种掩模图案校正方法、存储介质以及设备 |
CN113281962A (zh) * | 2021-07-20 | 2021-08-20 | 南京晶驱集成电路有限公司 | 一种光学临近效应的修正方法及系统 |
CN113281962B (zh) * | 2021-07-20 | 2021-11-02 | 南京晶驱集成电路有限公司 | 一种光学临近效应的修正方法及系统 |
CN117420724A (zh) * | 2023-12-18 | 2024-01-19 | 合肥晶合集成电路股份有限公司 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
CN117420724B (zh) * | 2023-12-18 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 一种掩膜版结构及其拐角边缘放置误差值的统计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103376643B (zh) | 2015-10-14 |
US20130275928A1 (en) | 2013-10-17 |
US8788983B2 (en) | 2014-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103376643A (zh) | 校正布局图形的方法 | |
US8677290B2 (en) | Method of forming and using photolithography mask having a scattering bar structure | |
KR20150146369A (ko) | 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법 | |
JP4184918B2 (ja) | コンタクトホールの形成方法 | |
TW201911369A (zh) | 積體電路製造方法 | |
TWI722454B (zh) | 改善臨界尺寸一致性的方法與系統 | |
CN110618584B (zh) | 光源优化方法、光源优化装置、光刻系统及光刻方法 | |
JP3977544B2 (ja) | 半導体装置の回路設計方法およびプログラム記憶媒体 | |
CN104025255A (zh) | 用于工艺优化的相位调谐的技术 | |
US6929887B1 (en) | Printable assist lines and the removal of such | |
KR100506938B1 (ko) | 2차원적으로 반복하는 포토레지스트 패턴을 형성하기 위한포토마스크 및 그것을 제조하는 방법 | |
US6977715B2 (en) | Method for optimizing NILS of exposed lines | |
US8751977B2 (en) | Method for generating ultra-short-run-length dummy poly features | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
US20120148942A1 (en) | Diagonal interconnect for improved process margin with off-axis illumination | |
JP2008191364A (ja) | マスクパターンの設計方法 | |
CN115308988A (zh) | 制造半导体器件的方法和制造半导体器件的图案形成方法 | |
CN107037695B (zh) | 一种计算相干成像光刻系统信道容量和成像误差下限的方法 | |
KR20110112723A (ko) | 사선 구조의 액티브 형성을 위한 컷팅 마스크 | |
KR20090110553A (ko) | 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법 | |
JP4408732B2 (ja) | ホールパターンの形成方法 | |
JP5311326B2 (ja) | フォトマスク、パターンの形成方法および電子デバイスの製造方法 | |
TWI837714B (zh) | 半導體裝置製造的圖案形成方法及用於製造遮罩的設備 | |
CN101359178B (zh) | 光学邻近校正的方法 | |
CN111965934B (zh) | Opc修正通孔的选择方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |