TWI722454B - 改善臨界尺寸一致性的方法與系統 - Google Patents

改善臨界尺寸一致性的方法與系統 Download PDF

Info

Publication number
TWI722454B
TWI722454B TW108120904A TW108120904A TWI722454B TW I722454 B TWI722454 B TW I722454B TW 108120904 A TW108120904 A TW 108120904A TW 108120904 A TW108120904 A TW 108120904A TW I722454 B TWI722454 B TW I722454B
Authority
TW
Taiwan
Prior art keywords
pattern
mask
feature
features
grid
Prior art date
Application number
TW108120904A
Other languages
English (en)
Other versions
TW202009614A (zh
Inventor
陸埼達
蔡啟銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202009614A publication Critical patent/TW202009614A/zh
Application granted granted Critical
Publication of TWI722454B publication Critical patent/TWI722454B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明實施例係關於一種方法，其包含：接收一遮罩之一圖案佈局；收縮該圖案佈局以形成一收縮圖案；判定該收縮圖案內之複數個特徵之各者之中心線；及使該複數個特徵之各者之該中心線與一柵格貼齊。該柵格表示一遮罩製造工具之一最小解析度大小。該方法進一步包含：在將使複數個特徵之各者之該中心線與該柵格貼齊之後，使用該收縮圖案來製造該遮罩。

Description

改善臨界尺寸一致性的方法與系統
本發明實施例係有關改善臨界尺寸一致性的方法與系統。
可使用各種光微影技術來形成積體電路。此等技術通常涉及透過一圖案化光罩來使一光阻層曝露於一光源。一般而言，形成至光阻層上之最終圖案無法完全匹配形成光罩中之圖案所依之圖案。此係由各種光微影程序參數(諸如光源之解析度)引起。重要的是確保最終印刷圖案與設計圖案不會相差太遠，否則電路之功能性將受負面影響。
通常，一電路設計者將一目標圖案發送至一遮罩製造廠。目標圖案通常定義為形成一所要圖案之若干多邊形特徵。接著，遮罩製造廠可產生與目標圖案相關聯之一初始佈局圖案。接著，遮罩製造廠可將各種光微影模型應用於目標圖案以產生一最佳化佈局圖案。接著，可使用最佳化佈局圖案來製造一遮罩。接著，在光微影程序中使用所製造之遮罩來形成一光阻層上之所要圖案。
在一些實例中，期望採用一圖案且收縮該圖案以產生一稍小電路。例如，可期望產生具有為原始圖案之大小之98%之一大小之一收縮圖案。期望藉此使圖案之佈局及因此隨後形成之遮罩不受負面影響。
本發明的一實施例係關於一種方法，其包括：接收一遮罩之一圖案佈局；收縮該圖案佈局以形成一收縮圖案；判定該收縮圖案內之複數個特徵之各者之中心線；使該複數個特徵之各者之該中心線與一柵格貼齊，該柵格表示一遮罩製造工具之一最小解析度大小；及在使該複數個特徵之各者之該中心線與該柵格貼齊之後，使用該收縮圖案來製造該遮罩。
本發明的一實施例係關於一種方法，其包括：接收用於製造一第一遮罩之一第一圖案；接收用於製造一第二遮罩之一第二圖案；使該第一圖案之一第一特徵與該第二圖案之一第二特徵對準；在該對準之後，收縮該第一圖案及該第二圖案以形成一第一收縮圖案及一第二收縮圖案；回應於判定該第一特徵不再與該第二特徵對準，調整該第二特徵之一邊緣以匹配該第一特徵之一邊緣；及使用該第一收縮圖案來製造該第一遮罩及使用該第二收縮圖案來製造該第二遮罩。
本發明的一實施例係關於一種電腦可讀媒體，其包括機器可讀指令，該等機器可讀指令在由一處理器執行時引起一系統：接收用於製造一積體電路中之一層之一遮罩圖案；收縮該遮罩圖案以形成一收縮圖案；識別該收縮圖案之一特徵之一中心線；使該特徵之該中心線與一柵格貼齊，該柵格表示一遮罩製造工具之一最小解析度大小；及將該特徵之一臨界尺寸調整為該遮罩製造工具之該最小解析度大小之一整數倍。
以下揭露提供用於實施所提供之標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，「使一第一構件形成於一第二構件上方或一第二構件上」可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡化及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉90度或依其他定向)且亦可因此解譯本文所使用之空間相對描述詞。
如上文所描述，期望採用一圖案且收縮該圖案以產生一稍小電路。例如，可期望產生具有為原始圖案之大小之98%之一大小之一收縮圖案。期望藉此使圖案之佈局及因此隨後形成之遮罩不受負面影響。
可使用一電子束(e束)微影程序來形成遮罩。電子束微影涉及將一電子束導引至對電子束敏感之一薄膜(例如光阻劑)上。電子束改變光阻劑之溶解性以允許在一顯影程序期間移除曝露區域或未曝露區域。
為使用電子束微影工具來產生一遮罩，設計圖案經受一資料準備程序。資料準備程序可涉及一邏輯運算程序(LOP)，其中將各種邏輯運算應用於設計圖案以確保遵守各種規則。接著，應用各種基於規則及基於模型之光學近接校正(OPC)技術。在應用此等技術之後，應用一斷裂程序。
斷裂程序使由LOP及OPC程序修改之設計圖案變成電子束微影工具之一電子束格式。例如，用於執行電子束程序之製造工具通常具有一最小解析度大小。例如，一電子束微影工具之最小解析度大小可為0.2奈米(NM)。因此，由電子束微影工具形成之設計圖案內之特徵由斷裂程序調整以與工具之最小解析度大小之一整數倍一致。
然而，當使一圖案收縮一相對較小量(例如收縮至原始設計之98%)時，斷裂程序將引起一不一致物質截斷。例如，一特徵可被截斷，而相鄰特徵可不被截斷。此導致一組特徵之一不一致臨界尺寸。換言之，一組特徵內之特徵可具有不同臨界尺寸，其可導致製造及良率問題。
根據本文所描述之原理，應用一程序來使一收縮圖案之臨界尺寸更一致。藉此導致一更順暢製程及提高良率。
在一實例中，在將一收縮程序應用於一圖案佈局以形成一收縮圖案佈局之後，將收縮圖案之特徵給予中心線。接著，調整各自特徵之中心線以對應於一柵格，其中各單元之寬度對應於工具之最小解析度大小。接著，可調整特徵之臨界尺寸，使得特徵之邊緣亦與柵格對準。藉此，特徵將具有一更一致臨界尺寸且不會在斷裂程序期間受負面影響。
在另一實例中，一主層內之一第一組特徵可與一參考層中之一第二組特徵對準。接著，在收縮程序應用於主層及參考層兩者之後，第一組特徵之邊緣可不再與第二組特徵之邊緣對準。接著，可在收縮程序之後定義第一組特徵之邊緣與第二組特徵之邊緣之間的關係。此定義可用於調整主層之邊緣以匹配參考層之邊緣。
圖1係展示用於改善佈局圖案最佳化之一繪示性方法100的一流程圖。根據本實例，方法100包含將一收縮程序104應用於一圖案佈局102。圖案佈局102可用於一積體電路之若干層之一者。例如，圖案佈局102可用於一多晶矽閘極層。在另一實例中，圖案層102可用於一源極/汲極層。可考量一積體電路之其他層。
收縮程序104使圖案佈局102之大小減小為一稍小大小。此可用於(例如)產生一稍小積體電路。收縮程序104導致一收縮圖案106。收縮圖案106之佈局相同於圖案佈局102，然而，其大小較小。在一實例中，收縮圖案106係圖案佈局102之大小之98%。在一實例中，收縮圖案106具有圖案佈局102之大小之約95%至約99%內之一大小。可考量其他大小範圍。
方法100進一步包含用於判定收縮圖案106之特徵之中心線之一程序108。例如，收縮圖案106內之特徵可為長多邊形特徵。此等特徵可對應於(例如)閘極裝置。中心線可沿長多邊形特徵縱向延伸。在一些實例中，中心線可垂直於臨界尺寸延伸。如將在圖2B中展示，中心線垂直延伸，而臨界尺寸水平定義。在一些實例中，臨界尺寸可垂直定義。在此情況中，中心線可水平延伸。在一些實例中，一特徵可呈「L」形且垂直及水平延伸。在此情況中，中心線可在特徵之中心處沿各方向放置。
方法100進一步包含用於使中心線與一柵格貼齊之一程序110。柵格可經設計使得柵格之各單元對應於將用於製造收縮圖案106之一遮罩之電子束微影工具之最小解析度大小。藉由使中心線與柵格貼齊來調整與中心線相關聯之各特徵。在一些實例中，一些特徵在一方向上移動，而其他特徵在相反方向上移動。更具體而言，一特徵可在垂直於中心線之一第一方向上移動。而另一特徵可在與第一方向相反且垂直於中心線之一第二方向上移動。
方法100進一步包含用於調整特徵之臨界尺寸之一程序112。可將臨界尺寸調整為一預定臨界尺寸。預定臨界尺寸可為電子束微影工具之最小解析度之一整數倍。一般而言，可期望將臨界尺寸調整為儘可能小，同時將其調整為電子束微影工具之最小解析度之一整數倍。例如，若收縮圖案106中特徵之臨界尺寸係15.7 nm且電子束微影工具之最小解析度大小係0.2 nm，則可將特徵之臨界尺寸調整為15.6 nm或15.8 nm。若增大臨界尺寸以滿足一整數倍需要比減小臨界尺寸以滿足一整數倍少之修改，則可決定增大臨界尺寸。相反地，若減小臨界尺寸以滿足一整數倍需要比增大臨界尺寸以滿足一整數倍少之修改，則可決定減小臨界尺寸。在一些實例中，可總是將臨界尺寸減小至最近整數倍。在一些實例中，可總是臨界尺寸增大至最近整數倍。藉此，可有助於保持一致臨界尺寸。
方法100進一步包含用於製造一遮罩之一程序114。具體而言，由程序108、110及112修改之收縮圖案106可經受斷裂程序且被提供至電子束微影工具。接著，電子束微影工具可製造遮罩。接著，可在生產中使用遮罩來製造積體電路。
圖2A係展示一柵格202上之一繪示性收縮圖案106的一圖式。柵格由若干單元203 (其亦可指稱像素)組成。單元203可對應於將用於製造圖案106之遮罩之電子束微影工具之最小解析度大小。
在本實例中，收縮圖案106包含若干特徵204a、204b、204c。特徵204a、204b、204c之各者具有一臨界尺寸206。若將在不使用本文所描述之原理之情況下應用斷裂程序，則特徵204a、204b、204c之各者將被不同截斷。此將導致特徵204a、204b、204c之各者之間的一不一致臨界尺寸。
圖2B係展示收縮圖案106之特徵上之中心線208a、208b、208c的一圖式。具體而言，特徵204a具有中心線208a，特徵204b具有中心線208b，且特徵204c具有中心線208c。中心線208a表示特徵204a之一邊緣與特徵204a之對置邊緣之間的中點。中心線208b表示特徵204b之一邊緣與特徵204b之對置邊緣之間的中點。中心線208c表示特徵204c之一邊緣與特徵204c之對置邊緣之間的中點。如圖中可見，中心線208a、208b、208c未與柵格202對準。
圖2C係展示與柵格202貼齊之中心線208a、208b、208c的一圖式。根據上述程序110，中心線208a、208b、208c與各自特徵204a、204b、204c經一起調整以與柵格對準。在本實例中，特徵204a在一第一方向205上移動以與柵格202對準。另外，特徵204b及204c在一第二方向207上移動以與柵格202對準。第一方向205與第二方向207相反。在一些實施例中，特徵204a、204b及204c之移動距離可彼此不同且小於電子束微影工具之最小解析度大小(例如單元之寬度)。如圖2C中可見，中心線208a、208b、208c現與柵格對準。然而，特徵之外邊緣未與柵格對準。因此，若此時應用斷裂程序，則特徵將不被截斷。
圖2D係展示經調整以匹配柵格202之特徵204a、204b、204c之大小的一圖式。根據上述程序112，調整特徵204a、204b、204c之臨界尺寸。在本實例中，特徵204a、204b、204c之各者經臨界尺寸擴展使得其邊緣與柵格202對準。然而，在一些實例中，特徵204a、204b、204c之各者可經臨界尺寸減小使得其邊緣與柵格202對準。可藉由對準柵格之外邊緣來避免斷裂程序期間之非所要或非所欲截斷。
圖3A、圖3B、圖3C及圖3D係展示用於使一第一收縮圖案之一第一特徵與一第二收縮圖案之一第二特徵對準之一程序的圖式。圖3A繪示應用一收縮程序之前之與一第一圖案相關聯之一第一特徵302及與一第二圖案相關聯之一第二特徵304。在一些實例中，第一圖案可指稱一主圖案且第二圖案可指稱一參考圖案。在一實例中，主圖案可對應於一多晶矽閘極圖案層，且參考圖案可對應於一源極/汲極圖案。在應用收縮程序之前，第二特徵304之邊緣307與第一特徵302之邊緣305對準。在一些實例中，兩個邊緣305、307亦可與一柵格306對準。
在一些實例中，柵格306可具有對應於電子束微影工具之一最小解析度之單元。然而，在一些實例中，柵格306可與電子束微影工具之最小解析度無關。相反地，柵格306可由一設計者定義且用於使特徵之邊緣依一致方式一起對準。
圖3B繪示一收縮程序之後之兩個方案301、303。在兩個方案301及303中，第二特徵304之邊緣307不再與第一特徵302之邊緣305對準。在第一方案301中，未對準之邊緣307未達到邊緣305。在第二方案303中，邊緣307延伸超過邊緣305。
圖3C繪示定義邊緣305與307之間的關係。在第一方案301中，一關係308定義於邊緣307與邊緣305之間。類似地，在方案303中，一關係310定義於邊緣307與邊緣305之間。
圖3D繪示調整邊緣307之位置以與邊緣305對準。具體而言，在方案301中，邊緣307在一第一方向312上移動對應於關係308之一距離。在方案303中，邊緣307在一第二方向314上移動對應於關係310之一距離。在本實例中，調整邊緣307而不調整特徵304。換言之，減小特徵304之寬度而非水平平移特徵。藉由依此方式調整所有特徵，此等特徵302及304之臨界尺寸可更一致。
圖4係展示用於藉由使中心線與一柵格貼齊來產生一收縮圖案之一致臨界尺寸之一繪示性方法400的一流程圖。根據本實例，方法400包含用於接收一遮罩之一圖案佈局之一程序402。圖案佈局可對應於圖1中所描述之圖案佈局102。圖案佈局可用於一積體電路之若干層之一者。例如，圖案佈局可用於一多晶矽閘極層。在另一實例中，圖案層可用於一源極/汲極層或一主動區域層。
方法400進一步包含用於收縮圖案佈局以形成一收縮圖案之一程序404。收縮程序將圖案佈局之大小減小至一稍小大小。此可用於(例如)產生一稍小積體電路。收縮程序導致一收縮圖案。收縮圖案之佈局相同於圖案佈局，然而，其大小較小。在一實例中，收縮圖案係圖案佈局之大小之98%。在一實例中，收縮圖案具有圖案佈局之大小之約95%至約99%內之一大小。
方法400進一步包含用於判定收縮圖案內之複數個特徵之各者之中心線(例如208a、208b、208c)之一程序406。例如，收縮圖案內之特徵可為長多邊形特徵。此等特徵可對應於(例如)閘極裝置。中心線可沿長多邊形特徵縱向延伸。
方法400進一步包含用於使複數個特徵之各者之中心線與一柵格貼齊之一程序408，柵格具有表示一遮罩製造工具之一最小解析度大小之單元。柵格可經設計使得柵格之各單元對應於將用於製造收縮圖案之一遮罩之電子束微影工具之最小解析度大小。藉由使中心線與柵格貼齊來調整與中心線相關聯之各特徵之位置。在一些實例中，一些特徵在一方向上移動，而其他特徵在相反方向上移動。
方法400進一步包含用於製造遮罩之一程序410。可使用電子束微影工具來製造遮罩。接著，可在生產中使用所製造之遮罩來製造積體電路。下文將結合圖6來討論遮罩製造之更多細節。
圖5係展示用於藉由使一收縮圖案之一特徵之一邊緣與另一圖案之一特徵之一邊緣對準來產生收縮圖案之一致臨界尺寸之一繪示性方法500的一流程圖。方法500包含用於接收用於製造一第一遮罩之一第一圖案之一程序502。方法500進一步包含用於接收用於製造一第二遮罩之一第二圖案之一程序504。在一些實例中，第一圖案可指稱一主圖案且第二圖案可指稱一參考圖案。在一實例中，主圖案可對應於一多晶矽閘極圖案，且參考圖案可對應於一源極/汲極圖案。
方法500進一步包含用於使第一圖案之一第一特徵(例如302)與第二圖案之一第二特徵(例如304)對準之一程序506。例如，第二特徵(例如304)之一邊緣(例如307)與第一特徵(例如302)之邊緣(例如305)對準。在一些實例中，兩個邊緣亦可與一柵格(例如306)對準。
方法500進一步包含用於在對準之後，收縮第一圖案及第二圖案以形成一第一收縮圖案及一第二收縮圖案之一程序508。此可用於(例如)產生一稍小積體電路。收縮程序導致一第一收縮圖案及一第二收縮圖案。收縮圖案之佈局相同於第一圖案及第二圖案，但大小較小。在一實例中，收縮圖案係原始圖案之大小之98%。在一實例中，收縮圖案具有原始圖案之大小之約95%至約99%內之一大小。可考量其他大小範圍。
方法500進一步包含用於回應於判定第一特徵不再與第二特徵對準而調整第二特徵之一邊緣以匹配第一特徵之一邊緣之一程序510。例如，可調整第二特徵之邊緣，而不調整第二特徵本身。
方法500進一步包含用於使用第一收縮圖案來製造第一遮罩及使用第二收縮圖案來製造第二遮罩之一程序512。可使用電子束微影工具來製造遮罩。接著，可在生產中使用所製造之遮罩來製造積體電路。下文將結合圖6來討論遮罩製造之更多細節。
圖6係展示一繪示性遮罩製程的一流程圖。例如，圖6繪示一積體電路(IC)製造系統600及其相關聯之一IC製造流程(其可用於使用上述程序來製造遮罩)之一實例。IC製造系統600包含在與製造一積體電路(IC)裝置650相關之設計、開發及製造循環及/或服務中彼此互動之複數個實體，諸如一設計室620、一遮罩廠630及一IC製造廠650 (即，一晶圓廠)。複數個實體由一通信網路連接，該通信網路可為一單一網路或各種不同網路(諸如一內部網路及網際網路)且可包含有線及/或無線通信通道。各實體可與其他實體互動且可提供服務至其他實體及/或自其他實體接收服務。設計室620、遮罩廠630及IC製造廠650之一或多者可由一單一較大公司擁有，且甚至可共存於一共同設施中且使用共同資源。
設計室(或設計組) 620產生一IC設計佈局622。IC設計佈局622包含針對一IC裝置650所設計之各種幾何圖案。幾何圖案對應於組成待製造之IC裝置650之各種組件之金屬、氧化物或半導體層之圖案。各種層組合以形成各種IC構件。例如，IC設計佈局622之一部分包含各種IC構件，諸如一主動區域、閘極電極、源極及汲極、一層間互連之金屬線或通路及形成於一半導體基板(諸如一矽晶圓)中之接合墊之開口及安置於半導體基板上之各種材料層。設計室620實施一適當設計程序以形成IC設計佈局622。設計程序可包含邏輯設計、實體設計及/或放置及路由。以具有幾何圖案之資訊之一或多個資料檔案呈現IC設計佈局622。例如，可以一GDSII檔案格式或DFII檔案格式表達IC設計佈局622。
遮罩廠630使用IC設計佈局622以根據IC設計佈局622來製造用於製造IC裝置650之各種層之一或多個遮罩。遮罩廠630執行遮罩資料準備632 (其中將IC設計佈局622轉譯為可由一遮罩曝寫器實體曝寫之一形式)及遮罩製造634 (其中修改由遮罩資料準備632準備之設計佈局以依從一特定遮罩曝寫器及/或遮罩製造廠且接著製造遮罩。在本實施例中，遮罩資料準備632及遮罩製造634繪示為單獨元件，然而，遮罩資料準備632及遮罩製造634可統稱為遮罩資料準備。
遮罩資料準備632通常包含使用微影增強技術來補償影像誤差(諸如可歸因於繞射、干涉或其他程序效應之影像誤差)之光學近接校正(OPC)。例如，OPC可取決於周圍幾何圖形之密度而調整線寬，將「狗骨形」封端新增至線端以防止線端縮短，或校正電子束(e束)近接效應。OPC可根據光學模型或規則來將諸如散射條、襯線及/或錘頭之輔助特徵新增至IC設計佈局622，使得在一微影程序之後，一晶圓上之一最終圖案被改善為具有提高解析度及精確度。遮罩資料準備632可進一步包含解析度提高技術(RET)，諸如偏軸照明、次解析度輔助特徵、相移遮罩、其他適合技術或其等之組合。可與OPC一起使用之一技術係反微影技術(ILT)，其將OPC視為一反成像問題。在一些情況中，ILT產生非直觀遮罩圖案，諸如自由(或任意形狀)圖案。
遮罩資料準備632進一步包含一遮罩規則檢查器(MRC)，其使用可含有特定幾何及連接限制之一組遮罩產生規則來檢查已經受OPC中之程序之IC設計佈局以確保足夠裕度、考量半導體製程之變動性等等。在一些情況中，MRC修改IC設計佈局以補償遮罩製造634期間之限制，其可取消由OPC執行之部分修改以滿足遮罩產生規則。例如，MRC可執行曼哈頓(Manhattan)轉換以將一彎曲理想遮罩自ILT轉換為一鋸齒形多邊形圖案以符合遮罩產生規則。在一實例中，曼哈頓轉換將輸出圖案邊緣限制為水平或垂直以適應一電子束遮罩書寫器。因此，其可產生在遮罩製造634中遭受長運行時間之擴展段及差階。遮罩資料準備632可進一步包含微影程序檢查(LPC)，其模擬將由IC製造廠650實施以製造IC裝置650之處理。LPC基於IC設計佈局622來模擬此處理以產生諸如IC裝置650之一模擬製造裝置。LPC模擬之處理參數可包含與IC製造循環之各種程序相關聯之參數、與用於製造IC之工具相關聯之參數及/或製程之其他態樣。LPC考量各種因數，諸如空中影像對比度、景深(「DOF」)、遮罩誤差放大因數(「MEEF」)、其他適合因數或其等之組合。
在由LPC產生一模擬製造裝置之後，若模擬裝置之形狀不夠接近以不滿足設計規則，則可重複遮罩資料準備632中之特定步驟(諸如OPC及MRC)以進一步改良IC設計佈局622。
應瞭解，已為了清楚而簡化遮罩資料準備632之以上描述，且資料準備可包含諸如一邏輯運算(LOP)之額外特徵以根據製造規則來修改IC設計佈局。另外，可依各種不同順序執行在資料準備632期間應用於IC設計佈局622之程序。
在遮罩資料準備632之後及在遮罩製造634期間，基於經修改之IC設計佈局來製造一遮罩或一遮罩群組。此可在一製造設施640處完成。例如，一電子束(e束)或多個電子束之一機構用於基於經修改之IC設計佈局來形成一遮罩(光罩或倍縮光罩)上之一圖案。可以各種技術形成遮罩。在一實施例中，使用二元技術來形成遮罩。在本實施例中，一遮罩圖案包含不透明區域及透明區域。用於曝露塗佈於一晶圓642上之影像敏感材料層(例如光阻劑)之一輻射束(諸如一紫外線(UV)光束)由不透明區域阻擋且透射穿過透明區域。在一實例中，二元遮罩包含一透明基板(例如熔融石英)及塗佈於遮罩之不透明區域中之一不透明材料(例如鉻)。在另一實例中，使用一相移技術來形成遮罩。在相移遮罩(PSM)中，形成於遮罩上之圖案中之各種特徵經組態以具有適當相位差來提高解析度及成像品質。在各種實例中，相移遮罩可為衰減PSM或交替PSM。
IC製造廠650 (諸如一半導體代工廠)使用由遮罩廠630製造之遮罩(或若干遮罩)來製造IC裝置650。IC製造廠650係可包含用於製造各種不同IC產品之各種製造設施之一IC製造企業。例如，可存在用於複數個IC產品之前端製造(即，前段製程(FEOL)製造)之一製造設施，而一第二製造設施可提供用於IC產品之互連及封裝之後端製造(即，後段製程(BEOL)製造)，且一第三製造設施可提供代工企業之其他服務。在本實施例中，使用遮罩(或若干遮罩)來製造一半導體晶圓以形成IC裝置650。半導體晶圓包含其上形成有材料層之一矽基板或其他適當基板。其他適當基板材料包含：另一適合元素半導體(諸如鑽石或鍺)；一適合化合物半導體，諸如碳化矽、砷化銦或磷化銦；或一適合合金半導體，諸如碳化矽鍺、磷化鎵砷或磷化鎵銦。半導體晶圓可進一步包含各種摻雜區域、介電構件及多階層互連件(形成於後續製造步驟中)。遮罩可用於各種程序中。例如，遮罩可用於一離子植入程序中以在半導體晶圓中形成各種摻雜區域，用於一蝕刻程序中以在半導體晶圓中形成各種蝕刻區域，及/或用於其他適合程序中。
圖7係展示用於產生一致臨界尺寸之一繪示性計算系統的一圖式。根據特定繪示性實例，實體計算系統700包含其上儲存有軟體704及資料706之一記憶體702。實體計算系統700亦包含一處理器708及一使用者介面710。
存在諸多類型之可用記憶體。一些類型之記憶體(諸如固態硬碟)係針對儲存來設計。此等類型之記憶體通常具有大儲存容量，但效能相對較慢。其他類型之記憶體(諸如用於隨機存取記憶體(RAM)之記憶體)針對速度來最佳化且通常指稱「工作記憶體」。各種形式之記憶體可以軟體704及資料706之形式儲存資訊。資料706可包含圖案佈局102及收縮圖案106 (如圖1中所繪示)之數位表示。軟體704可包含用於執行本文所描述之程序(諸如程序100、400或500)之機器可讀指令。
實體計算系統700亦包含用於執行軟體704及使用或更新儲存於記憶體702中之資料706之一處理器708。除儲存軟體704之外，記憶體702亦可儲存一作業系統。一作業系統允許其他應用程式與實體計算系統之硬體適當互動。
一使用者介面710可提供使一使用者712與系統互動之一構件。使用者712可使用諸如一鍵盤或一滑鼠之各種工具來將資訊輸入至實體計算系統中。另外，諸如一監視器之各種輸出裝置可用於提供資訊給使用者712。使用者可輸入各種資料(諸如與一目標圖案相關聯之約束)以產生目標圖案空間107。
根據一實例，一種方法包含：接收一遮罩之一圖案佈局；收縮該圖案佈局以形成一收縮圖案；判定該收縮圖案內之複數個特徵之各者之中心線；及使該複數個特徵之各者之該中心線與一柵格貼齊。該柵格表示一遮罩製造工具之一最小解析度大小。該方法進一步包含：在使該複數個特徵之各者之該中心線與該柵格貼齊之後，使用該收縮圖案來製造該遮罩。
根據一實例，一種方法包含：接收用於製造一第一遮罩之一第一圖案；接收用於製造一第二遮罩之一第二圖案；使該第一圖案之一第一特徵與該第二圖案之一第二特徵對準；及在該對準之後，收縮該第一圖案及該第二圖案以形成一第一收縮圖案及一第二收縮圖案。該方法進一步包含：回應於判定該第一特徵不再與該第二特徵對準而調整該第二特徵之一邊緣以匹配該第一特徵之一邊緣。該方法進一步包含：使用該第一收縮圖案來製造該第一遮罩及使用該第二收縮圖案來製造該第二遮罩。
根據一實例，一種電腦可讀媒體包括機器可讀指令，其等在由一處理器執行時引起一系統：接收用於製造一積體電路中之一層之一遮罩圖案；收縮該遮罩圖案以形成一收縮圖案；識別該收縮圖案之一特徵之一中心線；使該特徵之該中心線與一柵格貼齊，該柵格表示一遮罩製造工具之一最小解析度大小；及將該特徵之一臨界尺寸調整為該遮罩製造工具之該最小解析度大小之一整數倍。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可容易地使用本揭露作為設計或修改用於實施相同目的及/或達成本文所引入之實施例之相同優點之其他程序及結構的一基礎。熟習技術者亦應認識到，此等等效構造不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、取代及更改。
100‧‧‧方法 102‧‧‧圖案佈局/圖案層 104‧‧‧收縮程序 106‧‧‧收縮圖案 107‧‧‧目標圖案空間 108‧‧‧程序 110‧‧‧程序 112‧‧‧程序 114‧‧‧程序 202‧‧‧柵格 203‧‧‧單元 204a‧‧‧特徵 204b‧‧‧特徵 204c‧‧‧特徵 205‧‧‧第一方向 206‧‧‧臨界尺寸 207‧‧‧第二方向 208a‧‧‧中心線 208b‧‧‧中心線 208c‧‧‧中心線 301‧‧‧方案 302‧‧‧第一特徵 303‧‧‧方案 304‧‧‧第二特徵 305‧‧‧邊緣 306‧‧‧柵格 307‧‧‧邊緣 308‧‧‧關係 310‧‧‧關係 312‧‧‧第一方向 314‧‧‧第二方向 400‧‧‧方法 402‧‧‧程序 404‧‧‧程序 406‧‧‧程序 408‧‧‧程序 410‧‧‧程序 500‧‧‧方法 502‧‧‧程序 504‧‧‧程序 506‧‧‧程序 508‧‧‧程序 510‧‧‧程序 512‧‧‧程序 600‧‧‧積體電路(IC)製造系統 620‧‧‧設計室 622‧‧‧IC設計佈局 630‧‧‧遮罩廠 632‧‧‧遮罩資料準備 634‧‧‧遮罩製造 640‧‧‧製造設施 642‧‧‧晶圓 650‧‧‧IC製造廠/IC裝置 700‧‧‧實體計算系統 702‧‧‧記憶體 704‧‧‧軟體 706‧‧‧資料 708‧‧‧處理器 710‧‧‧使用者介面 712‧‧‧使用者
自結合附圖來解讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1係展示根據本文所描述之原理之一實例之用於改善佈局圖案最佳化之一繪示性方法的一流程圖。
圖2A係展示根據本文所描述之原理之一實例之一柵格上之一繪示性收縮圖案的一圖式。
圖2B係展示根據本文所描述之原理之一實例之收縮圖案之特徵上之中心線的一圖式。
圖2C係展示根據本文所描述之原理之一實例之與柵格貼齊之中心線的一圖式。
圖2D係展示根據本文所描述之原理之一實例之經調整以匹配柵格之特徵之大小的一圖式。
圖3A、圖3B、圖3C及圖3D係展示根據本文所描述之原理之一實例之用於使一第一收縮圖案之一第一特徵與一第二收縮圖案之一第二特徵對準之一程序的圖式。
圖4係展示根據本文所描述之原理之一實例之用於藉由使中心線與一柵格貼齊來產生一收縮圖案之一致臨界尺寸之一繪示性方法的一流程圖。
圖5係展示根據本文所描述之原理之一實例之用於藉由使一收縮圖案之一特徵之一邊緣與另一圖案之特徵之一邊緣對準來產生收縮圖案之一致臨界尺寸之一繪示性方法的一流程圖。
圖6係展示根據本文所描述之原理之一實例之一繪示性遮罩製程的一流程圖。
圖7係展示根據本文所描述之原理之一實例之用於產生一致臨界尺寸之一繪示性計算系統的一圖式。
100‧‧‧方法
102‧‧‧圖案佈局/圖案層
104‧‧‧收縮程序
106‧‧‧收縮圖案
108‧‧‧程序
110‧‧‧程序
112‧‧‧程序
114‧‧‧程序

Claims (10)

  1. 一種製造積體電路之方法，其包括：接收一遮罩之一圖案佈局；收縮該圖案佈局以形成一收縮圖案；判定該收縮圖案內之複數個特徵之各者之中心線；使該複數個特徵之各者之該中心線與一柵格貼齊，該柵格表示一遮罩製造工具之一最小解析度大小；及在使該複數個特徵之各者之該中心線與該柵格貼齊之後，使用該收縮圖案來製造該遮罩。
  2. 如請求項1之方法，其進一步包括：調整該複數個特徵之一特徵之一臨界尺寸以達到一預定臨界尺寸。
  3. 如請求項2之方法，其中該預定臨界尺寸係該遮罩製造工具之該最小解析度大小之一整數倍。
  4. 如請求項1之方法，其中該遮罩製造工具之該最小解析度大小係在約0.1奈米至約0.3奈米之一範圍內。
  5. 如請求項1之方法，其中使該複數個特徵之各者之該中心線與該柵格貼齊包括：使該複數個特徵之一第一子集在垂直於該中心線之一第一方向上移位及使該複數個特徵之一第二子集在與該第一方向相反之一第二方向 上移位。
  6. 如請求項1之方法，其中使該複數個特徵之各者之該等中心線與該柵格貼齊發生於一OPC程序之後。
  7. 如請求項1之方法，其中使該複數個特徵之各者之該等中心線與該柵格貼齊發生於一斷裂程序期間。
  8. 如請求項1之方法，其進一步包括：使用該遮罩來形成一積體電路。
  9. 一種製造積體電路之方法，其包括：接收用於製造一第一遮罩之一第一圖案；接收用於製造一第二遮罩之一第二圖案；使該第一圖案之一第一特徵與該第二圖案之一第二特徵對準；在該對準之後，收縮該第一圖案及該第二圖案以形成一第一收縮圖案及一第二收縮圖案；回應於判定該第一特徵不再與該第二特徵對準而調整該第二特徵之一邊緣以匹配該第一特徵之一邊緣；及使用該第一收縮圖案來製造該第一遮罩及使用該第二收縮圖案來製造該第二遮罩。
  10. 一種電腦可讀媒體，其包括機器可讀指令，該等機器可讀指令在由一處理器執行時引起一系統： 接收用於製造一積體電路中之一層之一遮罩圖案；收縮該遮罩圖案以形成一收縮圖案；識別該收縮圖案之一特徵之一中心線；使該特徵之該中心線與一柵格貼齊，該柵格表示一遮罩製造工具之一最小解析度大小；及將該特徵之一臨界尺寸調整為該遮罩製造工具之該最小解析度大小之一整數倍。
TW108120904A 2018-08-14 2019-06-17 改善臨界尺寸一致性的方法與系統 TWI722454B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862718805P 2018-08-14 2018-08-14
US62/718,805 2018-08-14
US16/175,687 2018-10-30
US16/175,687 US11055464B2 (en) 2018-08-14 2018-10-30 Critical dimension uniformity

Publications (2)

Publication Number Publication Date
TW202009614A TW202009614A (zh) 2020-03-01
TWI722454B true TWI722454B (zh) 2021-03-21

Family

ID=69524165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120904A TWI722454B (zh) 2018-08-14 2019-06-17 改善臨界尺寸一致性的方法與系統

Country Status (3)

Country Link
US (3) US11055464B2 (zh)
CN (1) CN110824831B (zh)
TW (1) TWI722454B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11055464B2 (en) 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
US11853674B2 (en) * 2021-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for integrated circuit photomask patterning
CN114839841A (zh) * 2022-05-13 2022-08-02 东南大学 一种厚胶光刻工艺的光强分布模拟方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955993B2 (en) * 2001-12-04 2005-10-18 Sony Corporation Mask and method for making the same, and method for making semiconductor device
TW200710613A (en) * 2005-06-21 2007-03-16 Lam Res Corp Reticle alignment technique
US7319506B2 (en) * 2002-06-11 2008-01-15 Asml Netherlands B.V. Alignment system and method
TW200907596A (en) * 2007-05-07 2009-02-16 Mejiro Prec Inc Projecting exposure method, alignment method, and projecting exposure apparatus
TW201629905A (zh) * 2014-10-21 2016-08-16 克萊譚克公司 臨界尺寸一致性增強技術及裝置
TWI623823B (zh) * 2015-12-28 2018-05-11 Ａｓｍｌ荷蘭公司 目標結構、包括該目標結構之基板、電腦實施方法、及使用該目標結構來量測對準或疊對之方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974243A (en) * 1997-10-31 1999-10-26 Hewlett-Packard Company Adjustable and snap back design-rule halos for computer aided design software
US20020073394A1 (en) * 1999-12-07 2002-06-13 Milor Linda Susan Methodology for increasing yield, manufacturability, and performance of integrated circuits through correction of photolithographic masks
EP1597631B1 (en) * 2003-02-27 2009-07-22 The University of Hong Kong Multiple exposure method for circuit performance improvement and maskset
JP2004341064A (ja) * 2003-05-13 2004-12-02 Sharp Corp 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7465525B2 (en) * 2005-05-10 2008-12-16 Lam Research Corporation Reticle alignment and overlay for multiple reticle process
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7640520B2 (en) * 2007-03-13 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Design flow for shrinking circuits having non-shrinkable IP layout
US7886254B2 (en) * 2008-05-27 2011-02-08 United Microelectronics Corp. Method for amending layout patterns
US8010915B2 (en) * 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
US8132141B2 (en) * 2009-08-13 2012-03-06 Synopsys, Inc. Method and apparatus for generating a centerline connectivity representation
US8621398B2 (en) * 2010-05-14 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic layout conversion for FinFET device
US8871409B2 (en) * 2010-07-26 2014-10-28 Carl Zeiss Sms Ltd. Lithographic targets for uniformity control
US8504965B2 (en) * 2010-09-30 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for non-shrinkable IP integration
US8524427B2 (en) * 2011-04-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Electron beam lithography system and method for improving throughput
US8486587B2 (en) * 2011-12-20 2013-07-16 United Microelectronics Corp. Method for correcting layout pattern and method for manufacturing photomask
US8530121B2 (en) * 2012-02-08 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-grid exposure method
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8631360B2 (en) 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
KR102029645B1 (ko) * 2013-01-14 2019-11-18 삼성전자 주식회사 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9195134B2 (en) 2013-08-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit mask patterning
US10083269B2 (en) * 2013-11-19 2018-09-25 Arm Limited Computer implemented system and method for generating a layout of a cell defining a circuit component
US9898567B2 (en) * 2014-02-28 2018-02-20 Synopsys, Inc. Automatic layout modification tool with non-uniform grids
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9177096B2 (en) * 2014-03-26 2015-11-03 Freescale Semiconductor, Inc. Timing closure using transistor sizing in standard cells
EP3035120B1 (en) * 2014-12-19 2017-09-27 IMEC vzw Decreasing the critical dimensions in integrated circuits
US9583438B2 (en) 2014-12-26 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with misaligned metal lines coupled using different interconnect layer
KR102343850B1 (ko) * 2015-05-06 2021-12-28 삼성전자주식회사 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법
US10402530B1 (en) * 2016-12-30 2019-09-03 Cadence Design Systems, Inc. Method, system, and computer program product for implementing placement using row templates for an electronic design
US10628546B1 (en) * 2018-06-29 2020-04-21 Cadence Design Systems, Inc. Method and system for automatically extracting layout design patterns for custom layout design reuse through interactive recommendations
US11055464B2 (en) 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955993B2 (en) * 2001-12-04 2005-10-18 Sony Corporation Mask and method for making the same, and method for making semiconductor device
US7319506B2 (en) * 2002-06-11 2008-01-15 Asml Netherlands B.V. Alignment system and method
TW200710613A (en) * 2005-06-21 2007-03-16 Lam Res Corp Reticle alignment technique
TW200907596A (en) * 2007-05-07 2009-02-16 Mejiro Prec Inc Projecting exposure method, alignment method, and projecting exposure apparatus
TW201629905A (zh) * 2014-10-21 2016-08-16 克萊譚克公司 臨界尺寸一致性增強技術及裝置
TWI623823B (zh) * 2015-12-28 2018-05-11 Ａｓｍｌ荷蘭公司 目標結構、包括該目標結構之基板、電腦實施方法、及使用該目標結構來量測對準或疊對之方法

Also Published As

Publication number Publication date
US20200057833A1 (en) 2020-02-20
US11055464B2 (en) 2021-07-06
US20210326507A1 (en) 2021-10-21
TW202009614A (zh) 2020-03-01
CN110824831A (zh) 2020-02-21
CN110824831B (zh) 2023-07-07
US20230367943A1 (en) 2023-11-16
US11763057B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US11748549B2 (en) Method and apparatus for integrated circuit mask patterning
CN109582995B (zh) 集成电路制造方法及其制造系统
US9465906B2 (en) System and method for integrated circuit manufacturing
US10915090B2 (en) Synchronized parallel tile computation for large area lithography simulation
US9747408B2 (en) Generating final mask pattern by performing inverse beam technology process
US20140007023A1 (en) Method for proximity correction
US11714349B2 (en) Mask optimization process
US11763057B2 (en) Critical dimension uniformity
TWI742184B (zh) 目標最佳化方法
US7560201B2 (en) Patterning a single integrated circuit layer using multiple masks and multiple masking layers
TW201823852A (zh) 具有任意角之圖案的光罩建模方法
TWI768471B (zh) 產生積體電路的光罩資料準備方法及非暫時性電腦可讀媒體
US20170168385A1 (en) Layout Hierachical Structure Defined in Polar Coordinate
US11853674B2 (en) Methods and systems for integrated circuit photomask patterning
US20230057293A1 (en) Method and Structure for Mandrel Patterning
US9805154B2 (en) Method of lithography process with inserting scattering bars