KR102343850B1 - 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법 - Google Patents

광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법 Download PDF

Info

Publication number
KR102343850B1
KR102343850B1 KR1020150063194A KR20150063194A KR102343850B1 KR 102343850 B1 KR102343850 B1 KR 102343850B1 KR 1020150063194 A KR1020150063194 A KR 1020150063194A KR 20150063194 A KR20150063194 A KR 20150063194A KR 102343850 B1 KR102343850 B1 KR 102343850B1
Authority
KR
South Korea
Prior art keywords
segments
design layout
layout
mask
groups
Prior art date
Application number
KR1020150063194A
Other languages
English (en)
Other versions
KR20160132167A (ko
Inventor
정문규
전소랑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150063194A priority Critical patent/KR102343850B1/ko
Priority to US15/090,154 priority patent/US9952499B2/en
Publication of KR20160132167A publication Critical patent/KR20160132167A/ko
Application granted granted Critical
Publication of KR102343850B1 publication Critical patent/KR102343850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Abstract

본 발명의 마스크 제작 방법은 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계, 각각이 세그먼트들 각각에 대응하는 조사 지점을 기준으로 형성되는 비교 영역들을 설정하는 단계, 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적을 산출하는 단계, 산출된 면적에 기초하여 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 세그먼트들을 복수의 그룹으로 분류하는 단계, 세그먼트들에 각각 대응하는 바이어스 값들을 산출하는 단계, 그룹들 각각에 포함되는 세그먼트들에 각각 대응하는 바이어스 값들에 기초하여 그룹들에 각각 대응하는 대표 바이어스 값들을 획득하는 단계, 세그먼트들 각각이 포함되는 그룹에 대응하는 대표 바이어스 값을 세그먼트들 각각에 할당하는 단계, 대표 바이어스 값들을 할당한 세그먼트들에 기초하여 설계 레이아웃을 갱신하는 단계, 및 갱신된 설계 레이아웃에 기초하여 마스크를 제작하는 단계를 포함한다. 본 발명에 따르면, 광 근접 보정이 좀 더 효율적이고 균일하게 수행된다.

Description

광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법 {METHOD OF PRODUCING MASK WITH USING COMMON BIAS VALUE IN OPTICAL PROXIMITY CORRECTION}
본 발명은 반도체 공정에 관한 것으로, 좀 더 구체적으로는 웨이퍼(Wafer) 상의 레이아웃(Layout)을 인쇄하기 위해 이용되는 이미지 패턴(Image Pattern)들을 포함하는 마스크(Mask)를 제작하는 방법에 관한 것이다.
근래 다양한 유형의 전자 장치들이 이용되고 있다. 전자 장치는 그것에 포함되는 다양한 종류의 칩(Chip)들 또는 회로들의 동작들에 따라 고유의 기능을 수행한다. 전자 장치의 칩들 또는 회로들은 반도체 공정에 의해 제작되는 반도체 소자들로 구현될 수 있다. 반도체 공정의 기술이 발전함에 따라, 전자 장치 및 그것에 포함되는 칩들 또는 회로들의 크기가 줄어들고 있다. 게다가, 전자 장치 및 그것에 포함되는 칩들 또는 회로들에 의해 수행되는 기능들이 다양해지고 있다.
반도체 소자들로 구현되는 칩 또는 회로는 포토 리소그래피(Photo Lithography) 공정에 의해 얻어진다. 포토 리소그래피 공정은 반도체 웨이퍼(예컨대, 실리콘 또는 GaAs 웨이퍼) 상에 레이아웃을 인쇄하기 위해 이용된다. 웨이퍼 상의 레이아웃은 회로 패턴들을 포함한다. 이 회로 패턴들은 각각 특정한 기능들을 수행하도록 설계된다.
포토 리소그래피 공정에서 웨이퍼 상에 레이아웃을 인쇄하기 위해, 마스크가 이용된다. 마스크는 투명 영역 및 불투명 영역을 포함한다. 투명 영역은 마스크 상의 금속 층을 에칭(Etching)함으로써 형성되고, 광을 투과시킨다. 반면, 불투명 영역은 광을 투과시키지 않는다. 투명 영역 및 불투명 영역은 웨이퍼 상에 레이아웃을 인쇄하기 위해 이용되는 이미지 패턴들을 형성한다. 광원에 의해 방출된 광은 마스크의 이미지 패턴들을 통해 웨이퍼로 조사된다. 이로써, 회로 패턴들을 포함하는 레이아웃이 웨이퍼 상에 인쇄된다.
그런데, 반도체 공정의 집적도가 높아짐에 따라, 마스크의 이미지 패턴들 사이의 거리가 매우 가까워지고 투명 영역의 너비가 매우 좁아져 왔다. 이러한 "근접성(Proximity)" 때문에, 빛의 간섭 및 회절이 발생하고, 웨이퍼 상에 원하는 레이아웃과 다른 왜곡된 레이아웃이 인쇄될 수 있다.
레이아웃의 왜곡을 방지하기 위해, 광 근접 보정(Optical Proximity Correction)과 같은 해상도 향상 기법(Resolution Enhancement Technology)이 이용된다. 예로서, 광 근접 보정에 따르면, 빛의 간섭 및 회절과 같은 왜곡의 정도가 미리 예측된다. 나아가, 예측된 결과에 기초하여, 마스크에 형성될 이미지 패턴들이 미리 바이어스(Bias)된다. 이로써, 웨이퍼 상에 원하는 레이아웃이 인쇄될 수 있다.
본 발명은 광 근접 보정을 좀 더 효율적으로 수행함으로써 좀 더 정확한 이미지 패턴들을 포함하는 마스크를 제작하는 방법을 제공할 수 있다. 본 발명의 실시 예에 따른 광 근접 보정에서, 동일한 주변 조건(Surrounding Condition)을 갖는 세그먼트(Segment)들에는 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다.
본 발명의 일 실시 예에 따른 마스크 제작 방법은 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계, 각각이 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되고 서로 다른 하나 이상의 비교 영역들을 설정하는 단계, 복수의 세그먼트에 관하여, 하나 이상의 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적을 산출하는 단계, 산출된 면적에 기초하여, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 복수의 세그먼트를 복수의 그룹으로 분류하는 단계, 복수의 세그먼트에 각각 대응하는 바이어스 값들을 산출하는 단계, 복수의 그룹 각각에 포함되는 하나 이상의 세그먼트들에 각각 대응하는 바이어스 값들에 기초하여, 복수의 그룹에 각각 대응하는 대표 바이어스 값들을 획득하는 단계, 복수의 세그먼트 각각이 포함되는 그룹에 대응하는 대표 바이어스 값을 복수의 세그먼트 각각에 할당하는 단계, 대표 바이어스 값들을 할당한 복수의 세그먼트에 기초하여, 설계 레이아웃을 갱신하는 단계, 및 갱신된 설계 레이아웃에 기초하여, 마스크를 제작하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에서, 조사 지점은 복수의 세그먼트 각각의 중점에 대응할 수 있다. 이 실시 예에서, 하나 이상의 비교 영역들은 복수의 세그먼트 각각의 중점을 중심으로서 공유할 수 있다.
본 발명의 일 실시 예에 따른 마스크 제작 방법은 갱신된 설계 레이아웃에 기초하여 얻어질 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준 이내인지 여부를 판별하는 단계를 더 포함할 수 있다. 이 실시 예에서, 오차가 허용 가능 수준을 벗어나는 경우, 갱신된 설계 레이아웃에 대해, 바이어스 값들을 산출하는 단계, 획득하는 단계, 할당하는 단계, 및 갱신하는 단계가 다시 수행될 수 있다.
본 발명의 다른 실시 예에 따른 마스크 제작 방법은 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계, 각각이 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되고 서로 다른 하나 이상의 비교 영역들을 설정하는 단계, 복수의 세그먼트에 관하여, 하나 이상의 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적을 산출하는 단계, 산출된 면적에 기초하여, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 복수의 세그먼트를 복수의 그룹으로 분류하는 단계, 복수의 그룹에 관하여, 복수의 그룹 각각에 포함되는 하나 이상의 세그먼트들 중에서 대표 세그먼트를 선택하는 단계, 복수의 그룹에서 선택된 대표 세그먼트들에 각각 대응하는 바이어스 값들을 산출하는 단계, 대표 세그먼트들 각각에 대응하는 바이어스 값을 대표 세그먼트들 각각과 동일한 그룹에 함께 포함되는 하나 이상의 세그먼트들에 할당하는 단계, 바이어스 값들을 할당한 복수의 세그먼트에 기초하여, 설계 레이아웃을 갱신하는 단계, 및 갱신된 설계 레이아웃에 기초하여, 마스크를 제작하는 단계를 포함할 수 있다.
본 발명의 다른 실시 예에서, 하나 이상의 비교 영역들은 서로 중첩되지 않을 수 있다.
본 발명의 다른 실시 예에서, 하나 이상의 비교 영역들은 복수의 세그먼트에 각각 대응하는 조사 지점들 각각을 기준으로 동일한 형상을 갖고 동일하게 배치될 수 있다.
본 발명의 또 다른 실시 예에 따른 마스크 제작 방법은 설계 레이아웃의 윤곽을 분할하여 얻어지는 복수의 세그먼트의 일부 또는 전부에 각각 대응하는 바이어스 값들을 산출하는 단계, 바이어스 값들을 복수의 세그먼트에 할당함으로써 설계 레이아웃을 갱신하는 단계, 및 갱신된 설계 레이아웃에 기초하여 마스크를 제작하는 단계를 포함할 수 있다. 이 실시 예에서, 갱신하는 단계는, 각각이 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되는 하나 이상의 비교 영역들과 설계 레이아웃이 중첩되는 면적들에 기초하여, 동일한 주변 조건을 갖는 하나 이상의 세그먼트들에 동일한 바이어스 값을 할당하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시 예에서, 하나 이상의 비교 영역들은 사각형의 형상을 갖는 제 1 비교 영역, 및 각각이 사각 고리의 형상을 갖는 제 2 내지 제 N 비교 영역들을 포함하고, 사각 고리의 형상은 적어도, 제 1 방향을 따르는 제 1 고리 너비, 제 2 방향을 따르는 제 2 고리 너비, 조사 지점으로부터 바깥 윤곽까지의 제 1 방향을 따르는 제 1 최단 거리, 및 조사 지점으로부터 바깥 윤곽까지의 제 2 방향을 따르는 제 2 최단 거리에 기초하여 정의되고, N은 2 이상의 정수일 수 있다.
본 발명의 또 다른 실시 예에서, 제 2 내지 제 N 비교 영역들 각각에 관하여, 제 1 및 제 2 고리 너비들은 공정의 해상도를 고려하여 결정 또는 조절될 수 있다.
본 발명의 또 다른 실시 예에서, 사각 고리의 형상은 제 1 최단 거리와 제 2 최단 거리의 비율에 더 기초하여 정의될 수 있다.
본 발명의 또 다른 실시 예에서, 하나 이상의 비교 영역들의 개수는 설계 레이아웃 상에서 복수의 세그먼트 각각에 할당되는 바이어스 값에 영향을 주는 범위를 고려하여 결정 또는 조절될 수 있다.
본 발명의 실시 예에 따르면, 동일한 주변 조건을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 복수의 세그먼트가 복수의 그룹으로 분류될 수 있다. 이로써, 동일한 주변 조건을 갖는 세그먼트들에 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다. 결과적으로, 광 근접 보정이 좀 더 효율적이고 균일하게 수행될 수 있다. 나아가, 광 근접 보정의 결과에 기초하여, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
도 1은 본 발명의 실시 예에 따른 마스크를 제작하기 위해 이용되는 포토 리소그래피 시스템을 보여주는 개념도이다.
도 2는 웨이퍼 상의 레이아웃을 보여주는 개념도이다.
도 3은 광 근접 보정에서 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 과정을 보여주는 개념도이다.
도 4는 광 근접 보정에 의해 갱신된 레이아웃을 보여주는 개념도이다.
도 5는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
도 6은 본 발명의 실시 예에 따른 비교 영역을 보여주는 개념도이다.
도 7 내지 도 10은 본 발명의 실시 예에 따라 비교 영역과 레이아웃이 중첩되는 면적을 산출하는 과정을 설명하기 위한 개념도들이다.
도 11은 복수의 세그먼트를 복수의 그룹으로 분류하는 과정을 설명하기 위한 개념도이다.
도 12는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
도 13은 도 12의 방법에 따라 복수의 세그먼트에 대표 바이어스 값들을 할당하는 과정을 설명하기 위한 개념도이다.
도 14는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
도 15는 도 14의 방법에 따라 복수의 세그먼트에 대표 세그먼트들의 바이어스 값들을 할당하는 과정을 설명하기 위한 개념도이다.
도 16은 갱신된 레이아웃의 오차를 설명하기 위한 개념도이다.
도 17은 본 발명의 실시 예에 따라 동작하는 마스크 제작 장치를 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 칩 또는 회로를 포함하는 이동식 전자 장치를 보여주는 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 본 발명의 실시 예에 따른 마스크(Mask)를 제작하기 위해 이용되는 포토 리소그래피(Photo Lithography) 시스템을 보여주는 개념도이다. 도 1을 참조하면, 포토 리소그래피 시스템(1000)은 광원(1200), 마스크(1400), 축소 투영 장치(1600), 및 웨이퍼 스테이지(Wafer Stage; 1800)를 포함할 수 있다. 다만, 포토 리소그래피 시스템(1000)은 도 1에 나타내지 않은 구성 요소들을 더 포함할 수 있다. 예로서, 포토 리소그래피 시스템(1000)은 웨이퍼(WF)의 표면의 높이 및 기울기를 측정하기 위해 이용되는 센서를 더 포함할 수 있다.
광원(1200)은 광을 방출할 수 있다. 광원(1200)에 의해 방출된 광은 마스크(1400)로 조사될 수 있다. 예로서, 광원(1200)은 자외선 광원(예컨대, 234nm의 파장을 갖는 KrF 광원, 193nm의 파장을 갖는 ArF 광원 등)을 포함할 수 있다.
예로서, 광원(1200)은 도 1에 나타내지 않은 시준기(Collimator)를 더 포함할 수 있다. 시준기는 자외선 광을 평행 광으로 변환할 수 있다. 평행 광은 마스크(1400)로 제공될 수 있다. 예로서, 시준기는 자외선 광의 초점 심도를 높이기 위해 이용되는 다이폴 애퍼처(Dipole Aperture) 또는 쿼드러플 애퍼처(Quadruple Aperture)를 포함할 수 있다.
마스크(1400)는 웨이퍼(WF) 상에 레이아웃(Layout)을 인쇄하기 위해 이용되는 이미지 패턴(Image Pattern)들을 포함할 수 있다. 이미지 패턴들은 투명 영역 및 불투명 영역으로 형성될 수 있다. 투명 영역은 마스크(1400) 상의 금속 층을 에칭(Etching)함으로써 형성될 수 있다. 투명 영역은 광원(1200)에 의해 방출된 광을 투과시킬 수 있다. 반면, 불투명 영역은 광을 투과시키지 않을 수 있다.
마스크(1400)는 본 발명의 실시 예에 따른 마스크 제작 방법에 따라 제작될 수 있다. 본 발명의 실시 예들은 도 2 내지 도 17을 참조하여 설명될 것이다.
축소 투영 장치(1600)는 마스크(1400)의 투명 영역을 투과한 광을 제공받을 수 있다. 축소 투영 장치(1600)는 웨이퍼(WF) 상에 인쇄될 레이아웃의 회로 패턴들을 마스크(1400)의 이미지 패턴들과 매칭시킬 수 있다. 웨이퍼 스테이지(1800)는 웨이퍼(WF)를 지지할 수 있다.
마스크(1400)의 이미지 패턴들에 포함되는 투명 영역은 광원(1200)에 의해 방출된 광을 투과시킬 수 있다. 마스크(1400)를 통과한 광은 축소 투영 장치(1600)를 통해 웨이퍼(WF)로 조사될 수 있다. 이로써, 마스크(1400)의 이미지 패턴들에 대응하는 회로 패턴들을 포함하는 레이아웃이 웨이퍼(WF) 상에 인쇄될 수 있다.
그런데, 반도체 공정의 집적도가 높아짐에 따라, 마스크(1400)의 이미지 패턴들 사이의 거리가 매우 가까워지고 투명 영역의 너비가 매우 좁아져 왔다. 이러한 "근접성(Proximity)" 때문에, 빛의 간섭 및 회절이 발생하고, 웨이퍼(WF) 상에 원하는 레이아웃과 다른 왜곡된 레이아웃이 인쇄될 수 있다. 왜곡된 레이아웃이 웨이퍼(WF) 상에 인쇄되는 경우, 설계된 회로가 비정상적으로 동작할 수 있다.
레이아웃의 왜곡을 방지하기 위해, 해상도 향상 기법(Resolution Enhancement Technology)이 이용된다. 광 근접 보정(Optical Proximity Correction)은 해상도 향상 기법의 한 예이다. 광 근접 보정에 따르면, 빛의 간섭 및 회절과 같은 왜곡의 정도가 미리 예측된다. 나아가, 예측된 결과에 기초하여, 마스크(1400)에 형성될 이미지 패턴들이 미리 바이어스(Bias)된다. 이로써, 웨이퍼 상에 원하는 레이아웃이 인쇄될 수 있다.
본 발명의 실시 예에 따른 광 근접 보정에서, 동일한 주변 조건(Surrounding Condition)을 갖는 세그먼트(Segment)들에 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다. 따라서, 광 근접 보정이 좀 더 효율적이고 균일하게 수행될 수 있다. 결과적으로, 좀 더 정확한 이미지 패턴들을 포함하는 마스크(1400)가 제작될 수 있다.
이하, 도 2 내지 도 17을 참조하여, 본 발명의 실시 예들이 설명될 것이다. 이하의 설명에서, 모델 기반(Model-based) 광 근접 보정이 수행되는 것으로 가정한다. 그러나, 이 가정은 본 발명을 제한하기 위한 것은 아니다. 본 발명은 통상의 기술자에 의해 다른 유형의 해상도 향상 기법에 적용될 수 있음이 명백하다.
도 2는 웨이퍼 상의 레이아웃을 보여주는 개념도이다. 예로서, 도 2에 나타낸 레이아웃(LO1)은 도 1의 웨이퍼(WF) 상에 인쇄될 수 있다. 특히, 도 2의 실선은 도 1의 웨이퍼(WF) 상에 인쇄하고자 하는 목표 레이아웃을 나타낸다. 반면, 도 2의 점선은 도 1의 웨이퍼(WF) 상에 실제로 인쇄되는 레이아웃을 나타낸다.
예로서, 레이아웃(LO1)은 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)을 포함할 수 있다. 다만, 도 2에 나타낸 레이아웃(LO1)의 형태는 본 발명의 이해를 돕기 위한 예이고, 본 발명을 제한하기 위한 것은 아니다.
예로서, 레이아웃(LO1)의 설계자는 도 2의 실선을 따르는 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)의 레이아웃(LO1)을 웨이퍼(WF) 상에 인쇄하고자 할 수 있다. 즉, 도 2의 실선은 목표 레이아웃으로서 인쇄될 레이아웃을 나타낸다. 목표 레이아웃은 최초의(Initial) 설계 레이아웃으로서 제공된다.
그런데, 도 1의 마스크(1400)에 의해 빛의 간섭 및 회절과 같은 왜곡이 발생할 수 있다. 이 왜곡 때문에, 설계자의 의도와 달리, 실제로는 도 2의 점선을 따르는 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)이 웨이퍼(WF) 상에 인쇄될 수 있다. 왜곡된 레이아웃이 웨이퍼(WF) 상에 인쇄되는 경우, 설계된 회로는 설계자의 의도와 달리 비정상적으로 동작할 수 있다.
레이아웃의 왜곡을 방지하기 위해, 광 근접 보정이 수행될 수 있다. 광 근접 보정에서, 설계 레이아웃에 기초하여 실제로 인쇄될 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해, 설계 레이아웃이 바이어스될 수 있다. 광 근접 보정의 예가 도 3 및 도 4를 참조하여 설명될 것이다.
도 3은 광 근접 보정에서 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 과정을 보여주는 개념도이다. 예로서, 도 2에 실선으로 나타낸 설계 레이아웃(LO1)의 윤곽을 복수의 세그먼트로 분할하는 과정이 설명된다.
설계 레이아웃(LO1)의 윤곽 상에 복수의 분할 지점(Division Point)이 설정될 수 있다. 예로서, 설계 레이아웃(LO1)의 윤곽 상에 제 1 분할 지점(PD_1) 및 제 2 분할 지점(PD_2)이 설정될 수 있다. 제 1 분할 지점(PD_1) 및 제 2 분할 지점(PD_2)에 기초하여, 세그먼트(SEG)가 얻어질 수 있다. 유사한 방식으로, 복수의 분할 지점에 기초하여, 설계 레이아웃(LO1)의 윤곽이 복수의 세그먼트로 분할될 수 있다.
여기서, "분할"이라는 용어가 이용되었으나, 이는 물리적인 분할을 의미하지 않을 수 있다. 도 3에서, 복수의 세그먼트가 물리적으로 분할된 것으로 표현되었으나, 이것은 본 발명의 이해를 돕기 위해 개념적으로 제공된 것이다.
광 근접 보정에서, 분할된 세그먼트들 각각은 바이어싱(Biasing)의 대상이 될 수 있다. 분할된 세그먼트들 각각은 독립적으로 바이어스될 수 있다. 예로서, 세그먼트(SEG)는 다른 세그먼트들과 독립적으로 제 1 방향(예컨대, 양의 방향 또는 바깥쪽 방향) 및 제 2 방향(예컨대, 음의 방향 또는 안쪽 방향) 중 하나를 따라 바이어스될 수 있다. 분할된 세그먼트들 각각은 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해 바이어스될 수 있다.
예로서, 광 근접 보정을 수행하기 위해, 아래의 [수학식 1]과 같은 야코비안 행렬(Jacobian Matrix) "J"가 정의될 수 있다. 설계 레이아웃(LO1)의 윤곽이 K개의 세그먼트들로 분할된 경우, 야코비안 행렬 "J"는 (K×K) 크기를 가질 수 있다(여기서, K는 1보다 큰 정수).
Figure 112015043509472-pat00001
야코비안 행렬 "J"의 성분들 각각의 분모는 t번째의 세그먼트에 대응하는 바이어스의 양이고, 분자는 t번째의 세그먼트의 바이어스에 의해 s번째의 세그먼트에 가해지는 영향을 나타낸다(여기서, t 및 s 각각은 1 내지 K 중 하나의 정수). 예로서, K개의 세그먼트들에 각각 대응하는 바이어스 값들을 산출하기 위해, 위의 [수학식 1]의 야코비안 행렬 "J"의 역(Inverse)을 이용한 연산(예컨대, 뉴턴 방법(Newton Method)을 이용한 연산 등)이 수행될 수 있다. 특히, 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준(Allowable Level) 이내로 될 때까지, K개의 세그먼트들에 각각 대응하는 바이어스 값들을 산출하는 과정이 반복될 수 있다.
바이어스 값들을 산출하는 과정은 통상의 기술자들에게 알려져 있으므로, 바이어스 값들을 산출하는 과정에 관한 자세한 설명들은 생략된다. 산출된 바이어스 값들에 기초하여, K개의 세그먼트들 각각이 바이어스될 수 있다. 바이어스된 세그먼트들에 기초하여 얻어지는 갱신된 설계 레이아웃의 예가 도 4를 참조하여 설명될 것이다.
도 4는 광 근접 보정에 의해 갱신된 레이아웃을 보여주는 개념도이다. 본 발명의 이해를 돕기 위해, 예로서, 도 2의 제 1 회로 패턴(R1)으로부터 갱신된 새로운 제 1 회로 패턴(R1')이 설명될 것이다. 설명의 편의를 위해, 도 2의 제 2 회로 패턴(R2) 내지 제 4 회로 패턴(R4)에 대응하는 설명들은 생략된다.
도 4의 실선은 갱신된 설계 레이아웃에 포함되는 새로운 제 1 회로 패턴(R1')을 나타낸다. 도 3을 참조하여 설명된 과정에 따라, 도 2의 제 1 회로 패턴(R1)의 윤곽이 여러 세그먼트로 분할되고, 분할된 세그먼트들 각각이 바이어스될 수 있다. 도 4에 나타낸 것과 같이, 세그먼트들 각각은 제 1 방향(예컨대, 양의 방향 또는 바깥쪽 방향) 및 제 2 방향(예컨대, 음의 방향 또는 안쪽 방향) 중 하나를 따라 바이어스될 수 있다. 이로써, 새로운 제 1 회로 패턴(R1')이 얻어질 수 있다.
분할된 세그먼트들 각각은 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해 바이어스될 수 있다. 예로서, 도 4의 점선은 갱신된 설계 레이아웃에 기초하여 실제로 인쇄될 실제 레이아웃을 나타낸다. 분할된 세그먼트들 각각을 바이어스시킴으로써, 실제 레이아웃과 목표 레이아웃 사이의 오차가 줄어들 수 있다.
그런데, 도 2 및 도 3을 참조하면, 제 1 회로 패턴(R1)의 좌측 상단 세그먼트, 좌측 하단 세그먼트, 및 우측 상단 세그먼트는 동일한 주변 조건을 갖는다. 위의 [수학식 1]을 참조하면, 한 세그먼트의 바이어스 값은 주변 세그먼트들의 바이어스에 의해 가해지는 영향을 고려하여 산출될 수 있다. 따라서, 제 1 회로 패턴(R1)의 좌측 상단 세그먼트, 좌측 하단 세그먼트, 및 우측 상단 세그먼트는 동일한 바이어스 값을 갖는 것이 바람직하다. 그럼에도 불구하고, 도 4를 참조하면, 새로운 제 1 회로 패턴(R1')의 좌측 상단 세그먼트, 좌측 하단 세그먼트, 및 우측 상단 세그먼트가 비대칭적으로 바이어스되었음을 알 수 있다.
물론, 도 2 내지 도 4는 예시들일 뿐이다. 그러나, 실제 광 근접 보정에서, 수치 연산의 오차 때문에, 동일한 주변 조건을 갖는 세그먼트들이 서로 다르게 바이어스될 가능성이 있다. 특히, 분할된 세그먼트들에 각각 대응하는 바이어스 값들을 산출하는 과정이 반복됨에 따라, 오차가 누적될 수 있다. 누적된 오차 때문에 왜곡된 설계 레이아웃이 도 1의 웨이퍼(WF) 상에 인쇄되는 경우, 설계된 회로는 설계자의 의도와 달리 비정상적으로 동작할 수 있다.
따라서, 본 발명의 실시 예에서, 동일한 주변 조건을 갖는 세그먼트들에는 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다. 결과적으로, 광 근접 보정이 좀 더 효율적이고 균일하게 수행될 수 있다. 나아가, 광 근접 보정의 결과에 기초하여, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
도 5는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
S110 단계에서, 설계 레이아웃(예컨대, 목표 레이아웃으로서 제공된 최초의 설계 레이아웃; 도 2의 실선 참조)의 윤곽이 복수의 세그먼트로 분할될 수 있다. 세그먼트들로의 분할은 도 3을 참조하여 설명되었다.
S120 단계에서, 하나 이상의 비교 영역(Comparison Area)들이 설정될 수 있다. 비교 영역들 각각은 특정 지점을 기준으로 형성될 수 있다. 예로서, 비교 영역들은 분할된 세그먼트들 각각에 대응하는 조사 지점(Evaluation Point)을 기준으로 형성될 수 있다. 비교 영역들은 서로 다를 수 있다. 비교 영역의 예는 도 6을 참조하여 설명될 것이다.
S130 단계에서, 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. 중첩되는 면적의 산출은 분할된 세그먼트들에 관하여 수행될 수 있다. 중첩되는 면적의 산출은 도 7 내지 도 10을 참조하여 설명될 것이다.
S140 단계에서, 분할된 세그먼트들이 복수의 그룹으로 분류될 수 있다. 분할된 세그먼트들은 S130 단계에서 산출된 면적에 기초하여 분류될 수 있다. 좀 더 구체적으로, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 그룹들 중 하나에 함께 포함되도록 분할된 세그먼트들이 그룹들로 분류될 수 있다. 뒤에서 다시 설명되겠지만, 동일한 주변 조건을 갖는 세그먼트들은 동일한 중첩 면적의 특성을 가질 수 있다. 따라서, 동일한 주변 조건을 갖는 세그먼트들은 그룹들 중 하나에 함께 포함될 수 있다. 분할된 세그먼트들의 분류는 도 11을 참조하여 설명될 것이다.
S150 단계에서, 분할된 세그먼트들 중 일부 또는 전부에 각각 대응하는 바이어스 값들이 산출될 수 있다. 예로서, 바이어스 값들의 산출은 위의 [수학식 1]의 야코비안 행렬 "J"의 역을 이용하여 수행될 수 있다. 위에서 언급된 것과 같이, 바이어스 값들을 산출하는 과정은 통상의 기술자들에게 알려져 있다. 바이어스 값들의 산출에 관한 자세한 설명들은 생략된다.
S160 단계에서, 분할된 세그먼트들에 바이어스 값들이 할당될 수 있다. 본 발명의 실시 예에서, S150 단계에서 산출된 바이어스 값들에 기초하여, 그룹들 각각에 함께 포함되는 하나 이상의 세그먼트들에 동일한 바이어스 값이 할당될 수 있다. 즉, 하나의 그룹에 포함되는 세그먼트들 각각에 동일한 바이어스 값이 할당될 수 있다.
하나의 그룹은 동일한 주변 조건을 갖는 세그먼트들을 포함할 수 있다. 따라서, S160 단계에서, 동일한 주변 조건을 갖는 세그먼트들에 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다. 결과적으로, 광 근접 보정이 좀 더 효율적이고 균일하게 수행될 수 있다. 동일한 바이어스 값의 할당에 관한 실시 예들은 도 12 내지 도 15를 참조하여 설명될 것이다.
S170 단계에서, 설계 레이아웃이 갱신될 수 있다. 분할된 세그먼트들은 S160 단계에서 할당된 바이어스 값들에 대응하는 양만큼 바이어스될 수 있다. 이로써, 설계 레이아웃의 윤곽이 변경되고, 갱신된 설계 레이아웃이 얻어질 수 있다. 설계 레이아웃의 갱신은 도 4를 참조하여 설명되었다. 다만, 본 발명의 실시 예에 따르면, 도 4에 나타낸 것과 달리, 동일한 주변 조건을 갖는 세그먼트들은 동일한 양만큼(즉, 대칭적으로) 바이어스될 수 있다.
S180 단계에서, 마스크가 제작될 수 있다. 특히, 마스크는 S170 단계에서 갱신된 설계 레이아웃에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다. 따라서, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
다만, 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준을 벗어나는 경우, S150 내지 S170 단계들이 반복하여 수행될 수 있다. 즉, 오차가 허용 가능 수준을 벗어나는 경우, 세그먼트들에 바이어스 값들을 할당하고 세그먼트들의 위치를 보정하는 과정들이 반복하여 수행될 수 있다. 이 과정들은 오차가 허용 가능 수준 이내로 될 때까지 반복될 수 있다. 이 경우, 마스크는 최종적으로 갱신된 설계 레이아웃에 기초하여 제작될 수 있다. 이로써, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
도 6은 본 발명의 실시 예에 따른 비교 영역을 보여주는 개념도이다. 예로서, 도 5의 S120 단계에서 설정되는 하나 이상의 비교 영역들은 제 1 비교 영역(CA_1) 내지 제 N 비교 영역(CA_N)을 포함할 수 있다(여기서, N은 2 이상의 정수).
예로서, 제 1 비교 영역(CA_1)은 사각형의 형상을 가질 수 있다. 예로서, 제 2 비교 영역(CA_2) 내지 제 N 비교 영역(CA_N) 각각은 사각 고리의 형상을 가질 수 있다. 도 6에 나타낸 것과 같이, 비교 영역들(CA_1 내지 CA_N)은 서로 다를 수 있다.
실시 예로서, 제 1 비교 영역(CA_1)의 넓이는 제 2 비교 영역(CA_2) 내부의 빈 공간의 넓이 이하일 수 있다. 나아가, 제 2 비교 영역(CA_2)의 바깥 윤곽은 제 3 비교 영역(CA_3)의 안쪽 윤곽에 포함될 수 있다. 이러한 방식으로, 비교 영역들(CA_1 내지 CA_N)은 서로 중첩되지 않을 수 있다.
실시 예로서, 제 2 비교 영역(CA_2) 내지 제 N 비교 영역(CA_N) 각각의 사각 고리의 형상은 제 1 고리 너비(Wx), 제 2 고리 너비(Wy), 제 1 최단 거리(Rx), 및 제 2 최단 거리(Ry)에 기초하여 정의될 수 있다. 제 1 고리 너비(Wx)는 제 1 방향(D1)을 따르는 사각 고리의 너비이고, 제 2 고리 너비(Wy)는 제 2 방향(D2)을 따르는 사각 고리의 너비일 수 있다.
몇몇 실시 예에서, 비교 영역들(CA_1 내지 CA_N) 각각은 기준 지점(Reference Point; PR)을 중심으로서 가질 수 있다. 여기서, 제 1 최단 거리(Rx)는 기준 지점(PR)으로부터 바깥 윤곽까지의 제 1 방향(D1)을 따르는 거리이고, 제 2 최단 거리(Ry)는 기준 지점(PR)으로부터 바깥 윤곽까지의 제 2 방향(D2)을 따르는 거리일 수 있다. 다만, 다른 실시 예에서, 기준 지점(PR)은 중심이 아닌 다른 지점으로 선택될 수 있다.
실시 예로서, 제 1 고리 너비(Wx) 및 제 2 고리 너비(Wy)는 공정의 해상도를 고려하여 결정 또는 조정될 수 있다. 공정의 해상도는 인접하는 회로 패턴들을 구별하기 위해 요구되는 최소 거리와 관련된다. 공정의 해상도가 높을수록, 더 가까운 거리에서 인접하는 회로 패턴들이 구별될 수 있다. 실시 예로서, 공정의 해상도가 높은 경우, 제 1 고리 너비(Wx) 및 제 2 고리 너비(Wy) 각각은 작은 값을 가질 수 있다. 반면, 공정의 해상도가 낮은 경우, 제 1 고리 너비(Wx) 및 제 2 고리 너비(Wy) 각각은 큰 값을 가질 수 있다.
실시 예로서, 제 1 최단 거리(Rx)는 제 1 고리 너비(Wx)의 w배일 수 있고, 제 2 최단 거리(Ry)는 제 2 고리 너비(Wy)의 w배일 수 있다(여기서, w는 2 내지 N 중 하나의 정수). 예로서, 제 3 비교 영역(CA_3)에서, 제 1 최단 거리(Rx)는 제 1 고리 너비(Wx)의 3배일 수 있고, 제 2 최단 거리(Ry)는 제 2 고리 너비(Wy)의 3배일 수 있다. 이 실시 예에 따르면, 비교 영역들(CA_2 내지 CA_N)은 서로 중첩되지 않도록 설정될 수 있다.
실시 예로서, 제 2 비교 영역(CA_2) 내지 제 N 비교 영역(CA_N) 각각의 사각 고리의 형상은 제 1 최단 거리(Rx)와 제 2 최단 거리(Ry)의 비율에 더 기초하여 정의될 수 있다. 이 실시 예에 따르면, 사각 고리의 너비와 높이의 비율이 조절될 수 있다.
다만, 도 6에 나타낸 비교 영역들(CA_1 내지 CA_N)은 본 발명의 이해를 돕기 위한 예로서 제공된 것이고, 본 발명을 제한하기 위한 것은 아니다. 예로서, 비교 영역은 원의 형상 또는 그 외 다른 형상을 가질 수 있다. 예로서, 제 1 비교 영역(CA_1)만 설정될 수 있다. 비교 영역의 형태 및 비교 영역들의 개수는 다양하게 변경 또는 수정될 수 있다.
도 7 내지 도 10은 본 발명의 실시 예에 따라 비교 영역과 레이아웃이 중첩되는 면적을 산출하는 과정을 설명하기 위한 개념도들이다. 본 발명의 이해를 돕기 위해, 도 6에 나타낸 제 1 비교 영역(CA_1) 내지 제 3 비교 영역(CA_3) 각각과 설계 레이아웃이 중첩되는 면적을 산출하는 과정이 도 7 내지 도 10을 참조하여 설명될 것이다.
위에서 설명된 것과 같이, 설계 레이아웃의 윤곽은 복수의 세그먼트로 분할될 수 있다. 분할된 세그먼트들 각각은 조사 지점을 가질 수 있다. 조사 지점은 그것에 대응하는 세그먼트의 주변 조건을 조사하기 위해 설정될 수 있다. 조사 지점은 다양한 기준(Criteria)들에 기초하여 선택될 수 있다. 예로서, 분할된 세그먼트들 각각의 중점(Middle Point)이 조사 지점으로서 선택될 수 있다. 조사 지점의 예로서, 제 1 조사 지점(PE_1)이 도 7 내지 도 9에 나타나 있다.
예로서, 비교 영역들(CA_1 내지 CA_3) 각각을 설정하기 위해 참조되는 기준 지점(PR; 도 6 참조)은 조사 지점에 대응할 수 있다. 비교 영역들(CA_1 내지 CA_3) 각각이 기준 지점(PR)을 중심으로서 가지는 경우, 비교 영역들(CA_1 내지 CA_3)은 제 1 조사 지점(PE_1)을 중심으로서 공유할 수 있다. 비교 영역들(CA_1 내지 CA_3) 각각은 제 1 조사 지점(PE_1)을 중심으로 형성될 수 있다. 제 1 조사 지점(PE_1)이 그것에 대응하는 세그먼트의 중점인 경우, 비교 영역들(CA_1 내지 CA_3) 각각은 제 1 조사 지점(PE_1)에 대응하는 세그먼트의 중점을 중심으로 형성될 수 있다.
도 7을 참조하면, 제 1 비교 영역(CA_1)이 제 1 조사 지점(PE_1)을 기준으로 형성될 수 있다. 예로서, 제 1 비교 영역(CA_1)이 제 1 조사 지점(PE_1)을 중심으로 형성될 수 있다. 제 1 비교 영역(CA_1)은 설계 레이아웃의 일부와 중첩될 수 있다. 예로서, 도 7의 예에서, 제 1 비교 영역(CA_1)은 설계 레이아웃에 포함되는 하나의 회로 패턴의 절반과 중첩될 수 있다. 도 7의 예에서, 제 1 비교 영역(CA_1)과 설계 레이아웃이 중첩되는 면적의 값은 0.5일 수 있다.
도 8을 참조하면, 제 2 비교 영역(CA_2)이 제 1 조사 지점(PE_1)을 기준으로 형성될 수 있다. 예로서, 제 2 비교 영역(CA_2)이 제 1 조사 지점(PE_1)을 중심으로 형성될 수 있다. 즉, 제 1 비교 영역(CA_1) 및 제 2 비교 영역(CA_2)은 제 1 조사 지점(PE_1)을 중심으로서 공유할 수 있다. 제 2 비교 영역(CA_2)은 설계 레이아웃의 일부와 중첩될 수 있다. 예로서, 도 8의 예에서, 제 2 비교 영역(CA_2)은 설계 레이아웃에 포함되는 두 회로 패턴들 각각의 절반과 중첩될 수 있다. 도 8의 예에서, 제 2 비교 영역(CA_2)과 설계 레이아웃이 중첩되는 면적의 값은 1.0일 수 있다.
도 9를 참조하면, 제 3 비교 영역(CA_3)이 제 1 조사 지점(PE_1)을 기준으로 형성될 수 있다. 예로서, 제 3 비교 영역(CA_3)이 제 1 조사 지점(PE_1)을 중심으로 형성될 수 있다. 즉, 제 1 비교 영역(CA_1) 내지 제 3 비교 영역(CA_3)은 제 1 조사 지점(PE_1)을 중심으로서 공유할 수 있다. 제 3 비교 영역(CA_3)은 설계 레이아웃의 일부와 중첩될 수 있다. 예로서, 도 9의 예에서, 제 3 비교 영역(CA_3)과 설계 레이아웃이 중첩되는 면적의 값은 4.0일 수 있다.
이러한 방식으로, 제 1 조사 지점(PE_1)을 기준으로 형성되는 하나 이상의 비교 영역들과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. 산출된 면적에 기초하여, 제 1 조사 지점(PE_1)에 대응하는 세그먼트의 중첩 면적의 특성이 정의될 수 있다. 예로서, 제 1 조사 지점(PE_1)에 대응하는 세그먼트의 중첩 면적의 특성을 정의하기 위해, 다음의 [수학식 2]와 같은 특성 벡터가 이용될 수 있다.
Figure 112015043509472-pat00002
위의 [수학식 2]에서, 특성 벡터 H1은 제 1 조사 지점(PE_1)에 대응하는 세그먼트의 중첩 면적의 특성을 설명한다. 특성 벡터의 h번째 성분은 제 1 조사 지점(PE_1)을 기준으로 형성된 제 h 비교 영역과 설계 레이아웃이 중첩되는 면적을 의미한다. 위의 [수학식 2]와 같이 특성 벡터가 정의되는 경우, 특성 벡터는 그것에 대응하는 세그먼트의 주변 조건을 표현하기 위해 이용될 수 있다. 동일한 주변 조건을 갖는 세그먼트들에 각각 대응하는 특성 벡터들은 서로 동일하게 표현될 수 있기 때문이다.
도 10을 참조하면, 여러 조사 지점이 나타나 있다. 위에서 설명된 것과 같이, 분할된 세그먼트들 각각은 조사 지점을 가질 수 있다. 따라서, 도 10에 나타낸 것과 같이, 설계 레이아웃 상에 여러 조사 지점들이 설정될 수 있다.
비교 영역들(CA_1 내지 CA_3)에 기초하여 중첩 영역의 면적을 산출하는 과정은 여러 조사 지점 각각에 대해 수행될 수 있다. 도 7 내지 도 9를 참조하여 설명된 것과 동일하게, 조사 지점을 기준으로 비교 영역들(CA_1 내지 CA_3)을 설정하고 비교 영역들(CA_1 내지 CA_3) 각각과 설계 레이아웃이 중첩되는 면적을 산출하는 과정은 제 1 조사 지점(PE_1) 외의 조사 지점들(예컨대, 제 2 조사 지점(PE_2), 제 3 조사 지점(PE_3) 등)에 대해서 수행될 수 있다.
예로서, 제 1 비교 영역(CA_1) 내지 제 3 비교 영역(CA_3) 각각은 제 2 조사 지점(PE_2)을 중심으로 형성될 수 있다. 여기서, 제 1 비교 영역(CA_1) 내지 제 3 비교 영역(CA_3)은 제 2 조사 지점(PE_2)을 중심으로서 공유할 수 있다. 나아가, 제 2 조사 지점(PE_2)을 기준으로 형성된 제 1 비교 영역(CA_1) 내지 제 3 비교 영역(CA_3) 각각과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. 산출된 면적에 기초하여, 제 2 조사 지점(PE_2)에 대응하는 세그먼트의 중첩 면적의 특성이 정의될 수 있다.
유사한 방식으로, 제 3 조사 지점(PE_3) 및 그 외 다른 조사 지점들에 각각 대응하는 세그먼트들의 중첩 면적의 특성들이 정의될 수 있다. 이를 위해, 비교 영역들(CA_1 내지 CA_3)은 분할된 세그먼트들에 각각 대응하는 조사 지점들 각각을 기준으로 동일한 형상을 갖고 동일하게 배치될 수 있다.
위에서 설명된 것과 같이, 중첩 면적의 특성은 그것에 대응하는 세그먼트의 주변 조건을 의미할 수 있다. 따라서, 동일한 주변 조건을 갖는 세그먼트들은 동일한 중첩 면적의 특성을 가질 수 있다. 본 발명의 실시 예에서, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록, 세그먼트들이 복수의 그룹으로 분류될 수 있다. 세그먼트들의 분류는 도 11을 참조하여 설명될 것이다.
도 7 내지 도 10은 본 발명을 제한하기 위한 것은 아니다. 비교 영역들의 개수, 비교 영역의 설정 형태, 조사 지점의 선택, 및 중첩 면적의 산출은 다양하게 변경 또는 수정될 수 있다. 나아가, 중첩 면적의 값 및 특성 벡터의 이용은 본 발명의 이해를 돕기 위한 예일 뿐이다. 본 발명의 실시 예는 다양하게 변경 또는 수정될 수 있다.
예로서, 비교 영역들의 개수는 설계 레이아웃 상에서 세그먼트들 각각에 할당되는 바이어스 값에 영향을 주는 범위를 고려하여 결정 또는 조절될 수 있다. 예로서, 설계 레이아웃 상에서 특정 세그먼트에 할당되는 바이어스 값에 영향을 주는 반경이 1마이크로미터인 경우, 비교 영역들은 제 1 비교 영역(CA_1) 내지 1마이크로미터의 제 1 최단 거리(Rx; 도 6 참조) 또는 제 2 최단 거리(Ry; 도 6 참조)에 의해 정의되는 제 N 비교 영역(CA_N)을 포함할 수 있다.
도 11은 복수의 세그먼트를 복수의 그룹으로 분류하는 과정을 설명하기 위한 개념도이다. 예로서, 설계 레이아웃의 윤곽은 K개의 세그먼트들(SEG_1 내지 SEG_K)로 분할될 수 있다(여기서, K는 2 이상의 정수). 예로서, K개의 세그먼트들(SEG_1 내지 SEG_K)은 본 발명의 실시 예에 따라 P개의 그룹들로 분류될 수 있다(여기서, P는 2 이상의 정수).
위에서 설명된 것과 같이, K개의 세그먼트들(SEG_1 내지 SEG_K) 각각에 대응하는 조사 지점을 기준으로 비교 영역들(CA_1 내지 CA_N)이 설정되고, 비교 영역들(CA_1 내지 CA_N) 각각과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. 도 11은 세그먼트들(SEG_1 내지 SEG_K)과 비교 영역들(CA_1 내지 CA_N) 사이의 대응 관계를 보여준다. 예로서, 제 1 세그먼트(SEG_1)에 대응하는 조사 지점을 기준으로 설정된 제 1 비교 영역(CA_1)과 설계 레이아웃이 중첩되는 면적의 값은 0.5일 수 있다. 도 11에 나타낸 중첩 면적의 값들은 본 발명의 이해를 돕기 위한 임의의 값들이다.
위에서 설명된 것과 같이, 세그먼트들(SEG_1 내지 SEG_K) 각각의 중첩 면적의 특성을 표현하기 위해, 특성 벡터가 이용될 수 있다. N개의 비교 영역들(CA_1 내지 CA_N)이 이용되는 경우, 제 e 세그먼트에 대응하는 특성 벡터는 다음의 [수학식 3]과 같이 정의될 수 있다(여기서, e는 1 내지 K 중 하나의 정수).
Figure 112015043509472-pat00003
예로서, 도 11의 예에서, 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 K 세그먼트(SEG_K)에 대응하는 특성 벡터들은 각각 다음의 [수학식 4], [수학식 5], 및 [수학식 6]과 같이 표현될 수 있다.
Figure 112015043509472-pat00004
Figure 112015043509472-pat00005
Figure 112015043509472-pat00006
[수학식 4] 및 [수학식 5]를 참조하면, 제 1 세그먼트(SEG_1)에 대응하는 특성 벡터와 제 2 세그먼트(SEG_2)에 대응하는 특성 벡터는 동일하게 표현된다. 이는 제 1 세그먼트(SEG_1)와 제 2 세그먼트(SEG_2)가 동일한 주변 조건을 갖고 있음을 의미할 수 있다. 반면, [수학식 6]을 함께 참조하면, 제 K 세그먼트(SEG_K)에 대응하는 특성 벡터는 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)에 대응하는 특성 벡터들과 다름을 알 수 있다. 이는 제 K 세그먼트(SEG_K)가 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)와 다른 주변 조건을 갖고 있음을 의미할 수 있다.
본 발명의 실시 예에서, 동일한 주변 조건을 갖는 세그먼트들이 하나의 그룹으로 분류될 수 있다. 예로서, 도 11의 예에서, 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)는 제 1 그룹에 함께 포함될 수 있다. 반면, 제 K 세그먼트(SEG_K)는 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)과 별개로 제 P 그룹에 포함될 수 있다.
예로서, 제 X 세그먼트(SEG_X)가 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)와 동일한 주변 조건을 갖는 경우, 제 X 세그먼트(SEG_X)는 제 1 세그먼트(SEG_1) 및 제 2 세그먼트(SEG_2)와 함께 제 1 그룹에 포함될 수 있다. 예로서, 제 Y 세그먼트(SEG_Y)가 제 K 세그먼트(SEG_K)와 동일한 주변 조건을 갖는 경우, 제 Y 세그먼트(SEG_Y)는 제 K 세그먼트(SEG_K)와 함께 제 P 그룹에 포함될 수 있다. 몇몇 경우, 제 2 그룹은 하나의 세그먼트(예컨대, 제 3 세그먼트(SEG_3))만을 포함할 수 있다.
요약하면, K개의 세그먼트들(SEG_1 내지 SEG_K)은 중첩 면적의 특성에 기초하여 P개의 그룹들로 분류될 수 있다. 동일한 주변 조건을 갖는 세그먼트들은 하나의 그룹에 함께 포함될 수 있다. 본 발명의 실시 예에서, 하나의 그룹에 함께 포함되는 하나 이상의 세그먼트들에는 동일한 바이어스 값이 할당될 수 있다. 동일한 바이어스 값의 할당에 관한 실시 예들은 도 12 내지 도 15를 참조하여 설명될 것이다.
도 12는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
S210 단계에서, 도 3을 참조하여 설명된 것과 같이, 설계 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있다. S220 단계에서, 도 6 내지 도 10을 참조하여 설명된 것과 같이, 하나 이상의 비교 영역들이 설정될 수 있다. S230 단계에서, 도 7 내지 도 10을 참조하여 설명된 것과 같이, 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. S240 단계에서, 도 11을 참조하여 설명된 것과 같이, 분할된 세그먼트들이 복수의 그룹으로 분류될 수 있다.
S250 단계에서, 분할된 세그먼트들에 각각 대응하는 바이어스 값들이 산출될 수 있다. 예로서, 분할된 세그먼트들 전부에 각각 대응하는 바이어스 값들이 산출될 수 있다. 바이어스 값들을 산출하는 과정은 통상의 기술자들에게 알려져 있으므로, 그것에 관한 자세한 설명들은 생략된다.
S255 단계에서, 분류된 그룹들에 각각 대응하는 대표 바이어스 값들이 획득될 수 있다. 대표 바이어스 값은 분류된 그룹들 각각에 포함되는 하나 이상의 세그먼트들에 각각 대응하는 바이어스 값들에 기초하여 획득될 수 있다. 예로서, 대표 바이어스 값은 그것에 대응하는 그룹에 포함되는 하나 이상의 세그먼트들에 대해 각각 산출된 바이어스 값들의 평균 값을 가질 수 있으나, 본 발명은 이 예에 의해 제한되지 않는다. 예로서, 제 1 그룹이 제 1 세그먼트 내지 제 10 세그먼트를 포함하는 경우, 제 1 그룹에 대응하는 대표 바이어스 값은 제 1 세그먼트 내지 제 10 세그먼트의 바이어스 값들의 평균 값을 가질 수 있다.
S260 단계에서, 분할된 세그먼트들 각각이 포함되는 그룹에 대응하는 대표 바이어스 값이 분할된 세그먼트들 각각에 할당될 수 있다. 즉, 대표 바이어스 값이 그것에 대응하는 그룹에 포함되는 하나 이상의 세그먼트들에 할당될 수 있다. 예로서, 제 1 그룹이 제 1 세그먼트 내지 제 10 세그먼트를 포함하는 경우, 제 1 그룹에 대응하는 대표 바이어스 값이 제 1 세그먼트 내지 제 10 세그먼트에 할당될 수 있다. 이로써, 하나의 그룹에 함께 포함되는 하나 이상의 세그먼트들에는 동일한 바이어스 값(즉, 대표 바이어스 값)이 할당될 수 있다.
S270 단계에서, 설계 레이아웃이 갱신될 수 있다. 분할된 세그먼트들은 S260 단계에서 할당된 대표 바이어스 값들에 대응하는 양만큼 바이어스될 수 있다. 이로써, 설계 레이아웃의 윤곽이 변경되고, 갱신된 설계 레이아웃이 얻어질 수 있다. 나아가, S280 단계에서, 마스크가 제작될 수 있다. 특히, 마스크는 S270 단계에서 갱신된 설계 레이아웃에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다.
도 13은 도 12의 방법에 따라 복수의 세그먼트에 대표 바이어스 값들을 할당하는 과정을 설명하기 위한 개념도이다.
예로서, 복수의 그룹들 중에서 제 1 그룹은 적어도 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X)를 포함할 수 있다. 도 12의 S250 단계에서, 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X)에 각각 대응하는 제 1 바이어스 값(BIAS_1), 제 2 바이어스 값(BIAS_2), 및 제 X 바이어스 값(BIAS_X)이 산출될 수 있다. 나아가, 도 12의 S255 단계에서, 제 1 바이어스 값(BIAS_1), 제 2 바이어스 값(BIAS_2), 및 제 X 바이어스 값(BIAS_X)에 기초하여, 제 1 그룹에 대응하는 대표 바이어스 값(BIAS_G1)이 획득될 수 있다.
도 12의 S260 단계에서, 대표 바이어스 값(BIAS_G1)이 제 1 그룹에 포함되는 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X)에 할당될 수 있다. 이로써, 제 1 그룹에 포함되는 세그먼트들에는 동일한 바이어스 값이 할당될 수 있다.
이러한 방식으로, 제 1 그룹 외의 다른 그룹들에 각각 대응하는 대표 바이어스 값들이 획득될 수 있다. 획득된 대표 바이어스 값들 각각은 그것에 대응하는 그룹에 포함되는 세그먼트들에 공통으로 할당될 수 있다. 따라서, 하나의 그룹에 함께 포함되는 하나 이상의 세그먼트들에는 동일한 바이어스 값이 할당될 수 있다. 결과적으로, 광 근접 보정이 좀 더 균일하게 수행될 수 있다. 나아가, 광 근접 보정의 결과에 기초하여, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
도 14는 본 발명의 실시 예에 따라 마스크를 제작하는 방법을 설명하는 흐름도이다.
S310 단계에서, 도 3을 참조하여 설명된 것과 같이, 설계 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있다. S320 단계에서, 도 6 내지 도 10을 참조하여 설명된 것과 같이, 하나 이상의 비교 영역들이 설정될 수 있다. S330 단계에서, 도 7 내지 도 10을 참조하여 설명된 것과 같이, 비교 영역들 각각과 설계 레이아웃이 중첩되는 면적이 산출될 수 있다. S340 단계에서, 도 11을 참조하여 설명된 것과 같이, 분할된 세그먼트들이 복수의 그룹으로 분류될 수 있다.
S350 단계에서, 분류된 그룹들에 관하여, 대표 세그먼트들이 선택될 수 있다. 좀 더 구체적으로, 분류된 그룹들 각각에 포함되는 하나 이상의 세그먼트들 중에서 대표 세그먼트가 선택될 수 있다. 예로서, 제 1 그룹이 제 1 세그먼트 내지 제 10 세그먼트를 포함하는 경우, 제 1 세그먼트가 제 1 그룹의 대표 세그먼트로서 선택될 수 있다. 대표 세그먼트는 다양한 기준(Criteria)들에 기초하여 선택될 수 있다. 예로서, 설계 레이아웃의 중심에 가장 가까운 세그먼트가 대표 세그먼트로서 선택될 수 있으나, 본 발명은 이 예에 의해 제한되지 않는다.
S355 단계에서, 선택된 대표 세그먼트들에 각각 대응하는 바이어스 값들이 산출될 수 있다. 즉, 분할된 세그먼트들의 일부에 대응하는 바이어스 값들이 산출될 수 있다. 바이어스 값들을 산출하는 과정은 통상의 기술자들에게 알려져 있으므로, 그것에 관한 자세한 설명들은 생략된다.
S360 단계에서, 대표 세그먼트들 각각에 대응하는 바이어스 값이 대표 세그먼트들 각각과 동일한 그룹에 함께 포함되는 하나 이상의 세그먼트들에 할당될 수 있다. 예로서, 제 1 그룹이 제 1 세그먼트 내지 제 10 세그먼트를 포함하고 제 1 세그먼트가 제 1 그룹의 대표 세그먼트로서 선택된 경우, 제 1 세그먼트에 대해 산출된 바이어스 값이 제 2 세그먼트 내지 제 10 세그먼트에 할당될 수 있다. 이로써, 하나의 그룹에 함께 포함되는 하나 이상의 세그먼트들에는 동일한 바이어스 값(즉, 대표 세그먼트에 대응하는 바이어스 값)이 할당될 수 있다.
S370 단계에서, 설계 레이아웃이 갱신될 수 있다. 분할된 세그먼트들은 S360 단계에서 할당된 바이어스 값들에 대응하는 양만큼 바이어스될 수 있다. 이로써, 설계 레이아웃의 윤곽이 변경되고, 갱신된 설계 레이아웃이 얻어질 수 있다. 나아가, S380 단계에서, 마스크가 제작될 수 있다. 특히, 마스크는 S370 단계에서 갱신된 설계 레이아웃에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다.
도 15는 도 14의 방법에 따라 복수의 세그먼트에 대표 세그먼트들의 바이어스 값들을 할당하는 과정을 설명하기 위한 개념도이다.
예로서, 복수의 그룹들 중에서 제 1 그룹은 적어도 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X)를 포함할 수 있다. 도 14의 S350 단계에서, 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X) 중에서 제 1 세그먼트(SEG_1)가 대표 세그먼트(SEG_R)로 선택될 수 있다. 나아가, 도 14의 S355 단계에서, 대표 세그먼트(SEG_R)의 바이어스 값(BIAS_R)이 산출될 수 있다.
도 14의 S360 단계에서, 대표 세그먼트(SEG_R)의 바이어스 값(BIAS_R)이 제 1 그룹에 포함되는 제 1 세그먼트(SEG_1), 제 2 세그먼트(SEG_2), 및 제 X 세그먼트(SEG_X)에 할당될 수 있다. 이로써, 제 1 그룹에 포함되는 세그먼트들에는 동일한 바이어스 값이 할당될 수 있다.
이러한 방식으로, 제 1 그룹 외의 다른 그룹들에서 대표 세그먼트들이 선택될 수 있다. 대표 세그먼트들의 바이어스 값들 각각은 대표 세그먼트들 각각과 동일한 그룹에 포함되는 세그먼트들에 공통으로 할당될 수 있다. 따라서, 하나의 그룹에 함께 포함되는 하나 이상의 세그먼트들에는 동일한 바이어스 값이 할당될 수 있다. 결과적으로, 광 근접 보정이 좀 더 균일하게 수행될 수 있다. 나아가, 광 근접 보정의 결과에 기초하여, 좀 더 정확한 이미지 패턴들을 포함하는 마스크가 제작될 수 있다.
특히, 도 14 및 도 15의 실시 예에 따르면, 분할된 세그먼트들의 일부(즉, 대표 세그먼트들)에 대응하는 바이어스 값들이 산출될 수 있다. 즉, 바이어스 값들을 산출하는 과정에서, 분할된 세그먼트들이 모두 고려될 필요가 없다. 대신, 분류된 그룹들에서 각각 선택된 대표 세그먼트들만이 고려될 수 있다. 따라서, 도 14 및 도 15의 실시 예에 따르면, 위의 [수학식 1]의 야코비안 행렬 "J"의 크기가 줄어들 수 있다(예컨대, (K×K)에서 (G×G)로). 결과적으로, 바이어스 값들을 산출하기 위해 수행되는 연산들의 횟수가 줄어들고, 광 근접 보정이 좀 더 효율적으로 수행될 수 있다.
도 16은 갱신된 레이아웃의 오차를 설명하기 위한 개념도이다. 도 16의 굵은 실선은 도 1의 웨이퍼(WF) 상에 인쇄하고자 하는 목표 레이아웃을 나타낸다. 도 16의 가는 실선은 목표 레이아웃을 인쇄하기 위해 설계된 설계 레이아웃을 나타낸다. 도 16의 점선은 도 1의 웨이퍼(WF) 상에 실제로 인쇄되는 실제 레이아웃을 나타낸다.
도 1의 웨이퍼(WF) 상에 목표 레이아웃이 인쇄되는 것이 이상적이다. 그러나, 위에서 설명된 것과 같이, 반도체 공정에서 다양한 왜곡들이 발생할 수 있다. 따라서, 도 2 내지 도 15를 참조하여 설명된 본 발명의 실시 예들에 따라, 목표 레이아웃을 인쇄하기 위해 설계된 설계 레이아웃의 윤곽이 바이어스되고 갱신될 수 있다. 실제 레이아웃은 갱신된 설계 레이아웃에 기초하여 얻어질 수 있다.
그런데, 공정의 한계 때문에, 목표 레이아웃과 완벽하게 일치하는 실제 레이아웃을 얻는 것은 어렵다. 결과적으로, 실제 레이아웃과 목표 레이아웃 사이의 오차(Err)는 피하기 어렵다. 따라서, 설계된 회로를 설계자의 의도에 따라 정상적으로 동작시키기 위해, 오차(Err)를 최소화할 필요가 있다.
실시 예로서, 오차의 허용 가능 수준이 설정될 수 있다. 오차의 허용 가능 수준은 설계된 회로가 정상적으로 동작하는 수준으로 선택될 수 있다. 예로서, 오차의 허용 가능 수준은 공정 중에 자동으로 관리될 수 있다. 또는, 오차의 허용 가능 수준은 설계자에 의해 수동으로 관리될 수 있다. 실시 예로서, 오차가 허용 가능 수준 이내인지 여부를 판별하는 단계가 더 수행될 수 있다.
예로서, 도 12의 S270 단계와 S280 단계 사이에서, 오차가 허용 가능 수준 이내인지 여부를 판별하는 단계가 수행될 수 있다. 오차가 허용 가능 수준 이내인 경우, S280 단계에서 마스크가 제작될 수 있다. 반면, 오차가 허용 가능 수준을 벗어나는 경우, 갱신된 설계 레이아웃이 더 갱신될 필요가 있다. 갱신된 설계 레이아웃을 더 갱신하기 위해, 갱신된 설계 레이아웃에 대해, S250, S255, S260, 및 S270 단계들이 다시 수행될 수 있다. 오차가 허용 가능 수준 이내로 될 때까지, S250, S255, S260, 및 S270 단계들이 반복될 수 있다.
예로서, 도 14의 S370 단계와 S380 단계 사이에서, 오차가 허용 가능 수준 이내인지 여부를 판별하는 단계가 수행될 수 있다. 오차가 허용 가능 수준 이내인 경우, S380 단계에서 마스크가 제작될 수 있다. 반면, 오차가 허용 가능 수준을 벗어나는 경우, 갱신된 설계 레이아웃이 더 갱신될 필요가 있다. 갱신된 설계 레이아웃을 더 갱신하기 위해, 갱신된 설계 레이아웃에 대해, S355, S360, 및 S370 단계들이 다시 수행될 수 있다. 오차가 허용 가능 수준 이내로 될 때까지, S355, S360, 및 S370 단계들이 반복될 수 있다.
도 17은 본 발명의 실시 예에 따라 동작하는 마스크 제작 장치를 보여주는 블록도이다. 도 17을 참조하면, 마스크 제작 장치(2000)는 프로세서(2100), 메모리/스토리지(2200), 및 유저 인터페이스(2300)를 포함할 수 있다. 마스크 제작 장치(2000)는 도 2 내지 도 16을 참조하여 설명된 본 발명의 실시 예들에 따라 마스크(1400)를 제작하기 위해 이용될 수 있다.
프로세서(2100)는 범용 프로세서, 및 워크스테이션 프로세서와 같은 전용 프로세서 중 적어도 하나를 포함할 수 있다. 프로세서(2100)는 도 2 내지 도 16을 참조하여 설명된 분할, 설정, 산출, 분류, 획득, 할당, 및 갱신을 수행하기 위해 다양한 수리 연산 및/또는 논리 연산을 수행할 수 있다. 이를 위해, 프로세서(2100)는 하나 이상의 프로세서 코어들을 포함할 수 있다. 예로서, 프로세서(2100)의 프로세서 코어는 전용 논리 회로(Special Purposed Logic Circuit; 예컨대, FPGA(Field Programmable Gate Array), ASICs(Application Specific Integrated Chips) 등)를 포함할 수 있다.
메모리/스토리지(2200)는 프로세서(2100)에 의해 처리된 또는 처리될 데이터를 일시적으로 또는 반영구적으로 저장할 수 있다. 이를 위해, 메모리/스토리지(2200)는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 플래시 메모리(Flash Memory), PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리 중 적어도 하나를 포함할 수 있다.
프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라, 도 2 내지 도 16을 참조하여 설명된 본 발명의 실시 예들이 구현될 수 있다. 마스크 제작 장치(2000)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라 마스크(1400)를 제작하기 위해 이용될 수 있다.
마스크 제작 장치(2000)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라 소프트웨어를 실행할 수 있다. 예로서, 소프트웨어는 운영 체제(Operating System) 및/또는 응용 프로그램(Application)을 포함할 수 있다. 운영 체제는 응용 프로그램에 하나 이상의 서비스들을 제공하고, 응용 프로그램과 마스크 제작 장치(2000)의 구성 요소들 사이에서 중개 장치로서 동작할 수 있다. 예로서, 응용 프로그램은 도 2 내지 도 16을 참조하여 설명된 본 발명의 실시 예들에 따라 레이아웃을 설계하기 위해 이용되는 설계 프로그램을 포함할 수 있다.
유저 인터페이스(2300)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 의해 얻어진 결과를 사용자(10)에게 제공하기 위해 동작할 수 있다. 나아가, 유저 인터페이스(2300)는 사용자(10)로부터 다양한 데이터(예컨대, 레이아웃의 설계에 관한 데이터, 오차의 허용 가능 수준에 관한 데이터 등)를 제공받기 위해 이용될 수 있다. 예로서, 사용자(10)는 마스크(1400) 및 레이아웃의 설계자일 수 있다. 예로서, 유저 인터페이스(2300)는 디스플레이 장치, 스피커, 키보드, 마우스 등과 같은 입출력 인터페이스를 포함할 수 있다.
마스크 제작 장치(2000)는 도 2 내지 도 16을 참조하여 설명된 본 발명의 실시 예들에 따라 최종적으로 갱신된 설계 레이아웃(FU)을 출력할 수 있다. 마스크 제작 장치(2000)는 최종적으로 갱신된 설계 레이아웃(FU)에 기초하여 마스크(1400)를 제작할 수 있다. 마스크(1400)는 최종적으로 갱신된 설계 레이아웃(FU)에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다.
도 18은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 칩 또는 회로를 포함하는 이동식 전자 장치를 보여주는 블록도이다. 도 18을 참조하면, 이동식 전자 장치(3000)는 영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(Power Management Integrated Circuit; 3800)를 포함할 수 있다. 실시 예로서, 이동식 전자 장치(3000)는 이동식 단말기, PDA(Portable Digital Assistant), PMP(Personal Media Player), 디지털 카메라, 스마트폰, 태블릿, 웨어러블(Wearable) 장치 등 중 하나일 수 있다.
영상 처리기(3100)는 렌즈(3110)를 통해 빛을 제공받을 수 있다. 영상 처리기(3100)에 포함되는 이미지 센서(3120) 및 영상 신호 처리기(3130)는 제공받은 빛에 기초하여 영상을 생성할 수 있다.
무선 통신 블록(3200)은 안테나(3210), 송수신기(3220), 및 모뎀(3230)을 포함할 수 있다. 무선 통신기(3200)는 LTE(Long Term Evolution), WiMax(World Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), WiFi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약들에 따라 이동식 전자 장치(3000)의 외부와 통신할 수 있다.
오디오 처리기(3300)는 오디오 신호 처리기(3310)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(3300)는 마이크(3320)를 통해 오디오 입력을 제공받거나, 스피커(3330)를 통해 오디오 출력을 제공할 수 있다.
불휘발성 메모리(3400)는 전원 공급과 무관하게 보존을 필요로 하는 데이터를 저장할 수 있다. 예로서, 불휘발성 메모리(3400)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등 중 하나 이상을 포함할 수 있다.
RAM(3500)은 이동식 전자 장치(3000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, RAM(3500)은 이동식 전자 장치(3000)의 워킹(Working) 메모리, 연산(Operation) 메모리, 버퍼(Buffer) 메모리 등으로 이용될 수 있다. RAM(3500)은 메인 프로세서(3700)에 의해 처리된 또는 처리될 데이터를 임시로 저장할 수 있다.
유저 인터페이스(3600)는 메인 프로세서(3700)의 제어에 따라 사용자와 이동식 전자 장치(3000) 사이의 인터페이싱을 처리할 수 있다. 예로서, 유저 인터페이스(3600)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서 등과 같은 입력 인터페이스를 포함할 수 있다. 나아가, 유저 인터페이스(3600)는 표시 장치, 모터 등과 같은 출력 인터페이스를 포함할 수 있다. 예로서, 표시 장치는 LCD(Liquid Crystal Display), LED(Light Emitting Diode) 디스플레이, OLED(Organic LED) 디스플레이, AMOLED(Active Matrix OLED) 디스플레이 등 중 하나 이상을 포함할 수 있다.
메인 프로세서(3700)는 이동식 전자 장치(3000)의 전반적인 동작들을 제어할 수 있다. 영상 처리기(3100), 무선 통신기(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), 및 RAM(3500)은 메인 프로세서(3700)의 제어에 따라 유저 인터페이스(3600)를 통해 제공되는 사용자 명령을 수행할 수 있다. 또는, 영상 처리기(3100), 무선 통신기(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), 및 RAM(3500)은 메인 프로세서(3700)의 제어에 따라 유저 인터페이스(3600)를 통해 사용자에게 서비스를 제공할 수 있다. 메인 프로세서(3700)는 SoC(System on Chip)로 구현될 수 있다. 예로서, 메인 프로세서(3700)는 어플리케이션 프로세서(Application Processor)를 포함할 수 있다.
전력 관리 집적 회로(3800)는 이동식 전자 장치(3000)의 동작에 이용되는 전력을 관리할 수 있다. 예로서, 전력 관리 집적 회로(3800)는 배터리(미도시) 또는 외부 전원(미도시)으로부터 제공되는 전력을 적절히 변환할 수 있다. 나아가, 전력 관리 집적 회로(3800)는 적절히 변환된 전력을 이동식 전자 장치(3000)의 구성 요소들로 제공할 수 있다.
영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(3800) 각각은 도 2 내지 도 16을 참조하여 설명된 본 발명의 실시 예들에 따라 제작된 마스크를 이용하여 구현된 회로를 포함할 수 있다. 영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(3800) 각각에 포함되는 회로는 본 발명의 실시 예에 따른 광 근접 보정에 의해 제작된 마스크를 이용하여 구현될 수 있다. 위에서 설명된 것과 같이, 본 발명의 실시 예에 따른 광 근접 보정에서, 동일한 주변 조건을 갖는 세그먼트들에는 동일한(또는, 공통의) 바이어스 값이 할당될 수 있다. 본 발명의 실시 예에 관한 중복되는 설명들은 생략된다.
본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 회로는 다양한 형태의 반도체 패키지를 이용하여 실장될 수 있다. 예컨대, 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 회로는 PoP(Package on Package), BGAs(Ball Grid Arrays), CSPs(Chip Scale Packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-line Package), MQFP(Metric Quad Flat Pack), TQFP(Thin Quad Flat Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등의 패키지를 이용하여 실장될 수 있다.
각각의 개념도에 나타낸 구성은 단지 개념적인 관점에서 이해되어야 한다. 본 발명의 이해를 돕기 위해, 개념도에 나타낸 구성 요소 각각의 형태, 구조, 크기 등은 과장 또는 축소되어 표현되었다. 실제로 구현되는 구성은 각각의 개념도에 나타낸 것과 다른 물리적 형상을 가질 수 있다. 각각의 개념도는 구성 요소의 물리적 형상을 제한하기 위한 것이 아니다.
각각의 블록도에 나타낸 장치 구성은 발명의 이해를 돕기 위한 것이다. 각각의 블록은 기능에 따라 더 작은 단위의 블록들로 형성될 수 있다. 또는, 복수의 블록들은 기능에 따라 더 큰 단위의 블록을 형성할 수 있다. 즉, 본 발명의 기술 사상은 블록도에 도시된 구성에 의해 한정되지 않는다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만, 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서, 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
10 : 사용자
1000 : 포토 리소그래피 시스템
1200 : 광원 1400 : 마스크
1600 : 축소 투영 장치 1800 : 웨이퍼 스테이지
2000 : 마스크 제작 장치 2100 : 프로세서
2200 : 메모리/스토리지 2300 : 유저 인터페이스
3000 : 이동식 전자 장치
3100 : 영상 처리기 3110 : 렌즈
3120 : 이미지 센서 3130 : 영상 신호 처리기
3200 : 무선 통신 블록 3210 : 안테나
3220 : 송수신기 3230 : 모뎀
3300 : 오디오 처리기 3310 : 오디오 신호 처리기
3320 : 마이크 3330 : 스피커
3400 : 불휘발성 메모리 3410 : 메모리 컨트롤러
3420 : 메모리 장치 3500 : RAM
3600 : 유저 인터페이스 3700 : 메인 프로세서
3800 : 전력 관리 집적 회로

Claims (10)

  1. 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계;
    각각이 상기 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되고 서로 다른 하나 이상의 비교 영역들을 설정하는 단계;
    상기 복수의 세그먼트에 관하여, 상기 하나 이상의 비교 영역들 각각과 상기 설계 레이아웃이 중첩되는 면적을 산출하는 단계;
    상기 산출된 면적에 기초하여, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 상기 복수의 세그먼트를 상기 복수의 그룹으로 분류하는 단계;
    상기 복수의 세그먼트에 각각 대응하는 바이어스 값들을 산출하는 단계;
    상기 복수의 그룹 각각에 포함되는 하나 이상의 세그먼트들에 각각 대응하는 바이어스 값들에 기초하여, 상기 복수의 그룹에 각각 대응하는 대표 바이어스 값들을 획득하는 단계;
    상기 복수의 세그먼트 각각이 포함되는 그룹에 대응하는 대표 바이어스 값을 상기 복수의 세그먼트 각각에 할당하는 단계;
    상기 대표 바이어스 값들을 할당한 상기 복수의 세그먼트에 기초하여, 상기 설계 레이아웃을 갱신하는 단계; 및
    상기 갱신된 설계 레이아웃에 기초하여, 마스크를 제작하는 단계를 포함하는 마스크 제작 방법.
  2. 제 1 항에 있어서,
    상기 조사 지점은 상기 복수의 세그먼트 각각의 중점에 대응하는 마스크 제작 방법.
  3. 제 2 항에 있어서,
    상기 하나 이상의 비교 영역들은 상기 복수의 세그먼트 각각의 중점을 중심으로서 공유하는 마스크 제작 방법.
  4. 제 1 항에 있어서,
    상기 대표 바이어스 값들 각각은 대응하는 그룹에 포함되는 하나 이상의 세그먼트들에 대해 각각 산출된 바이어스 값들의 평균 값을 갖는 마스크 제작 방법.
  5. 제 1 항에 있어서,
    상기 갱신된 설계 레이아웃에 기초하여 얻어질 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준 이내인지 여부를 판별하는 단계를 더 포함하고,
    상기 오차가 상기 허용 가능 수준을 벗어나는 경우, 상기 갱신된 설계 레이아웃에 대해, 상기 바이어스 값들을 산출하는 단계, 상기 획득하는 단계, 상기 할당하는 단계, 및 상기 갱신하는 단계가 다시 수행되는 마스크 제작 방법.
  6. 제 5 항에 있어서,
    상기 오차가 상기 허용 가능 수준 이내인 경우, 상기 갱신된 설계 레이아웃에 기초하여, 상기 마스크를 제작하는 단계가 수행되는 마스크 제작 방법.
  7. 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계;
    각각이 상기 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되고 서로 다른 하나 이상의 비교 영역들을 설정하는 단계;
    상기 복수의 세그먼트에 관하여, 상기 하나 이상의 비교 영역들 각각과 상기 설계 레이아웃이 중첩되는 면적을 산출하는 단계;
    상기 산출된 면적에 기초하여, 동일한 중첩 면적의 특성을 갖는 세그먼트들이 복수의 그룹 중 하나에 함께 포함되도록 상기 복수의 세그먼트를 상기 복수의 그룹으로 분류하는 단계;
    상기 복수의 그룹에 관하여, 상기 복수의 그룹 각각에 포함되는 하나 이상의 세그먼트들 중에서 대표 세그먼트를 선택하는 단계;
    상기 복수의 그룹에서 선택된 대표 세그먼트들에 각각 대응하는 바이어스 값들을 산출하는 단계;
    상기 대표 세그먼트들 각각에 대응하는 바이어스 값을 상기 대표 세그먼트들 각각과 동일한 그룹에 함께 포함되는 하나 이상의 세그먼트들에 할당하는 단계;
    상기 바이어스 값들을 할당한 상기 복수의 세그먼트에 기초하여, 상기 설계 레이아웃을 갱신하는 단계; 및
    상기 갱신된 설계 레이아웃에 기초하여, 마스크를 제작하는 단계를 포함하는 마스크 제작 방법.
  8. 제 7 항에 있어서,
    상기 하나 이상의 비교 영역들은 서로 중첩되지 않는 마스크 제작 방법.
  9. 제 7 항에 있어서,
    상기 하나 이상의 비교 영역들은 상기 복수의 세그먼트에 각각 대응하는 조사 지점들 각각을 기준으로 동일한 형상을 갖고 동일하게 배치되는 마스크 제작 방법.
  10. 설계 레이아웃의 윤곽을 분할하여 얻어지는 복수의 세그먼트의 일부 또는 전부에 각각 대응하는 바이어스 값들을 산출하는 단계;
    상기 바이어스 값들을 상기 복수의 세그먼트에 할당함으로써 상기 설계 레이아웃을 갱신하는 단계; 및
    상기 갱신된 설계 레이아웃에 기초하여 마스크를 제작하는 단계를 포함하되,
    상기 갱신하는 단계는:
    각각이 상기 복수의 세그먼트 각각에 대응하는 조사 지점을 기준으로 형성되는 하나 이상의 비교 영역들과 상기 설계 레이아웃이 중첩되는 면적들에 기초하여, 동일한 중첩 면적 특성을 갖는 하나 이상의 세그먼트들에 동일한 바이어스 값을 할당하는 단계를 포함하는 마스크 제작 방법.
KR1020150063194A 2015-05-06 2015-05-06 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법 KR102343850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150063194A KR102343850B1 (ko) 2015-05-06 2015-05-06 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법
US15/090,154 US9952499B2 (en) 2015-05-06 2016-04-04 Method of fabricating a mask using common bias values in optical proximity correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150063194A KR102343850B1 (ko) 2015-05-06 2015-05-06 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법

Publications (2)

Publication Number Publication Date
KR20160132167A KR20160132167A (ko) 2016-11-17
KR102343850B1 true KR102343850B1 (ko) 2021-12-28

Family

ID=57223360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150063194A KR102343850B1 (ko) 2015-05-06 2015-05-06 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법

Country Status (2)

Country Link
US (1) US9952499B2 (ko)
KR (1) KR102343850B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212889B (zh) * 2017-07-03 2021-10-15 无锡华润上华科技有限公司 光学临近效应的修正方法及系统
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11055464B2 (en) * 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
US11150551B2 (en) 2019-10-15 2021-10-19 Samsung Electronics Co., Ltd. Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same
TWI743807B (zh) * 2020-05-27 2021-10-21 力晶積成電子製造股份有限公司 用於光學鄰近修正的重定位方法
CN117252142A (zh) * 2022-06-09 2023-12-19 长鑫存储技术有限公司 光掩膜版图结构的设计方法以及光掩膜版图结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7093228B2 (en) 2002-12-20 2006-08-15 Lsi Logic Corporation Method and system for classifying an integrated circuit for optical proximity correction
US7302673B2 (en) 2005-09-15 2007-11-27 International Business Machines Corporation Method and system for performing shapes correction of a multi-cell reticle photomask design
US7512927B2 (en) 2006-11-02 2009-03-31 International Business Machines Corporation Printability verification by progressive modeling accuracy
US20100062549A1 (en) 2008-09-10 2010-03-11 Shimon Maeda Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program
US7979811B2 (en) 2004-04-07 2011-07-12 Tela Innovations, Inc. Intermediate layout for resolution enhancement in semiconductor fabrication
US8281264B2 (en) 2004-10-15 2012-10-02 Takumi Technology Corporation Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US8832610B2 (en) 2006-02-03 2014-09-09 Asml Netherlands B.V. Method for process window optimized optical proximity correction
US8938699B2 (en) 2007-06-15 2015-01-20 Asml Netherlands B.V. Multivariable solver for optical proximity correction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
KR100744680B1 (ko) 2000-10-31 2007-08-02 주식회사 하이닉스반도체 오버레이 버니어 및 그 제조 방법
JP2003060039A (ja) 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
US7000208B2 (en) 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US7617464B2 (en) 2005-05-20 2009-11-10 Synopsys, Inc. Verifying an IC layout in individual regions and combining results
JP2007240949A (ja) 2006-03-09 2007-09-20 Elpida Memory Inc マスクデータ作成方法及びマスク
US8161421B2 (en) 2008-07-07 2012-04-17 International Business Machines Corporation Calibration and verification structures for use in optical proximity correction
US8281270B2 (en) 2009-08-27 2012-10-02 Solido Design Automation Inc. Method and system for proximity-aware circuit design
US8446565B2 (en) 2010-01-11 2013-05-21 Macronix International Co., Ltd. Methods of optical proximity correction in manufacturing semiconductor devices
NL2008966A (en) * 2011-07-01 2013-01-07 Asml Netherlands Bv Method and apparatus for cost function based simultaneous opc and sbar optimization.

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7093228B2 (en) 2002-12-20 2006-08-15 Lsi Logic Corporation Method and system for classifying an integrated circuit for optical proximity correction
US7979811B2 (en) 2004-04-07 2011-07-12 Tela Innovations, Inc. Intermediate layout for resolution enhancement in semiconductor fabrication
US8281264B2 (en) 2004-10-15 2012-10-02 Takumi Technology Corporation Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US7302673B2 (en) 2005-09-15 2007-11-27 International Business Machines Corporation Method and system for performing shapes correction of a multi-cell reticle photomask design
US8832610B2 (en) 2006-02-03 2014-09-09 Asml Netherlands B.V. Method for process window optimized optical proximity correction
US7512927B2 (en) 2006-11-02 2009-03-31 International Business Machines Corporation Printability verification by progressive modeling accuracy
US8938699B2 (en) 2007-06-15 2015-01-20 Asml Netherlands B.V. Multivariable solver for optical proximity correction
US20100062549A1 (en) 2008-09-10 2010-03-11 Shimon Maeda Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program

Also Published As

Publication number Publication date
KR20160132167A (ko) 2016-11-17
US9952499B2 (en) 2018-04-24
US20160327856A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
KR102343850B1 (ko) 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법
US10386713B2 (en) Method of providing initial bias value for optical proximity correction, and mask fabricating method with optical proximity correction based on the initial bias value
US8527914B2 (en) Flare map calculating method and recording medium
US10527929B2 (en) Methods of improving optical proximity correction models and methods of fabricating semiconductor devices using the same
US11415896B2 (en) Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same
US9996658B2 (en) Method of manufacturing a semiconductor device
US9383638B2 (en) Method for generating pattern, storage medium, and information processing apparatus
TWI795485B (zh) 佈局設計方法以及電腦可讀取媒體
CN114609857A (zh) 光学临近效应修正方法及系统和掩膜版
CN117234030B (zh) 光刻图形校准方法、装置、介质及产品
US9696618B2 (en) Pattern generation method for generating cell pattern including pattern element and assist pattern, recording medium, information processing apparatus, and mask fabrication method
KR102481295B1 (ko) 광 근접 보정을 수행하여 마스크를 제작하는 방법
US10255397B2 (en) Methods of rasterizing mask layout and methods of fabricating photomask using the same
CN114594655A (zh) 光学临近效应修正方法及系统和掩膜版
CN115877650B (zh) 散射条的添加方法、掩膜版的制备方法
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
TW201351031A (zh) 遮罩資料產生方法
US11733604B2 (en) Optical proximity correction method and method of fabricating a semiconductor device using the same
US20240036478A1 (en) Lithography model simulation method, photomask generating method using the same, and semiconductor device fabrication method using the same
US20230063479A1 (en) Cell regions of integrated circuits and methods of making same
US8609303B2 (en) Mask pattern generating method and computer program product
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム
TW202127296A (zh) 在標準單元佈局中放置電晶體的方法
KR20230116422A (ko) 포토마스크 레이아웃의 생성 방법 및 이를 이용하는 반도체 장치의 제조 방법
KR20210045265A (ko) 일관성이 유지되는 광 근접 보정 방법 및 이를 이용한 마스크 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant