KR102481295B1 - 광 근접 보정을 수행하여 마스크를 제작하는 방법 - Google Patents

광 근접 보정을 수행하여 마스크를 제작하는 방법 Download PDF

Info

Publication number
KR102481295B1
KR102481295B1 KR1020150158947A KR20150158947A KR102481295B1 KR 102481295 B1 KR102481295 B1 KR 102481295B1 KR 1020150158947 A KR1020150158947 A KR 1020150158947A KR 20150158947 A KR20150158947 A KR 20150158947A KR 102481295 B1 KR102481295 B1 KR 102481295B1
Authority
KR
South Korea
Prior art keywords
segments
layout
optical proximity
proximity correction
interest
Prior art date
Application number
KR1020150158947A
Other languages
English (en)
Other versions
KR20170056073A (ko
Inventor
신혜진
정노영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150158947A priority Critical patent/KR102481295B1/ko
Priority to US15/334,508 priority patent/US10031410B2/en
Publication of KR20170056073A publication Critical patent/KR20170056073A/ko
Application granted granted Critical
Publication of KR102481295B1 publication Critical patent/KR102481295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은 마스크 제작 방법을 제공한다. 마스크 제작 방법은 대상 레이어를 위한 제 1 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계, 대상 레이어의 하부 레이어를 위한 제 2 설계 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 하나 이상의 관심 세그먼트들을 선택하는 단계, 일반 세그먼트들 각각에 할당된 제 1 비용 함수 및 관심 세그먼트들 각각에 할당된 제 2 비용 함수에 기초하여 광 근접 보정을 수행하는 단계, 및 광 근접 보정의 결과에 기초하여 갱신된 제 1 설계 레이아웃에 대응하는 마스크를 제작하는 단계를 포함한다. 제 2 비용 함수는 관심 세그먼트들 각각과 제 2 설계 레이아웃의 윤곽 사이에서 허용되는 마진에 관한 모델을 포함한다. 광 근접 보정을 수행하는 단계에서, 관심 세그먼트들 각각은 허용되는 마진에 의해 정의되는 허용 경계까지 바이어스된다. 본 발명에 따르면, 광 근접 보정이 여러 레이어를 함께 고려하여 수행된다.

Description

광 근접 보정을 수행하여 마스크를 제작하는 방법 {METHOD OF FABRICATING MASK BY MEANS OF PERFORMING OPTICAL PROXIMITY CORRECTION}
본 발명은 반도체 공정에 관한 것으로, 좀 더 구체적으로는 웨이퍼(Wafer) 상의 레이아웃(Layout)을 인쇄하기 위해 이용되는 이미지 패턴(Image Pattern)들을 포함하는 마스크(Mask)를 제작하는 방법에 관한 것이다.
근래 다양한 유형의 전자 장치들이 이용되고 있다. 전자 장치는 그것에 포함되는 다양한 종류의 칩들 또는 회로들의 동작들에 따라 고유의 기능을 수행한다. 전자 장치의 칩들 또는 회로들은 반도체 공정에 의해 제작되는 반도체 소자들로 구현될 수 있다.
반도체 소자들로 구현되는 칩 또는 회로는 포토 리소그래피(Photo Lithography) 공정에 의해 얻어진다. 포토 리소그래피 공정은 반도체 웨이퍼(예컨대, 실리콘 또는 GaAs 웨이퍼) 상에 레이아웃을 인쇄하기 위해 이용된다. 웨이퍼 상의 레이아웃은 회로 패턴들을 포함한다. 이 회로 패턴들은 각각 특정한 기능들을 수행하도록 설계된다.
포토 리소그래피 공정에서 웨이퍼 상에 레이아웃을 인쇄하기 위해, 마스크가 이용된다. 마스크는 투명 영역 및 불투명 영역을 포함한다. 투명 영역은 마스크 상의 금속 층을 에칭(Etching)함으로써 형성되고, 광을 통과시킨다. 반면, 불투명 영역은 광을 통과시키지 않는다. 투명 영역 및 불투명 영역은 웨이퍼 상에 레이아웃을 인쇄하기 위해 이용되는 이미지 패턴들을 형성한다. 광원에 의해 방출된 광은 마스크의 이미지 패턴들을 통해 웨이퍼로 조사된다. 이로써, 회로 패턴들을 포함하는 레이아웃이 웨이퍼 상에 인쇄된다.
그런데, 반도체 공정의 집적도가 높아짐에 따라, 마스크의 이미지 패턴들 사이의 거리가 매우 가까워지고 투명 영역의 너비가 매우 좁아져 왔다. 이러한 "근접성(Proximity)" 때문에, 빛의 간섭 및 회절이 발생하고, 웨이퍼 상에 원하는 레이아웃과 다른 왜곡된 레이아웃이 인쇄될 수 있다.
레이아웃의 왜곡을 방지하기 위해, 광 근접 보정(Optical Proximity Correction)과 같은 해상도 향상 기법(Resolution Enhancement Technology)이 이용된다. 예로서, 광 근접 보정에 따르면, 빛의 간섭 및 회절과 같은 왜곡의 정도가 미리 예측된다. 나아가, 예측된 결과에 기초하여, 마스크에 형성될 이미지 패턴들이 미리 바이어스(Bias)된다. 이로써, 웨이퍼 상에 원하는 레이아웃이 인쇄될 수 있다.
본 발명의 실시 예는 광 근접 보정을 수행하여 마스크를 제작하는 방법을 제공할 수 있다. 본 발명의 실시 예에서, 광 근접 보정은 단일 레이어(Layer)만을 고려하여 수행되는 대신, 여러 레이어를 함께 고려하여 수행될 수 있다. 본 발명의 실시 예에서, 광 근접 보정은 서로 다른 위치들에 있는 여러 레이어와 각각 관련되는 레이아웃들 사이에서 최적의 마진(Margin)이 획득되도록 수행될 수 있다.
본 발명의 일 실시 예에 따른 마스크 제작 방법은, 광 근접 보정의 대상 레이어를 위한 제 1 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계, 분할된 세그먼트들 중에서 대상 레이어의 하부 레이어를 위한 제 2 설계 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 하나 이상의 관심 세그먼트들을 선택하는 단계, 분할된 세그먼트들 중에서 관심 세그먼트들 외의 일반 세그먼트들 각각에 할당된 제 1 비용 함수 및 관심 세그먼트들 각각에 할당된 제 2 비용 함수에 기초하여 대상 레이어를 위해 광 근접 보정을 수행하는 단계, 및 광 근접 보정의 결과에 기초하여 제 1 설계 레이아웃을 갱신하고 갱신된 제 1 설계 레이아웃에 대응하는 마스크를 제작하는 단계를 포함할 수 있다. 제 2 비용 함수는 관심 세그먼트들 각각과 제 2 설계 레이아웃의 윤곽 사이에서 허용되는 마진에 관한 모델을 포함할 수 있다. 광 근접 보정을 수행하는 단계에서, 관심 세그먼트들 각각은 허용되는 마진에 의해 정의되는 허용 경계까지 바이어스될 수 있다.
본 발명의 일 실시 예에서, 하부 레이어는 금속 레이어에 대응할 수 있고, 대상 레이어는 하부 레이어의 위에 제공될 상부 레이어를 하부 레이어와 연결하는 비아 레이어에 대응할 수 있다.
본 발명의 일 실시 예에서, 제 1 비용 함수는 목표 레이아웃과, 일반 세그먼트들에 기초하여 실제로 인쇄될 실제 레이아웃 사이의 오차를 최소화하기 위한 모델을 포함할 수 있다.
본 발명의 일 실시 예에서, 광 근접 보정을 수행하는 단계에서, 제 2 비용 함수의 모델은 허용되는 마진에 대응하는 설정 값으로 수렴하도록 결정될 수 있다.
본 발명의 일 실시 예에 따른 마스크 제작 방법은, 광 근접 보정을 수행하는 단계 이전에, 관심 세그먼트들 각각을 위해 유저 인터페이스를 통해 설정 값을 수신하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 제 2 설계 레이아웃은 제 1 설계 레이아웃과 중첩되지 않고 제 1 설계 레이아웃의 윤곽으로부터 기준 거리 내에 놓일 수 있다.
본 발명의 일 실시 예에서, 허용되는 마진의 값은 관심 세그먼트들 각각을 위해 다르게 설정될 수 있다.
본 발명의 일 실시 예에서, 관심 세그먼트들 각각을 식별하기 위해 참조되는 식별 마커가 관심 세그먼트들 중 적어도 하나에 할당될 수 있고, 식별 마커에 기초하여 관심 세그먼트들 각각과 관련되는 허용되는 마진의 값이 파악될 수 있다.
본 발명의 일 실시 예에서, 관심 세그먼트들 각각이 허용 경계까지 바이어스되지 않은 경우, 광 근접 보정을 수행하는 단계가 반복될 수 있다.
본 발명의 다른 실시 예에 따른 마스크 제작 방법은, 제 1 금속 레이어, 제 1 금속 레이어의 위에 제공될 제 2 금속 레이어, 및 제 1 금속 레이어를 제 2 금속 레이어와 연결하는 비아 레이어를 위해 제 1 내지 제 3 광 근접 보정을 각각 수행하는 단계, 및 제 1 내지 제 3 광 근접 보정의 결과들에 기초하여 마스크들을 제작하는 단계를 포함할 수 있다. 비아 레이어를 위해 제 3 광 근접 보정을 수행하는 단계는, 제 1 금속 레이어를 위한 제 1 설계 레이아웃 중에서, 적어도, 비아 레이어를 위한 제 2 설계 레이아웃과 중첩되지 않고 제 2 설계 레이아웃의 윤곽으로부터 기준 거리 내에 있는 주변 레이아웃을 획득하는 단계, 제 2 설계 레이아웃의 윤곽을 분할하여 생성되는 복수의 세그먼트 중에서 주변 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 하나 이상의 관심 세그먼트들을 선택하는 단계, 및 분할된 세그먼트들 중에서 관심 세그먼트들 외의 일반 세그먼트들 각각에 할당된 제 1 비용 함수 및 관심 세그먼트들 각각에 할당된 제 2 비용 함수에 기초하여 제 3 광 근접 보정을 수행하는 단계를 포함할 수 있다. 제 2 비용 함수는 관심 세그먼트들 각각과 주변 레이아웃의 윤곽 사이에서 허용되는 마진에 관한 모델을 포함할 수 있다.
본 발명의 다른 실시 예에서, 제 1 광 근접 보정을 위해 제 1 설계 레이아웃의 윤곽을 분할하여 생성되는 세그먼트들 각각에 할당되는 제 3 비용 함수는 제 2 비용 함수와 다를 수 있다.
본 발명의 다른 실시 예에서, 제 3 비용 함수는 목표 레이아웃과, 제 1 설계 레이아웃에 기초하여 실제로 인쇄될 실제 레이아웃 사이의 오차를 최소화하기 위한 모델을 포함할 수 있다.
본 발명의 다른 실시 예에서, 제 1 및 제 2 비용 함수들에 기초하여 제 3 광 근접 보정을 수행하는 단계에서, 제 3 광 근접 보정에 의해 관심 세그먼트들이 바이어스될 목표 레이아웃의 윤곽은 허용되는 마진에 의해 정의되는 허용 경계에 대응하도록 조정될 수 있다.
본 발명의 다른 실시 예에서, 제 1 및 제 2 비용 함수들에 기초하여 제 3 광 근접 보정을 수행하는 단계에서, 관심 세그먼트들 각각은 허용 경계까지 바이어스될 수 있다.
본 발명의 다른 실시 예에서, 제 1 및 제 2 비용 함수들에 기초하여 제 3 광 근접 보정을 수행하는 단계는 관심 세그먼트들 각각이 허용 경계까지 바이어스될 때까지 반복될 수 있다.
본 발명의 실시 예에 따르면, 광 근접 보정이 여러 레이어를 함께 고려하여 수행될 수 있다. 본 발명의 실시 예에 따른 광 근접 보정에서, 서로 다른 위치들에 있는 여러 레이어와 각각 관련되는 레이아웃들 사이에서 최적의 마진이 획득될 수 있다.
본 발명의 실시 예에 따라 제작된 마스크가 이용되는 경우, 서로 다른 위치들에 있는 여러 레이어와 각각 관련되는 레이아웃들 사이에서 허용되는 최소 마진이 보장될 수 있다. 나아가, 레이어들을 연결하는 비아(Via)를 위한 레이아웃이 충분한 면적을 가질 수 있다.
도 1은 본 발명의 실시 예에 따라 제작된 마스크를 이용하는 포토 리소그래피 시스템을 보여주는 개념도이다.
도 2는 도 1의 웨이퍼 상의 레이아웃을 보여주는 개념도이다.
도 3은 광 근접 보정에서 도 2의 레이아웃에 대응하는 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 과정을 보여주는 개념도이다.
도 4는 도 3의 광 근접 보정에 의해 갱신된 레이아웃을 보여주는 개념도이다.
도 5는 도 4의 갱신된 레이아웃에 기초하여 제작된 마스크를 보여주는 개념도이다.
도 6은 도 5의 마스크에 포함되는 예시적인 이미지 패턴을 통해 웨이퍼 상에 인쇄되는 회로 패턴을 보여주는 개념도이다.
도 7은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현될 수 있는 예시적인 반도체 장치의 종단면을 보여주는 개념도이다.
도 8은 도 7의 예시적인 반도체 장치를 구현하는 데에 이용되는 마스크를 제작하기 위해 설계된 설계 레이아웃들을 보여주는 개념도이다.
도 9는 도 7의 예시적인 반도체 장치에 포함되는 여러 레이어를 보여주는 개념도이다.
도 10은 도 9의 A 측으로부터 도 9의 레이어들을 바라본 측면을 보여주는 개념도이다.
도 11은 도 9의 B 측으로부터 도 9의 레이어들을 바라본 평면을 보여주는 개념도이다.
도 12 및 도 13은 도 7의 예시적인 반도체 장치에서 발생할 수 있는 과도 에칭(Over-etching) 및 단락(Short)의 문제들을 보여주는 개념도들이다.
도 14는 본 발명의 실시 예에 따라 마스크를 제작하기 위해 수행되는 광 근접 보정을 설명하기 위한 개념도이다.
도 15 및 도 16은 도 14의 광 근접 보정에 따라, 도 9의 레이어들과 관련되는 레이아웃들 사이에서 최소 마진을 확보하는 과정을 설명하기 위한 개념도들이다.
도 17 및 도 18은 도 14의 광 근접 보정에 따라, 도 7의 비아 레이어를 위한 레이아웃의 면적을 최적화하는 과정을 설명하기 위한 개념도들이다.
도 19는 본 발명의 실시 예에 따라 도 7의 반도체 장치를 구현하는 데에 이용되는 마스크들을 제작하기 위한 방법을 설명하는 흐름도이다.
도 20은 도 19에서 제 3 광 근접 보정을 수행하는 동작을 좀 더 상세히 설명하는 흐름도이다.
도 21은 본 발명의 실시 예에 따른 광 근접 보정에서 참조되는 마진 및 식별 마커(Identification Marker)를 설명하기 위한 개념도이다.
도 22는 본 발명의 실시 예에 따라 동작하는 마스크 제작 장치를 보여주는 블록도이다.
도 23은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 칩 또는 회로를 포함하는 이동식 전자 장치를 보여주는 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한, 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 본 발명의 실시 예에 따라 제작된 마스크(Mask)를 이용하는 포토 리소그래피(Photo Lithography) 시스템을 보여주는 개념도이다. 포토 리소그래피 시스템(1000)은 광원(1200), 마스크(1400), 축소 투영 장치(1600), 및 웨이퍼 스테이지(Wafer Stage; 1800)를 포함할 수 있다. 다만, 포토 리소그래피 시스템(1000)은 도 1에 나타내지 않은 구성 요소들을 더 포함할 수 있다. 예로서, 포토 리소그래피 시스템(1000)은 웨이퍼(WF)의 표면의 높이 및 기울기를 측정하기 위해 이용되는 센서를 더 포함할 수 있다.
광원(1200)은 광을 방출할 수 있다. 광원(1200)으로부터 방출된 광은 마스크(1400)로 조사될 수 있다. 예로서, 광 초점을 조절하기 위해, 광원(1200)과 마스크(1400) 사이에 렌즈가 제공될 수 있다. 예로서, 광원(1200)은 자외선 광원(예컨대, 234nm의 파장을 갖는 KrF 광원, 193nm의 파장을 갖는 ArF 광원 등)을 포함할 수 있다. 예로서, 광원(1200)은 하나의 점 광원(P1)을 포함할 수 있으나, 본 발명은 이 예들에 의해 한정되지 않는다. 몇몇 실시 예에서, 광원(1200)은 복수의 점 광원을 포함할 수 있다.
마스크(1400)는 웨이퍼(WF) 상에 레이아웃(Layout)을 인쇄하기 위해 이용되는 이미지 패턴(Image Pattern)들을 포함할 수 있다. 이미지 패턴들은 투명 영역 및 불투명 영역으로 형성될 수 있다. 투명 영역은 마스크(1400) 상의 금속 층을 에칭(Etching)함으로써 형성될 수 있다. 투명 영역은 광원(1200)으로부터 방출된 광을 통과시킬 수 있다. 반면, 불투명 영역은 광을 통과시키지 않고 차단할 수 있다.
마스크(1400)는 본 발명의 실시 예에 따른 마스크 제작 방법에 따라 제작될 수 있다. 본 발명의 실시 예들은 도 2 내지 도 22를 참조하여 상세히 설명될 것이다.
축소 투영 장치(1600)는 마스크(1400)의 투명 영역을 통과한 광을 제공받을 수 있다. 축소 투영 장치(1600)는 웨이퍼(WF) 상에 인쇄될 레이아웃의 회로 패턴들을 마스크(1400)의 이미지 패턴들과 매칭시킬 수 있다. 웨이퍼 스테이지(1800)는 웨이퍼(WF)를 지지할 수 있다.
예로서, 축소 투영 장치(1600)는 애퍼쳐(Aperture)를 포함할 수 있다. 애퍼쳐는 광원(1200)으로부터 방출된 자외선 광의 초점 심도를 높이기 위해 이용될 수 있다. 예로서, 애퍼쳐는 다이폴 애퍼처(Dipole Aperture) 또는 쿼드러플 애퍼처(Quadruple Aperture)를 포함할 수 있다. 예로서, 축소 투영 장치(1600)는 광 초점을 조절하기 위해 렌즈를 더 포함할 수 있다.
마스크(1400)의 이미지 패턴들에 포함되는 투명 영역은 광원(1200)으로부터 방출된 광을 통과시킬 수 있다. 마스크(1400)를 통과한 광은 축소 투영 장치(1600)를 통해 웨이퍼(WF)로 조사될 수 있다. 이로써, 마스크(1400)의 이미지 패턴들에 대응하는 회로 패턴들을 포함하는 레이아웃이 웨이퍼(WF) 상에 인쇄될 수 있다.
그런데, 반도체 공정의 집적도가 높아짐에 따라, 마스크(1400)의 이미지 패턴들 사이의 거리가 매우 가까워지고 투명 영역의 너비가 매우 좁아져 왔다. 이러한 "근접성(Proximity)" 때문에, 빛의 간섭 및 회절이 발생하고, 웨이퍼(WF) 상에 원하는 레이아웃과 다른 왜곡된 레이아웃이 인쇄될 수 있다. 왜곡된 레이아웃이 웨이퍼(WF) 상에 인쇄되는 경우, 설계된 회로가 비정상적으로 동작할 수 있다.
레이아웃의 왜곡을 방지하기 위해, 해상도 향상 기법(Resolution Enhancement Technology)이 이용된다. 광 근접 보정(Optical Proximity Correction)은 해상도 향상 기법의 한 예이다. 광 근접 보정에 따르면, 빛의 간섭 및 회절과 같은 왜곡의 정도가 미리 예측된다. 나아가, 예측된 결과에 기초하여, 마스크(1400)에 형성될 이미지 패턴들이 미리 바이어스(Bias)된다. 이로써, 웨이퍼 상에 원하는 레이아웃이 인쇄될 수 있다.
몇몇 경우, 광 근접 보정은 단일 레이어(Layer)를 위한 레이아웃을 조정하도록 수행될 수 있다. 한편, 반도체 공정에서, 반도체 장치는 여러 레이어를 포함하도록 구현될 수 있다(예컨대, 반도체 장치는 특정 회로를 구현하기 위해, 적층된 복수의 금속 레이어(Metal Layer)를 포함할 수 있다). 따라서, 광 근접 보정은 여러 레이어 각각을 위해 독립적으로 수행될 수 있다.
그러나, 특정 레이어를 위해 수행된 광 근접 보정의 결과는 다른 레이어에 영향을 줄 수 있다. 예로서, 특정 레이어를 위한 레이아웃이 과도하게 바이어스되는 경우, 서로 연결되어야 하는 이미지 패턴들이 연결되지 않거나 연결되지 않아야 하는 이미지 패턴들이 서로 연결될 수 있다. 이와 유사하게, 특정 레이어를 위한 레이아웃이 과도하게 바이어스되는 경우, 그 레이아웃은 다른 레이어를 위한 레이아웃과 불필요하게 연결되거나 의도치 않게 연결되지 않을 수 있다.
따라서, 본 발명의 실시 예에서, 광 근접 보정은 단일 레이어만을 고려하여 수행되는 대신, 여러 레이어를 함께 고려하여 수행될 수 있다. 따라서, 서로 다른 위치들에 있는 여러 레이어를 위한 레이아웃들 사이에서 최적의 마진(Margin)이 획득될 수 있다. 이하, 도 2 내지 도 22를 참조하여, 본 발명의 실시 예들이 좀 더 상세히 설명될 것이다.
도 2는 도 1의 웨이퍼 상의 레이아웃을 보여주는 개념도이다. 도 2의 실선은 도 1의 웨이퍼(WF) 상에 인쇄하고자 하는 목표 레이아웃을 나타낸다. 반면, 도 2의 점선은 도 1의 웨이퍼(WF) 상에 실제로 인쇄되는 레이아웃을 나타낸다.
예로서, 레이아웃(LO1)은 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)을 포함할 수 있다. 다만, 도 2에 나타낸 레이아웃(LO1)의 형태는 본 발명의 이해를 돕기 위한 예이고, 본 발명을 한정하기 위한 것은 아니다.
예로서, 레이아웃(LO1)의 설계자는 도 2의 실선을 따르는 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)의 레이아웃(LO1)을 웨이퍼(WF) 상에 인쇄하고자 의도할 수 있다. 즉, 도 2의 실선은 목표 레이아웃으로서 인쇄될 레이아웃을 나타낸다. 목표 레이아웃은 최초의(Initial) 설계 레이아웃으로서 제공된다. 설계 레이아웃은 웨이퍼(WF) 상에 목표 레이아웃을 인쇄하기 위해 도 1의 마스크(1400)에 포함될 이미지 패턴들과 관련될 수 있다.
그런데, 도 1의 마스크(1400)에 의해 빛의 간섭 및 회절과 같은 왜곡이 발생할 수 있다. 이 왜곡 때문에, 마스크(1400)가 단순히 도 2의 실선들에 대응하는 이미지 패턴들을 포함할 경우, 실제로는 설계자의 의도와 달리 도 2의 점선을 따르는 제 1 회로 패턴(R1) 내지 제 4 회로 패턴(R4)이 웨이퍼(WF) 상에 인쇄될 수 있다. 도 2의 점선을 따르는 왜곡된 레이아웃이 웨이퍼(WF) 상에 인쇄되는 경우, 설계된 회로는 설계자의 의도와 달리 비정상적으로 동작할 수 있다.
레이아웃의 왜곡을 방지하기 위해, 광 근접 보정이 수행될 수 있다. 광 근접 보정에서, 설계 레이아웃에 기초하여 실제로 인쇄될 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해, 설계 레이아웃이 바이어스될 수 있다. 간섭 및 회절에 기인하는 왜곡을 예측하여 바이어스된 설계 레이아웃에 대응하는 이미지 패턴들이 마스크(1400)에 포함되는 경우, 목표 레이아웃과 실질적으로 동일한(즉, 적은 오차를 갖는) 실제 레이아웃이 웨이퍼(WF) 상에 인쇄될 수 있다. 광 근접 보정의 예시가 도 3 및 도 4를 참조하여 설명될 것이다.
도 3은 광 근접 보정에서 도 2의 레이아웃에 대응하는 설계 레이아웃의 윤곽을 복수의 세그먼트(Segment)로 분할하는 과정을 보여주는 개념도이다. 이해를 돕기 위해, 도 2에 나타낸 실선을 따르는 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 과정이 설명될 것이다.
설계 레이아웃의 윤곽 상에 복수의 분할 지점(Division Point)이 설정될 수 있다. 예로서, 설계 레이아웃의 윤곽 상에 제 1 분할 지점(PD_1) 및 제 2 분할 지점(PD_2)이 설정될 수 있다. 제 1 분할 지점(PD_1) 및 제 2 분할 지점(PD_2)에 기초하여, 하나의 세그먼트(SEG)가 얻어질 수 있다. 유사한 방식으로, 복수의 분할 지점에 기초하여, 설계 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있다.
여기서, "분할"이라는 용어가 이용되었으나, 이는 물리적인 분할을 의미하지 않을 수 있다. 도 3에서 복수의 세그먼트가 물리적으로 분할된 것으로 표현되었으나, 이는 이해를 돕기 위해 개념적으로 제공된 것이다.
광 근접 보정에서, 분할된 세그먼트들 각각은 바이어스의 대상이 될 수 있다. 분할된 세그먼트들 각각은 독립적으로 바이어스될 수 있다. 예로서, 세그먼트(SEG)는 다른 세그먼트들과 독립적으로 제 1 방향(예컨대, 양의 방향 또는 바깥쪽 방향) 및 제 2 방향(예컨대, 음의 방향 또는 안쪽 방향) 중 하나를 따라 바이어스될 수 있다. 분할된 세그먼트들 각각은 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해 바이어스될 수 있다.
광 근접 보정에서, 실제 레이아웃과 목표 레이아웃 사이의 오차를 산출하기 위해, 분할된 세그먼트들 각각에 "비용 함수(Cost Function)"가 할당될 수 있다. 비용 함수는 실제 레이아웃과 목표 레이아웃 사이의 오차에 관한 모델(예컨대, 수학적 모델)을 포함할 수 있다. 비용 함수는 실제 레이아웃과 목표 레이아웃 사이의 오차를 최소화하기 위해 이용될 수 있다.
예로서, 광 근접 보정의 비용 함수는 "EPE(Edge Placement Error)"에 기초하여 모델링될 수 있다. EPE는 실제 레이아웃과 목표 레이아웃 사이의 차이를 수학적으로 설명할 수 있다.
이상적으로, 광 근접 보정은 EPE의 값을 0으로 수렴시키기 위해 수행될 수 있다. 분할된 세그먼트들 각각은 EPE의 값을 0으로 수렴시키기 위해 바이어스될 수 있다. 광 근접 보정에서, 분할된 세그먼트들 각각을 바이어스시키기 위해 참조되는 바이어스 값이 산출될 수 있다. 그러나, 실제 광 근접 보정 및 실제 반도체 공정은 어느 정도의 오차를 보일 수 있다. 따라서, 몇몇 경우, 실제 광 근접 보정은 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준(Allowable Level) 이내로 될 때까지 수행될 수 있다.
EPE의 개념 및 바이어스 값들을 산출하는 과정은 통상의 기술자들에게 알려져 있다. 따라서, EPE의 개념 및 바이어스 값들을 산출하는 과정에 관한 자세한 설명들은 이하 생략될 것이다. 바이어스된 세그먼트들에 기초하여 얻어지는 갱신된 설계 레이아웃의 예시가 도 4를 참조하여 설명될 것이다.
도 4는 도 3의 광 근접 보정에 의해 갱신된 레이아웃을 보여주는 개념도이다. 본 발명의 이해를 돕기 위해, 예로서, 도 2의 제 1 회로 패턴(R1)으로부터 갱신된 새로운 제 1 회로 패턴(R1')이 설명될 것이다. 설명의 편의를 위해, 도 2의 제 2 회로 패턴(R2) 내지 제 4 회로 패턴(R4)에 관한 설명들은 생략될 것이다.
도 4의 실선은 갱신된 설계 레이아웃에 포함되는 새로운 제 1 회로 패턴(R1')을 나타낸다. 도 3을 참조하여 설명된 것과 같이, 도 2의 제 1 회로 패턴(R1)의 윤곽이 여러 세그먼트로 분할되고, 분할된 세그먼트들 각각이 바이어스될 수 있다. 도 4에 나타낸 것과 같이, 세그먼트들 각각은 제 1 방향(예컨대, 양의 방향 또는 바깥쪽 방향) 및 제 2 방향(예컨대, 음의 방향 또는 안쪽 방향) 중 하나를 따라 바이어스될 수 있다. 몇몇 경우, 어떤 세그먼트는 바이어스되지 않을 수 있다. 이에 따라, 새로운 제 1 회로 패턴(R1')이 얻어질 수 있다.
분할된 세그먼트들 각각은 실제 레이아웃과 목표 레이아웃 사이의 오차를 줄이기 위해 바이어스될 수 있다. 예로서, 도 4의 점선은 갱신된 설계 레이아웃에 기초하여 도 1의 웨이퍼(WF) 상에 실제로 인쇄될 실제 레이아웃을 나타낸다. 분할된 세그먼트들 각각을 바이어스시킴으로써, 실제 레이아웃과 목표 레이아웃 사이의 오차가 줄어들 수 있다.
도 5는 도 4의 갱신된 레이아웃에 기초하여 제작된 마스크를 보여주는 개념도이다. 이해를 돕기 위해, 예로서, 도 4의 새로운 제 1 회로 패턴(R1')에 대응하는 이미지 패턴을 포함하여 제작된 마스크가 설명될 것이다.
마스크(1400)는 투명 영역 및 불투명 영역을 포함할 수 있다. 불투명 영역은 광을 통과시키지 않고 차단할 수 있다. 반면, 투명 영역은 도 1의 광원(1200)으로부터 방출된 광을 통과시킬 수 있다. 마스크(1400)를 통과한 광은 도 1의 웨이퍼(WF)로 조사될 수 있다.
마스크(1400)는 광 근접 보정에 의해 갱신된 레이아웃에 대응하는 이미지 패턴들을 포함할 수 있다. 예로서, 마스크(1400)는 도 4의 새로운 제 1 회로 패턴(R1')에 대응하는 이미지 패턴(R4)의 레이아웃을 포함할 수 있다. 이미지 패턴(R4)은 투명 영역을 형성할 수 있다. 따라서, 이미지 패턴(R4)을 통과한 광이 웨이퍼(WF)로 조사될 수 있고, 이미지 패턴(R4)에 대응하는 회로 패턴을 포함하는 레이아웃이 웨이퍼(WF) 상에 인쇄될 수 있다. 마스크(1400)의 이미지 패턴과 웨이퍼(WF)의 회로 패턴 사이의 관계의 예시가 도 6을 참조하여 설명될 것이다.
도 6은 도 5의 마스크에 포함되는 예시적인 이미지 패턴을 통해 웨이퍼 상에 인쇄되는 회로 패턴을 보여주는 개념도이다. 이해를 돕기 위해, 예로서, 도 2의 제 1 회로 패턴(R1)과 도 5의 이미지 패턴(R4) 사이의 관계가 설명될 것이다.
도 1의 광원(1200)에 포함되는 점 광원(P1)은 마스크(1400)로 광을 방출할 수 있다. 방출된 광은 이미지 패턴(R4)의 투명 영역을 통과하여 웨이퍼(WF)로 조사될 수 있다. 이에 따라, 이미지 패턴(R4)에 대응하는 제 1 회로 패턴(R1)이 웨이퍼(WF) 상에 인쇄될 수 있다.
위에서 설명된 것과 같이, 빛의 간섭 및 회절과 같은 왜곡에 기인하여, 웨이퍼(WF) 상에 인쇄되는 회로 패턴은 마스크(1400)의 이미지 패턴과 다른 모양을 가질 수 있다. 따라서, 마스크(1400)가 도 6의 실선을 따르는 제 1 회로 패턴(R1)과 동일한 모양을 갖는 이미지 패턴을 포함하는 경우, 제 1 회로 패턴(R1)과 다르게 왜곡된 회로 패턴이 웨이퍼(WF) 상에 인쇄될 수 있다. 이를 피하기 위해, 마스크(1400)는 광 근접 보정에 의해 갱신된 제 1 회로 패턴(R1')에 대응하는 이미지 패턴(R4)의 레이아웃을 포함할 수 있다. 이미지 패턴(R4)은 제 1 회로 패턴(R1)의 윤곽을 바이어스시킴으로써 얻어질 수 있다.
마스크(1400)가 이미지 패턴(R4)을 포함하는 경우, 실선의 목표 레이아웃과 실질적으로 동일한(즉, 적은 오차를 갖는) 점선의 실제 레이아웃이 제 1 회로 패턴(R1)을 위해 웨이퍼(WF) 상에 인쇄될 수 있다. 요약하면, 광 근접 보정은 바이어스된 이미지 패턴들을 포함하는 마스크(1400)를 제작하고 실제 레이아웃과 목표 레이아웃 사이의 오차를 최소화하기 위해 수행될 수 있다.
몇몇 경우, 광 근접 보정은 단일 레이어를 위해 수행될 수 있다. 그러나, 반도체 공정에서, 반도체 장치는 다양한 기능을 수행하도록 구성되는 회로들을 포함하기 위해, 여러 레이어를 포함하도록 구현될 수 있다. 이러한 이유 때문에, 본 발명의 실시 예에서, 광 근접 보정은 단일 레이어만을 고려하여 수행되는 대신, 여러 레이어를 함께 고려하여 수행될 수 있다. 본 발명의 실시 예의 이해를 돕기 위해, 예시적인 반도체 장치가 도 7을 참조하여 설명될 것이다.
도 7은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현될 수 있는 예시적인 반도체 장치의 종단면을 보여주는 개념도이다.
도 7의 반도체 장치(SD)는 어떠한 유형의 반도체 장치든 될 수 있다. 예로서, 반도체 장치(SD)는 연산 처리, 영상 처리, 통신, 데이터 저장 등과 같은 다양한 기능 중 적어도 하나를 수행하도록 구성되는 반도체 장치일 수 있으나, 본 발명은 이 예에 의해 한정되지 않는다.
반도체 장치(SD)는 여러 레이어를 포함할 수 있다. 반도체 장치(SD)의 여러 레이어 각각은 제 1 방향(D1)을 따라 신장될 수 있다. 나아가, 반도체 장치(SD)의 여러 레이어는 제 2 방향(D2)을 따라 적층될 수 있다.
예로서, 반도체 장치(SD)는 반도전성 물질(Semiconductive Material, A1)을 포함하는 레이어를 포함할 수 있다. 반도전성 물질(A1)에서, 외부 전압에 응답하여 전류가 흐르거나 흐르지 않을 수 있다. 예로서, 반도전성 물질(A1)은 도핑된 실리콘(Doped Silicon)을 포함할 수 있으나, 본 발명은 이 예에 의해 한정되지 않는다.
반도체 장치(SD)는 반도전성 물질(A1)의 위에 제공되는 절연 물질(Dielectric Material, N1)을 포함하는 레이어를 포함할 수 있다. 절연 물질(N1)은 금속 물질(M11)과 반도전성 물질(A1)을 전기적으로 분리할 수 있다. 금속 물질(M11)은 전기 신호를 전송할 수 있다. 예로서, 반도체 공정에서, 금속 물질(M11)이 에칭된 후 절연 물질(N1)이 빈 공간에 채워질 수 있다. 또는, 절연 물질(N1)이 먼저 제공되고, 절연 물질(N1)을 깎아낸 후 금속 물질(M11)이 빈 공간에 채워질 수 있다.
반도체 장치(SD)는 비아(Via, V1)를 포함하는 레이어를 포함할 수 있다. 비아(V1)는 금속 물질(M11)과 반도전성 물질(A1)을 전기적으로 연결할 수 있다. 비아(V1)는 금속 물질(M11)과 반도전성 물질(A1) 사이에서 전기 신호를 전송하기 위한 경로를 제공할 수 있다. 예로서, 금속 물질(M11)을 제공한 후 적절한 위치에 비아 홀(Via Hole)이 뚫릴 수 있고, 비아 홀은 비아(V1)를 형성하기 위한 물질로 채워질 수 있다.
반도체 장치(SD)는 절연 물질(N1)의 위에 제공되는 절연 물질(N2)을 포함하는 레이어를 포함할 수 있다. 절연 물질(N2)은 금속 물질(M2)과 금속 물질(M11)을 전기적으로 분리할 수 있다. 금속 물질(M2)은 전기 신호를 전송할 수 있다. 예로서, 반도체 공정에서, 금속 물질(M2)이 에칭된 후 절연 물질(N2)이 빈 공간에 채워질 수 있다. 또는, 절연 물질(N2)이 먼저 제공되고, 절연 물질(N2)을 깎아낸 후 금속 물질(M2)이 빈 공간에 채워질 수 있다.
반도체 장치(SD)는 비아(V2)를 포함하는 레이어를 포함할 수 있다. 비아(V2)는 금속 물질(M2)과 금속 물질(M11)을 전기적으로 연결할 수 있다. 비아(V2)는 금속 물질(M2)과 금속 물질(M11) 사이에서 전기 신호를 전송하기 위한 경로를 제공할 수 있다. 예로서, 금속 물질(M2)을 제공한 후 적절한 위치에 비아 홀이 뚫릴 수 있고, 비아 홀은 비아(V2)를 형성하기 위한 물질로 채워질 수 있다.
예로서, 절연 물질들(N1, N2) 각각은 산화 실리콘(Silicon Dioxide)을 포함할 수 있고, 금속 물질들(M11, M2) 및 비아들(V1, V2) 각각은 구리, 텅스텐 등과 같은 도전성 물질을 포함할 수 있으나, 본 발명은 이 예에 의해 한정되지 않는다.
반도전성 물질(A1)을 흐르는 전류는, 전기 신호로서, 비아(V1), 금속 물질(M11), 비아(V2), 및 금속 물질(M2)을 통해 전송될 수 있다. 이러한 방식으로, 전기 신호를 전송하는 반도체 칩 또는 회로가 설계될 수 있다.
의도대로 동작하는 회로를 얻기 위해, 비아(V1), 금속 물질(M11), 비아(V2), 및 금속 물질(M2)을 적절히 패터닝(Patterning)할 필요가 있다. 비아(V1), 금속 물질(M11), 비아(V2), 및 금속 물질(M2)을 설계하기 위해, 비아(V1), 금속 물질(M11), 비아(V2), 및 금속 물질(M2)의 레이아웃들이 준비될 수 있다. 준비된 레이아웃들은 광 근접 보정에 의해 바이어스될 수 있다. 도 1의 마스크(1400)는 바이어스된 레이아웃들에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다. 이러한 마스크(1400)는 비아(V1), 금속 물질(M11), 비아(V2), 및 금속 물질(M2)에 대응하는 회로 패턴들을 인쇄하기 위해 이용될 수 있다.
다만, 도 7 및 이하의 도면들을 참조하여 설명되는 구성을 갖는 반도체 장치(SD)는 본 발명의 이해를 돕기 위해 제공되는 것이고, 본 발명을 한정하기 위한 것은 아니다. 반도체 장치(SD)의 구성은 반도체 장치(SD)의 기능 및 동작에 의존하여 다양하게 변경 또는 수정될 수 있다.
도 8은 도 7의 예시적인 반도체 장치를 구현하는 데에 이용되는 마스크를 제작하기 위해 설계된 설계 레이아웃들을 보여주는 개념도이다. 도 8은 제 1 방향(D1) 및 제 3 방향(D3)으로 정의되는 평면을 보여준다. 제 3 방향(D3)은 제 1 방향(D1) 및 제 2 방향(D2, 도 7 참조) 모두에 수직인 방향이다. 이해를 돕기 위해, 도 1 및 도 7이 도 8과 함께 참조될 것이다.
먼저, 금속 물질(M11)을 포함하는 레이어를 위해 제 1 레이아웃(L1)이 준비될 수 있다. 도 7에는 나타내지 않았으나, 예로서, 금속 물질(M12)이 금속 물질(M11)과 함께 동일한 레이어에 포함될 수 있다. 이 예에서, 제 1 레이아웃(L1)은 금속 물질들(M11, M12)을 위한 설계 레이아웃을 포함할 수 있다. 제 1 레이아웃(L1)은 제 1 광 근접 보정을 위해 준비될 수 있다. 제 1 광 근접 보정에서, 금속 물질들(M11, M12)을 위한 설계 레이아웃의 윤곽이 바이어스될 수 있고, 바이어스된 레이아웃에 대응하는 이미지 패턴들을 포함하여 제 1 마스크가 제작될 수 있다.
다음으로, 비아(V1)를 포함하는 레이어를 위해 제 2 레이아웃(L2)이 준비될 수 있다. 제 2 레이아웃(L2)은 제 2 광 근접 보정을 위해 준비될 수 있다. 제 2 광 근접 보정에서, 비아(V1)를 위한 설계 레이아웃의 윤곽이 바이어스될 수 있고, 바이어스된 레이아웃에 대응하는 이미지 패턴들을 포함하여 제 2 마스크가 제작될 수 있다.
나아가, 금속 물질(M2)을 포함하는 레이어를 위해 제 3 레이아웃(L3)이 준비될 수 있고, 비아(V2)를 포함하는 레이어를 위해 제 4 레이아웃(L4)이 준비될 수 있다. 제 3 레이아웃(L3) 및 제 4 레이아웃(L4)은 각각 제 3 광 근접 보정 및 제 4 광 근접 보정을 위해 준비될 수 있다. 제 3 광 근접 보정 및 제 4 광 근접 보정 이후, 금속 물질(M2)을 포함하는 레이어를 위한 제 3 마스크 및 비아(V2)를 포함하는 레이어를 위한 제 4 마스크가 제작될 수 있다.
제 1 마스크, 제 2 마스크, 제 3 마스크, 및 제 4 마스크 각각은 포토 리소그래피 시스템(1000)에서 마스크(1400)로서 이용될 수 있다. 이에 따라, 제 1 레이아웃(L1), 제 2 레이아웃(L2), 제 3 레이아웃(L3), 및 제 4 레이아웃(L4) 각각에 대응하는 회로 패턴들이 웨이퍼(WF) 상에 인쇄될 수 있다.
도 9는 도 7의 예시적인 반도체 장치에 포함되는 여러 레이어를 보여주는 개념도이다. 도 10은 도 9의 A 측으로부터 도 9의 레이어들을 바라본 측면을 보여주는 개념도이다. 도 11은 도 9의 B 측으로부터 도 9의 레이어들을 바라본 평면을 보여주는 개념도이다.
도 9를 참조하면, 도 9의 사시도는 도 7의 반도체 장치(SD)에 포함되는 금속 물질들(M11, M12, M2) 및 비아(V2)의 배치들을 개념적으로 보여준다. 도 8에 나타낸 레이아웃들(L1 내지 L4)에 기초하여 광 근접 보정들을 수행함으로써 제작된 마스크들이 이용되는 경우, 도 9에 나타낸 구성을 갖는 회로가 구현될 수 있다. 이러한 예시에서, 금속 물질(M2)은 비아(V2)를 통해 금속 물질(M11)과 전기적으로 연결될 수 있다. 그러나, 금속 물질(M2)은 금속 물질(M12)과 연결되지 않을 수 있다.
도 10을 참조하면, 금속 물질들(M11, M12, M2) 사이의 연결들이 좀 더 명확히 이해될 수 있다. 금속 물질들(M11, M12)을 포함하는 레이어가 제공된 후, 금속 물질(M2)을 포함하는 레이어가 제공될 수 있다. 이후, 비아(V2)를 위한 비아 홀이 뚫릴 수 있고, 비아(V2)가 금속 물질들(M2, M11)을 서로 연결할 수 있다. 그러나, 금속 물질들(M2, M12) 사이에는 비아가 연결되지 않을 수 있다.
도 11을 참조하면, 비아(V2)의 패턴과 금속 물질(M12)의 패턴 사이에 공백(SP1)이 제공될 수 있다. 금속 물질(M2)과 금속 물질(M12)은 서로 연결되지 않기 때문에, 제 1 방향(D1) 및 제 3 방향(D3)으로 정의되는 평면 상에서, 비아(V2)의 패턴은 금속 물질(M12)의 패턴으로부터 공백(SP1)만큼 이격될 수 있다. 따라서, 금속 물질(M2)은 금속 물질(M12)과 전기적으로 분리될 수 있다.
도 12 및 도 13은 도 7의 예시적인 반도체 장치에서 발생할 수 있는 과도 에칭(Over-etching) 및 단락(Short)의 문제들을 보여주는 개념도들이다.
위에서 설명된 것과 같이, 도 7의 비아(V2)를 형성하기 위해, 도 8의 제 4 레이아웃(L4)에 대해 광 근접 보정에 수행될 수 있다. 광 근접 보정에서, 비아(V2)를 위한 설계 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있고, 분할된 세그먼트들이 바이어스될 수 있다.
그러나, 몇몇 경우, 비아(V2)를 위한 설계 레이아웃의 윤곽이 과도하게 바이어스될 수 있다. 광 근접 보정은 주변 세그먼트들과의 관계를 고려하여 수행되기 때문에, 예로서, 주변 환경에 의존하여 과도한 바이어스가 발생할 수 있다. 또는, 산술 오차에 기인하여 과도한 바이어스가 발생할 수 있다. 과도한 바이어스에 기초하여 제작된 마스크가 이용되는 경우, 도 12에 나타낸 것과 같이, 과도하게 에칭된 비아(V2')가 얻어질 수 있다. 이 경우, 비아(V2')의 패턴이 금속 물질(M12)의 패턴과 중첩되는 중첩 영역(OV)이 발생할 수 있다.
도 13을 참조하면, 중첩 영역(OV) 상에서, 비아(V2')가 금속 영역(M12)과 단락되었음이 이해될 수 있다. 이러한 경우, 금속 물질(M2)이 금속 물질(M12)로부터 분리되어야 함에도 불구하고, 금속 물질(M2)이 금속 물질(M12)과 전기적으로 연결될 수 있다. 결과적으로, 금속 물질(M2)과 금속 물질(M12) 사이에 전기 신호가 전송될 수 있고, 회로의 동작에 오류가 발생할 수 있다.
요약하면, 광 근접 보정에서 잘못된 바이어스가 발생하는 경우, 회로 패턴이 의도치 않게 과도하게 에칭될 수 있다. 나아가, 설계자의 의도와 달리 회로가 비정상적으로 동작할 수 있다. 이러한 문제는 광 근접 보정이 단일 레이어만을 고려하여 수행되는 경우에 야기될 수 있다. 따라서, 본 발명의 실시 예에서, 특정 레이어를 위한 광 근접 보정은 다른 레이어의 레이아웃과의 관계를 고려하여 수행될 수 있다.
도 14는 본 발명의 실시 예에 따라 마스크를 제작하기 위해 수행되는 광 근접 보정을 설명하기 위한 개념도이다. 본 발명의 이해를 돕기 위해, 금속 물질(M12)의 패턴과 비아(V2)의 패턴 사이의 관계가 설명될 것이다.
위에서 설명된 것과 같이, 비아(V2)의 패턴은 금속 물질(M12)의 패턴과 연결되지 않을 수 있다. 광 근접 보정에서 비아(V2)를 위한 설계 레이아웃의 윤곽이 과도하게 바이어스되는 것을 방지하기 위해, 마진(MA)이 설정될 수 있다. 마진(MA)은 비아(V2)의 패턴과 금속 물질(M12)의 패턴을 분리하기 위해 비아(V2)를 위한 레이아웃의 윤곽과 금속 물질(M12)을 위한 레이아웃의 윤곽 사이에서 최소한으로 허용되는 공백일 수 있다.
본 발명의 실시 예에서, 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대해 광 근접 보정이 수행되는 동안, 금속 물질(M12)을 포함하는 레이어를 위한 설계 레이아웃이 획득될 수 있다. 예로서, 비아(V2)에 대응하는 레이아웃의 윤곽으로부터 기준 거리 내에 있는 설계 레이아웃이 획득될 수 있다. 기준 거리는 과도한 바이어스가 방지되도록 광 근접 보정을 수행하기 위해 적절한 값을 갖도록 선택될 수 있다.
비아(V2)를 포함하는 레이어를 위해 광 근접 보정이 수행되는 경우, 이 광 근접 보정은 비아(V2)를 포함하는 레이어만을 고려하는 대신, 비아(V2)를 포함하는 레이어와 금속 물질(M12)을 포함하는 레이어를 함께 고려하여 수행될 수 있다. 이 광 근접 보정은 비아(V2)에 대응하는 레이아웃의 윤곽이 금속 물질(M12)에 대응하는 레이아웃의 윤곽으로부터 마진(MA)의 값만큼 이격되도록 수행될 수 있다. 마진(MA)은 비아(V2)의 패턴과 금속 물질(M12)의 패턴을 분리하는 데에 적절한 값을 갖도록 설정될 수 있다.
위에서 설명된 것과 같이, 광 근접 보정의 대상 레이어를 위한 설계 레이아웃의 윤곽은 복수의 세그먼트로 분할될 수 있다. 도 14의 예에서, 광 근접 보정의 대상인 비아(V2)에 대응하는 레이아웃의 윤곽은 복수의 분할 지점에서 분할될 수 있다. 이에 따라, 복수의 세그먼트가 획득될 수 있다.
본 발명의 실시 예에서, 분할된 세그먼트들은 일반 세그먼트들(NS1, NS2) 및 "관심 세그먼트들(IS1, IS2)"을 포함할 수 있다. 관심 세그먼트들(IS1, IS2)은 금속 물질(M12)에 대응하는 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 수 있는 세그먼트들(즉, 금속 물질(M12)에 대응하는 레이아웃의 윤곽에 인접한 세그먼트들)을 포함할 수 있다. 반면, 일반 세그먼트들(NS1, NS2)은 금속 물질(M12)에 대응하는 레이아웃과 무관하게 바이어스될 수 있는 세그먼트들을 포함할 수 있다.
일반 세그먼트들(NS1, NS2) 각각은 도 2 내지 도 6을 참조하여 설명된 광 근접 보정에 따라 바이어스될 수 있다. 일반 세그먼트들(NS1, NS2) 각각에 할당되는 비용 함수는 목표 레이아웃과 실제 레이아웃 사이의 오차를 최소화하기 위한 모델을 포함할 수 있다. 일반 세그먼트들(NS1, NS2)은 금속 물질(M12)에 대응하는 레이아웃의 윤곽에 인접하지 않기 때문에, 일반 세그먼트들(NS1, NS2) 각각은 광 근접 보정에서 금속 물질(M12)에 대응하는 레이아웃과 무관하게 바이어스될 수 있다.
반면, 관심 세그먼트들(IS1, IS2) 각각은 비아(V2)의 패턴이 금속 물질(M12)의 패턴과 중첩되지 않도록 마진(MA)을 고려하여 바이어스될 수 있다. 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는 관심 세그먼트들(IS1, IS2) 각각과 금속 물질(M12)에 대응하는 레이아웃의 윤곽 사이에서 허용되는 마진(MA)에 관한 모델을 포함할 수 있다.
즉, 본 발명의 실시 예에서, 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는 일반 세그먼트들(NS1, NS2) 각각에 할당되는 비용 함수와 다르게 설계될 수 있다. 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는, 일반 세그먼트들(NS1, NS2) 각각에 할당되는 비용 함수와 달리, 마진(MA)을 고려하여 설계될 수 있다. 따라서, 비아(V2)를 포함하는 레이어를 위한 광 근접 보정에서, 관심 세그먼트들(IS1, IS2) 각각은 마진(MA)에 의해 정의되는 경계까지만 바이어스될 수 있다.
예로서, 일반 세그먼트들(NS1, NS2) 각각에 할당되는 비용 함수는 다음 [수학식 1]과 같이 EPE의 값을 0으로 수렴시키기 위해 설계될 수 있다.
Figure 112015110352158-pat00001
위 [수학식 1]의 비용 함수에 기초한 광 근접 보정은 도 2 내지 도 6을 참조하여 설명된 과정에 따라 수행될 수 있다.
반면, 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는 다음 [수학식 2]와 같이 비아(V2)에 대응하는 레이아웃과 금속 물질(M12)에 대응하는 레이아웃 사이의 공백(Esp)을 고려하여 설계될 수 있다.
Figure 112015110352158-pat00002
위 [수학식 2]에서, 공백(Esp)은 다음 [수학식 3]과 같이 정의될 수 있다.
Figure 112015110352158-pat00003
즉, 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는 마진(MA)에 관한 모델을 포함할 수 있다. 관심 세그먼트들(IS1, IS2) 각각에 할당되는 비용 함수는 공백(Esp)의 값을 설정 값으로 수렴시키기 위해 설계될 수 있다. 예로서, 실제 광 근접 보정에서, 관심 세그먼트들(IS1, IS2) 각각은 공백(Esp)의 값과 설정 값 사이의 차이를 최소화시키기 위해 바이어스될 수 있다. 여기서, 설정 값은 마진(MA)에 대응하는 값을 가질 수 있다. 예로서, 설정 값은 비아(V2)의 패턴과 금속 물질(M12)의 패턴을 적어도 마진(MA)의 값만큼 이격시키기 위해 적절한 값을 갖도록 선택될 수 있다.
다만, 위 [수학식 3]에서, EPE의 값과 마진(MA)의 값이 더해지는 것으로 표현되었으나, 이는 산술적인 덧셈을 의미하지 않을 수 있다. [수학식 3]은 이해를 돕기 위해 개념적으로 제공된 것이다. [수학식 3]은, EPE에 관한 모델과 마진(MA)에 관한 모델을 별개로 구현하고 더하는 대신, 마진(MA)에 관한 모델을 EPE에 관한 모델에 적절히 반영함으로써 결정될 수 있다.
도 15 및 도 16은 도 14의 광 근접 보정에 따라, 도 9의 레이어들과 관련되는 레이아웃들 사이에서 최소 마진을 확보하는 과정을 설명하기 위한 개념도들이다.
먼저, 도 15를 참조하여, 마진(MA)을 충족하지 못하는 비아(V2)에 대응하는 레이아웃이 설명될 것이다. 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대해 광 근접 보정을 수행하기 위해, 금속 물질(M12)에 대응하는 레이아웃이 획득될 수 있다.
몇몇 경우, 도 15에 나타낸 것과 같이, 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대해 광 근접 보정이 수행되는 동안, 비아(V2)에 대응하는 레이아웃이 과도하게 바이어스될 수 있다. 이러한 경우, 비아(V2)에 대응하는 레이아웃의 윤곽과 금속 물질(M12)에 대응하는 레이아웃의 윤곽 사이의 공백이 마진(MA)보다 짧아질 수 있다. 위에서 설명된 것과 같이, 과도한 바이어스는 잘못된 회로 패턴의 인쇄를 야기할 수 있고, 설계된 회로가 오동작할 수 있다. 따라서, 비아(V2)를 포함하는 레이어를 위한 레이아웃에 대한 광 근접 보정은 마진(MA)을 확보하기 위해 수행될 수 있다.
예로서, 도 16을 참조하면, 비아(V2)를 위한 목표 레이아웃은 마진(MA)을 확보하기 위해 축소되는 방향으로 조정될 수 있다. 이에 따라, 비아(V2'')에 대응하는 목표 레이아웃이 획득될 수 있다. 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대한 광 근접 보정은 비아(V2)에 대응하는 목표 레이아웃 대신 비아(V2'')에 대응하는 목표 레이아웃을 고려하여 수행될 수 있다. 따라서, 비아(V2)에 대응하는 레이아웃의 윤곽과 금속 물질(M12)에 대응하는 레이아웃의 윤곽 사이에 최소 마진(MA)이 확보될 수 있다.
본 발명의 실시 예에서, 광 근접 보정은 여러 레이어를 함께 고려하여 수행될 수 있다. 서로 다른 위치들에 있는 여러 레이어와 관련되는 레이아웃들 사이에서 허용되는 최소 마진이 충족되지 않는 경우, 목표 레이아웃의 윤곽이 조정될 수 있다. 이후, 광 근접 보정은 목표 레이아웃의 조정된 윤곽 내에서 수행될 수 있다. 따라서, 최소 마진이 보장될 수 있다.
도 17 및 도 18은 도 14의 광 근접 보정에 따라, 도 7의 비아 레이어를 위한 레이아웃의 면적을 최적화하는 과정을 설명하기 위한 개념도들이다.
몇몇 경우, 도 17에 나타낸 것과 같이, 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대해 광 근접 보정이 수행되는 동안, 비아(V2)에 대응하는 레이아웃이 마진(MA)을 충족시키면서 바이어스될 수 있다. 이러한 경우, 비아(V2)에 대응하는 레이아웃의 윤곽과 마진(MA)에 의해 정의되는 경계 사이에 여백(SP2)이 발생할 수 있다.
비아(V2)에 대응하는 레이아웃은 비아 홀을 뚫기 위해 참조될 수 있다. 비아(V2)를 위한 비아 홀이 넓을수록, 비아(V2)를 형성하는 것이 더 유리할 수 있다. 따라서, 비아(V2)에 대응하는 레이아웃의 면적을 최대화하는 것이 유리할 수 있다.
도 17을 참조하면, 비아(V2)에 대응하는 레이아웃은 여백(SP2) 만큼 더 확장되어도 무방할 수 있다. 이는 비아(V2)에 대응하는 레이아웃의 윤곽과 금속 물질(M12)에 대응하는 레이아웃의 윤곽 사이에 마진(MA)을 확보하면 충분하기 때문이다. 따라서, 비아(V2)를 포함하는 레이어를 위한 광 근접 보정에서, 비아(V2)에 대응하는 레이아웃은 여백(SP2) 만큼 더 확장될 수 있고, 비아(V2)에 대응하는 레이아웃의 면적이 증가할 수 있다.
예로서, 도 18을 참조하면, 비아(V2)를 위한 목표 레이아웃은 마진(MA)에 의해 정의되는 경계까지 확장되는 방향으로 조정될 수 있다. 이에 따라, 비아(V2''')에 대응하는 목표 레이아웃이 획득될 수 있다. 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대한 광 근접 보정은 비아(V2)에 대응하는 목표 레이아웃 대신 비아(V2''')에 대응하는 목표 레이아웃을 고려하여 수행될 수 있다. 따라서, 비아(V2)에 대응하는 레이아웃의 면적이 최대화될 수 있다.
비아(V2)에 대응하는 레이아웃의 면적이 최대화될 경우, 비아 홀을 뚫기 위한 영역의 면적이 최대화될 수 있다. 따라서, 비아(V2)가 좀 더 쉽게 형성될 수 있다. 본 발명의 실시 예에서, 여백(SP2)을 최대한 활용함으로써, 비아 레이어를 위한 레이아웃의 면적이 최대로 확보될 수 있다.
본 발명의 실시 예에서, 광 근접 보정은 여러 레이어를 함께 고려하여 수행될 수 있다. 서로 다른 위치들에 있는 여러 레이어와 관련되는 레이아웃들 사이에 허용되는 것보다 긴 여백이 발생하는 경우, 목표 레이아웃의 윤곽이 조정될 수 있다. 목표 레이아웃의 윤곽은 마진(MA)에 의해 정의되는 경계까지 조정될 수 있다. 이후, 광 근접 보정은 설계 레이아웃이 목표 레이아웃의 조정된 윤곽까지 바이어스되도록 수행될 수 있다. 따라서, 비아 레이어를 위한 레이아웃의 면적이 최적화(즉, 최대화)될 수 있다.
도 19는 본 발명의 실시 예에 따라 도 7의 반도체 장치를 구현하는 데에 이용되는 마스크들을 제작하기 위한 방법을 설명하는 흐름도이다. 이해를 돕기 위해, 도 7 내지 도 9가 도 19와 함께 참조될 것이다.
S110 동작에서, 제 1 레이어를 위해 제 1 광 근접 보정이 수행될 수 있다. 예로서, 제 1 레이어는 금속 물질들(M11, M12)을 포함하는 레이어일 수 있다. 예로서, 제 1 광 근접 보정은 [수학식 1]의 비용 함수에 기초하여, 도 2 내지 도 6을 참조하여 설명된 과정에 따라 수행될 수 있다.
S120 동작에서, 제 2 레이어를 위해 제 2 광 근접 보정이 수행될 수 있다. 제 2 레이어는 제 1 레이어의 위에 제공되는 레이어일 수 있다. 예로서, 제 2 레이어는 금속 물질(M2)을 포함하는 레이어일 수 있다. 예로서, 제 2 광 근접 보정은 [수학식 1]의 비용 함수에 기초하여, 도 2 내지 도 6을 참조하여 설명된 과정에 따라 수행될 수 있다.
S130 동작에서, 제 3 레이어를 위해 제 3 광 근접 보정이 수행될 수 있다. 제 3 레이어는 제 1 레이어를 제 2 레이어와 연결하는 비아 레이어일 수 있다. 예로서, 제 3 레이어는 비아(V2)를 포함하는 레이어일 수 있다. 예로서, 제 3 광 근접 보정은 [수학식 2]의 비용 함수에 기초하여, 도 14 내지 도 18을 참조하여 설명된 과정에 따라 수행될 수 있다. 본 발명의 실시 예에서, 제 3 광 근접 보정은 서로 다른 위치들에 있는 여러 레이어를 함께 고려하여 수행될 수 있다. 제 3 레이어를 위한 광 근접 보정은 제 1 레이어 및 제 2 레이어를 위한 광 근접 보정과 다른 방식으로 수행될 수 있다. S130 동작은 도 20을 참조하여 좀 더 상세히 설명될 것이다.
S140 동작에서, 마스크들이 제작될 수 있다. 마스크들은 S110 동작의 제 1 광 근접 보정, S120 동작의 제 2 광 근접 보정, 및 S130 동작의 제 3 광 근접 보정의 결과들에 기초하여 제작될 수 있다. S140 동작에서 제작된 마스크들은 도 1의 포토 리소그래피 시스템(1000)에서 반도체 장치(예컨대, 도 7의 반도체 장치(SD))를 구현하는 데에 이용될 수 있다.
도 20은 도 19에서 제 3 광 근접 보정을 수행하는 동작을 좀 더 상세히 설명하는 흐름도이다. 도 19의 S130 동작은 S131 내지 S136 동작들을 포함할 수 있다. 이해를 돕기 위해, 도 7 내지 도 9가 도 19와 함께 참조될 것이다.
S131 동작에서, 대상 레이어(예컨대, 도 19의 S130 동작의 제 3 레이어)를 위한 제 1 설계 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있다. 대상 레이어는 광 근접 보정(예컨대, 도 19의 S130 동작의 제 3 광 근접 보정)의 대상인 레이어일 수 있다. 도 3 및 도 14를 참조하여 설명된 것과 같이, 광 근접 보정을 수행하기 위해, 대상 레이어(예컨대, 비아(V2)를 포함하는 레이어)를 위한 레이아웃의 윤곽이 복수의 세그먼트로 분할될 수 있다.
S132 동작에서, "주변 레이아웃"이 획득될 수 있다. 주변 레이아웃은 대상 레이어의 하부 레이어(예컨대, 금속 물질(M12)을 포함하는 레이어)를 위한 제 2 설계 레이아웃에 포함될 수 있다. 주변 레이아웃은 제 1 설계 레이아웃과 중첩되지 않는 위치에 있고 제 1 설계 레이아웃의 윤곽으로부터 기준 거리 내에 있을 수 있다. 즉, 주변 레이아웃은 제 2 설계 레이아웃 중에서 제 1 설계 레이아웃과 중첩될 높은 가능성을 갖는 일부분에 대응할 수 있다. 몇몇 경우, 주변 레이아웃은 제 2 설계 레이아웃 전체에 대응할 수 있다.
예로서, 도 14를 다시 참조하면, 금속 물질(M12)에 대응하는 레이아웃은 비아(V2)에 대응하는 레이아웃과 중첩되지 않는 위치에 있을 수 있다. 그러나, 금속 물질(M12)에 대응하는 레이아웃은 비아(V2)에 대응하는 레이아웃으로부터 기준 거리 내에 있을 있을 수 있다. 금속 물질(M12)에 대응하는 레이아웃은 비아(V2)에 대응하는 레이아웃과 중첩될 높은 가능성을 가질 수 있다. 따라서, 비아(V2)를 포함하는 레이어를 위한 광 근접 보정에서, 금속 물질(M12)에 대응하는 레이아웃을 포함하는 주변 레이아웃이 획득될 수 있다. 나아가, 비아(V2)를 포함하는 레이어를 위한 광 근접 보정은 마진(MA)을 고려하여 수행될 수 있다.
다시 도 20을 참조하면, S132 동작은 메모리 장치 또는 스토리지 장치에 저장된 제 2 설계 레이아웃 또는 주변 레이아웃에 관한 데이터를 로드(Load)함으로써 수행될 수 있다. 주변 레이아웃은 광 근접 보정의 대상은 아니지만, 대상 레이어에 대해 광 근접 보정을 수행하기 위해 참조될 수 있다.
몇몇 실시 예에서, 하부 레이어는 금속 물질을 포함하는 금속 레이어에 대응할 수 있다. 나아가, 대상 레이어는 하부 레이어의 위에 제공될 상부 레이어(예컨대, 금속 물질(M2)을 포함하는 레이어)를 하부 레이어와 연결하는 비아를 포함하는 비아 레이어에 대응할 수 있다.
S133 동작에서, 하나 이상의 관심 세그먼트들이 선택될 수 있다. 도 14를 참조하여 설명된 것과 같이, S131 동작에서 분할된 세그먼트들은 관심 세그먼트 및 일반 세그먼트를 포함할 수 있다. 관심 세그먼트는 제 2 설계 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 세그먼트일 수 있다. 일반 세그먼트는 관심 세그먼트 외의 세그먼트일 수 있다.
S134 동작에서, 분할된 세그먼트들 각각에 비용 함수가 할당될 수 있다. 예로서, 일반 세그먼트들 각각에는 제 1 비용 함수가 할당될 수 있고, 관심 세그먼트들 각각에는 제 2 비용 함수가 할당될 수 있다. 예로서, 제 1 비용 함수는 [수학식 1]에 표현된 비용 함수와 같이, 목표 레이아웃과 실제 레이아웃 사이의 오차를 최소화하기 위한 모델을 포함할 수 있다. 반면, 제 2 비용 함수는 [수학식 2]에 표현된 비용 함수와 같이, 관심 세그먼트와 제 2 설계 레이아웃의 윤곽 사이에서 허용되는 마진에 관한 모델을 포함할 수 있다.
S135 동작에서, 대상 레이어를 위한 광 근접 보정이 수행될 수 있다. 이 광 근접 보정에서, 일반 세그먼트는 제 1 비용 함수에 기초하여, 도 2 내지 도 6을 참조하여 설명된 광 근접 보정에 따라 바이어스될 수 있다. 나아가, 관심 세그먼트는 제 2 비용 함수에 기초하여, 도 14 내지 도 18을 참조하여 설명된 광 근접 보정에 따라 바이어스될 수 있다. 관심 세그먼트는 일반 세그먼트와 다른 방식으로 바이어스될 수 있다.
예로서, 도 15 및 도 16을 참조하여 설명된 것과 같이, 관심 세그먼트는 마진(MA)을 확보하기 위해 레이아웃을 축소시키는 방향으로 바이어스될 수 있다. 예로서, 도 17 및 도 18을 참조하여 설명된 것과 같이, 관심 세그먼트는 마진(MA)에 의해 정의되는 경계까지 확장되는 방향으로 바이어스될 수 있다. 즉, 관심 세그먼트는 마진(MA)에 의해 정의되는 허용 경계까지 바이어스될 수 있다.
몇몇 실시 예에서, S135 동작은 관심 세그먼트들 각각이 허용 경계까지 바이어스될 때까지 반복될 수 있다. 즉, 관심 세그먼트들 각각이 허용 경계까지 바이어스되지 않은 경우, S135 동작이 반복하여 수행될 수 있다. 이에 따라, 관심 세그먼트와 주변 레이아웃의 윤곽 사이에 최적의 마진(MA)이 얻어질 수 있고, 비아(V2)를 위한 레이아웃의 면적이 최적화될 수 있다.
S136 동작에서, 제 1 설계 레이아웃이 갱신될 수 있다. 제 1 설계 레이아웃은 S135 동작의 광 근접 보정의 결과에 기초하여 갱신될 수 있다. 갱신된 제 1 설계 레이아웃은 도 19의 S140 동작에서 마스크를 제작하기 위해 참조될 수 있다. S136 동작은 도 4 내지 도 6을 참조하여 설명된 과정과 유사한 맥락에 따라 이해될 수 있다.
도 21은 본 발명의 실시 예에 따른 광 근접 보정에서 참조되는 마진 및 식별 마커(Identification Marker)를 설명하기 위한 개념도이다.
도 14를 참조하여, 분할된 세그먼트들이 일반 세그먼트 및 관심 세그먼트를 포함함이 설명되었다. 일반 세그먼트는 마진(MA)과 무관하게 바이어스될 수 있는 반면, 관심 세그먼트는 마진(MA)에 의해 정의되는 허용 경계까지 바이어스될 수 있다.
그러나, 몇몇 실시 예에서, 복수의 마진(MA1, MA2)이 요구될 수 있다. 예로서, 금속 물질(M12)에 대응하는 레이아웃 및 금속 물질(M12')에 대응하는 레이아웃 모두가 비아(V2)에 대응하는 레이아웃으로부터 기준 거리 내에 있는 경우, 금속 물질(M12)에 대응하는 레이아웃과 비아(V2)에 대응하는 레이아웃 사이에 마진(MA1)이 설정될 수 있고, 금속 물질(M12')에 대응하는 레이아웃과 비아(V2)에 대응하는 레이아웃 사이에 마진(MA2)이 설정될 수 있다.
비아(V2)에 대응하는 레이아웃의 윤곽은 복수의 세그먼트로 분할될 수 있다. 도 21의 예에서, 분할된 세그먼트들은 관심 세그먼트들(IS1, IS2, IS3, IS4)을 포함할 수 있다. 관심 세그먼트들(IS1, IS2)은 마진(MA1)에 의해 정의되는 허용 경계까지 바이어스될 수 있고, 관심 세그먼트들(IS3, IS4)은 마진(MA2)에 의해 정의되는 허용 경계까지 바이어스될 수 있다.
몇몇 실시 예에서, 마진들(MA1, MA2)의 값들은 관심 세그먼트들(IS1, IS2, IS3, IS4)을 위해 다르게 설정될 수 있다. 마진(MA1)의 값은 마진(MA2)의 값과 다를 수 있다. 관심 세그먼트들(IS1, IS2)을 바이어스하기 위한 허용 경계는 관심 세그먼트들(IS3, IS4)을 바이어스하기 위한 허용 경계와 다를 수 있다. 비아(V2)의 패턴이 금속 물질들(M12, M12')의 패턴들과 중첩되지 않도록, 마진들(MA1, MA2) 각각은 적절한 값을 가질 수 있다.
관심 세그먼트들(IS1, IS2, IS3, IS4) 각각에는 [수학식 2]에 표현된 비용 함수와 동일 또는 유사한 비용 함수가 할당될 수 있다. 다만, 마진(MA1)의 값이 마진(MA2)의 값과 다른 경우, 관심 세그먼트들(IS1, IS2) 각각에 할당된 비용 함수는 마진(MA1)에 관한 모델을 포함할 수 있고, 관심 세그먼트들(IS3, IS4) 각각에 할당된 비용 함수는 마진(MA2)에 관한 모델을 포함할 수 있다.
몇몇 실시 예에서, 서로 다른 마진들(MA1, MA2)과 관련되는 관심 세그먼트들(IS1, IS2, IS3, IS4)을 식별하기 위해, 관심 세그먼트들(IS1, IS2, IS3, IS4) 중 적어도 하나에 식별 마커가 할당될 수 있다. 비아(V2)를 포함하는 레이어를 위한 설계 레이아웃에 대해 광 근접 보정이 수행될 때, 관심 세그먼트들(IS1, IS2, IS3, IS4) 중 적어도 하나에 할당된 식별 마커가 참조될 수 있다. 광 근접 보정에서, 식별 마커에 기초하여 특정 관심 세그먼트와 관련되는 마진의 값이 파악될 수 있고, 그 특정 관심 세그먼트는 파악된 마진에 의해 정의되는 허용 경계까지 바이어스될 수 있다.
도 22는 본 발명의 실시 예에 따라 동작하는 마스크 제작 장치를 보여주는 블록도이다. 마스크 제작 장치(2000)는 프로세서(2100), 메모리/스토리지(2200), 및 유저 인터페이스(2300)를 포함할 수 있다. 마스크 제작 장치(2000)는 도 2 내지 도 21을 참조하여 설명된 본 발명의 실시 예들에 따라 마스크(1400)를 제작하기 위해 이용될 수 있다.
프로세서(2100)는 CPU(Central Processing Unit)와 같은 범용 프로세서, 및 워크스테이션 프로세서와 같은 전용 프로세서 중 적어도 하나를 포함할 수 있다. 프로세서(2100)는 도 2 내지 도 21을 참조하여 설명된 분할, 설정, 선택, 산출, 획득, 할당, 및 갱신을 수행하기 위해 다양한 수리 연산 및/또는 논리 연산을 수행할 수 있다. 이를 위해, 프로세서(2100)는 하나 이상의 프로세서 코어들을 포함할 수 있다. 예로서, 프로세서(2100)의 프로세서 코어는 전용 논리 회로(Special Purposed Logic Circuit; 예컨대, FPGA(Field Programmable Gate Array), ASICs(Application Specific Integrated Chips) 등)를 포함할 수 있다.
메모리/스토리지(2200)는 프로세서(2100)에 의해 처리된 또는 처리될 데이터를 일시적으로 또는 반영구적으로 저장할 수 있다. 이를 위해, 메모리/스토리지(2200)는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 플래시 메모리(Flash Memory), PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
예로서, 메모리/스토리지(2200)는 여러 레이어의 설계 레이아웃들에 관한 데이터를 저장할 수 있다. 광 근접 보정이 수행되는 동안, 메모리/스토리지(2200)에 저장된 데이터가 로드될 수 있다. 본 발명의 실시 예에서, 대상 레이어를 위한 설계 레이아웃에 대해 광 근접 보정이 수행될 때, 적어도, 대상 레이어의 하부 레이어를 위한 설계 레이아웃에 포함되는 주변 레이아웃이 로드될 수 있다.
프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라, 도 2 내지 도 21을 참조하여 설명된 본 발명의 실시 예들이 구현될 수 있다. 마스크 제작 장치(2000)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라 마스크(1400)를 제작하기 위해 이용될 수 있다.
마스크 제작 장치(2000)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 따라 소프트웨어를 실행할 수 있다. 예로서, 소프트웨어는 운영 체제(Operating System) 및/또는 응용 프로그램(Application)을 포함할 수 있다. 운영 체제는 응용 프로그램에 하나 이상의 서비스들을 제공하고, 응용 프로그램과 마스크 제작 장치(2000)의 구성 요소들 사이에서 중개자로서 동작할 수 있다. 예로서, 응용 프로그램은 도 2 내지 도 21을 참조하여 설명된 본 발명의 실시 예들에 따라 레이아웃을 설계하기 위해 이용되는 설계 프로그램을 포함할 수 있다.
설계 프로그램은 광 근접 보정에 관한 연산을 처리하기 위해 실행될 수 있다. 예로서, 설계 프로그램은 메모리/스토리지(2200)로부터 로드된 설계 레이아웃의 데이터를 이용하여 광 근접 보정에 관한 연산을 프로세서(2100) 상에서 처리할 수 있다. 본 발명의 실시 예에서, 대상 레이어를 위한 광 근접 보정은 주변 레이아웃과 대상 레이어의 레이아웃 사이의 마진을 고려하여 수행될 수 있다. 설명의 편의를 위해, 본 발명의 실시 예들에 관한 중복되는 설명들은 이하 생략될 것이다.
유저 인터페이스(2300)는 프로세서(2100) 및 메모리/스토리지(2200)의 동작에 의해 얻어진 결과를 사용자(10)에게 제공하기 위해 동작할 수 있다. 나아가, 유저 인터페이스(2300)는 사용자(10)로부터 다양한 데이터(예컨대, 레이아웃의 설계에 관한 데이터 등)를 제공받기 위해 이용될 수 있다. 일 실시 예에서, 광 근접 보정이 수행되기 전에, 도 14 및 도 21의 마진들(MA, MA1, MA2)의 값들 및/또는 [수학식 2]의 설정 값이 유저 인터페이스(2300)를 통해 수신될 수 있다.
예로서, 사용자(10)는 마스크(1400) 및 레이아웃의 설계자일 수 있다. 예로서, 유저 인터페이스(2300)는 디스플레이 장치, 스피커, 키보드, 마우스 등과 같은 입출력 인터페이스를 포함할 수 있다.
마스크 제작 장치(2000)는 도 2 내지 도 21을 참조하여 설명된 본 발명의 실시 예들에 따라 최종적으로 갱신된 설계 레이아웃(FU)을 출력할 수 있다. 최종적으로 갱신된 설계 레이아웃(FU)은 실제 레이아웃과 목표 레이아웃 사이의 오차가 허용 가능 수준 이내로 될 때까지 광 근접 보정을 수행함으로써 획득될 수 있다. 본 발명의 실시 예에서, 최종적으로 갱신된 설계 레이아웃(FU)은 관심 세그먼트가 마진에 의해 정의되는 허용 경계까지 바이어스될 때까지 광 근접 보정을 수행함으로써 획득될 수 있다.
마스크 제작 장치(2000)는 최종적으로 갱신된 설계 레이아웃(FU)에 기초하여 마스크(1400)를 제작할 수 있다. 마스크(1400)는 최종적으로 갱신된 설계 레이아웃(FU)에 대응하는 이미지 패턴들을 포함하여 제작될 수 있다.
도 23은 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 칩 또는 회로를 포함하는 이동식 전자 장치를 보여주는 블록도이다. 이동식 전자 장치(3000)는 영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(Power Management Integrated Circuit; 3800)를 포함할 수 있다. 실시 예로서, 이동식 전자 장치(3000)는 이동식 단말기, PDA(Portable Digital Assistant), PMP(Personal Media Player), 디지털 카메라, 스마트폰, 태블릿, 웨어러블(Wearable) 장치 등 중 하나일 수 있다.
영상 처리기(3100)는 렌즈(3110)를 통해 빛을 제공받을 수 있다. 영상 처리기(3100)에 포함되는 이미지 센서(3120) 및 영상 신호 처리기(3130)는 제공받은 빛에 기초하여 영상을 생성할 수 있다.
무선 통신 블록(3200)은 안테나(3210), 송수신기(3220), 및 모뎀(3230)을 포함할 수 있다. 무선 통신기(3200)는 GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), WCDMA(Wideband CDMA), HSPA(High Speed Packet Access), EV-DO(Evolution-Data Optimized), WiMax(Worldwide Interoperability for Microwave Access), WiBro(Wireless Broadband), LTE(Long Term Evolution), LTE(Long Term Evolution), Bluetooth, NFC(Near Field Communication), WiFi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약들에 따라 이동식 전자 장치(3000)의 외부와 통신할 수 있다.
오디오 처리기(3300)는 오디오 신호 처리기(3310)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(3300)는 마이크(3320)를 통해 오디오 입력을 제공받거나, 스피커(3330)를 통해 오디오 출력을 제공할 수 있다.
불휘발성 메모리(3400)는 전원 공급과 무관하게 보존을 필요로 하는 데이터를 저장할 수 있다. 예로서, 불휘발성 메모리(3400)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등 중 하나 이상을 포함할 수 있다. 메모리 컨트롤러(3410)의 제어에 따라, 메모리 장치(3420)는 데이터를 저장하거나 데이터를 출력할 수 있다.
RAM(3500)은 이동식 전자 장치(3000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, RAM(3500)은 이동식 전자 장치(3000)의 워킹(Working) 메모리, 연산(Operation) 메모리, 버퍼(Buffer) 메모리 등으로 이용될 수 있다. RAM(3500)은 메인 프로세서(3700)에 의해 처리된 또는 처리될 데이터를 임시로 저장할 수 있다.
유저 인터페이스(3600)는 메인 프로세서(3700)의 제어에 따라 사용자와 이동식 전자 장치(3000) 사이의 인터페이싱을 처리할 수 있다. 예로서, 유저 인터페이스(3600)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서 등과 같은 입력 인터페이스를 포함할 수 있다. 나아가, 유저 인터페이스(3600)는 표시 장치, 모터 등과 같은 출력 인터페이스를 포함할 수 있다. 예로서, 표시 장치는 LCD(Liquid Crystal Display), LED(Light Emitting Diode) 디스플레이, OLED(Organic LED) 디스플레이, AMOLED(Active Matrix OLED) 디스플레이 등 중 하나 이상을 포함할 수 있다.
메인 프로세서(3700)는 이동식 전자 장치(3000)의 전반적인 동작들을 제어할 수 있다. 영상 처리기(3100), 무선 통신기(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), 및 RAM(3500)은 메인 프로세서(3700)의 제어에 따라 유저 인터페이스(3600)를 통해 제공되는 사용자 명령을 수행할 수 있다. 또는, 영상 처리기(3100), 무선 통신기(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), 및 RAM(3500)은 메인 프로세서(3700)의 제어에 따라 유저 인터페이스(3600)를 통해 사용자에게 서비스를 제공할 수 있다. 메인 프로세서(3700)는 SoC(System on Chip)로 구현될 수 있다. 예로서, 메인 프로세서(3700)는 어플리케이션 프로세서(Application Processor)를 포함할 수 있다.
전력 관리 집적 회로(3800)는 이동식 전자 장치(3000)의 동작에 이용되는 전력을 관리할 수 있다. 예로서, 전력 관리 집적 회로(3800)는 배터리(미도시) 또는 외부 전원(미도시)으로부터 제공되는 전력을 적절히 변환할 수 있다. 나아가, 전력 관리 집적 회로(3800)는 적절히 변환된 전력을 이동식 전자 장치(3000)의 구성 요소들로 제공할 수 있다.
영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(3800) 각각은 도 2 내지 도 21을 참조하여 설명된 본 발명의 실시 예들에 따라 제작된 마스크를 이용하여 구현된 회로 또는 칩을 포함할 수 있다. 영상 처리기(3100), 무선 통신 블록(3200), 오디오 처리기(3300), 불휘발성 메모리(3400), RAM(3500), 유저 인터페이스(3600), 메인 프로세서(3700), 및 전력 관리 집적 회로(3800) 각각에 포함되는 회로 또는 칩은 본 발명의 실시 예에 따른 광 근접 보정에 의해 제작된 마스크를 이용하여 구현될 수 있다.
위에서 설명된 것과 같이, 본 발명의 실시 예에 따른 광 근접 보정은 여러 레이어를 함께 고려하여 수행될 수 있다. 본 발명의 실시 예에서, 대상 레이어를 위한 광 근접 보정은 주변 레이아웃과 대상 레이어의 레이아웃 사이의 마진을 고려하여 수행될 수 있다. 따라서, 서로 다른 위치들에 있는 여러 레이어와 각각 관련되는 레이아웃들 사이에서 최적의 마진이 획득될 수 있다. 설명의 편의를 위해, 본 발명의 실시 예들에 관한 중복되는 설명들은 이하 생략될 것이다.
본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 회로 또는 칩은 다양한 형태의 반도체 패키지를 이용하여 실장될 수 있다. 예컨대, 본 발명의 실시 예에 따라 제작된 마스크를 이용하여 구현된 회로 또는 칩은 PoP(Package on Package), BGAs(Ball Grid Arrays), CSPs(Chip Scale Packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-line Package), MQFP(Metric Quad Flat Pack), TQFP(Thin Quad Flat Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등의 패키지를 이용하여 실장될 수 있다.
각각의 개념도에 나타낸 구성은 단지 개념적인 관점에서 이해되어야 한다. 본 발명의 이해를 돕기 위해, 개념도에 나타낸 구성 요소 각각의 형태, 구조, 크기 등은 과장 또는 축소되어 표현되었다. 실제로 구현되는 구성은 각각의 개념도에 나타낸 것과 다른 물리적 형상을 가질 수 있다. 각각의 개념도는 구성 요소의 물리적 형상을 제한하기 위한 것이 아니다.
각각의 블록도에 나타낸 장치 구성은 발명의 이해를 돕기 위한 것이다. 각각의 블록은 기능에 따라 더 작은 단위의 블록들로 형성될 수 있다. 또는, 복수의 블록들은 기능에 따라 더 큰 단위의 블록을 형성할 수 있다. 즉, 본 발명의 기술 사상은 블록도에 도시된 구성에 의해 한정되지 않는다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만, 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서, 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서, 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한, 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
10 : 사용자
1000 : 포토 리소그래피 시스템
1200 : 광원 1400 : 마스크
1600 : 축소 투영 장치 1800 : 웨이퍼 스테이지
2000 : 마스크 제작 장치 2100 : 프로세서
2200 : 메모리/스토리지 2300 : 유저 인터페이스
3000 : 이동식 전자 장치
3100 : 영상 처리기 3110 : 렌즈
3120 : 이미지 센서 3130 : 영상 신호 처리기
3200 : 무선 통신 블록 3210 : 안테나
3220 : 송수신기 3230 : 모뎀
3300 : 오디오 처리기 3310 : 오디오 신호 처리기
3320 : 마이크 3330 : 스피커
3400 : 불휘발성 메모리 3410 : 메모리 컨트롤러
3420 : 메모리 장치 3500 : RAM
3600 : 유저 인터페이스 3700 : 메인 프로세서
3800 : 전력 관리 집적 회로

Claims (10)

  1. 광 근접 보정의 대상 레이어를 위한 제 1 설계 레이아웃의 윤곽을 복수의 세그먼트로 분할하는 단계;
    상기 복수의 세그먼트 중에서, 상기 대상 레이어의 하부 레이어를 위한 제 2 설계 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 하나 이상의 관심 세그먼트들을 선택하는 단계;
    상기 복수의 세그먼트 중에서 상기 관심 세그먼트들 외의 일반 세그먼트들 각각에 할당된 제 1 비용 함수 및 상기 관심 세그먼트들 각각에 할당된 제 2 비용 함수에 기초하여 상기 대상 레이어를 위해 상기 광 근접 보정을 수행하는 단계; 및
    상기 광 근접 보정의 결과에 기초하여 상기 제 1 설계 레이아웃을 갱신하고 상기 갱신된 제 1 설계 레이아웃에 대응하는 마스크를 제작하는 단계를 포함하되,
    상기 제 2 비용 함수는 상기 관심 세그먼트들 각각과 상기 제 2 설계 레이아웃의 상기 윤곽 사이에서 허용되는 마진에 관한 모델을 포함하고,
    상기 광 근접 보정을 수행하는 단계에서, 상기 관심 세그먼트들 각각은 상기 허용되는 마진에 의해 정의되는 허용 경계까지 바이어스되는 마스크 제작 방법.
  2. 제 1 항에 있어서,
    상기 하부 레이어는 금속 레이어에 대응하고,
    상기 대상 레이어는 상기 하부 레이어의 위에 제공될 상부 레이어를 상기 하부 레이어와 연결하는 비아 레이어에 대응하는 마스크 제작 방법.
  3. 제 1 항에 있어서,
    상기 제 1 비용 함수는 목표 레이아웃과, 상기 일반 세그먼트들에 기초하여 실제로 인쇄될 실제 레이아웃 사이의 오차를 최소화하기 위한 모델을 포함하는 마스크 제작 방법.
  4. 제 1 항에 있어서,
    상기 광 근접 보정을 수행하는 단계에서, 상기 제 2 비용 함수의 상기 모델은 상기 허용되는 마진에 대응하는 설정 값으로 수렴하도록 결정되는 마스크 제작 방법.
  5. 제 4 항에 있어서,
    상기 광 근접 보정을 수행하는 단계 이전에, 상기 관심 세그먼트들 각각을 위해 유저 인터페이스를 통해 상기 설정 값을 수신하는 단계를 더 포함하는 마스크 제작 방법.
  6. 제 1 항에 있어서,
    상기 제 2 설계 레이아웃은 상기 제 1 설계 레이아웃과 중첩되지 않고 상기 제 1 설계 레이아웃의 상기 윤곽으로부터 기준 거리 내에 있는 마스크 제작 방법.
  7. 제 1 항에 있어서,
    상기 허용되는 마진의 값은 상기 관심 세그먼트들 각각을 위해 다르게 설정되는 마스크 제작 방법.
  8. 제 7 항에 있어서,
    상기 관심 세그먼트들 각각을 식별하기 위해 참조되는 식별 마커가 상기 관심 세그먼트들 중 적어도 하나에 할당되고,
    상기 식별 마커에 기초하여 상기 관심 세그먼트들 각각과 관련되는 상기 허용되는 마진의 값이 파악되는 마스크 제작 방법.
  9. 제 1 항에 있어서,
    상기 관심 세그먼트들 각각이 상기 허용 경계까지 바이어스되지 않은 경우, 상기 광 근접 보정을 수행하는 단계가 반복되는 마스크 제작 방법.
  10. 제 1 금속 레이어, 상기 제 1 금속 레이어의 위에 제공될 제 2 금속 레이어, 및 상기 제 1 금속 레이어를 상기 제 2 금속 레이어와 연결하는 비아 레이어를 위해 제 1 내지 제 3 광 근접 보정을 각각 수행하는 단계; 및
    상기 제 1 내지 제 3 광 근접 보정의 결과들에 기초하여 마스크들을 제작하는 단계를 포함하되,
    상기 비아 레이어를 위해 상기 제 3 광 근접 보정을 수행하는 단계는:
    상기 제 1 금속 레이어를 위한 제 1 설계 레이아웃 중에서, 적어도, 상기 비아 레이어를 위한 제 2 설계 레이아웃과 중첩되지 않고 상기 제 2 설계 레이아웃의 윤곽으로부터 기준 거리 내에 있는 주변 레이아웃을 획득하는 단계;
    상기 제 2 설계 레이아웃의 상기 윤곽을 분할하여 생성되는 복수의 세그먼트 중에서, 상기 주변 레이아웃의 윤곽에 가까워지는 방향으로 바이어스될 하나 이상의 관심 세그먼트들을 선택하는 단계; 및
    상기 복수의 세그먼트 중에서 상기 관심 세그먼트들 외의 일반 세그먼트들 각각에 할당된 제 1 비용 함수 및 상기 관심 세그먼트들 각각에 할당된 제 2 비용 함수에 기초하여 상기 제 3 광 근접 보정을 수행하는 단계를 포함하고,
    상기 제 2 비용 함수는 상기 관심 세그먼트들 각각과 상기 주변 레이아웃의 상기 윤곽 사이에서 허용되는 마진에 관한 모델을 포함하는 마스크 제작 방법.
KR1020150158947A 2015-11-12 2015-11-12 광 근접 보정을 수행하여 마스크를 제작하는 방법 KR102481295B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150158947A KR102481295B1 (ko) 2015-11-12 2015-11-12 광 근접 보정을 수행하여 마스크를 제작하는 방법
US15/334,508 US10031410B2 (en) 2015-11-12 2016-10-26 Method for fabricating mask by performing optical proximity correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150158947A KR102481295B1 (ko) 2015-11-12 2015-11-12 광 근접 보정을 수행하여 마스크를 제작하는 방법

Publications (2)

Publication Number Publication Date
KR20170056073A KR20170056073A (ko) 2017-05-23
KR102481295B1 true KR102481295B1 (ko) 2022-12-27

Family

ID=58689982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150158947A KR102481295B1 (ko) 2015-11-12 2015-11-12 광 근접 보정을 수행하여 마스크를 제작하는 방법

Country Status (2)

Country Link
US (1) US10031410B2 (ko)
KR (1) KR102481295B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108333865B (zh) * 2017-01-18 2021-06-08 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
US10954838B2 (en) * 2018-10-05 2021-03-23 GM Global Technology Operations LLC System and methods of integrated control of combustion and SCR systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060039A (ja) 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
JP2007279758A (ja) 1995-12-22 2007-10-25 Toshiba Corp 光近接効果補正方法
JP2013015831A (ja) 2011-07-01 2013-01-24 Asml Netherlands Bv 費用関数ベースの同時ｏｐｃ及びｓｂａｒ最適化のための方法及び装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376260B2 (en) 2002-05-22 2008-05-20 Lsi Logic Corporation Method for post-OPC multi layer overlay quality inspection
US20040058550A1 (en) 2002-09-19 2004-03-25 Infineon Technologies North America Corp. Dummy patterns for reducing proximity effects and method of using same
US7653892B1 (en) 2004-08-18 2010-01-26 Cadence Design Systems, Inc. System and method for implementing image-based design rules
US7434199B2 (en) 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
US7698676B1 (en) 2005-11-10 2010-04-13 Qi-De Qian Method and system for improving manufacturability of integrated devices
US7503028B2 (en) 2006-01-10 2009-03-10 International Business Machines Corporation Multilayer OPC for design aware manufacturing
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
KR100809705B1 (ko) 2006-09-26 2008-03-06 삼성전자주식회사 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
KR100934833B1 (ko) 2007-10-31 2009-12-31 주식회사 하이닉스반도체 반도체 소자의 패턴 검증 방법
EP2093614A1 (en) 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
NL2003699A (en) 2008-12-18 2010-06-21 Brion Tech Inc Method and system for lithography process-window-maximixing optical proximity correction.
US8239786B2 (en) 2008-12-30 2012-08-07 Asml Netherlands B.V. Local multivariable solver for optical proximity correction in lithographic processing method, and device manufactured thereby
KR101033225B1 (ko) 2009-06-16 2011-05-06 주식회사 하이닉스반도체 패턴 레이아웃을 광근접효과보정하는 방법
KR20120101197A (ko) 2011-02-08 2012-09-13 삼성전자주식회사 포토 마스크의 제조 방법
KR20130008662A (ko) 2011-02-28 2013-01-23 삼성전자주식회사 포토마스크 레이아웃 형성 방법
KR20150046657A (ko) 2013-10-22 2015-04-30 삼성전자주식회사 광 근접 보정의 모델링 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279758A (ja) 1995-12-22 2007-10-25 Toshiba Corp 光近接効果補正方法
JP2003060039A (ja) 2001-08-16 2003-02-28 Mitsubishi Electric Corp レイアウト検証方法およびそのプログラムおよびレイアウト検証装置
JP2013015831A (ja) 2011-07-01 2013-01-24 Asml Netherlands Bv 費用関数ベースの同時ｏｐｃ及びｓｂａｒ最適化のための方法及び装置

Also Published As

Publication number Publication date
KR20170056073A (ko) 2017-05-23
US10031410B2 (en) 2018-07-24
US20170139317A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
US10527929B2 (en) Methods of improving optical proximity correction models and methods of fabricating semiconductor devices using the same
KR102321615B1 (ko) 반도체 장치의 제조 방법
US9952499B2 (en) Method of fabricating a mask using common bias values in optical proximity correction
CN108538829B (zh) 半导体装置及其制造方法
US9996658B2 (en) Method of manufacturing a semiconductor device
KR102466464B1 (ko) 광 근접 보정을 위해 초기 바이어스 값을 제공하는 방법, 및 그 초기 바이어스 값에 기초한 광 근접 보정을 수반하는 마스크 제작 방법
US11415896B2 (en) Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same
TWI795485B (zh) 佈局設計方法以及電腦可讀取媒體
US11101267B2 (en) Integrated circuit including multiple-height cell and method of manufacturing the integrated circuit
US9904753B2 (en) Methods for designing a layout of a semiconductor device including at least one risk via
CN107121889B (zh) 光学邻近校正检验方法、设计堆叠存储器件的布局的方法及堆叠存储器件制造方法
KR102481295B1 (ko) 광 근접 보정을 수행하여 마스크를 제작하는 방법
US11150551B2 (en) Method for optical proximity correction in which consistency is maintained and method for manufacturing mask using the same
US20110055776A1 (en) Method of designing semiconductor device
KR102257381B1 (ko) 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템
KR20230086844A (ko) 반도체 소자의 제조 방법
US11733604B2 (en) Optical proximity correction method and method of fabricating a semiconductor device using the same
US20220292245A1 (en) Method of manufacturing a semiconductor device
US20230194974A1 (en) Methods for optical proximity correction and methods of fabricating semiconductor devices using the same
KR20230116422A (ko) 포토마스크 레이아웃의 생성 방법 및 이를 이용하는 반도체 장치의 제조 방법
US20150048457A1 (en) Mask Optimization for Multi-Layer Contacts

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant