JP2013015831A - 費用関数ベースの同時opc及びsbar最適化のための方法及び装置 - Google Patents

費用関数ベースの同時opc及びsbar最適化のための方法及び装置 Download PDF

Info

Publication number
JP2013015831A
JP2013015831A JP2012141644A JP2012141644A JP2013015831A JP 2013015831 A JP2013015831 A JP 2013015831A JP 2012141644 A JP2012141644 A JP 2012141644A JP 2012141644 A JP2012141644 A JP 2012141644A JP 2013015831 A JP2013015831 A JP 2013015831A
Authority
JP
Japan
Prior art keywords
features
feature
cost function
function
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012141644A
Other languages
English (en)
Other versions
JP5680588B2 (ja
Inventor
Jun Tao
タオ,ジュン
Bean-Dea Chen
チェン,ビーン−デア
Yen-Wen Loo
ルー,イエン−ウェン
Jianwei Li
リ,ジアンウェイ
Ming-Chun Tsai
ツァイ,ミン−チュン
Dong Mao
マオ,ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2013015831A publication Critical patent/JP2013015831A/ja
Application granted granted Critical
Publication of JP5680588B2 publication Critical patent/JP5680588B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】リソグラフィプロセスのために好ましいレイアウトを得るための方法を提供する。
【解決手段】この方法は、複数のフィーチャを含む初期レイアウトを識別するステップと、終了条件が満足するまでフィーチャを再構成することによって、好ましいレイアウトを得るステップと、を含み、再構成するステップが、複数のリソグラフィプロセス条件に関しフィーチャへの一組の変化がリソグラフィメトリックにどのように影響したかを測定する費用関数を評価するステップと、少なくとも幾つかがフィーチャの特性の関数である一連の項に費用関数を展開するステップと、を含む。
【選択図】図6A

Description

[0001] 半導体業界において、マイクロリソグラフィ(又は単にリソグラフィ)は、半導体ウェーハ(例えばシリコン又はGaAsウェーハ)上に回路パターンを印刷するプロセスである。現在、光リソグラフィは、半導体デバイス及びフラットパネルディスプレイなどのその他のデバイスを大量生産するのに用いられる主要技術である。このようなリソグラフィは可視光から深紫外線のスペクトル範囲の光を用いて基板上の感光性レジストを露光する。将来、極紫外線(EUV)及び軟X線が使用できるようになろう。露光後、レジストは現像されてレリーフ像を生成する。
[0002] 光リソグラフィでは、製造されるデバイス構造のテンプレートとして機能するフォトマスク(多くの場合、マスク又はレチクルと呼ばれる)が、電子ビーム又はレーザビームの直接描画ツールを用いてまず描画される。典型的な光リソグラフィ用フォトマスクは、1辺が6〜8インチのガラス(又は水晶)板から成り、その一表面は厚さ約100nmの薄い金属層(例えばクロム)で被覆されている。デバイスパターンがこの金属層中にエッチングされ、その透明な区域を通して光の透過を可能にする。金属層がエッチングされていない区域は光の透過が遮断される。このようにして、パターンを半導体ウェーハ上に投影することができる。
[0003] マスクは、ウェーハ上に所望の回路パターンを生成するのに用いられる、特定のパターン及びフィーチャが含まれる。マスク像をウェーハ上に投影するのに用いられるツールは「ステッパ」又は「スキャナ」と呼ばれる(以下、総称として「露光ツール」と呼ぶ)。図1は、従来の露光ツールの光投影リソグラフィシステム10の図である。システム10は、照明源12と、照明瞳フィルタ14と、レンズサブシステム16a〜cと、マスク18と、投影瞳フィルタ20と、マスク18が投影されるウェーハ22とを含む。照明源12を、例えば、UV(紫外線)、DUV(深紫外線)、又はEUV波長で動作することができる。照明源12の光線は、広げられスクランブルされてから照明瞳14に入射する。照明瞳14は、単純な円形アパーチャであってもよく、又はオフアクシス照明用専用に設計される形状を有していてもよい。オフアクシス照明には、例えば、環状照明(すなわち、照明瞳14は設計された内径及び外径を有するリングである)、四重極照明(すなわち、照明瞳14は瞳面の4つの象限に4つの開口を有する)、及び二重極照明その他が含まれる。
[0004] 照明瞳14の次に、光は照明光学系(例えば、レンズサブシステム16a)を通過してマスク18に入射する。マスク18は、投影光学系によりウェーハ22上に結像される回路パターンを含む。ウェーハ22上での所望のパターンサイズはますます最小化され、且つパターンのフィーチャの相互距離がますます近くなるにつれて、より一層高度の技術がリソグラフィプロセスに求められるようになっている。投影光学系(例えばレンズサブシステム16b及び16c、及び投影瞳フィルタ20)がウェーハ22上にマスク18を結像する。投影光学系の瞳20は、投影光学系を通過可能なマスクパターンの最大空間周波数を制限する。「開口数」又はNAと呼ばれる数が、多くの場合、瞳20の特性を示す。
[0005] 投影像によってレジストが露光され、その後ベークおよび現像される際、レジストは、複雑な化学的及び物理的変化を受ける傾向がある。最終的なレジストパターンは、通常、クリティカルディメンション又はCDによって特徴付けられる。CDは通常、レジストと基板の界面におけるレジストフィーチャの幅として定義される。CDは通常所与のデバイス内にパターニングされる最小のフィーチャを示すことを意図しているが、実際にはCDという用語は任意のレジストフィーチャの線幅を示すのに用いられる。
[0006] 多くの露光ツールにおいて、光学系がマスクレベルからウェーハレベルへパターンサイズを縮小し、通常は4又は5の縮小係数が用いられる。このためマスクレベルのパターンは、典型的にはウェーハレベルの所望のパターンよりも大きい。これによって、マスクレベルで要求される寸法制御許容誤差が緩和され、マスク製造プロセスの歩留まり及び製造可能性が改善される。露光ツールのこの縮小係数は、露光プロセスの「寸法」を指す際に特定の混乱を引き起こす。本明細書中、フィーチャサイズ及び寸法は、ウェーハレベルのフィーチャサイズ及び寸法を指し、「最小フィーチャサイズ」はウェーハレベルの最小フィーチャを指す。
[0007] 露光プロセスにおいてデバイスを正確にパターニングするには、そのデバイス内のすべての重要構造のCDが設計目標寸法を達成するようにパターニングされなければならない。すべての目標CDを誤差なく達成することは現実的には不可能であるので、デバイスはCD誤差に関して特定の許容誤差を持って設計される。この場合、すべての臨界フィーチャのCDがこれら予め定義された許容誤差内にある場合に、パターンが許容可能であると考えられる。製造環境において実行可能な露光プロセスには、製造中に発生が予想される通常のプロセス変動の範囲を示すプロセス条件範囲全体でCDの分布の全体が許容誤差制限内に収まることが必要である。例えば、公称上同一プロセス条件の実線量は、公称線量から±5%の変動が可能であり、公称上同一プロセス条件の実焦点面は、公称焦点面から±100nmまで変動可能である。
[0008] パターン転写プロセスの忠実度を制限又は低下させる要因には、マスク製造プロセスにおける、投影光学系における、レジストプロセスにおける、及び、投影された光とウェーハ上に形成されたフィルムスタックとの間の相互作用の制御における、不完全性が含まれる。しかしながら、たとえ完全なマスク、完全な光学系、完全なレジストシステム、及び完全な基板反射率制御を用いても、結像されるフィーチャの寸法が、露光ツールで用いられる光の波長より小さくなると、像忠実度を維持するのは困難である。193nmの照明源を用いる露光プロセスでは65nm程度の小さいフィーチャが望ましい。このような深サブ波長の状況において、パターン転写プロセスは高度の非線形になり、ウェーハレベルにおける最終パターンの寸法は、マスクレベルにおけるパターンのサイズだけでなくフィーチャの局所環境にも高度に敏感な関数となる。ここで局所環境とは、光の波長のおよそ5〜10倍の半径の範囲である。波長に比較して非常に小さいフィーチャサイズである場合は、マスク上で同一構造であっても近隣のフィーチャのサイズ及び近接性に依存してウェーハレベルで寸法に違いが生じる。また、直接隣接していなくても、露光ツールの光学系によって定義される近隣範囲内にあるフィーチャであれば同様である。これらの光近接効果は、文献において周知である。
[0009] パターン転写プロセスにおける結像品質の改善及び高度非線形性の低減を目指す努力の一環として、現在のプロセス技術は、種々の高解像度化技術(「RET」)を採用している。今日用いられている先導的RETの1つが光近接効果補正(OPC)である。OPCは、近接効果を克服するためのすべての技術に対する総称である。OPCの最も簡単な形式の1つは選択的バイアスである。CD対ピッチ曲線が与えられると、異なるピッチのすべてが、マスクレベルでCDを変更することによって少なくとも最良の焦点及び露光で同一のCDを強制的に生成する。このように、ウェーハレベルにおいてフィーチャの印刷が小さすぎると、マスクレベルのフィーチャが公称値よりも僅かに大きくなるようにバイアスされる。またその逆も同様である。マスクレベルからウェーハレベルへのパターン転写プロセスは非線形であるため、バイアス量は単純に最良の焦点及び露光において測定されたCD誤差に縮小率を掛けたものではなく、モデリング及び実験を用いて、適切なバイアスを決定することができる。選択的バイアス法は、特に公称プロセス条件にのみ適用されるという点で近接効果問題への対策としては不完全である。このバイアスが最良の焦点及び露光における均一なCD対ピッチ曲線を得るために原理的に適用されたとしても、露光プロセスが公称条件から一旦変動すれば、バイアスされたピッチ曲線の各々は応答が異なるため、異なるフィーチャには異なるプロセスウィンドウが生成される。その結果、同一のCD対ピッチを提供する「最良な」バイアスが、全体のプロセスウィンドウに対して負の影響を持つこともあり、したがってターゲットフィーチャのすべてをウェーハ上に所望のプロセス許容誤差内で印刷する焦点及び露光範囲を拡大するのではなく縮小してしまうこともあり得る。
[0010] 上記一次元バイアスの例以外にも、さらに複雑な別のOPC技術が開発され、利用されている。二次元の近接効果にはラインエンド縮小がある。ラインエンドは、露光及び焦点の関数として、所望のエンドポイント位置から「プルバック」する傾向がある。多くの例では、長いラインのエンド縮小の程度は、幾つかの場合、対応するライン幅縮小よりも数倍大きくなることがある。例えばソース−ドレイン領域上のポリシリコンゲート層のように、被覆されるはずの基層の上をラインエンドが完全にクロスオーバできなかった場合、この種のラインエンドプルバックは、製造されるデバイスの重大な故障を生じさせるおそれがある。この種のパターンは、焦点及び露光に高感度であるため、単にラインエンドを設計長さよりも長くするようにバイアスするだけでは不十分である。何故なら、最良の焦点及び露光において、又は露光不足条件下において、ラインが過度に長くなり、その結果、延長されたラインエンドが近隣構造に接触して回路短絡を引き起こすか、又は回路内の個々のフィーチャ間にさらに空間が追加された場合に不必要に大きな回路サイズとなるからである。集積回路の設計及び製造における主目的の1つは、1チップ当たり必要となる面積を最小化する一方で、機能素子の数を最大化することであるため、過度の空間を追加することは、極めて望ましくない解決策である。
[0011] ラインエンドプルバック問題を解決する助けとして、二次元OPCが開発されている。「ハンマーヘッド」又は「セリフ」として知られる追加構造(又は補助フィーチャ)が慣習的にラインエンドに付加され、ラインエンドを効果的に所定の位置に据付け、プロセスウィンドウ全体に亘ってプルバックを低減する。これらの追加構造は最良の焦点及び露光であっても解像されないが、それら自身が完全に解像されることなく主要フィーチャの外観を変化させる。「主要フィーチャ」が、本明細書中で用いられる場合は、プロセスウィンドウの幾つかの又はすべての条件下で、ウェーハ上に印刷されることを意図されるフィーチャを意味する。補助フィーチャは、ラインエンドに加えられる簡単なハンマーヘッドだけでなく、マスク上のパターンが所望のウェーハパターンを単に縮小比率の分だけ拡大したものではないという程のより積極的な形状を取ることができる。セリフ等の補助フィーチャは単にラインエンドプルバックを低減するという場合以外に、より多くの場合に適用できる。内側又は外側セリフは、任意のエッジ、特に二次元エッジに適用して、コーナーの丸み、又はエッジの飛び出しを低減することができる。十分な選択的バイアス工程を施したり、あらゆるサイズ及び極性の補助フィーチャを追加したりすると、マスク上のフィーチャはウェーハレベルにおいて望まれる最終パターンとはますます似ていないものになる。一般的にマスクパターンは、ウェーハレベルパターンの歪み前の形とされる。この歪みはリソグラフィプロセス中に発生するパターン変形を無効にするか又は破棄することを意図するものであり、それによって設計者によって意図されたものにできるだけ近いパターンをウェーハ上に生成する。
[0012] 他のOPC技術では、主要フィーチャのエッジにそのエッジが接続するセリフ等の補助構造に付加するのではなく、完全に独立した非解像の補助フィーチャがマスクに付加される。ここで用語「独立」の意味するところは、これら補助フィーチャのエッジが主要フィーチャのエッジに接続していないということである。これらの独立した補助フィーチャは、ウェーハ上のフィーチャとして印刷することを意図又は所望するのではなく、近隣の主要フィーチャの空間像に変更を加えて主要フィーチャの印刷性及びプロセス許容誤差を改善することを意図している。これらの補助フィーチャ(多くの場合、「散乱バー」又は「SBAR」と呼ばれる)は、主要フィーチャのエッジの外側にあるフィーチャであるサブ解像度補助フィーチャ(SRAF)及び主要フィーチャのエッジの内側からスクープアウトされたフィーチャであるサブ解像度逆フィーチャ(SRIF)を含むことができる。SBARの存在は、マスクに更なる層の複雑性を追加する。図2は、例示的な主要フィーチャ、例示的なSRAF、及び例示的なSRIFを示す。散乱バーを用いる簡単な例は、孤立ラインフィーチャの両側に非解像の散乱バーの規則的な配列を描かくことである。これは、空間像の観点からすると、孤立ラインを、一連の密なラインの中で、単ラインのより代表的なものに見えるようにする効果を有し、その結果、プロセスウィンドウの焦点及び露光の許容誤差が、密パターンのそれらにより近くなる。このように装飾された孤立フィーチャと密パターンの共通のプロセスウィンドウは、マスクレベルで孤立として描かれたフィーチャより、焦点及び露光変動に対して大きな共通許容誤差を持つことになる。
[0013] これらOPC技術の多くは、同様に解像度及びプロセスウィンドウを改善するために付加される位相シフト構造と共に単一マスク上で用いることが可能である。二次元構造では移動したり、サイズ変更したり、補助フィーチャを用いて改善したり、且つおそらくは隣接するフィーチャと衝突することなく位相シフトしたりしなければならないため、一次元ラインにバイアスするという簡単なタスクが、ますます複雑性を増す。深サブ波長リソグラフィの近接範囲が拡大されたことにより、フィーチャに適用されるOPCの種類を変更することが、0.5ミクロンから1ミクロンの範囲内にある他のフィーチャに対して意図しない結果をもたらすことがある。この近接範囲内に多くのフィーチャが存在する可能性があるため、また、より積極的な方法が追加されることもあり、OPC装飾を最適化するタスクはますます複雑性を増す。追加された各々の新しいフィーチャは他のフィーチャに影響を与え、次にそれが再補正され、その結果が反復的に繰り返され、マスクレイアウトに収束される。それによって各フィーチャが元々意図されていた方法で印刷されると同時に近隣のフィーチャの空間像にも適切に寄与し、それらも各々の許容誤差内で印刷される。
[0014] リソグラフィプロセスのために好ましいレイアウトを得るための方法が本明細書に記載される。この方法は、複数のフィーチャを含む初期レイアウトを識別するステップと、終了条件が満足するまでフィーチャを再構成することによって好ましいレイアウトを得るステップと、を含み、再構成するステップは、複数のリソグラフィプロセス条件に関しフィーチャへの一組の変化がリソグラフィメトリックにどのように影響したかを測定する費用関数を評価するステップと、少なくとも幾つかがフィーチャの特性の関数である一連の項に費用関数を展開するステップと、を含む。
[0015]リソグラフィシステムの一実施形態の図である。 [0016]例示的な主要フィーチャ、例示的なSRAF、及び例示的なSRIFを示す。 [0017]モデルベースのOPCの方法ステップを示すフローチャートである。 [0018]フィーチャ及び仮定のシミュレートされたレジスト像のエッジ配置誤差を示す図である。 [0019]フィーチャ及び仮定のシミュレートされたレジスト像のエッジ配置誤差を示す図である。 [0020]例示的な主要フィーチャ及び例示的な補助フィーチャのエッジのセグメントの移動を示す。 [0021]図6Aのフィーチャに追加の分解ポイントが追加され得ることを示す。 [0022]1つのダイのフィーチャ及び別のダイの対応するフィーチャの再構成の差異を測定するメトリックを示す。 [0023]ネッキングの制約を示す。 [0024]ブリッジングの制約を示す。 [0025]1つのフィーチャが切断されて2つの個別のフィーチャになるか、又は2つの個別のフィーチャが接合されて1つのフィーチャになることを示す。 [0026]ある実施形態に係るリソグラフィプロセスのために好ましいレイアウトを得るための方法の例示的なフローチャートを示す。 [0027]本発明のシミュレーション方法の実施を補佐するコンピュータシステムを示すブロック図である。 [0028]本発明の方法と共に用いるのに適切なリソグラフィ投影装置の概略図である。
[0029] 本発明の特定の態様によれば、フィーチャ間の複雑性と相互作用により、多くの技術を用いることができることを本発明者らは認識し、近隣のOPC補助フィーチャが隣接するフィーチャに与える意図しない歪みから最重要構造を最良に保護するための最適化ルーチンの優先順位付けをどのようにするか、フィーチャ間の位相及び配置矛盾をどのように解決するか、又は計算されたフィーチャの所期の結果に対する最終的な収束と、計算速度のトレードオフをどのようにするか、製造可能な技術としてのOPCを完全に実現するための詳細等を記載する。
[0030] OPCは、ルールベースの方法又はモデルベースの方法を採用することができる。ルールベースのOPCでは、SBARを含む補助フィーチャを主要フィーチャに経験的に追加し得る。例えば、後にその効果を検証することなく、同じセリフをすべてのラインに追加することが可能である。モデルベースのOPCでは、露光ツールの空間像への影響とレジストプロセスの影響とが数学的にモデル化される。図3は、典型的なモデルベースのOPCの設計プロセスを示すフローチャートである。ステップ210では、OPC前レイアウト、OPC技術ファイル、光学モデル、及びレジストモデルが入手される。OPC技術ファイルは、使用されるモデルベースのOPC技術の種類、例えばライン幅バイアス補正、コーナー丸み補正、又はラインエンドプルバック補正などを記述する。光学モデルは、露光ツールの照明及び投影光学系を記述する。光学モデルは、薄膜レジストへの結像の影響、又はマスクトポグラフィの影響を含んでもよい。レジストモデルは、露光ツール内でマスクパターンによって照射された後のレジストの変化を記述する。また図3の方法では、エッチングモデルが使用されてもよい。光学モデル、レジストモデル、及びエッチングモデルは、基本原理から導出されてもよいし、又は実験データから実験的に決定されてもよい。あるいは、その両方の組合せであってもよい。これらのモデルは通常は公称プロセス条件で較正されている。R.Sochaの「Resolution Enhancement Techniques」、Photomask Fabrication Technology, Benjamin G. Eynon, Jr.及びBanqiu Wu, Editors, McGraw-Hill, pp. 466-468, 2005を参照。OPC前レイアウト、OPC技術ファイル、及び各モデルは、すべてモデルベースのOPCソフトウエアへの入力である。
[0031] ステップ212では、モデルベースのOPCソフトウエアはOPC前レイアウト内のフィーチャをエッジセグメントに分解し、各エッジセグメントに制御ポイントを割り当てる。OPC技術を適用する前に各フィーチャが分解される。何故なら各フィーチャが、たとえ同一形状をしたフィーチャであっても、異なる近接環境に晒されるからである。制御ポイント(又は評価ポイント)は、OPC設計プロセス中にCD誤差又はエッジ配置誤差(EPE)が評価される位置である。制御ポイントの割り当ては、OPC前レイアウトのパターンジオメトリ及び光学モデルに依存する複雑なプロセスである。図4はL字型フィーチャ310を示す。ここでは分解ポイントが三角印で示され、割り当てられた制御ポイントが丸印で示されている。
[0032] ステップ214では、モデルベースのOPCソフトウエアは、OPC前レイアウトに光学モデル及びレジストモデルを適用することによりウェーハ上に印刷されるレジスト像のシミュレーションを行う。一般に、光学モデルが較正された公称プロセス条件でシミュレーションが行われる。ステップ216では、モデルベースのOPCソフトウエアは、シミュレートされたレジスト像の値を予め決定した閾値と比較することにより、シミュレートされたレジスト像の等高線を生成する。次にモデルベースのOPCソフトウエアは、制御ポイントのすべてにおいて、シミュレートされた等高線をOPC前レイアウトと比較して、設計レイアウトが所望のパターニング性能を提供するか否かを決定する。この比較は通常、各制御ポイントでのCD又はEPEとして定量化される。ステップ218では、モデルベースのOPCソフトウエアは、各エッジセグメントの等高線メトリックに関する性能指数が満たされるか否かを決定する。一実施形態において、この性能指数は各エッジセグメントの等高線メトリック、例えばCD又はEPEの合計誤差が最小化されたときに満たされる。別の実施形態において、性能指数は各エッジセグメントの等高線メトリックの合計誤差が予め決定された閾値より低いときに満たされる。性能指数が満たされるとプロセスが終了するが、性能指数が満たされないとプロセスはステップ220へと続く。
[0033] 図5は、2つの制御ポイントで測定され相反する符号を有する2つのEPEを示す。仮定のシミュレートされたレジスト像の等高線414が、制御ポイントにおいて、フィーチャの設計ジオメトリ412にオーバラップしない場合はその制御ポイントにおける差異に基づいてEPEが決定される。図2に戻ると、ステップ220では、モデルベースのOPCソフトウエアは各制御ポイントでのエッジ補正量を計算する。i番目のエッジセグメントのEPE(E)は、制御ポイントCにおいて決定したΔLであると仮定するならば、最も簡便なエッジ補正量ΔLは誤差を負としたものであり、ΔL=−ΔLとなる。このような直接的な補正関数は非線形プロセスでは良好に機能しない。何故なら、マスク上での変更は印刷されるレジスト像に線形に反映しないからである。マスク誤差係数(MEF)のような非線形性を考慮に入れるには、次のようなもう少し複雑な補正関数が使用できる。
[0034] 適切な補正を計算する方法を製造マスクに適用するのは、かなり複雑である。補正アルゴリズムは、ライン幅誤差、製造プロセス、補正目標、及び制約等の要因に依存し得る。A. K. Wong, Resolution Enhancement Techniques in Optical Lithography, SPIE Press, pp. 91-115, 2001を参照。例えば、フィーチャにN個のエッジセグメントがあり、各エッジセグメントに1つの制御ポイントがあり、i番目のエッジセグメントの補正量がΔLであると仮定すると、最終目標はすべての制御ポイントにおける、レジスト像の値RI(C)と予め決定した閾値Tとの差異が、ゼロとなるように、ΔL,ΔL,...,ΔL、を解くことである。すなわち、RI(C)−T=0、但し、i=1,...,N、ここで、Cは制御ポイントである。あるいは、次の関数を最小化することである。
[0035] 次にステップ222では、モデルベースのOPCソフトウエアは、すべてのエッジセグメントについて計算された補正量ΔLに従って、全体のエッジセグメントEを調整して、シミュレートされたレジスト像の等高線が移動して設計ジオメトリに合致するように、OPC後レイアウトを生成する。そしてこの方法はステップ214に戻り、そこで、モデルベースのOPCソフトウエアは、ステップ222で生成されたOPC後レイアウトを用いて、レジスト像のシミュレーションを行う。ステップ216では、OPC後レイアウトを用いて生成されたシミュレートされたレジスト像に対してレジスト像の等高線及び誤差が計算される。ステップ218では、モデルベースのOPCソフトウエアは、EPEを測定する関数が、最小化されているか、又は特定の閾値より低いか否かを決定する。このような関数は、通常は「費用関数」と呼ばれる。例示的な費用関数は次のようであってもよい。

別の例示的な費用関数は、すべてのセグメントの最大EPE、すなわち次のようであってもよい。何故なら、OPCの目標は、すべてのEPEが特定の閾値より低くなければならないように設定することができるからである。
[0036] ある実施形態によれば、主要フィーチャ及び補助フィーチャのエッジは、複数のセグメントに分割してもよい。主要フィーチャ及び補助フィーチャのある一定の条件、例えば生成されたレジスト像が好ましいレジスト像に合致するという条件を満たす好ましい位置及び形状を見出すためのプロセスでは、各セグメントをその直交する方向に移動してもよい。ある実施形態によれば、主要フィーチャのセグメントを移動することなく補助フィーチャのセグメントを移動してもよいし、又はその逆も同様である。図6Aの図に示すように、各セグメントは接続されている最も近い隣接するセグメントの移動の結果として、その平行方向にもシフトすることができる。しかしながら、直交方向における各セグメントの位置が主要フィーチャ及び補助フィーチャの形状及び位置の変化を十分に示している。すなわち、このプロセスでは直交方向における各セグメントの位置は表示される。CV、k=1,...,M、として表示される。ここで、Mは、マスク上の又はマスクの一部上のセグメントの合計数である。便宜上、ベクトルCVは、次のように定義される。

各セグメントの位置はセグメントの初期位置に対する変化、すなわち次のように表すこともできる。

ここで、

は、k番目のセグメントの初期位置であり、

は、

の初期位置に対する変化である。
便宜上、ベクトルCV及びdCVは次のように定義される。


但し、CV=CV+dCVである。
[0037] 複数の評価ポイントをマスク上に配置することができる。これらの評価ポイントは主要フィーチャのエッジ上に、又は主要フィーチャのエッジから離して、例えば主要フィーチャのコーナーに配置できる。各セグメントの上に任意の数(ゼロを含む)の評価ポイントを配置できる。これらの評価ポイントの各々で、複数のプロセス条件で、EPEを評価できる。この評価では適切なモデルが用いられ、主要および補助パターン、ソースの特性、レジストの特性、及びリソグラフィプロセスの他のパラメータから、レジスト像をシミュレートする。便宜上、ベクトルEPEは次のように定義される。

ここで、Nは評価されたEPEの合計数である。これらのEPEの各々はベクトルCVの関数である。あるいは、これらのEPEの各々はベクトルdCVの関数として書くことができる。dCVはCVとは定数ベクトルCV分、異なる。例えばマスク上に4つの評価ポイントがあり、2つのプロセス条件の各々で、これら4評価ポイントの各々においてEPEが評価される場合、ベクトルEPEは、N=4×2=8の項を含む。CVベクトルに対するEPEベクトルのヤコビアン行列式Jは、次のように定義できる。

ここで、Jは、N行及びM列を有する。
[0038] CV又はdCVによって特徴付けられる主要フィーチャ及び補助フィーチャの変化によって、例えばレジスト像等のリソグラフィメトリックが、どのように影響されるのかを測定する例示的な費用関数は、次のように定義できる。

リソグラフィメトリックは、エッジ配置誤差、クリティカルディメンション均一性、線量変動、焦点変動、プロセス条件変動、マスク誤差(MEEF)、マスク複雑性、レジスト等高線距離、最悪欠陥サイズ、最良焦点シフト、及びマスクルール制約とすることができる。
[0039] リソグラフィメトリックの別の例は、1つのダイのフィーチャと別のダイの対応するフィーチャの再構成の間の差異を測定するメトリックである。このメトリックは「ジオメトリシンメトリエッジ補正値」又はGSECVと呼ばれる。例えば図6Cは、2つの異なるダイ上の2つの四角のフィーチャ690A及び690Bを示すもので、この2つの四角のフィーチャ690A及び690Bは互いに対応している。再構成後2つの四角のフィーチャ690A及び690Bはそれぞれ、フィーチャ691A及び691Bになる。GSECVはフィーチャ691A及び691B間の差異を測定できる。例えば、GSECVは、フィーチャ691A及び691Bの面積間の差異として定義してもよい。いうまでも無いが、GSECVは、他の定義も可能である。
[0040] なお、CFは、

又はこれらの組合せのような他の適切な形式を有してもよいことを理解されたい。
[0041] 費用関数は、ガウスニュートンアルゴリズム、内挿法、レーベンバーグマルカートアルゴリズム、勾配降下アルゴリズム、シミュレートされたアニーリング、内点法、遺伝子的アルゴリズム、CV及びdCVのより高次な多項式を含む多項式を解くこと、等の任意の適切な方法を用いて、最小化(又は

等の特定の形態の費用関数に関しては、最大化)できる。
[0042] ある実施形態によれば、式1の費用関数は、後述の対話形式のプロセスによって最小化できる。CVがCVの値をとるq番目の反復で、式1の費用関数は主要フィーチャ及び補助フィーチャの特性(例えばCV)に関するリソグラフィメトリックの導関数に展開される。例えば、下記の式2では、費用関数はヤコビアン行列式を用いて展開される。

費用関数は、三次導関数項及びそれ以上のような、予め決定した次数を超える導関数を持つ項、すなわち、式2の最後の項を除外することによって近似できる。近似された費用関数は次に二次計画法を用いて最小化できる。具体的には、CVの近傍におけるCF最小値をもたらすdCVの値は、dCV、として表示され、式2の最後の項を除外し、以下のM一次方程式を解くことによって導出される。

ここで、CVは、(q+1)番目の反復で(CV+dCV)の値をとるので、CV(q+1)=(CV+dCV)となる。この反復は、収束(すなわち、CFがこれ以上低減しないところ)まで、又は予め定めされた数の反復に到達するまで、又は予め定めされた時間が経過するまで、継続する。なお費用関数は他の任意の適切な方法でも展開できる。ヤコビアン行列式は反復ステップごとに計算することもでき、又は1つの反復ステップで計算し、その後の幾つかの反復ステップで用いることもできる。
[0043] ある実施形態によれば、費用関数は他の任意の適切な方法で展開できる。例えば、費用関数は、テイラー級数、フーリエ級数、ウエーブレット、フレーム、sinc関数、ガウス関数等に展開できる。
[0044] ある実施形態において、費用関数CFは、主要フィーチャ及び補助フィーチャから選択される少なくとも1対のフィーチャの相対アライメント(すなわち、相対位置)を測定する項を含むことができる。1対のフィーチャは、主要フィーチャ及び補助フィーチャ、2つの主要フィーチャ、又は2つの補助フィーチャを含むことができる。この費用関数の最小化により1対のフィーチャ間の相対移動量を低減できる。例えば費用関数は、次式で示すことができる。

ここで、第2番目の合計は、相対アライメントを減少させるべきセグメントを全対を含み、重量wは定数である。
[0045] 式3の費用関数は、上記反復法を含む、すなわち、CVに関して展開し、3次及びそれ以上高次の導関数を除外し、次のM一次方程式を解く、という反復ステップ等の任意の適切な方法によって最小化できる。
[0046] ある実施形態において、費用関数CFは、初期レイアウトからの主要フィーチャ及び補助フィーチャに対する変化の規模を測定する項を含むことができる。例えば費用関数は下式で表すことができる。

ここで、αは、重量定数である。
[0047] 式4の費用関数は、上記反復法を含む、すなわち、CVに関して展開し、三次及びそれ以上高次の導関数を除外し、次のM一次方程式を解く、という反復ステップ等の任意の適切な方法によって最小化できる。
[0048] ある実施形態において、リソグラフィプロセス及びマスク作成プロセスは、種々の物理的制限下におかれることがある。これらの制限は費用関数の最小化又は最大化における制約として示される。一例では、反復ステップのdCVは特定の範囲内に制限することもできる。一例では、反復ステップのEPEはある一定の範囲内に制限することもできる。一例では、反復ステップのレジスト像はある一定の範囲内に制限することもできる。別の例では、ある反復ステップから次の反復ステップへの1対のセグメント間の距離変化はある一定の範囲内に制限することもできる。制約下の費用関数は、任意の適切な制約最適化法を用いて最小化又は最大化できる。
[0049] 1つの制約は「ネッキング制約」と呼ばれる。ネッキング制約はフィーチャから生成されたレジスト像の任意の位置における幅に対する下限である。例えば、図6Dは「ネック」695を示す。点線はフィーチャを示し、曲線の実線はフィーチャから生成されたレジスト像を示す。ネック695が下限より狭い場合はネック695は切断されやすい。別の制約は「ブリッジング制約」と呼ばれる。ブリッジング制約は、1つ以上のフィーチャから生成されたレジスト像の任意のエッジ間の間隔に対する下限である。例えば、図6Eは2つのフィーチャ間の「ブリッジ」696を示す。点線はフィーチャを示し、曲線の実線は、フィーチャから生成されたレジスト像を示す。ブリッジ696が下限よりも小さい場合、エッジは融合しやすい。
[0050] 1つの数式で、このような費用関数はこれらの範囲特性の項を含むことができる。例えば、反復ステップでdCVの任意の関数を、b〜tの範囲内に制限し、|b|及び|t|を最小化したい場合に、費用関数は下記のようなものとすることができる。

ここで、β及びγは、重量定数である。式5のこの費用関数の最小化によって、最小EPE、|b|及び|t|を同時に提供する、dCVがもたらされる。関数f(dCV)は、例えば、EPE、レジスト像、1対のセグメント間の距離変化、又は他の任意の適切なdCVの関数とすることができる。
[0051] ある実施形態において、費用関数は公称条件から最も離れたプロセス条件で評価されたEPEを含むことができる。例えば公称条件は1対の線量及び焦点値(d0、f0)として表示される。生産リソグラフィプロセスでは、線量及び焦点の公称条件からの最大期待値偏差がそれぞれdd及びdfである(言い換えると、線量はd0±ddを超えることはないと期待され、焦点はf0±dfを超えることはないと期待される)が、費用関数は、(d0、f0)、(d0+dd、f0+df)、(d0+dd、f0−df)、(d0−dd、f0+df)、(d0−dd、f0−df)、(d0、f0+df)、(d0、f0−df)、(d0+dd、f0)、(d0−dd、f0)から選択される1つ以上のプロセス条件で評価されたEPEを含むことができる。
[0052] 図7は、ある実施形態に係るリソグラフィプロセスのための好ましいレイアウトを得るための方法の例示的なフローチャートを示す。ステップ701では、複数の主要フィーチャを含む初期レイアウトが識別される。ステップ702では、SRAF及びSRIFを含み得る複数の補助フィーチャが、リソグラフィプロセスの1つ以上の予め決定したルール及びモデルに従って初期レイアウトに追加される。このようなルールは、経験則、又はシミュレーションが関与しない初期レイアウトの特性に基づくルールとすることができる。このようなモデルは、露光ツールの照明及び投影光学系を記述することができる。また、このモデルはマスクトポグラフィの効果、ウェーハ上のレジストの特性、マスク上の薄い金属層のエッチングプロセスの特性も含んでもよい。ステップ703では、主要フィーチャ及び補助フィーチャが同時に再構成され、例えばそれらの形状及び位置が変更される。再構成の効果は、複数のリソグラフィプロセス条件下の再構成によってEPE等のリソグラフィメトリックがどのように影響されるかを測定する費用関数によって、明らかにされる。ある実施形態において、再構成はフィーチャをさらに分解することを含んでもよい。図6Bに示す例では、パネル(I)は、フィーチャのセグメントが移動された後の図6Aのフィーチャを示す。追加の分解ポイント(パネル(II)の中抜き三角印)を付加して、セグメントを幾つかの付加的なセグメントに分割してもよい。ステップ703を繰り返す場合は、このフィーチャのセグメントすべてをフィーチャの更なる再構成に用いてもよい。ある実施形態において、図6Fに示すように再構成は少なくとも1つのフィーチャを個別のフィーチャに分割すること、又は少なくとも2つのフィーチャを1つに接合することを含んでもよい。ステップ704では、終了条件の満足度を評価する。終了条件は、制約が有る又は無い費用関数の最小化又は最大化、予め定められた反復数、又は予め決定された経過時間量とすることができる。終了条件が満たされると、主要フィーチャ及び補助フィーチャの現在の構成が好ましいレイアウトとして採用される。終了条件が満たされないと、ステップ703及び704が繰り返される。終了条件が満たされると、方法はステップ705において終了する。本明細書に開示される費用関数の形式及びフィーチャを再構成する方法は好ましいレイアウトを得るために必要となる時間を短縮することができるので、レイアウトの比較的大きな面積やマスク全体等を再構成するときにこれらの形式及び方法を用いてもよい。複数のフィーチャの「同時再構成」、及び複数のフィーチャを「同時に再構成すること」という用語は、本明細書中に用いられるときは、複数のフィーチャを同時に変更することが可能であることを意味する。
[0053] ある実施形態において、リソグラフィプロセスのために好ましいレイアウトを得るための方法は、複数のフィーチャを含む初期レイアウトを識別するステップと、終了条件が満足するまでそのフィーチャを再構成することによって好ましいレイアウトを得るステップと、を含み、再構成するステップは、複数のリソグラフィプロセス条件に関しフィーチャへの一組の変化がリソグラフィメトリックにどのように影響したかを測定する費用関数を評価するステップと、少なくとも幾つかが前記フィーチャの特性の関数である一連の項に費用関数を展開するステップと、を含む。ここで、再構成は、フィーチャに対する変化の少なくとも幾つかの範囲を指定する制約下で行われる。制約は、1つ以上のネッキング制約を含んでもよい。制約は、1つ以上のブリッジング制約を含んでもよい。フィーチャを再構成するステップは、フィーチャの境界をセグメントに分解するステップを含んでもよい。フィーチャを再構成するステップは、1つのフィーチャを少なくとも2つの個別のフィーチャに分割するステップと、又は2つの個別のフィーチャを1つのフィーチャに接合するステップと、を含んでもよい。
[0054] ある実施形態では、リソグラフィプロセスのための好ましいレイアウトを得るための方法は、複数のフィーチャを含む初期レイアウトを識別するステップと、複数のフィーチャのうち1つ以上のフィーチャをセグメントに分解するステップと、セグメントの移動によって1つ以上のフィーチャを再構成するステップと、分解及び再構成ステップを少なくとも1回繰り返すステップと、を含む。
[0055] ある実施形態において、リソグラフィプロセスのための好ましいレイアウトを得る方法は、複数のフィーチャを含む初期レイアウトを識別するステップと、複数のフィーチャの少なくとも1つのフィーチャを個別のフィーチャに分割するステップ又は複数のフィーチャの少なくとも2つのフィーチャを1つのフィーチャに接合するステップと、セグメントの移動によって1つ以上のフィーチャを再構成するステップと、分解又は接合ステップ、及び再構成ステップを少なくとも1回繰り返すステップと、を含む。
[0056] 図8は、本明細書中に開示される最適化方法及びフローの実施を補助することができるコンピュータシステム100を示すブロック図である。コンピュータシステム100は、情報を通信するバス102又は他の通信機構、及び情報を処理するためにバス102に接続されたプロセッサ104(又はマルチプロセッサ104及び105)を含む。コンピュータシステム100は、プロセッサ104によって実行される情報及び命令を記憶するためにバス102に結合されたランダムアクセスメモリ(RAM)又は他のダイナミック記憶装置等のメインメモリ106も含む。メインメモリ106はプロセッサ104によって実行される命令の実行中に一時的な変数又は他の中間情報を記憶するためにも用いてもよい。コンピュータシステム100は、プロセッサ104のための静的情報及び命令を記憶するためにバス102に結合された読み取り専用メモリ(ROM)108又は他のスタティック記憶装置をさらに含む。情報及び命令を記憶するために磁気ディスク又は光学ディスク等の記憶装置110が設けられ、バス102に結合される。
[0057] コンピュータシステム100は、コンピュータユーザに情報を表示するために、バス102を介して陰極線管(CRT)又はフラットパネル、又はタッチパネルディスプレイ等のディスプレイ112に結合されてもよい。情報及びコマンド選択をプロセッサ104に通信するために、英数字及び他のキーを含む入力装置114がバス102に結合される。他の種類のユーザ入力装置は、方向情報及びコマンド選択をプロセッサ104に伝え、ディスプレイ112上のカーソル移動を制御するためマウス、トラックボール、又はカーソル方向キー等のカーソルコントロール116である。この入力装置は、通常、第1軸(例えばx)及び第2軸(例えばy)の2軸において2自由度を有し、デバイスが平面内の位置を指定することを可能にする。タッチパネル(スクリーン)ディスプレイも入力装置として用いてもよい。
[0058] 一実施形態によれば、メインメモリ106に記憶された1つ以上の命令の1つ以上のシーケンスをプロセッサ104が実行すると、最適化プロセスの各部分がコンピュータシステム100によって実行される。このような命令は、記憶装置110等の他のコンピュータ可読媒体からメインメモリ106に読み取らせることができる。メインメモリ106に記憶された命令シーケンスを実行すると、プロセッサ104は本明細書中に説明するプロセスステップを実行する。多重処理構成内の1つ以上のプロセッサもメインメモリ106に記憶された命令シーケンスを実行するために用いてもよい。代替実施形態において、ソフトウエア命令の代わりに又はソフトウエア命令と組み合わせて、ハードワイヤード回路を使用して本発明の方法を実施することができる。従って、各実施形態はハードウエア回路及びソフトウエアのいかなる特定の組合せにも限定されることはない。
[0059] 「コンピュータ可読媒体」という用語が本明細書中に用いられる場合は、プロセッサ104が実行するための命令を提供することに関与する任意の媒体を指す。このような媒体は多くの形式をとることができ、それには不揮発性媒体、揮発性媒体、伝送媒体が含まれるがそれに限定されることはない。不揮発性媒体は、例えば記憶装置110のような光学、又は磁気ディスクを含む。揮発性媒体は、メインメモリ106のようなダイナミックメモリを含む。伝送媒体は、同軸ケーブル、銅線、光ファイバーを含み、バス102を含む電線を含む。また、伝送媒体は、無線周波数(RF)及び赤外線(IR)のデータ通信中に発生する音波、又は光波の形式も取ることができる。コンピュータ可読媒体の一般的形式は、例えばフロッピーディスク、フレキシブルディスク、ハードディスク、磁気テープ、任意の他の磁気媒体、CD−ROM、DVD、任意の他の光媒体、パンチカード、紙テープ、孔のパターンを有する任意の他の物理媒体、RAM、PROM、及びEPROM、FLASH−EPROM、任意の他のメモリチップ又はカートリッジ、後述する搬送波、又はコンピュータが読み取ることができる他の任意の媒体も含む。
[0060] 種々の形式のコンピュータ可読媒体は、1つ以上の命令の1つ以上のシーケンスをプロセッサ104へ送り実行させることに従事することができる。例えば、命令は最初に遠隔コンピュータの磁気ディスクに担持させてもよい。遠隔コンピュータは命令をそれ自体のダイナミックメモリ内にロードし、モデムを用いて命令を電話線に乗せて送ることができる。コンピュータシステム100の局所モデムが電話線上のデータを受け取り、赤外線伝送装置を用いてデータを赤外線信号に変換することができる。バス102に結合された赤外線検出器が赤外線信号で送信されたデータを受け取り、データをバス102上にのせることができる。バス102はデータをメインメモリ106に搬送し、そこからプロセッサ104が命令を取り出し実行する。メインメモリ106が受信した命令は、プロセッサ104による実行の前又は後のいずれかに任意選択的に記憶装置110に記憶される。
[0061] コンピュータシステム100は、バス102に結合された通信インターフェイス118を含むことが好ましい。通信インターフェイス118は、ローカルネットワーク122に接続するネットワークリンク120に結合して、双方向データ通信を提供する。例えば、通信インターフェイス118は、対応する種類の電話線にデータ通信接続を提供する、サービス総合デジタル網(ISDN)カード又はカード又はモデムであってよい。他の例として、通信インターフェイス118は、互換性LANにデータ通信接続を提供するローカルエリアネットワーク(LAN)カードであってよい。無線リンクを実施してもよい。このような例において、通信インターフェイス118は、各種の情報を提示するデジタルデータストリームを搬送する、電気的、電磁的、又は光学的信号を送受信する。
[0062] ネットワークリンク120は、通常、1つ以上のネットワークを通して、他のデータデバイスにデータ通信を提供する。例えばネットワークリンク120は、ローカルネットワーク122を通してホストコンピュータ124又はインターネットサービスプロバイダ(ISP)126によって運営されるデータ設備への接続を提供してもよい。ISP126は、現在は一般に「インターネット」128と呼ばれる世界的なパケットデータ通信ネットワークを通して、データ通信サービスを提供する。ローカルネットワーク122及びインターネット128は、どちらもデジタルデータストリームを搬送する電気信号、電磁信号、又は光信号を使用する。コンピュータシステム100との間でデジタルデータを搬送する、種々のネットワークを介した信号及びネットワークリンク120上にあり、通信インターフェイス118を介した信号は、情報を伝送する搬送波の例示的な形式である。
[0063] コンピュータシステム100は、ネットワーク、ネットワークリンク120、及び通信インターフェイス118を通して、メッセージを送信しプログラムコードを含むデータを受信できる。インターネットの例では、サーバ130は、アプリケーションプログラムのための要求されたコードを、インターネット128、ISP126、ローカルネットワーク122、及び通信インターフェイス118を通して送信することができる。ある実施形態によれば、このようなダウンロードされたアプリケーションの1つは、例えば実施形態の照明最適化を提供する。受信したコードは、プロセッサ104によって受信時に実行されるか、及び/又は後で実行するために記憶装置110、又は他の不揮発性記憶装置に記憶される。この方法で、コンピュータシステム100は、搬送波の形式でアプリケーションコードを入手してもよい。
[0064] 本明細書に開示された概念は、サブ波長フィーチャを結像するためのあらゆる一般的な結像システムをシミュレートするか、又は数学的にモデル化することができ、ますますより短い波長を生成することができる新興の結像技術に対して特に有用であり得る。既に使用されている新興技術には、ArFレーザを用いて193nmの波長を生成することができ、フッ素レーザを用いて157nmの波長さえ生成することができるEUV(極端紫外線)リソグラフィが含まれる。さらに、EUVリソグラフィは、20〜5nmの範囲内の波長を、シンクロトロンを使用することにより、あるいはこの範囲内の光子を生成するために高エネルギー電子を材料(固体又はプラズマのいずれか)に当てることにより、生成することができる
[0065] 本明細書中に開示された概念は、シリコンウェーハ等の基板上の結像に用いてもよいが、開示された概念は、例えばシリコンウェーハ以外の基板上の結像に用いられるもの等、あらゆる種類のリソグラフィ結像システムと共に用いることができることを理解されたい。
[0066] 以下の条項を用いて本発明をさらに説明する。
1.リソグラフィプロセスのために好ましいレイアウトを得るための方法であって、
複数のフィーチャを含む初期レイアウトを識別するステップと、
終了条件が満足するまで前記フィーチャを再構成することによって前記好ましいレイアウトを得るステップと、を含み、
前記再構成ステップは、複数のリソグラフィプロセス条件に関し前記フィーチャへの一組の変化がリソグラフィメトリックにどのように影響したかを測定する費用関数を評価するステップと、少なくとも幾つかが前記フィーチャの特性の関数である一連の項に前記費用関数を展開するステップと、を含む方法。
2.前記費用関数を展開するステップは、前記費用関数を、前記フィーチャの特性に関する前記リソグラフィメトリックの導関数に展開するステップを含む、条項1に記載の方法。
3.すべての再構成ステップは、費用関数を前記フィーチャの特性に関するリソグラフィメトリックの導関数に展開するステップを含む、条項2に記載の方法。
4.前記終了条件が、前記費用関数の最小化、前記費用関数の最大化、予め設定された数の反復に到達すること、予め設定された閾値以上の前記費用関数の値に到達すること、予め定義された計算時間に到達すること、及び許容可能誤差限界内の前記費用関数の値に到達すること、のうち1つ以上を含む、条項1に記載の方法。
5.ガウスニュートンアルゴリズム、内挿法、レーベンバーグマルカートアルゴリズム、勾配降下アルゴリズム、シミュレートされたアニーリング、内点法、及び遺伝子的アルゴリズムからなる群から選択される方法によって、前記費用関数が最小化又は最大化される、条項4に記載の方法。
6.前記フィーチャに対する変化の多項式を解くことによって、前記費用関数が最小化又は最大化される、条項4に記載の方法。
7.二次計画問題を解くことによって、前記費用関数が最小化又は最大化される、条項4に記載の方法。
8.前記フィーチャに対する変化の少なくとも幾つかの範囲を指定する制約下で前記再構成ステップが実施される、条項1に記載の方法。
9.前記制約は、調整範囲、マスク製造可能性を管理するルール、及びフィーチャ間の相互依存性のうち1つ以上を含む、条項1に記載の方法。
10.前記費用関数が、
エッジ配置誤差、クリティカルディメンション均一性、線量変動、焦点変動、プロセス条件変動、マスク誤差(MEEF)、マスク複雑性、レジスト等高線距離、最悪欠陥サイズ、最良焦点シフト、及びマスクルール制約のリソグラフィメトリックのうち1つ以上の関数である、条項1に記載の方法。
11.前記費用関数を展開するステップは、前記費用関数をテイラー級数、フーリエ級数、ウエーブレット、フレーム、sinc関数、又はガウス関数に展開するステップを含む、条項1に記載の方法。
12.前記費用関数は、許容範囲外の値を持つフィーチャ及びプロセスウィンドウの関数の確率の関数である、条項1に記載の方法。
13.プロセスウィンドウは、焦点及び線量の値を含む、条項12に記載の方法。
14.コンピュータプログラムプロダクトであって、命令を記録したコンピュータ可読媒体を含み、前記命令がコンピュータによって実行されると、前記条項のいずれかに記載の方法が実施されるプロダクト。
[0067] 上記説明は、説明的なものであり限定する意図はない。従って当業者には添付の特許請求の範囲を逸脱することなく、上記実施形態に対する変更が行われ得ることは明らかであろう。

Claims (16)

  1. リソグラフィプロセスのために好ましいレイアウトを得るための方法であって、
    複数のフィーチャを含む初期レイアウトを識別するステップと、
    終了条件が満足するまで前記フィーチャを再構成することによって、前記好ましいレイアウトを得るステップと、を含み、
    前記再構成ステップは、
    複数のリソグラフィプロセス条件に関し、前記フィーチャへの一組の変化がリソグラフィメトリックにどのように影響したかを測定する費用関数を評価するステップと、
    少なくとも幾つかが前記フィーチャの特性の関数である一連の項に前記費用関数を展開するステップと、を含む方法。
  2. 前記費用関数を展開するステップは、前記費用関数を、前記フィーチャの特性に関する前記リソグラフィメトリックの導関数に展開するステップを含む、請求項1に記載の方法。
  3. 前記再構成が、
    −前記展開した費用関数から、予め決定した次数を超える導関数を持つ項を除外するステップ、
    −ヤコビアン行列式を計算するステップ、及び
    −ヤコビアン行列式を用いて前記費用関数を展開するステップ
    のうち少なくとも1つを含む、請求項2に記載の方法。
  4. 前記フィーチャは、1つ以上の主要フィーチャ及び1つ以上の補助フィーチャを含む、請求項1に記載の方法。
  5. 前記補助フィーチャは、1つ以上のサブ解像度補助フィーチャ(SRAF)及びサブ解像度逆フィーチャ(SRIF)を含む、請求項4に記載の方法。
  6. 前記再構成ステップは、前記主要フィーチャ及び前記補助フィーチャを同時に再構成するステップを含む、請求項4に記載の方法。
  7. 前記リソグラフィプロセスの1つ以上の予め決定したルール及びモデルを用いて、複数の補助フィーチャを前記初期レイアウトに加えるステップをさらに含む、請求項1に記載の方法。
  8. 前記フィーチャの前記特性が、前記フィーチャへの前記一組の変化である、請求項1に記載の方法。
  9. 前記変化は、
    −前記フィーチャの境界のセグメントの移動、
    −前記フィーチャの形状の変化、及び
    −前記フィーチャの位置の変化
    のうち少なくとも1つを含む、請求項1に記載の方法。
  10. 前記費用関数は、
    −前記フィーチャの少なくとも1対の相対アライメント、
    −前記フィーチャに対する、前記初期レイアウトからの変化の規模、及び
    −レジスト像又は空間像の特性
    のうち少なくとも1つのものの関数である、請求項1に記載の方法。
  11. 前記費用関数は、許容範囲の外の値を持つ前記フィーチャ及び前記プロセスウィンドウの関数の確率の関数である、請求項1に記載の方法。
  12. 前記再構成ステップに続く1つ以上の再構成ステップにおいて、前記導関数が再使用される、請求項2に記載の方法。
  13. 前記終了条件が、前記費用関数の最小化、前記費用関数の最大化、予め設定された数の反復に到達すること、予め設定された閾値以上の前記費用関数の値に到達すること、予め定義された計算時間に到達すること、及び許容可能誤差限界内の前記費用関数の値に到達すること、のうち1つ以上を含む、請求項1に記載の方法。
  14. 前記再構成ステップは、前記フィーチャに対する前記変化の少なくとも幾つかの範囲を指定する制約下で実行される、請求項1に記載の方法。
  15. 前記費用関数は、エッジ配置誤差、クリティカルディメンション均一性、線量変動、焦点変動、プロセス条件変動、マスク誤差(MEEF)、マスク複雑性、レジスト等高線距離、最悪欠陥サイズ、最良焦点シフト、及びマスクルール制約の1つ以上のリソグラフィメトリックの関数である、請求項1に記載の方法。
  16. 命令を記録したコンピュータ可読媒体を含み、前記命令がコンピュータによって実行されると、請求項1から15の何れか一項に記載の方法が実施される、コンピュータプログラムプロダクト。
JP2012141644A 2011-07-01 2012-06-25 費用関数ベースの同時opc及びsbar最適化のための方法及び装置 Active JP5680588B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161504037P 2011-07-01 2011-07-01
US61/504,037 2011-07-01
US201261650346P 2012-05-22 2012-05-22
US61/650,346 2012-05-22

Publications (2)

Publication Number Publication Date
JP2013015831A true JP2013015831A (ja) 2013-01-24
JP5680588B2 JP5680588B2 (ja) 2015-03-04

Family

ID=47389276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012141644A Active JP5680588B2 (ja) 2011-07-01 2012-06-25 費用関数ベースの同時opc及びsbar最適化のための方法及び装置

Country Status (3)

Country Link
US (2) US8812998B2 (ja)
JP (1) JP5680588B2 (ja)
NL (1) NL2008966A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160062141A (ko) * 2013-10-01 2016-06-01 에이에스엠엘 네델란즈 비.브이. 프로파일 인식 소스-마스크 최적화
KR20170024029A (ko) * 2014-06-25 2017-03-06 에이에스엠엘 네델란즈 비.브이. 에칭 변동 감내 최적화
KR20170056073A (ko) * 2015-11-12 2017-05-23 삼성전자주식회사 광 근접 보정을 수행하여 마스크를 제작하는 방법
KR101845317B1 (ko) 2013-11-26 2018-04-04 에이에스엠엘 네델란즈 비.브이. 구조체의 전자기 산란 특성을 계산하고 이의 기하학적 파라미터 및 재료 파라미터를 추정하기 위한 방법 및 장치
KR101846320B1 (ko) 2013-09-09 2018-05-18 에이에스엠엘 네델란즈 비.브이. 구조체의 전자기 산란 특성들을 계산하고 근사 구조체들을 재구성하는 장치 및 방법
JP7532550B2 (ja) 2020-06-03 2024-08-13 エーエスエムエル ネザーランズ ビー.ブイ. パターニングデバイス及びそのパターンを生成するためのシステム、製品、及び方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US8806389B2 (en) 2011-10-20 2014-08-12 Asml Netherlands B.V. Method and apparatus for model based flexible MRC
JP6979765B2 (ja) * 2013-06-13 2021-12-15 エシロール エンテルナショナル 光学表面を最適化する方法
US9189588B2 (en) * 2013-12-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polygon-based optical proximity correction
US9262578B2 (en) * 2014-04-25 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US9262820B2 (en) 2014-05-19 2016-02-16 United Microelectronics Corporation Method and apparatus for integrated circuit design
US9256703B1 (en) * 2014-09-19 2016-02-09 Semiconductor Manufacturing International (Beijing) Corporation Method of detecting a scattering bar by simulation
KR102343850B1 (ko) * 2015-05-06 2021-12-28 삼성전자주식회사 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법
US9910348B2 (en) * 2015-06-30 2018-03-06 Globalfoundries Inc. Method of simultaneous lithography and etch correction flow
TWI631415B (zh) * 2016-07-01 2018-08-01 美商格羅方德半導體公司 同時微影及蝕刻校正流程之方法
DE102018125109B4 (de) * 2017-11-14 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Optische Nahbereichskorrektur
CN108062010B (zh) * 2017-11-28 2020-04-24 上海华力微电子有限公司 一种基于光学临近效应修正减少栅极波动的方法
US11079687B2 (en) 2017-12-22 2021-08-03 Asml Netherlands B.V. Process window based on defect probability
US10990003B2 (en) * 2018-02-18 2021-04-27 Asml Netherlands B.V. Binarization method and freeform mask optimization flow
CN109116675A (zh) * 2018-08-15 2019-01-01 上海华力集成电路制造有限公司 提高热点工艺窗口的opc修正方法
KR102653951B1 (ko) 2018-09-06 2024-04-02 삼성전자주식회사 반도체 소자의 레이아웃 패턴 분할 방법 및 이를 포함하는 광 근접 보정 방법
CN113227899A (zh) 2018-12-28 2021-08-06 Asml荷兰有限公司 用于在片段边界处产生图案形成装置图案的方法
KR20210112382A (ko) 2019-01-30 2021-09-14 센젠 징위엔 인포메이션 테크놀로지 컴퍼니 리미티드 헤시안 프리의 포토 에칭 마스크의 최적화 방법, 장치 및 전자장치
US11372324B2 (en) * 2019-02-11 2022-06-28 United Microelectronics Corporation Method for correcting mask pattern and mask pattern thereof
US11061321B1 (en) 2019-06-24 2021-07-13 Synopsys, Inc. Obtaining a mask using a cost function gradient from a Jacobian matrix generated from a perturbation look-up table
KR20210099850A (ko) 2020-02-05 2021-08-13 삼성전자주식회사 광학적 근접 효과 보정의 검증 방법
US11610043B2 (en) * 2021-03-05 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Machine learning based model builder and its applications for pattern transferring in semiconductor manufacturing
CN113359385B (zh) * 2021-06-25 2023-10-17 矽万(上海)半导体科技有限公司 一种基于opc模型的无掩模光刻优化方法
KR20240036674A (ko) 2021-07-30 2024-03-20 에이에스엠엘 네델란즈 비.브이. 마스크 패턴을 생성하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
JP2009058957A (ja) * 2007-08-31 2009-03-19 Samsung Electronics Co Ltd フォトマスクレイアウトの生成方法及びこれを行うプログラミングされた命令を保存するコンピュータで読み取り可能な記録媒体及びマスクイメージングシステム
WO2010059954A2 (en) * 2008-11-21 2010-05-27 Brion Technologies Inc. Fast freeform source and mask co-optimization method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6733929B2 (en) * 2000-07-05 2004-05-11 Numerical Technologies, Inc. Phase shift masking for complex patterns with proximity adjustments
US7707538B2 (en) 2007-06-15 2010-04-27 Brion Technologies, Inc. Multivariable solver for optical proximity correction
KR101317844B1 (ko) * 2007-07-06 2013-10-11 삼성전자주식회사 마스크 패턴을 배치하는 방법 및 이를 이용한 장치
US8239786B2 (en) 2008-12-30 2012-08-07 Asml Netherlands B.V. Local multivariable solver for optical proximity correction in lithographic processing method, and device manufactured thereby
US8279409B1 (en) * 2009-08-05 2012-10-02 Cadence Design Systems, Inc. System and method for calibrating a lithography model
JP5279745B2 (ja) * 2010-02-24 2013-09-04 株式会社東芝 マスクレイアウト作成方法、マスクレイアウト作成装置、リソグラフィ用マスクの製造方法、半導体装置の製造方法、およびコンピュータが実行可能なプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
JP2009058957A (ja) * 2007-08-31 2009-03-19 Samsung Electronics Co Ltd フォトマスクレイアウトの生成方法及びこれを行うプログラミングされた命令を保存するコンピュータで読み取り可能な記録媒体及びマスクイメージングシステム
WO2010059954A2 (en) * 2008-11-21 2010-05-27 Brion Technologies Inc. Fast freeform source and mask co-optimization method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101846320B1 (ko) 2013-09-09 2018-05-18 에이에스엠엘 네델란즈 비.브이. 구조체의 전자기 산란 특성들을 계산하고 근사 구조체들을 재구성하는 장치 및 방법
KR20160062141A (ko) * 2013-10-01 2016-06-01 에이에스엠엘 네델란즈 비.브이. 프로파일 인식 소스-마스크 최적화
KR102137072B1 (ko) * 2013-10-01 2020-07-24 에이에스엠엘 네델란즈 비.브이. 프로파일 인식 소스-마스크 최적화
KR101845317B1 (ko) 2013-11-26 2018-04-04 에이에스엠엘 네델란즈 비.브이. 구조체의 전자기 산란 특성을 계산하고 이의 기하학적 파라미터 및 재료 파라미터를 추정하기 위한 방법 및 장치
US9939250B2 (en) 2013-11-26 2018-04-10 Asml Netherlands B.V. Methods and apparatus for calculating electromagnetic scattering properties of a structure and for estimation of geometrical and material parameters thereof
KR20170024029A (ko) * 2014-06-25 2017-03-06 에이에스엠엘 네델란즈 비.브이. 에칭 변동 감내 최적화
KR101939313B1 (ko) * 2014-06-25 2019-01-16 에이에스엠엘 네델란즈 비.브이. 에칭 변동 감내 최적화
US10191366B2 (en) 2014-06-25 2019-01-29 Asml Netherlands B.V. Etch variation tolerant optimization
US10712653B2 (en) 2014-06-25 2020-07-14 Asml Netherlands B.V. Etch variation tolerant optimization
KR20170056073A (ko) * 2015-11-12 2017-05-23 삼성전자주식회사 광 근접 보정을 수행하여 마스크를 제작하는 방법
KR102481295B1 (ko) 2015-11-12 2022-12-27 삼성전자주식회사 광 근접 보정을 수행하여 마스크를 제작하는 방법
JP7532550B2 (ja) 2020-06-03 2024-08-13 エーエスエムエル ネザーランズ ビー.ブイ. パターニングデバイス及びそのパターンを生成するためのシステム、製品、及び方法

Also Published As

Publication number Publication date
JP5680588B2 (ja) 2015-03-04
US8812998B2 (en) 2014-08-19
US9619607B2 (en) 2017-04-11
US20140359543A1 (en) 2014-12-04
NL2008966A (en) 2013-01-07
US20130000505A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
JP5680588B2 (ja) 費用関数ベースの同時opc及びsbar最適化のための方法及び装置
TWI696125B (zh) 用於計算微影之機器學習模型的訓練方法
KR100982800B1 (ko) 광 근접성 보정을 위한 다변수 솔버
JP5198588B2 (ja) モデルベースのサブ解像度補助パターン(mb−sraf)の改良された生成及び配置のために信号強度を高めるための方法及び装置
TWI714966B (zh) 判定用於圖案化器件之光罩圖案之方法及電腦程式產品
US11972194B2 (en) Method for determining patterning device pattern based on manufacturability
TW201403215A (zh) 設計規則及微影程序共同最佳化
US8918744B2 (en) Substrate-topography-aware lithography modeling
CN109313391B (zh) 基于位移的重叠或对准
JP5345235B2 (ja) 3dトポグラフィウェーハ用のリソグラフィモデル
US10796063B2 (en) Mapping of patterns between design layout and patterning device
US9418194B2 (en) Method and apparatus for model based flexible MRC
US20230393458A1 (en) Method for generating mask pattern
KR20240036674A (ko) 마스크 패턴을 생성하는 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150107

R150 Certificate of patent or registration of utility model

Ref document number: 5680588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250