KR20030074990A - 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 - Google Patents

반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 Download PDF

Info

Publication number
KR20030074990A
KR20030074990A KR1020020014051A KR20020014051A KR20030074990A KR 20030074990 A KR20030074990 A KR 20030074990A KR 1020020014051 A KR1020020014051 A KR 1020020014051A KR 20020014051 A KR20020014051 A KR 20020014051A KR 20030074990 A KR20030074990 A KR 20030074990A
Authority
KR
South Korea
Prior art keywords
layer
gate
data line
insulating film
film transistor
Prior art date
Application number
KR1020020014051A
Other languages
English (en)
Other versions
KR100840323B1 (ko
Inventor
강명구
김현재
송진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020014051A priority Critical patent/KR100840323B1/ko
Publication of KR20030074990A publication Critical patent/KR20030074990A/ko
Application granted granted Critical
Publication of KR100840323B1 publication Critical patent/KR100840323B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 비정질 규소층을 적층하고, 비정질 규소층 위에 덮개층을 적층하고 패터닝한다. 덮개층과 함께 비정질 규소층을 레이저 어닐링하여 비정질 규소층의 소정 부분을 다결정화시키고 덮개층을 요철 패턴으로 만든다. 이후 게이트 절연막을 형성하고, 그 위에 게이트 배선과 데이터선 절편을 형성하면서 반도체층에 이온 도핑을 실시하고, 게이트 배선 위에 층간 절연막을 형성한다. 층간 절연막 위에 데이터선 연결부와 반사 전극을 함께 형성한다. 이렇게 하면 반사 전극 표면의 요철 형성 과정을 간소화하여 공정의 간소화 및 생산성 향상을 이룰 수 있다.

Description

반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 {THIN FILM TRANSISTOR SUBSTRATE FOR REFLECTIVE TYPE LIQUID CRYSTAL DISPLAY AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 유전율 이방성을 갖는 액정 분자의 배열을 변경시킴으로써 광 투과량을 조절함으로써 화상을 표시하는 디스플레이 장치로서, 백라이트 광을투과시켜 화상 표시가 이루어지게 하는 투과형과 외부에서 입사한 자연광을 반사시켜 화상 표시가 이루어지게 하는 반사형으로 구분된다.
투과형 액정 표시 장치는 배면에 백라이트 유니트(back light unit)를 설치하여 자체 광원으로 사용하기 때문에 화면의 휘도가 높은 이점이 있으나, 전력의 소모가 크기 때문에 휴대용 장치에 적용하기 어렵다.
반면, 반사형 액정 표시 장치는 외부에서 입사된 자연광을 액정층의 스위칭 작용에 의해 선택적으로 투과시키고 반사판에서 재반사하여 전면으로 출사되게 함으로써 화상을 표시한다. 또한, 백라이트 유니트를 필요치 않아 저소비 전력이 요구되는 휴대용 표시 소자에 적용될 뿐만 아니라, 특히, 휴대 전화와 휴대 기기의 시장이 넓어짐에 따라, 반사형 액정 표시 장치의 필요성은 점점 높아지고 있다.
한편, 액정 표시 장치에 있어서 각 화소의 화상 신호를 독립적으로 스위칭하기 위하여 박막 트랜지스터를 형성하는데, 박막 트랜지스터의 채널부를 형성하는 규소의 결정 상태에 따라 비정질 규소 박막 트랜지스터와 다결정 규소 트랜지스터로 구분된다. 이중 다결정 규소 트랜지스터는 전류 소모가 적어 중소형 모바일(mobile) 제품으로의 응용이 크게 확대되고 있다.
저소비 전력과 기타의 이점으로 인하여 다결정 규소 박막 트랜지스터를 사용하는 반사형 액정 표시 장치의 활용도가 점점 높아지고 있는 가운데 반사형 액정 표시 장치의 반사전극 표면이 요철을 이루도록 형성하는 방법이 유력시 되고 있다. 이는 빛을 더 넓은 각도로 산란시켜 시야각을 개선하기 위함이다.
그러나, 이러한 기능을 가지는 요철부를 제조하는 공정이 다소 복잡하여 공정 단가를 높이게 된다. 따라서, 요철부의 제조 과정을 단순화하여 공정 단가를 낮추고, 생산성 향상을 이룰 수 있는 방안이 요구된다.
본 발명의 목적은 반사형 액정표시장치용 박막 트랜지스터 기판의 제조 공정을 단순화하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 II-II'선에 대한 단면도이다.
도 3은 도 1의 III-III'선에 대한 단면도이다.
도 4a 내지 도 7a는 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 순차적으로 나타낸 단면도로서 도 1의 II-II'선에 대한 단면도이다.
도 4b 내지 도 7b는 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 순차적으로 나타낸 단면도로서 도 1이 III-III'선에 대한 단면도이다.
도 8a는 상부의 산화 규소막이 제거된 상태에서 레이저를 조사한 규소층의 SEM 사진이고,
도 8b는 상부에 산화 규소막이 남아있는 상태에서 레이저를 조사한 규소층의 SEM 사진이다.
도 9는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 10은 도 9의 X-X'선에 대한 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
110 : 박막 트랜지스터 기판
123 : 게이트 전극
140: 게이트 절연막
150 : 다결정 규소층
171a : 데이터선 연결부
171b : 데이터선 절편
171 : 데이터선
80 : 반사 전극
180, 801, 802 : 층간 절연막
401 : 요철층
본 발명은 이러한 기술적 과제를 해결하기 위하여, 반도체층의 열처리 과정에서 요철층을 함께 형성한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 반도체층, 상기 반도체층 위의 소정 부분에 형성되어 있는 요철층, 상기 요철층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 게이트선과 게이트 전극을 포함하는 게이트 배선, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선 사이에 형성되어 있는 데이터선 절편, 상기 게이트 배선 및 데이터선 절편 위에 형성되어 있는 층간 절연막, 상기 층간 절연막 위에 형성되어 있으며 상기 데이터선 절편을 상기 게이트선을 건너 연결하고 있는 데이터선 연결부, 상기 층간 절연막 위에 형성되어 있으며 상기 요철층에 의하여 그 표면의 적어도 일부가 요철을 이루고 있는 반사 전극을 포함하는 박막 트랜지스터 기판을 마련한다.
여기서, 상기 요철층은 산화규소로 이루어질 수 있고, 상기 반도체층 위에 형성되어 있으며 상기 반사 전극과 적어도 일부가 중첩되어 있는 유지 용량 배선을 더 포함할 수 있다. 또, 상기 반도체층은 규소로 이루어져 있으며 적어도 상기 게이트 전극 하부의 영역에서 다결정 구조를 가진다. 상기 기판과 상기 반도체층 사이에 형성되어 있는 차단층을 더 포함할 수 있다.
또는, 절연 기판, 상기 절연 기판 위에 형성되어 있으며 불순물로 도핑되어 있는 소스 영역과 드레인 영역을 포함하는 반도체층, 상기 반도체층 위의 소정 부분에 형성되어 있는 요철층, 상기 요철층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 게이트선과 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선 형성되어 있는 제1 층간 절연막, 상기 제1 층간 절연막 위에 형성되어 있으며 각각 상기 소스 영역과 상기 드레인 영역에 연결되어 있는 데이터선 및 드레인 전극을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있는 제2 층간 절연막, 상기 제2 층간 절연막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 반사 전극을 포함하는 박막 트랜지스터 기판을 마련한다.
이러한 박막 트랜지스터 기판은 절연 기판 위에 비정질 규소층을 적층하는 단계, 상기 비정질 규소층 위에 덮개층을 적층하고 패터닝하는 단계, 상기 덮개층과 함께 상기 비정질 규소층을 열처리하여 상기 비정질 규소층의 소정 부분을 다결정화시키고 상기 덮개층을 요철 패턴으로 만드는 단계, 게이트 절연막을 형성하는 단계, 게이트 배선을 형성하는 단계, 제1 층간 절연막을 형성하는 단계, 데이터 배선을 형성하는 단계, 반사 전극을 형성하는 단계를 포함하는 공정을 통하여 제조한다.
이 때, 상기 열처리는 레이저를 전면에 조사하여 행하는 것이 바람직하고, 상기 데이터 배선은 데이터선 절편과 데이터선 연결부를 포함하고, 상기 데이터선절편은 상기 게이트 배선 형성 단계에서 함께 형성하고, 상기 데이터선 연결부는 상기 반사 전극 형성 단계에서 함께 형성하여 상기 데이터 배선 형성 단계는 두 단계에 걸쳐 나뉘어 진행할 있다. 또한, 상기 게이트 배선 형성 단계에서 이온 도핑을 진행하는 것이 바람직하고, 상기 비정질 규소층 적층 단계 이전에 상기 절연 기판 위에 차단층을 적층하는 단계를 더 포함하는 것이 바람직하다. 또, 상기 덮개층은 산화규소로 이루어질 수 있고, 상기 데이터 배선을 형성하는 단계와 상기 반사 전극을 형성하는 단계 사이에 제2 층간 절연막을 형성하는 단계를 더 포함할 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이고, 도 3은 도 1의 III-III'선에 대한 단면도이다.
유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 투명 기판(110) 상에 규소 산화물로 이루어진 차단막(111)이 형성되어 있다. 상기 차단막(111) 위에 규소로 이루어진 반도체층(150)이 형성되어 있다. 반도체층(150)에는 다결정화 되어 있는 채널부(151)와 캐패시터의 하부 전극부(157)가 있다. 반도체층(150)의 채널부(151) 양측에는 다결정화 되어 있고 N형 불순물로 도핑되어 있는 소스 영역(152)과 드레인 영역(154)이 위치한다.
상기 반도체층(150) 위에는 산화규소(SiO2)로 이루어져 있는 요철층(401)이형성되어 있다. 요철층(401)은 반도체층(150) 중 다결정화 되어 있는 부분 위에는 형성되어 있지 않고, 나머지 부분의 위에만 형성되어 있다. 요철층(401)은 규소로 이루어진 반도체층(150)과의 적심성(wettability)이 떨어지는 산화규소막이 반도체층(150)의 열처리 과정에서 뭉쳐져서 이루어진 것으로서, 그 위에 형성되는 반사 전극(80) 표면에 요철 구조를 형성한다.
요철층(401)의 위에는 규소 질화물 또는 규소 산화물로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 채널부(151)와 중첩하는 게이트 전극(123)이 형성되어 있다. 즉, 채널부(151)는 트랜지스터의 채널 영역이 되며, 상기 채널부 (151)의 양쪽에 위치하는 두 도핑된 다결정 규소 부분 중 한 쪽이 소스 영역(152), 다른 쪽이 드레인 영역(154)이 된다. 이때, 상기 소스 영역(152)과 드레인 영역 (154)은 그 위치가 서로 바뀔 수 있다. 게이트 전극(123)은 가로 방향으로 뻗어 있는 게이트선(121)에 연결되어 있다.
게이트 전극(123)과 동일한 층으로 유지 용량 전극(즉, 캐패시터의 상부 전극)(133) 및 유지 용량선(131)이 형성되어 있다. 이때, 유지 용량선(131)은 게이트선(121)과 나란하게 가로 방향으로 뻗어 있다. 유지 용량 전극(133)은 반도체층 (150)의 하부 전극부(157)와 중첩하여 반사 전극(80)의 정전 용량을 보충하는 정전 용량을 형성한다.
또한 게이트 전극(123)과 동일한 층으로 데이터선 절편(171b)도 형성되어 있다. 데이터선 절편(171b)은 게이트선(121)과 유지 용량선(131) 사이에 세로 방향으로 뻗어 있다.
상기 게이트 배선(121, 123)과 유지 용량 배선(131, 133) 위에는 층간 절연막(180)이 형성되어 있다.
상기 층간 절연막(180) 위에는 동일한 층으로 이루어진 데이터선 연결부(171a)와 반사 전극(80)이 형성되어 있다. 데이터선 연결부(171a)는 게이트 절연막(140)과 층간 절연막(180)에 걸쳐 형성된 제2 접촉구(182)를 통해 상기 소스 영역(152)과 연결되어 있다. 또, 데이터선 연결부(171a)는 층간 절연막(180)에 형성되어 있는 제3 및 제4 접촉구(183, 184)를 통하여 상하의 데이터선 절편(171b)과 접촉함으로써 상하의 데이터선 절편(171b)을 게이트선(121)과 유지 용량선(131)을 건너 연결하고 있다. 반사 전극(80)은 게이트 절연막(140)과 층간 절연막(180)에 걸쳐 형성된 제1 접촉구(181)를 통해 상기 드레인 영역(154)과 직접 연결된다. 반사 전극(80)은 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극(도시하지 않음)과 함께 전기장을 생성하는 역할을 하며, 동시에 빛을 반사시키는 역할도 한다. 이 때, 게이트 절연막(140)과 층간 절연막(180)은 그 하부의 요철층(401)으로 인하여 표면이 요철 구조를 가지며, 층간 절연막(180) 위에 형성되는 반사 전극(80)도 그 영향을 받아 요철 구조의 표면을 가진다. 요철 구조로 형성되어 있는 반사 전극은 빛을 다양한 방향으로 반사시켜 시야각을 향상시킨다.
이러한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 4a 내지 도 7a는 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 순차적으로 나타낸 단면도로서 도 1의 II-II'선에 대한 단면도이고, 도 4b 내지 도 7b는 본 발명의 제1 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 과정을 순차적으로 나타낸 단면도로서 도 1이 III-III'선에 대한 단면도이다.
먼저, 도 4a와 도 4b에 나타낸 바와 같이, 절연 기판(110) 위에 규소 산화물을 약 1000Å의 두께로 증착하여 차단층(111)을 형성한다. 상기 차단층(111)은 생략될 수도 있지만, 후속의 비정질 규소층의 결정화 동안에 상기 기판(110) 내의 각종 불순물들이 규소층으로 침투하는 것을 방지하기 위해 사용하는 것이 바람직하다. 다음, 차단층(111) 위에 비정질규소층(150)을 화학 기상 증착(chemical vapor deposition, CVD) 방법에 의해 약 500Å의 두께로 증착하고, 이어서 산화규소 등의 비정질 규소와의 적심성(wettability)이 낮은 물질을 증착하여 덮개층(402)을 적층한다. 이어서, 사진 식각 공정(제1 마스크)을 이용하여 덮개층(402)을 패터닝함으로써 박막 트랜지스터가 형성될 부분과 배선이 형성될 부분의 비정질 규소층(150)을 노출시킨다. 이 때, 배선이 형성될 부분에는 덮개층(402)을 그대로 남겨둘 수도 있다.
다음, 도 5a와 도 5b에 나타낸 바와 같이, 레이저 어닐링을 실시하여 비정질규소층(150)을 다결정 규소막으로 결정화시킨다. 이 때, 레이저는 덮개층(402)으로 덮여 있는 부분에도 조사한다. 레이저 조사시에 덮개층(402)은 반사 방지막(anti-reflecting coating)의 역할을 하게되어 그 하부의 비정질 규소층 (150)에는 레이저에 직접 노출되는 부분에 비하여 더 많은 레이저 에너지가 전달된다. 따라서, 도 5a에서 점선으로 나타낸 바와 같이, 레이저에 직접 노출되는 부분은 녹는 깊이가 낮고, 덮개층(402) 아래에 위치하는 부분은 녹는 깊이가 깊다. 또, 비정질 규소층(150)과 함께 덮개층(402)도 녹아서 유동성을 가지게 되는데, 덮개층(402)을 이루는 산화규소는 비정질 규소층(150)에 대하여 적심성이 낮기 때문에 자기들끼리 뭉쳐서 덩어리를 이루게 된다. 이는 마치 기름 먹인 종이 위에 물을 흘렸을 때 얇게 퍼지지 않고 물방울이 맺히는 것과 같은 현상이다.
녹았던 규소층(150)과 덮개층(402)이 다시 고화되면 규소층(150)은 다결정화 되고 덮개층(402)은 부분 부분 뭉쳐진 형태의 요철층(401)으로 전환된다. 이렇게 형성된 요철층(401)의 요철 크기는 유기막을 패터닝하여 형성할 수 있는 최소한의 크기(광마스크의 슬릿 크기로 인하여 제한된다.)인 수 ㎛보다 훨씬 더 작은 단위로 만들 수 있으며, 덮개층(402)의 두께와 조사하는 레이저의 에너지에 따라 요철의 크기를 조절할 수 있다.
참고로, 레이저 어닐링 이후의 반도체층(150)과 요철층(401)의 상태를 도 8a 및 도 8b에 나타낸다.
도 8a는 상부의 산화규소막이 제거된 상태에서 레이저를 조사하여 다결정화된 규소층의 SEM 사진이고, 도 8b는 상부에 산화규소막이 남아있는 상태에서 레이저를 조사하여 산화규소막이 요철층으로 변화된 상태의 SEM 사진이다.
다음, 도 6a 및 도 6b에 나타낸 바와 같이, 요철층(401)과 반도체층(150) 위에 규소 질화물 또는 규소 산화물을 CVD 방법으로 증착하여 게이트 절연막(140)을 형성한다.
다음, 도 7a 및 도 7b에 나타낸 바와 같이, 게이트 절연막(140) 상에 게이트도전막으로, 예컨대 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나, 알루미늄 위에 크롬(Cr)이나 몰리브덴(Mo) 합금을 적층한 다중층을 증착한 후, 사진식각 공정으로 상기 게이트 도전막을 패터닝하여 게이트 배선(121, 123), 유지 전극 배선(131, 133) 및 데이터선 절편(171b)을 형성한다.
상기 게이트 배선은 표시영역 내에 형성되는 게이트선(121), 게이트선(121)의 일부인 게이트 전극(123) 및 표시 영역의 바깥에 위치한 패드 영역에 형성되는 게이트 패드(도시하지 않음)를 포함한다. 상기 게이트 패드는 외부로부터 주사 신호를 인가받아 게이트선(121)으로 전달하는 역할을 한다. 본 실시예에 의하면, 상기 게이트 배선(121, 123)을 형성할 때 게이트선(121) 및 유지 용량선(131)과 소정 간격으로 이격되면서 게이트선(121)과 수직한 방향으로 신장되는 데이터선 절편 (171b)을 형성한다. 데이터선 절편(171b)은 후속 공정에서 데이터선 연결부 (171a)와 연결되어 소스 영역(153)에 화상 신호를 전달하는 역할을 한다.
이하, 게이트층 패터닝 공정을 상세히 설명한다.
먼저, 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 p형 박막 트랜지스터의 게이트 전극(도시하지 않음)을 형성한 후(제2 마스크), 소스/드레인 영역을 형성하기 위해 p형 불순물을 이온주입한다. 계속해서, 사진식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 n형 박막 트랜지스터의 게이트 전극(123)을 형성한 후(제3 마스크 사용), 소스/드레인 영역(152, 154)을 형성하기 위해 n형 불순물을 이온주입한다. 상기 소스/드레인 이온주입시 게이트 전극(123)은 불순물을 차단하여 그 하부의 반도체층(150)에 채널부(151)을 정의한다. 여기서, 상기 p형 박막 트랜지스터와 n형 박막 트랜지스터의 게이트 및 소스/드레인 형성 공정은 그 순서가 바뀌어져도 무방하다. 또한, 상기 n형 박막 트랜지스터의 소스/드레인을 LDD 구조로 형성할 수도 있다.
도시된 화소부 영역에는 표시되지 않았으나, CMOS 구조를 갖는 구동회로 형성을 위해 구동회로부에는 p형 트랜지스터의 게이트 전극 패터닝 및 소스/드레인 이온주입을 위한 마스크 공정과 n형 트랜지스터의 게이트 전극 패터닝 및 소스/드레인 이온주입을 위한 마스크 공정이 이루어진다. 예컨대, 구동회로부의 n형 트랜지스터 영역에 대한 마스크 공정에서 화소부 n형 트랜지스터의 형성을 위한 게이트 전극 패터닝과 소스/드레인 이온주입이 함께 이루어진다.
다음, 게이트 전극 패터닝 및 소스/드레인 이온주입 공정을 완료한 후, 도핑된 이온을 활성화시키고 반도체층의 손상을 치유하기 위해 레이저 빔 등을 이용한 어닐링을 실시한다.
이어서, 도 2 및 도 3에 나타낸 바와 같이, 상기 게이트 배선(121, 123), 유지 용량 배선(131, 133), 데이터선 절편(171b) 및 게이트 절연막(140) 위에 층간 절연막(180)을 수천Å의 두께로 형성한다. 이 때, 상기 층간 절연막(180)은 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시켜 형성할 수 있다. a-Si:C:O 막은 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4등을 기본 소스로 사용하고, N2O 또는 O2등의 산화제와 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막은 SiH4, SiF4등에 CF4및 O2를 첨가한 기체를 흘리면서증착한다.
다음, 사진 식각 공정으로 상기 층간 절연막(180)과 게이트 절연막(140)을 패터닝하여 반도체층(150)의 드레인 영역(154)을 노출시키는 제1 접촉구(181), 소스 영역(152)을 노출시키는 제2 접촉구(182), 데이터선 절편(171b)을 노출시키는 제3 및 제4 접촉구(183, 184)를 형성한다(제4 마스크 사용).
다음, 제1 내지 제4 접촉구(181, 182, 183, 184)와 층간 절연막(180) 위에 도전막을 증착하고 패터닝(제5 마스크 사용)하여 데이터선 연결부(171a)과 반사 전극(80)을 형성한다. 도전막으로는 알루미늄(Al)과 같이 반사율이 높은 금속을 사용한다. 이 때, 상기 데이터선 연결부(171a)는 게이트 절연막(140)과 층간 절연막(180)에 걸쳐 형성된 제2 접촉구(182)를 통해 소스 영역(152)과 연결된다. 또한, 상기 데이터선 연결부(171a)는 제3 및 제4 접촉구(183, 184)를 통해 데이터선 절편(171b)과 연결된다. 또, 상기 반사 전극(80)은 제1 접촉구(181)를 통해 드레인 영역(154)과 직접 연결된다.
상술한 본 발명의 제1 실시예에 의하면, 박막 트랜지스터 기판의 제조를 위하여 사용하는 마스크의 수를 종래의 7매에서 5매로 줄여 공정 단순화를 도모할 수 있다. 특히, 반도체층(150)의 레이저 어닐링 과정에서 함께 형성한 요철층(401)을 이용하여 반사 전극(80)을 요철 구조로 형성하기 때문에 요철 형성을 위하여 필요로 하였던 사진 식각 공정을 생략할 수 있다.
도 9는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 10은 도 9의 X-X'선에 대한 단면도이다.
도 9와 도 10에 나타낸 바와 같이, 상에 규소 산화물로 이루어진 차단막 (111)이 형성되어 있다. 상기 차단막(111) 위에 규소로 이루어진 반도체층(150)이 형성되어 있다. 반도체층(150)에는 다결정화 되어 있는 채널부(151)와 캐패시터의 하부 전극부(157)가 있다. 반도체층(150)의 채널부(151) 양측에는 다결정화 되어 있고 N형 불순물로 도핑되어 있는 소스 영역(152)과 드레인 영역(154)이 위치한다.
상기 반도체층(150) 위에는 산화규소(SiO2)로 이루어져 있는 요철층(401)이 형성되어 있다. 요철층(401)은 반도체층(150) 중 다결정화 되어 있는 부분 위에는 형성되어 있지 않고, 나머지 부분의 위에만 형성되어 있다. 요철층(401)은 규소로 이루어진 반도체층(150)과의 적심성(wettability)이 떨어지는 산화규소막이 반도체층(150)의 열처리 과정에서 뭉쳐져서 이루어진 것으로서, 그 위에 형성되는 반사 전극(80) 표면에 요철 구조를 형성한다.
요철층(401)의 위에는 규소 질화물 또는 규소 산화물로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 채널부(151)와 중첩하는 게이트 전극(123)이 형성되어 있다. 즉, 채널부(151)는 트랜지스터의 채널 영역이 되며, 상기 채널부 (151)의 양쪽에 위치하는 두 도핑된 다결정 규소 부분 중 한 쪽이 소스 영역(152), 다른 쪽이 드레인 영역(154)이 된다. 이때, 상기 소스 영역(152)과 드레인 영역 (154)은 그 위치가 서로 바뀔 수 있다. 게이트 전극(123)은 가로 방향으로 뻗어 있는 게이트선(121)에 연결되어 있다.
게이트 전극(123)과 동일한 층으로 유지 용량 전극(즉, 캐패시터의 상부 전극)(133) 및 유지 용량선(131)이 형성되어 있다. 이때, 유지 용량선(131)은 게이트선(121)과 나란하게 가로 방향으로 뻗어 있다. 유지 용량 전극(133)은 반도체층(150)의 하부 전극부(157)와 중첩하여 반사 전극(80)의 정전 용량을 보충하는 정전 용량을 형성한다.
상기 게이트 배선(121, 123)과 유지 용량 배선(131, 133) 위에는 제1 층간 절연막(801)이 형성되어 있다.
상기 제1 층간 절연막(801) 위에는 세로 방향으로 뻗어 있는 데이터선(171)과 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 게이트 절연막(140)과 제1 층간 절연막(801)에 걸쳐 형성된 제2 접촉구(182)를 통해 소스 영역(152)과 연결되어 있다. 또, 드레인 전극(175)은 제1 층간 절연막(801)에 형성되어 있는 제1 접촉구(181)를 통하여 드레인 영역(154)과 연결되어 있다.
데이터 배선(171, 175) 위에는 제2 층간 절연막(802)이 형성되어 있다. 제2 층간 절연막(802)에는 드레인 전극(175)을 노출시키는 제3 접촉구(183)가 형성되어 있다.
제2 층간 절연막(802) 위에는 알루미늄 등의 광반사 특성이 우수한 반사 전극(80)이 형성되어 있다. 반사 전극(80)은 제2 층간 절연막(802)에 형성되어 있는 제3 접촉구(183)를 통해 드레인 전극(175)과 직접 연결된다. 반사 전극(80)은 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극(도시하지 않음)과 함께 전기장을 생성하는 역할을 하며, 동시에 빛을 반사시키는 역할도 한다. 이 때, 게이트절연막(140)과 층간 절연막(801, 802)은 그 하부의 요철층(401)으로 인하여 표면이 요철 구조를 가지며, 층간 절연막(801, 802) 위에 형성되는 반사 전극(80)도 그 영향을 받아 요철 구조로 형성된다. 요철 구조로 형성되어 있는 반사 전극은 빛을 다양한 방향으로 반사시켜 시야각을 향상시킨다.
이러한 구조의 박막 트랜지스터 기판을 제조하는 공정을 설명한다.
제2 실시예에 따른 박막 트랜지스터 기판의 제조 공정은 도 6a 및 도 6b의 단계까지는 제1 실시예에서와 동일하다. 그 이후의 과정을 도 10을 참고로 하여 설명한다.
다음, 게이트 절연막(140) 상에 게이트 도전막으로, 예컨대 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나, 알루미늄 위에 크롬(Cr)이나 몰리브덴(Mo) 합금을 적층한 다중층을 증착한 후, 사진식각 공정으로 상기 게이트 도전막을 패터닝하여 게이트 배선(121, 123), 유지 전극 배선(131, 133)을 형성한다.
상기 게이트 배선은 표시영역 내에 형성되는 게이트선(121), 게이트선(121)의 일부인 게이트 전극(123) 및 표시 영역의 바깥에 위치한 패드 영역에 형성되는 게이트 패드(도시하지 않음)를 포함한다. 상기 게이트 패드는 외부로부터 주사 신호를 인가받아 게이트선(121)으로 전달하는 역할을 한다.
이하, 게이트층 패터닝 공정을 상세히 설명한다.
먼저, 사진 식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 p형 박막 트랜지스터의 게이트 전극(도시하지 않음)을 형성한 후(제2 마스크), 소스/드레인 영역을 형성하기 위해 p형 불순물을 이온주입한다. 계속해서, 사진식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 n형 박막 트랜지스터의 게이트 전극(123)을 형성한 후(제3 마스크 사용), 소스/드레인 영역(152, 154)을 형성하기 위해 n형 불순물을 이온주입한다. 상기 소스/드레인 이온주입시 게이트 전극(123)은 불순물을 차단하여 그 하부의 반도체층(150)에 채널부(151)을 정의한다. 여기서, 상기 p형 박막 트랜지스터와 n형 박막 트랜지스터의 게이트 및 소스/드레인 형성 공정은 그 순서가 바뀌어져도 무방하다. 또한, 상기 n형 박막 트랜지스터의 소스/드레인을 LDD 구조로 형성할 수도 있다.
도시된 화소부 영역에는 표시되지 않았으나, CMOS 구조를 갖는 구동회로 형성을 위해 구동회로부에는 p형 트랜지스터의 게이트 전극 패터닝 및 소스/드레인 이온주입을 위한 마스크 공정과 n형 트랜지스터의 게이트 전극 패터닝 및 소스/드레인 이온주입을 위한 마스크 공정이 이루어진다. 예컨대, 구동회로부의 n형 트랜지스터 영역에 대한 마스크 공정에서 화소부 n형 트랜지스터의 형성을 위한 게이트 전극 패터닝과 소스/드레인 이온주입이 함께 이루어진다.
다음, 게이트 전극 패터닝 및 소스/드레인 이온주입 공정을 완료한 후, 도핑된 이온을 활성화시키고 반도체층의 손상을 치유하기 위해 레이저 빔 등을 이용한 어닐링을 실시한다.
이어서, 상기 게이트 배선(121, 123) 및 유지 용량 배선(131, 133) 및 게이트 절연막(140) 위에 제1 층간 절연막(801)을 수천Å의 두께로 형성한다.
다음, 사진 식각 공정으로 상기 제1 층간 절연막(801)과 게이트 절연막(140)을 패터닝하여 반도체층(150)의 드레인 영역(154)을 노출시키는 제1 접촉구(181), 소스 영역(152)을 노출시키는 제2 접촉구(182)를 형성한다(제4 마스크 사용).
다음, 제1 및 제2 접촉구(181, 182)와 제1 층간 절연막(801) 위에 도전막을 증착하고 패터닝(제5 마스크 사용)하여 데이터선(171)과 드레인 전극(175)을 형성한다. 도전막으로는 알루미늄(Al)과 같이 반사율이 높은 금속을 사용한다. 이 때, 상기 데이터선(171)은 제2 접촉구(182)를 통해 소스 영역(152)과 연결된다. 또한, 드레인 전극(175)은 제1 접촉구(181)를 통해 드레인 영역(154)과 연결된다.
다음, 데이터 배선(171, 175) 위에 제2 층간 절연막(802)을 증착하고 사진 식각하여 드레인 전극(175)을 노출시키는 제3 접촉구(183)를 형성한다.
마지막으로 알루미늄 등의 반사 특성이 우수한 물질을 증착하고 사진 식각하여 반사 전극(80)을 형성한다. 반사 전극(80)은 제3 접촉구(183)를 통하여 드레인 전극(175)과 연결된다.
상술한 본 발명의 제2 실시예에 의하면, 반도체층(150)의 레이저 어닐링 과정에서 함께 형성한 요철층(401)을 이용하여 반사 전극(80)을 요철 구조로 형성하기 때문에 요철 형성을 위하여 필요로 하였던 사진 식각 공정을 생략할 수 있다.
상기와 같이, 본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판은 한번의 레이저 공정을 통해 반도체층의 다결정화와 동시에 반사 전극 표면의 요철 형성을 위한 요철층을 형성함으로써, 반사 전극 표면의 요철 형성을 요구되었던 추가 공정을 생략할 수 있다. 이를 통하여 공정의 간소화 및 생산성을 향상을 이룰 수 있다.
도면과 발명의 상세한 설명은 본 발명에 있어서 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예를 도출할 수 있음은 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에서는 반사 전극 표면의 요철 형성 과정을 간소화하여 공정의 간소화 및 생산성 향상을 이룰 수 있다.

Claims (15)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 반도체층,
    상기 반도체층 위의 소정 부분에 형성되어 있는 요철층,
    상기 요철층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 게이트선과 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선 사이에 형성되어 있는 데이터선 절편,
    상기 게이트 배선 및 데이터선 절편 위에 형성되어 있는 층간 절연막,
    상기 층간 절연막 위에 형성되어 있으며 상기 데이터선 절편을 상기 게이트선을 건너 연결하고 있는 데이터선 연결부,
    상기 층간 절연막 위에 형성되어 있으며 상기 요철층에 의하여 그 표면의 적어도 일부가 요철을 이루고 있는 반사 전극
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 요철층은 산화규소로 이루어져 있는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 반도체층 위에 형성되어 있으며 상기 반사 전극과 적어도 일부가 중첩되어 있는 유지 용량 배선을 더 포함하는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 반도체층은 규소로 이루어져 있으며 적어도 상기 게이트 전극 하부의 영역에서 다결정 구조를 가지는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 기판과 상기 반도체층 사이에 형성되어 있는 차단층을 더 포함하는 박막 트랜지스터 기판.
  6. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 불순물로 도핑되어 있는 소스 영역과 드레인 영역을 포함하는 반도체층,
    상기 반도체층 위의 소정 부분에 형성되어 있는 요철층,
    상기 요철층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 게이트선과 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되어 있으며 각각 상기 소스 영역과 상기 드레인 영역에 연결되어 있는 데이터선 및 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되어 있으며 상기 드레인 전극과 연결되어 있는 반사 전극
    을 포함하는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 요철층은 산화규소로 이루어져 있는 박막 트랜지스터 기판.
  8. 제6항에서,
    상기 반도체층 위에 형성되어 있으며 상기 반사 전극과 적어도 일부가 중첩되어 있는 유지 용량 배선을 더 포함하는 박막 트랜지스터 기판.
  9. 절연 기판 위에 비정질 규소층을 적층하는 단계,
    상기 비정질 규소층 위에 덮개층을 적층하고 패터닝하는 단계,
    상기 덮개층과 함께 상기 비정질 규소층을 열처리하여 상기 비정질 규소층의 소정 부분을 다결정화시키고 상기 덮개층을 요철 패턴으로 만드는 단계,
    게이트 절연막을 형성하는 단계,
    게이트 배선을 형성하는 단계,
    제1 층간 절연막을 형성하는 단계,
    데이터 배선을 형성하는 단계,
    반사 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 열처리는 레이저를 전면에 조사하여 행하는 박막 트랜지스터 기판의 제조 방법.
  11. 제9항에서,
    상기 데이터 배선은 데이터선 절편과 데이터선 연결부를 포함하고, 상기 데이터선 절편은 상기 게이트 배선 형성 단계에서 함께 형성하고, 상기 데이터선 연결부는 상기 반사 전극 형성 단계에서 함께 형성하여 상기 데이터 배선 형성 단계는 두 단계에 걸쳐 나뉘어 진행되는 박막 트랜지스터 기판의 제조 방법.
  12. 제9항에서,
    상기 게이트 배선 형성 단계에서 상기 반도체층 이온 도핑을 실시하는 박막 트랜지스터 기판의 제조 방법.
  13. 제9항에서,
    상기 비정질 규소층 적층 단계 이전에 상기 절연 기판 위에 차단층을 적층하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  14. 제9항에서,
    상기 덮개층은 산화규소를 이루어져 있는 박막 트랜지스터 기판의 제조 방법.
  15. 제9항에서,
    상기 데이터 배선을 형성하는 단계와 상기 반사 전극을 형성하는 단계 사이에 제2 층간 절연막을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020020014051A 2002-03-15 2002-03-15 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 KR100840323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020014051A KR100840323B1 (ko) 2002-03-15 2002-03-15 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020014051A KR100840323B1 (ko) 2002-03-15 2002-03-15 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법

Publications (2)

Publication Number Publication Date
KR20030074990A true KR20030074990A (ko) 2003-09-22
KR100840323B1 KR100840323B1 (ko) 2008-06-20

Family

ID=32224908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020014051A KR100840323B1 (ko) 2002-03-15 2002-03-15 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법

Country Status (1)

Country Link
KR (1) KR100840323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700821B1 (ko) * 2005-08-26 2007-03-27 삼성에스디아이 주식회사 결정화 방법 및 그 방법을 이용한 발광표시장치의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210117387A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133399A (ja) * 1997-10-27 1999-05-21 Hitachi Ltd 反射型液晶表示装置とその製造方法
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700821B1 (ko) * 2005-08-26 2007-03-27 삼성에스디아이 주식회사 결정화 방법 및 그 방법을 이용한 발광표시장치의 제조방법

Also Published As

Publication number Publication date
KR100840323B1 (ko) 2008-06-20

Similar Documents

Publication Publication Date Title
US7387920B2 (en) Method of manufacturing thin film transistor array panel
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
JP4299308B2 (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
US7754548B2 (en) Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
KR100616708B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR100910445B1 (ko) 어레이 기판의 제조방법
JPH01241862A (ja) 表示装置の製造方法
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
KR101265331B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
US20050173752A1 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR20060098255A (ko) 액정표시소자 및 그 제조방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
KR100980009B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060053587A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR100878272B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20060028968A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20000009308A (ko) 박막트랜지스터 액정 표시 장치의 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080085277A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee