KR20210117387A - 표시 장치의 제조 방법 - Google Patents

표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210117387A
KR20210117387A KR1020200033305A KR20200033305A KR20210117387A KR 20210117387 A KR20210117387 A KR 20210117387A KR 1020200033305 A KR1020200033305 A KR 1020200033305A KR 20200033305 A KR20200033305 A KR 20200033305A KR 20210117387 A KR20210117387 A KR 20210117387A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
amorphous silicon
substrate
polycrystalline silicon
Prior art date
Application number
KR1020200033305A
Other languages
English (en)
Inventor
서종오
백경민
소병수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200033305A priority Critical patent/KR20210117387A/ko
Priority to US17/030,977 priority patent/US11563040B2/en
Priority to CN202011332769.5A priority patent/CN113437017A/zh
Publication of KR20210117387A publication Critical patent/KR20210117387A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판을 준비하는 단계, 상기 기판 상에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계, 및 상기 다결정 실리콘층 바로 위에 금속층을 형성하는 단계를 포함하는 표시 장치의 제조 방법을 제공한다.

Description

표시 장치의 제조 방법{Method for manufacturing display apparatus}
본 발명은 표시 장치의 제조 방법에 관한 것으로서, 더 상세하게는 제품의 신뢰성이 향상된 표시 장치의 제조 방법에 관한 것이다.
일반적으로, 유기 발광 표시 장치와 같은 표시 장치에는 각 화소를 구동시키기 위한 박막트랜지스터가 구비되어 있으며, 상기 박막트랜지스터는 다결정 실리콘으로 형성된 활성층을 포함한다.
박막트랜지스터에 사용되는 활성층을 다결정 실리콘 박막으로 형성하기 위해서는 기판 상에 비정질 실리콘을 증착한 후, 이를 결정화하는 방법 또는 다결정 실리콘을 직접 증착하는 방법이 존재한다.
본 발명의 실시예는 비정질 실리콘을 다결정 실리콘으로 결정화하는 과정에서 형성되는 돌기들로 인해 박막트랜지스터의 산포가 증가하고, 잔상이 시인되는 등의 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 박막트랜지스터의 산포를 줄이고 잔상이 시인되는 것을 방지함과 동시에, 신뢰성이 향상된 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판을 준비하는 단계; 상기 기판 상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계; 상기 세정된 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및 상기 다결정 실리콘층 바로 위에 금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 금속층은 100 옹스트롬(Å) 내지 700 옹스트롬(Å)의 두께로 상기 다결정 실리콘층 상에 형성될 수 있다.
본 실시예에 있어서, 상기 다결정 실리콘층으로 결정화하는 단계는, 상기 기판의 각 영역 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여 결정화할 수 있다.
본 실시예에 있어서, 상기 레이저 빔의 에너지 밀도는 300 mJ/cm2 내지 500 mJ/cm2일 수 있다.
본 실시예에 있어서, 상기 다결정 실리콘층은 표면에 3 nm 이하의 돌기를 포함할 수 있다.
본 실시예에 있어서, 상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계 이후에, 비정질 실리콘층을 수소가 첨가된 탈이온화수로 세정하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 금속층 상에 광을 조사하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 플루오린화 수소산을 비정질 실리콘층 상에 분사하여, 상기 비정질 실리콘층의 표면에 형성된 산화막을 제거하는 단계일 수 있다.
본 실시예에 있어서, 상기 플루오린화 수소산은 약 0.5%의 플루오린화 수소(hydrogen fluoride)를 포함할 수 있다.
본 실시예에 있어서, 상기 기판을 준비하는 단계와 기판 상에 비정질 실리콘층을 형성하는 단계 사이에, 기판 상에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 제1 영역, 및 제2 영역이 정의된 기판을 준비하는 단계; 상기 기판 상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계; 상기 제1 영역, 및 상기 제2 영역 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여, 상기 세정된 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및 상기 다결정 실리콘층 바로 위에 금속층을 형성하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 금속층은 100 옹스트롬(Å) 내지 700 옹스트롬(Å)의 두께로 상기 다결정 실리콘층 상에 형성될 수 있다.
본 실시예에 있어서, 상기 다결정 실리콘층은 표면에 3 nm 이하의 돌기를 포함할 수 있다.
본 실시예에 있어서, 상기 금속층 상에 광을 조사하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계 이후에, 상기 세정된 비정질 실리콘층을 수소가 첨가된 탈이온화수로 세정하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 기판을 준비하는 단계와 기판 상에 비정질 실리콘층을 형성하는 단계 사이에, 기판 상에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 박막트랜지스터의 산포를 줄이고 잔상이 시인되는 것을 방지함과 동시에 제품의 신뢰성이 향상된 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 평면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 평면도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 나타낸 단면도들이다.
이하, 도 1 내지 도 8을 참조하여 표시 장치의 제조 방법을 순차적으로 설명한다.
도 1 내지 도 8을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 기판(100)을 준비하는 단계, 기판(100) 상에 비정질 실리콘층(120)을 형성하는 단계, 비정질 실리콘층(120)을 플루오린화 수소산(130)으로 세정하는 단계, 세정된 비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화하는 단계, 및 다결정 실리콘층(160) 바로 위에 금속층(170)을 형성하는 단계를 포함할 수 있다.
또한, 기판(100)을 준비하는 단계 이후에, 기판(100) 상에 버퍼층(110)을 형성하는 단계를 더 포함할 수 있고, 비정질 실리콘층(120)을 플루오린화 수소산(130)으로 세정하는 단계 이후에, 세정된 비정질 실리콘층(120)을 수소가 첨가된 탈이온화수(140)로 세정하는 단계를 더 포함할 수 있다.
도 1을 참조하면, 먼저, 기판을 준비하는 단계가 수행될 수 있다. 기판(100)에는 복수의 영역이 정의될 수 있다. 일 실시예로, 기판(100)에는 제1 영역(1A), 제2 영역(2A), 제3 영역(3A), 및 제4 영역(4A)이 정의될 수 있다. 다만, 도 1에서는 기판(100)에 4개의 영역이 정의된 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 본 발명이 이에 한정되는 것은 아니다. 예컨대, 기판(100)에는 제1 영역(1A), 제2 영역(2A), 제3 영역(3A), 제4 영역(4A) 이외에도 제5 영역, 제6 영역 등 복수의 영역이 정의될 수 있다.
기판(100)은 유리, 석영, 세라믹 등을 포함할 수 있다. 또한, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등의 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
도 2를 참조하면, 기판(100)을 준비하는 단계 이후에, 기판(100) 상에 버퍼층(110)을 형성하는 단계가 수행될 수 있다.
버퍼층(110)은 기판(100) 상에 위치하여 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(110)은 산화물 또는 질화물과 같은 무기물, 유기물 또는 유무기복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일 실시예로, 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다.
도 3 및 도 4를 참조하면, 기판(100) 상에 버퍼층(110)을 형성하는 단계 이후에, 버퍼층(110) 상에 비정질 실리콘층(120)을 형성하는 단계가 수행될 수 있다.
버퍼층(110) 상에는 비정질 실리콘층(120)이 형성될 수 있다. 비정질 실리콘층(120)은 저압 화학 기상 증착(LPCVD), 상압 화학 기상 증착(APCVD), 플라즈마 강화 화학 기상 증착(PECVD), 스퍼터링, 진공 증착 등의 방법으로 형성될 수 있다.
도 4를 참조하면, 버퍼층(110) 상에는 비정질 실리콘층(120)이 형성되는 경우, 비정질 실리콘층(120)의 표면(121)에 산화막(125)이 자연스럽게 형성될 수 있다. 비정질 실리콘층(120)의 표면(121)에 산화막(125)이 존재할 경우, 비정질 실리콘층(120)을 후술할 다결정 실리콘층(160)으로 결정화하는 과정에서 다결정 실리콘층(160)의 표면에 상대적으로 큰 두께의 돌기가 형성될 수 있다. 따라서, 비정질 실리콘층(120)을 후술할 다결정 실리콘층(160)으로 결정화하기 전에 비정질 실리콘층(120) 상에 형성된 산화막(125)을 제거하는 공정이 수행될 수 있다.
도 5를 참조하면, 버퍼층(110) 상에 비정질 실리콘층(120)을 형성하는 단계 이후에, 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계가 수행될 수 있다.
전술한 바와 같이, 비정질 실리콘층(120)의 표면(121)에 산화막(125)이 존재할 경우, 비정질 실리콘층(120)을 후술할 다결정 실리콘층(160)으로 결정화하는 과정에서 다결정 실리콘층(160)의 표면에 상대적으로 큰 두께의 돌기가 형성될 수 있으므로, 결정화 공정을 수행하기 전에 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)을 제거하는 공정이 먼저 수행될 수 있다.
물, 또는 오존(O3)을 이용하여 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)을 제거하는 경우, 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)이 완전히 제거되지 않고 잔막이 잔존하는 등의 문제점이 발생할 수 있다.
따라서, 일 실시예에 따른 표시 장치의 제조 방법에서는 플루오린화 수소산(130)을 이용하여 비정질 실리콘층(120)을 세정할 수 있다. 보다 구체적으로, 플루오린화 수소산(130)을 비정질 실리콘층(120)에 분사하여, 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)을 제거할 수 있다.
플루오린화 수소산(130)은 플루오린화 수소(hydrogen fluoride, HF)가 용해된 수용액일 수 있다. 일 실시예로, 플루오린화 수소산(130)은 약 0.3%의 플루오린화 수소를 포함할 수 있고, 약 1%의 플루오린화 수소를 포함할 수 있으며, 약 0.7%의 플루오린화 수소를 포함할 수 있는 등 다양한 변형이 가능하다. 예컨대, 플루오린화 수소산(130)은 약 0.5%의 플루오린화 수소를 포함할 수 있다.
플루오린화 수소가 약 0.5% 포함된 플루오린화 수소산(130)을 이용하여 비정질 실리콘층(120)을 세정함으로써, 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)이 제거될 수 있다.
비정질 실리콘층(120)이 약 40초 보다 짧게 세정되는 경우, 비정질 실리콘층(120)의 표면(121)에 형성된 산화막(125)이 충분히 제거되지 않을 수 있고, 비정질 실리콘층(120)이 약 54초 보다 길게 세정되는 경우, 비정질 실리콘층(120)이 플루오린화 수소산(130)에 의해 영향을 받을 수 있으므로, 비정질 실리콘층(120)은 플루오린화 수소산(130)에 의해 약 40초 내지 약 54초 동안 세정될 수 있다.
도 6을 참조하면, 비정질 실리콘층(120)을 플루오린화 수소산(130)으로 세정하는 단계 이후에, 세정된 비정질 실리콘층(120)을 수소가 첨가된 탈이온화수(140)로 세정하는 단계가 더 수행될 수 있다.
수소가 첨가되지 않은 탈이온화수를 이용하여 비정질 실리콘층(120)을 세정하는 경우, 탈이온화수 내에 포함된 산소가 비정질 실리콘층(120) 상에 남아있을 수 있고, 비정질 실리콘층(120) 상에 잔존하는 산소로 인해 원형 결함이 유발될 수 있다. 그러나, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에서는 수소가 첨가된 탈이온화수(140)를 이용하여 비정질 실리콘층(120)을 세정함으로써, 상기 원형 결함이 유발되는 것을 방지할 수 있다.
비정질 실리콘층(120)은 수소가 첨가된 탈이온화수(140)를 이용하여 세정될 수 있다. 일 실시예로, 탈이온화수(140)에는 약 2.0 ppm의 수소가 첨가될 수 있고, 약 0.5 ppm의 수소가 첨가될 수 있으며, 약 1.5 ppm의 수소가 첨가될 수 있는 등 다양한 변형이 가능하다. 예컨대, 탈이온화수(140)에는 약 1.0 ppm의 수소가 첨가될 수 있다.
일 실시예로, 수소가 첨가된 탈이온화수(140)를 자유 낙하 방식으로 떨어뜨려 비정질 실리콘층(120)을 세정할 수 있고, 수소가 첨가된 탈이온화수(140)를 스프레이를 통해 분사하여 비정질 실리콘층(120)을 세정할 수 있으며, 수소가 첨가된 탈이온화수(140)를 자유 낙하 방식으로 떨어뜨리되, 메가 소닉(mega sonic)을 이용하여 수소가 첨가된 탈이온화수(140)에 진동을 부가하여 비정질 실리콘층(120)을 세정할 수 있다.
도 7a 내지 도 7d를 참조하면, 세정된 비정질 실리콘층(120)을 수소가 첨가된 탈이온화수(140)로 세정하는 단계 이후에, 세정된 비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화하는 단계가 수행될 수 있다.
다결정 실리콘층(160)은 비정질 실리콘층(120)에 레이저 빔이 조사되어 형성될 수 있다. 레이저(150)는 레이저 빔을 단속적으로 발생시켜 비정질 실리콘층(120)에 조사할 수 있다. 예를 들면, 레이저(150)는 단파장, 고출력 및 고효율의 레이저 빔을 발생시키는 엑시머(excimer) 레이저일 수 있다. 상기 엑시머 레이저는, 예를 들면, 비활성기체, 비활성기체 할로겐화물, 할로겐화 수은, 비활성기체 산화합물 및 다원자 엑시머를 포함할 수 있다. 예를 들면, 상기 비활성기체는 Ar2, Kr2, Xe2 등이고, 상기 비활성기체 할로겐화물은 ArF, ArCl, KrF, KrCl, XeF, XeCl 등이며, 상기 할로겐화 수은은 HgCl, HgBr, HgI 등이고, 상기 비활성 기체 산화합물은 ArO, KrO, XeO 등이며, 상기 다원자 엑시머는 Kr2F, Xe2F 등일 수 있다.
비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화하는 단계에 있어서, 레이저 빔의 에너지 밀도는 300mJ/cm2 내지 500mJ/cm2 일 수 있고, 350mJ/cm2 내지 450mJ/cm2일 수 있으며, 400mJ/cm2 내지 500mJ/cm2일 수 있는 등 다양한 변형이 가능하다. 예컨대, 레이저 빔의 에너지 밀도는 430mJ/cm2 내지 500mJ/cm2일 수 있다.
고체 상태의 비정질 실리콘층(120)에 레이저 빔이 조사되면 비정질 실리콘층(120)이 열을 흡수하여 액체 상태로 변하고, 이후 열을 방출하여 다시 고체 상태로 변할 수 있다. 이때, 결정 시드로부터 결정이 성장하여 그레인이 형성될 수 있다. 비정질 실리콘층(120)이 액체 상태에서 고체 상태로 변하는 과정에서 냉각 속도의 차이가 있는 경우, 냉각 속도가 빠른 영역으로부터 느린 영역을 향하여 그레인이 성장될 수 있고, 냉각 속도가 느린 영역에서 그레인 경계가 형성될 수 있다.
결정화 공정이 진행된 다결정 실리콘층(160)의 표면에는 그레인 경계에 돌기(161)가 형성될 수 있다. 레이저 빔에 의해 용융된 비정질 실리콘층(120)이 그레인을 중심으로 재결정화되면서 그레인 경계에 돌기(161)가 형성될 수 있다.
돌기(161)는 다결정 실리콘층(160)의 표면으로부터 상부를 향하여 돌출되고, 끝이 뾰족한 형상을 가질 수 있다. 다결정 실리콘층(160)의 표면 거칠기(surface roughness)의 실효값은 약 3 nm 이하일 수 있다. 돌기(161)는 다결정 실리콘층(160)의 표면으로부터 돌기(161)의 끝까지의 거리에 상응하는 두께를 가질 수 있다. 예컨대, 다결정 실리콘층(160)은 표면에 3 nm 이하의 돌기(161)들을 포함할 수 있다.
결정화 공정 전에 플루오린화 수소산(130)을 이용한 세정 공정 및 수소가 첨가된 탈이온화수(140)를 이용한 세정 공정을 수행함으로써, 다결정 실리콘층(160)의 표면에 형성되는 돌기(161)의 두께를 감소시키고, 표면 거칠기가 상대적으로 작은 다결정 실리콘층(160)이 형성될 수 있다.
비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화하는 단계에서는, 기판(100)의 각 영역 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여, 세정된 비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화할 수 있다.
보다 구체적으로, 기판(100) 상에 정의된 제1 영역(1A), 제2 영역(2A), 제3 영역(3A), 및 제4 영역(4A) 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여, 세정된 비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화할 수 있다.
도 7a에 도시된 바와 같이, 기판(100)의 제1 영역(1A)에는 제1 에너지 밀도를 갖는 제1 레이저 빔(151)이 조사되어, 기판(100)의 제1 영역(1A) 상에 배치된 비정질 실리콘층(120)이 제1 다결정 실리콘층(160a)으로 결정화될 수 있다. 이때, 제1 다결정 실리콘층(160a)의 표면에는 복수의 제1 돌기(161a)들이 형성될 수 있다.
도 7b에 도시된 바와 같이, 기판(100)의 제2 영역(2A)에는 제2 에너지 밀도를 갖는 제2 레이저 빔(152)이 조사되어, 기판(100)의 제2 영역(2A) 상에 배치된 비정질 실리콘층(120)이 제2 다결정 실리콘층(160b)으로 결정화될 수 있다. 이때, 제2 다결정 실리콘층(160b)의 표면에는 복수의 제2 돌기(161b)들이 형성될 수 있다.
도 7c에 도시된 바와 같이, 기판(100)의 제3 영역(3A)에는 제3 에너지 밀도를 갖는 제3 레이저 빔(153)이 조사되어, 기판(100)의 제3 영역(3A) 상에 배치된 비정질 실리콘층(120)이 제3 다결정 실리콘층(160c)으로 결정화될 수 있다. 이때, 제3 다결정 실리콘층(160c)의 표면에는 복수의 제3 돌기(161c)들이 형성될 수 있다.
도 7d에 도시된 바와 같이, 기판(100)의 제4 영역(4A)에는 제4 에너지 밀도를 갖는 제4 레이저 빔(154)이 조사되어, 기판(100)의 제4 영역(4A) 상에 배치된 비정질 실리콘층(120)이 제4 다결정 실리콘층(160d)으로 결정화될 수 있다. 이때, 제4 다결정 실리콘층(160d)의 표면에는 복수의 제4 돌기(161d)들이 형성될 수 있다.
또한, 기판(100)에 제1 영역(1A), 제2 영역(2A), 제3 영역(3A), 제4 영역(4A) 이외에도 제5 영역, 제6 영역 등 복수의 영역이 정의된 경우, 각 영역 상에 각각 서로 다른 에너지 밀도의 레이저 빔이 조사될 수 있다.
기판(100)의 각 영역 상에 각각 서로 다른 에너지 밀도의 레이저 빔이 조사되므로, 기판(100)의 각 영역 상에 각각의 다결정 실리콘층(160)의 표면에 형성된 돌기(161)들은 서로 상이한 배열을 가질 수 있다. 예를 들어, 기판(100)의 제1 영역(1A) 상에 제1 다결정 실리콘층(160a)의 제1 돌기(161a)들의 배열과 기판(100)의 제2 영역(2A) 상에 제2 다결정 실리콘층(160b)의 제2 돌기(161b)들의 배열이 서로 상이할 수 있다.
도 8을 참조하면, 세정된 비정질 실리콘층(120)을 다결정 실리콘층(160)으로 결정화하는 단계 이후에, 다결정 실리콘층(160) 바로 위에 금속층(170)을 형성하는 단계가 더 수행될 수 있다.
또한, 일 실시예로, 다결정 실리콘층(160) 바로 위에 금속층(170)을 형성하는 단계 이후에, 금속층(170) 상에 광을 조사하는 단계, 및 금속층(170)으로부터 반사된 광을 이용하여 레이저의 최적의 에너지 밀도가 선정되는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 결정화 공정 전에 플루오린화 수소산(130)을 이용한 세정 공정, 및 수소가 첨가된 탈이온화수(140)를 이용한 세정 공정이 수행됨으로써, 다결정 실리콘층(160)의 표면에 형성되는 돌기(161)들의 두께를 감소시키고, 표면 거칠기가 상대적으로 작은 다결정 실리콘층(160)이 형성될 수 있다.
기판(100)의 각 영역 상에 각각 서로 다른 에너지 밀도의 레이저 빔이 조사되므로, 기판(100)의 각 영역 상에 각각의 다결정 실리콘층(160)의 표면에 형성된 돌기(161)들은 서로 상이한 배열을 가지며, 돌기(161)들을 포함하는 다결정 실리콘층(160)의 표면에 광을 조사하면 다결정 실리콘층(160)의 표면에 형성된 돌기(161)들의 배열에 의해 세로줄 얼룩이 시인될 수 있다. 상기 세로줄 얼룩은 표시 장치의 불량을 유발할 수 있으므로, 세로줄 얼룩이 시인되지 않는 레이저 에너지 밀도를 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화하는 것이 바람직할 수 있다.
다만, 광을 다결정 실리콘층(160)에 조사하고 반사되는 광을 이용하여 레이저의 최적의 에너지 밀도 선정 시, 감소된 돌기(161)들의 두께로 인해 반사된 광의 산란이 증가하여 최적의 레이저 에너지 밀도를 선정하는데 어려움이 존재하였다.
따라서, 본 발명은 다결정 실리콘층(160) 바로 위에 반사율이 큰 금속을 포함하는 금속층(170)을 형성함으로써, 레이저의 최적의 에너지 밀도를 용이하게 선정할 수 있다.
다결정 실리콘층(160) 바로 위에 금속층(170)이 형성될 수 있다. 금속층(170)은 반사율이 높은 금속을 포함할 수 있다. 예컨대, 금속층(170)은 알루미늄, 또는 구리 중 적어도 하나를 포함할 수 있다.
금속층(170)은 다결정 실리콘층(160)의 상면으로부터 제1 두께(t1)를 가질 수 있다. 일 실시예로, 금속층(170)은 다결정 실리콘층(160)의 상면으로부터 1 옹스트롬(Å) 내지 700 옹스트롬(Å)의 두께로 형성될 수 있고, 50 옹스트롬(Å) 내지 500 옹스트롬(Å)의 두께로 형성될 수 있으며, 100 옹스트롬(Å) 내지 400 옹스트롬(Å)의 두께로 형성될 수 있는 등 다양한 변형이 가능하다. 예컨대, 금속층(170)은 다결정 실리콘층(160)의 상면으로부터 100 옹스트롬(Å) 내지 300 옹스트롬(Å)의 두께로 형성될 수 있다.
알루미늄, 또는 구리를 포함하는 금속층(170)에 광을 조사하고, 금속층(170)으로부터 반사된 광을 이용하여 레이저의 최적의 에너지 밀도가 선정될 수 있다. 이때, 금속층(170)으로부터 반사된 광을 이용하여 레이저의 최적의 에너지 밀도는 매크로(Macro) 검사 또는 광센서 등 다양한 방법에 의해 선정될 수 있다.
상기 방법에 의해 선정된 레이저의 최적의 에너지 밀도에 의해 비정질 실리콘층을 결정화시켜 양산하는 공정에 적용할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이고, 도 10은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 9를 참조하면, 표시 장치(1)는 표시영역(DA), 및 표시영역(DA)의 주변에 배치되는 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 비표시영역(NDA)은 이미지가 표시되지 않는 영역일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 일 실시예로서, 본 발명의 표시 장치(1)는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 9에서는 플랫한 표시면을 구비한 표시 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 표시 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
표시 장치(1)가 입체형 표시면을 포함하는 경우, 표시 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예로, 표시 장치(1)가 커브드 표시면을 포함하는 경우, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있다.
도 9에서는 핸드폰 단말기에 적용될 수 있는 표시 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 특히, 본 발명에 따른 표시 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 9에서는 표시 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 표시영역(DA)의 형상은 원형, 타원 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 복수의 화소(P)들 각각은 유기발광다이오드(Organic Light-Emitting Diode, OLED)를 포함할 수 있다. 복수의 화소(P)들 각각은 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
도 10을 참조하면, 기판(100) 상에는 표시요소가 배치될 수 있다. 표시요소는 박막트랜지스터(TFT), 및 유기발광다이오드(OLED)를 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
기판(100) 상에는 버퍼층(101)이 배치될 수 있다. 버퍼층(101)은 기판(100) 상에 위치하여 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(101) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(134), 반도체층(134)과 중첩하는 게이트전극(136), 및 반도체층(134)과 전기적으로 연결되는 연결전극을 포함할 수 있다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
반도체층(134)은 버퍼층(101) 상에 배치되며, 게이트전극(136)과 중첩하는 채널영역(131), 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 연결전극과 전기적으로 연결될 수 있다.
반도체층(134)은 비정질 실리콘(a-Si)을 결정화한 다결정 실리콘을 포함할 수 있다. 예컨대, 반도체층(134)은 상기 제조 방법을 통해 선정된 레이저의 최적의 에너지 밀도를 이용하여 형성된 다결정 실리콘을 포함할 수 있다.
반도체층(134) 상에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(103) 상에는 게이트전극(136)이 배치될 수 있다. 게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트라인과 연결될 수 있다.
게이트전극(136) 상에는 제2 절연층(105)이 배치될 수 있다. 제2 절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(103) 상에는 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 하부전극(144), 및 하부전극(144)과 중첩되는 상부전극(146)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(144)과 상부전극(146)은 제2 절연층(105)을 사이에 두고 중첩될 수 있다.
스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 중첩되며, 스토리지 커패시터(Cst)의 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)로서 배치될 수 있다. 일 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(Cst)의 상부전극(146)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
스토리지 커패시터(Cst)의 상부전극(146) 상에는 제3 절연층(107)이 배치될 수 있다. 제3 절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(107)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제3 절연층(107) 상에는 연결전극인 소스전극(137), 및 드레인전극(138)이 배치될 수 있다. 소스전극(137), 및 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 소스전극(137), 및 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(137), 및 드레인전극(138) 상에는 제1 평탄화층(111)이 배치될 수 있다. 제1 평탄화층(111)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 제1 평탄화층(111)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methyl methacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제1 평탄화층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제1 평탄화층(111)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(111) 상에는 컨택메탈층(CM)이 배치될 수 있다. 컨택메탈층(CM)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 컨택메탈층(CM)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
컨택메탈층(CM) 상에는 제2 평탄화층(113)이 배치될 수 있다. 제2 평탄화층(113)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 제2 평탄화층(113)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methyl methacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제2 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제2 평탄화층(113)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다. 일 실시예로, 제2 평탄화층(113)은 생략될 수 있다.
제2 평탄화층(113) 상에는 화소전극(210), 중간층(220), 및 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있다. 화소전극(210)은 제2 평탄화층(113)을 관통하는 컨택홀을 통해 컨택메탈층(CM)과 전기적으로 연결되고, 컨택메탈층(CM)은 제1 평탄화층(111)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)의 연결전극인 소스전극(137), 및 드레인전극(138)과 전기적으로 연결되어, 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 평탄화층(113) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 적어도 일부를 노출하는 개구를 가질 수 있다. 화소정의막(180)의 개구에 의해 노출된 영역을 발광영역(EA)으로 정의할 수 있다. 발광영역(EA)들의 주변은 비발광영역(NEA)으로서, 비발광영역(NEA)은 발광영역(EA)들을 둘러쌀 수 있다. 즉, 표시영역(DA)은 복수의 발광영역(EA)들 및 이들을 둘러싸는 비발광영역(NEA)을 포함할 수 있다. 화소정의막(180)은 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층(220b)을 포함할 수 있으며, 발광층(220b)의 아래 및 위에는, 제1 기능층(220a), 및 제2 기능층(220c)이 선택적으로 배치될 수 있다.
일 실시예로, 중간층(220)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 형성될 수 있다. 보다 구체적으로, 중간층(220)의 발광층(220b)은 화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에 형성될 수 있다.
제1 기능층(220a)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있으며, 제2 기능층(220c)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있다.
발광층(220b)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(220b)은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층(220b)이 저분자 유기물을 포함할 경우, 중간층(220)은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 유기물을 포함할 경우에는 중간층(220)은 대개 홀 수송층및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부를 덮는 형태로 배치될 수 있다. 대향전극(230)은 표시영역(DA) 상부에 배치되되, 표시영역(DA)의 전부를 덮는 형태로 배치될 수 있다. 즉, 대향전극(230)은 오픈 마스크를 이용하여 표시영역(DA)에 배치된 복수의 화소(P)들을 커버하도록 표시 패널 전체에 일체(一體)로 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100: 기판
120: 비정질 실리콘층
160: 다결정 실리콘층
170: 금속층

Claims (20)

  1. 기판을 준비하는 단계;
    상기 기판 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계;
    상기 세정된 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및
    상기 다결정 실리콘층 바로 위에 금속층을 형성하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 금속층은 100 옹스트롬(Å) 내지 700 옹스트롬(Å)의 두께로 상기 다결정 실리콘층 상에 형성되는, 표시 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 다결정 실리콘층으로 결정화하는 단계는,
    상기 기판의 각 영역 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여 결정화하는, 표시 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 레이저 빔의 에너지 밀도는 300 mJ/cm2 내지 500 mJ/cm2 인, 표시 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 다결정 실리콘층은 표면에 3 nm 이하의 돌기를 포함하는, 표시 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계 이후에,
    상기 세정된 비정질 실리콘층을 수소가 첨가된 탈이온화수로 세정하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 금속층 상에 광을 조사하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 플루오린화 수소산을 비정질 실리콘층 상에 분사하여, 비정질 실리콘층의 표면에 형성된 산화막을 제거하는 단계인, 표시 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 플루오린화 수소산은 약 0.5%의 플루오린화 수소(hydrogen fluoride)를 포함하는, 표시 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 기판을 준비하는 단계와 기판 상에 비정질 실리콘층을 형성하는 단계 사이에,
    기판 상에 버퍼층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  13. 제1 영역, 및 제2 영역이 정의된 기판을 준비하는 단계;
    상기 기판 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계;
    상기 제1 영역, 및 상기 제2 영역 상에 각각 서로 다른 에너지 밀도로 레이저 빔을 조사하여, 상기 세정된 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및
    상기 다결정 실리콘층 바로 위에 금속층을 형성하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 금속층은 100 옹스트롬(Å) 내지 700 옹스트롬(Å)의 두께로 상기 다결정 실리콘층 상에 형성되는, 표시 장치의 제조 방법.
  16. 제13항에 있어서,
    상기 다결정 실리콘층은 표면에 3nm 이하의 돌기를 포함하는, 표시 장치의 제조 방법.
  17. 제13항에 있어서,
    상기 금속층 상에 광을 조사하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  18. 제13항에 있어서,
    상기 비정질 실리콘층을 플루오린화 수소산(hydrofluoric acid)으로 세정하는 단계 이후에,
    상기 세정된 비정질 실리콘층을 수소가 첨가된 탈이온화수로 세정하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 금속층은 알루미늄, 또는 구리 중 적어도 하나를 포함하는, 표시 장치의 제조 방법.
  20. 제13항에 있어서,
    상기 기판을 준비하는 단계와 기판 상에 비정질 실리콘층을 형성하는 단계 사이에,
    기판 상에 버퍼층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
KR1020200033305A 2020-03-18 2020-03-18 표시 장치의 제조 방법 KR20210117387A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200033305A KR20210117387A (ko) 2020-03-18 2020-03-18 표시 장치의 제조 방법
US17/030,977 US11563040B2 (en) 2020-03-18 2020-09-24 Method for manufacturing display apparatus
CN202011332769.5A CN113437017A (zh) 2020-03-18 2020-11-24 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200033305A KR20210117387A (ko) 2020-03-18 2020-03-18 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210117387A true KR20210117387A (ko) 2021-09-29

Family

ID=77748524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200033305A KR20210117387A (ko) 2020-03-18 2020-03-18 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11563040B2 (ko)
KR (1) KR20210117387A (ko)
CN (1) CN113437017A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210111078A (ko) * 2020-03-02 2021-09-10 에이디알씨 주식회사 결정화된 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시 장치, 그리고 그 제조 방법 및 반도체 결정화 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452892B (en) * 2000-08-09 2001-09-01 Lin Jing Wei Re-crystallization method of polysilicon thin film of thin film transistor
JP2003158135A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法
KR100840323B1 (ko) 2002-03-15 2008-06-20 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR100526192B1 (ko) * 2003-05-28 2005-11-03 삼성전자주식회사 웨이퍼 세정장치 및 세정방법
TWI233457B (en) * 2003-12-23 2005-06-01 Ind Tech Res Inst Method of forming poly-silicon crystallization
KR100623250B1 (ko) 2004-02-11 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 검사장치 및 방법
JP2006208753A (ja) 2005-01-28 2006-08-10 Seiko Epson Corp 液晶装置及び電子機器
KR20090103558A (ko) 2008-03-28 2009-10-01 하이디스 테크놀로지 주식회사 액정표시장치용 반사 구조물 및 이의 제조방법
KR20200058622A (ko) 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20210296374A1 (en) 2021-09-23
US11563040B2 (en) 2023-01-24
CN113437017A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
JP7117353B2 (ja) 発光装置
US9887251B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
US8203264B2 (en) Flat panel display and method of fabricating the same
CN104600090B (zh) 有机发光二极管显示器
JP2022111141A (ja) 発光装置
TWI590437B (zh) 有機發光顯示裝置及其製造方法
US9123594B2 (en) Organic light-emitting display apparatus having high aperture ratio
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2006190640A (ja) 液晶表示装置及びその製造方法
KR20170005961A (ko) 유기 발광 표시 장치
US20150159300A1 (en) Laser crystallization apparatus and organic light-emitting diode (oled) display manufactured using the same
KR20200058622A (ko) 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR20070117363A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US9634076B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20210117387A (ko) 표시 장치의 제조 방법
US20230276660A1 (en) Display device
KR20210113526A (ko) 마스크의 제조 방법, 이에 따라 제조된 마스크 및 이를 이용한 표시 장치의 제조 방법
US11404641B2 (en) Method of manufacturing display apparatus
KR20220004893A (ko) 표시 장치의 제조 장치 및 표시 장치의 제조 방법
US20230165071A1 (en) Display apparatus and method of manufacturing the same
US20220359851A1 (en) Display apparatus and method of manufacturing the same
KR100730154B1 (ko) 평판표시장치 및 그 제조방법
KR20210100787A (ko) 정전 척

Legal Events

Date Code Title Description
A201 Request for examination