KR101255273B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101255273B1
KR101255273B1 KR1020060127723A KR20060127723A KR101255273B1 KR 101255273 B1 KR101255273 B1 KR 101255273B1 KR 1020060127723 A KR1020060127723 A KR 1020060127723A KR 20060127723 A KR20060127723 A KR 20060127723A KR 101255273 B1 KR101255273 B1 KR 101255273B1
Authority
KR
South Korea
Prior art keywords
electrode
layer pattern
pixel
substrate
amorphous silicon
Prior art date
Application number
KR1020060127723A
Other languages
English (en)
Other versions
KR20080054968A (ko
Inventor
김병훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060127723A priority Critical patent/KR101255273B1/ko
Publication of KR20080054968A publication Critical patent/KR20080054968A/ko
Application granted granted Critical
Publication of KR101255273B1 publication Critical patent/KR101255273B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 발명으로, 특히 액정표시장치는 매트릭스 형태로 화소 영역이 정의된 기판, 상기 기판 상의 상기 화소 영역들 사이에 일방향으로 형성되는 투명전극 패턴, 상기 기판 상의 상기 화소 영역에 형성되는 화소 전극, 상기 투명전극 패턴의 상부에 형성되는, 데이터 라인 및 이로부터 돌출되는 소스 전극, 상기 소스 전극과 이격되고 상기 화소 전극과 접촉하여 그 상부에 형성되는 드레인 전극, 상기 소스 전극 및 드레인 전극의 상부에 형성되는 불순물층 패턴, 상기 소스 전극 및 드레인 전극 상부의 불순물층 패턴과 양측이 접하며 상기 소스 전극 및 드레인 전극의 상부를 지나도록 형성되는 비정질 실리콘층 패턴, 상기 화소 영역을 제외한 기판 상에 형성되는 보호막, 및 상기 데이터 라인과 교차하는 방향으로, 상기 화소 영역들 사이에 형성되는 게이트 라인 및 이로부터 돌출되어 상기 비정질 실리콘층 패턴 상부에 형성되는 게이트 전극을 포함하여 구성됨을 특징으로 한다.
4마스크, 탑게이트, 게이트 절연막

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND THE METHOD FOR MANUFACTURING THE SAME}
도 1a 내지 도 1f는 종래 기술에 의한 액정표시장치의 제조방법을 나타내는 공정 단면도
도 2는 본 발명에 의한 액정표시장치를 나타내는 평면도
도 3은 본 발명에 의한 액정표시장치를 나타내는 단면도
도 4a 내지 도 4d는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정 평면도
도 5a 내지 도 5e는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정 단면도
<도면의 주요 부호에 대한 설명>
112 : 게이트 라인 12a, 112a : 게이트 전극
24, 124 : 데이터 라인 24a, 124a : 소스 전극
26, 126 : 드레인 전극 34, 134 : 화소 전극
16, 116 : 반도체층
116a: 비정질 실리콘층 패턴 116b : 불순물층 패턴
30, 130 : 보호막 136 : 보호막홀
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 층간 절연막을 적어도 하나 이상 생략함으로써 비용을 절감하고, 공정을 단순화시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
종래의 액정표시장치는 주로 총 5마스크(게이트 라인, 반도체층, 데이터 라인, 콘택홀, 화소 전극)를 사용하여 제조함으로써 공정 단가가 증가하고 공정이 복잡하다는 문제가 있다.
따라서, 최근에는 회절마스크를 사용하여 반도체층과 데이터 라인을 하나의 마스크를 사용하여 동시에 형성하는 기술이 제안되고 있다. 즉, 4마스크(게이트 라인, 반도체층 및 데이터 라인, 콘택홀, 화소전극)를 사용하여 액정표시장치를 제조하는 기술이 개발되고 있다.
도 1a 내지 도 1f는 종래 기술에 의한 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
먼저, 도 1a와 같이 기판(10) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 금속물질 중 어느 하나를 증착하고, 제 1 마스크를 이용하여 이를 패터닝함으로써 기판(10) 상에 일방향으로 게이트 라인(도시하지 않음) 및 이로부터 돌출되는 게이트 전극(12a)을 형성한다.
이어, 게이트 전극(12a)을 포함한 기판(10) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(14)을 형성한다.
도 1b와 같이, 게이트 절연막(14) 상부에 순수한 비정질 실리콘과 불순물을 포함한 비정질 실리콘을 적층하여 비정질 실리콘층(15)을 형성하고, 그 상부에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속 물질 중 어느 하나를 증착하 여 금속 물질층(18)을 형성한다. 그리고 금속 물질층(18)의 상부에 감광성 물질인 포토 레지스트(20)를 도포한다.
이어, 차광부(40a), 반투과부(40b), 투과부(40c)로 구성된 제 2 마스크(40)를 이용하여 포토 레지스트(20)를 패터닝한다. 이때, 제 2 마스크(40)의 차광부(40a)에 대응하는 부분의 포토 레지스트(20)는 그대로 남아있고, 반투과부(40b)에 대응하는 부분의 포토 레지스트(20)는 차광부(40a)에 대응하는 부분의 포토 레지스트(20)의 반 정도의 두께를 가지고 남아있으며, 투과부(40c)에 대응하는 부분의 포토 레지스트(20)는 모두 제거된다.
도 1c와 같이, 패터닝된 포토 레지스트(20)를 마스크로 하여 금속 물질층(18) 및 비정질 실리콘층(15)을 패터닝하여, 게이트 전극(12a) 상부의 게이트 절연막(14) 상에 반도체층(16)을 형성한다.
이어, 포토 레지스트(20)를 산소(O2) 에싱(ashing) 공정을 통해 제 2 마스크(40)의 반투과부(40b)에 대응하는 부분의 포토 레지스트(20)를 모두 제거한다.
도 1d와 같이, 에싱된 포토 레지스트(22)를 마스크로 하여 금속 물질층(18)을 패터닝하여, 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인(24) 및 이로부터 반도체층으로 돌출되는 소스 전극(24a)과, 소스 전극(24a)과 일정 간격 이격되도록 드레인 전극(26)을 형성한다.
도 1e와 같이, 데이터 라인(24), 소스 전극(24a), 및 드레인 전극(26)을 포함한 기판(10) 전면에 무기재료인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 화학기상증착 방법으로 증착하거나, 유기재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 도포하여 보호막(30)을 형성한다.
이어, 제 3 마스크를 이용하여 보호막(30)을 패터닝함으로써, 드레인 전극(26) 상부의 일부가 노출되도록 콘택홀(32)을 형성한다.
도 1f와 같이, 콘택홀(32)을 포함한 기판(10) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 제 4 마스크를 이용하여 이를 패터닝함으로써, 콘택홀(32)을 통하여 드레인 전극(26)과 전기적으로 연결되는 화소 전극(34)을 화소 영역에 형성한다.
그러나 상기와 같은 방법으로 액정표시장치를 제조하는 경우에는 보호막에 콘택홀을 형성한 후, 콘택홀을 통해 드레인 전극과 화소 전극을 전기적으로 연결한다. 이때, 드레인 전극을 형성하는 제 2 마스크, 콘택홀을 형성하는 제 3 마스크, 및 화소 전극을 형성하는 제 4 마스크 중 어느 하나라도 미스얼라인(misalign)이 발생하는 경우에는 드레인 전극과 화소 전극 간에 연결이 되지 않는 불량이 생길 수 있다.
또한, 4개의 마스크를 사용하여 액정표시장치를 제조하기 위해 제 2 마스크의 경우 차광부, 반투과부, 투과부로 구성된 회절 마스크를 사용한다. 이 경우에 반투과부에 대응하는 부분에서 패터닝이 제대로 이루어지지 않아서 소스 전극과 드레인 전극이 서로 단락되는 문제점이 발생하게 된다. 그리고, 회절 마스크는 일반 마스크보다 더 비싸므로, 비용 면에서 단점이 있다.
그리고, 종래 기술에 의한 액정표시장치에서는 게이트 전극과 반도체층 사이 에 게이트 절연막을 형성하고, 소스/드레인 전극과 화소 전극 사이에 보호막을 형성하는 것이 필수적이었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 마스크의 미스얼라인으로 인하여 드레인 전극과 화소 전극 간의 연결에 불량이 발생하는 것을 방지하기 위한 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
그리고, 회절 마스크를 사용하지 않고 4개의 일반 마스크로 액정표시장치를 제조함으로써, 공정을 단순화하고, 패턴 불량을 방지하며, 비용을 절감할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 종래에 필수적이었던 게이트 절연막 및 보호막 중 어느 하나의 층간 절연막을 생략하여 공정을 단순화하고, 비용을 절감할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치는 매트릭스 형태로 화소 영역이 정의된 기판, 상기 기판 상의 상기 화소 영역들 사이에 일방향으로 형성되는 투명전극 패턴, 상기 기판 상의 상기 화소 영역에 형성되는 화소 전극, 상기 투명전극 패턴의 상부에 형성되는, 데이터 라인 및 이로부터 돌출되는 소스 전극, 상기 소스 전극과 이격되고 상기 화소 전극과 접촉하여 그 상부에 형성되는 드레인 전극, 상기 소스 전극 및 드레인 전극의 상부에 형성되는 불순물층 패턴, 상기 소스 전극 및 드레인 전극 상부의 불순물층 패턴과 양측이 접하며 상기 소스 전 극 및 드레인 전극의 상부를 지나도록 형성되는 비정질 실리콘층 패턴, 상기 화소 영역을 제외한 기판 상에 형성되는 보호막, 및 상기 데이터 라인과 교차하는 방향으로, 상기 화소 영역들 사이에 형성되는 게이트 라인 및 이로부터 돌출되어 상기 비정질 실리콘층 패턴 상부에 형성되는 게이트 전극을 포함하여 구성됨을 특징으로 한다.
상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 매트릭스 형태로 화소 영역이 정의된 기판을 준비하는 단계, 상기 기판 전면에 투명 금속층, 제 1 금속층, 불순물층을 적층한 후, 이들층을 동일폭으로 제거하여, 상기 화소 영역들 사이에 일 방향의 투명 전극 패턴과 그 상부에 데이터 라인 및 소스 전극을 형성하고, 상기 화소 영역 상에 화소 전극 및 그 상부에 제 1 금속층 패턴을 형성하고, 상기 데이터 라인, 소스 전극 및 제 1 금속층 패턴 상에 불순물층 패턴을 형성하는 단계, 상기 기판 전면에 비정질 실리콘층을 증착하고 이를 선택적으로 제거하여 상기 소스 전극과 이와 인접한 상기 화소 전극의 일 코너부를 지나는 형상으로 비정질 실리콘층 패턴을 형성하는 단계, 상기 기판 전면에 보호막을 형성하고, 상기 화소 영역에 상기 보호막을 제거하여 보호막 홀을 형성하는 단계, 상기 보호막 홀 하부에 상기 불순물층 패턴, 제 1 금속층 패턴을 제거하여, 상기 소스 전극과 이격되고, 상기 화소 전극과 접촉하는 드레인 전극을 형성하는 단계, 및 상기 기판 전면에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 데이터 라인과 교차하는 방향으로 상기 화소 영역들 사이에 게이트 라인과, 상기 게이트 라인으로부터 상기 비정질 실리콘층 패턴을 지나도록 상기 비정질 실리콘층 패턴 상부의 상기 보호막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 목적에 따른 본 발명에 의한 다른 액정표시장치의 제조방법은 매트릭스 형태로 화소 영역이 정의된 기판을 준비하는 단계, 상기 기판 전면에 투명 금속층, 제 1 금속층, 불순물층을 적층한 후, 이들층을 동일 폭으로 제거하여, 상기 화소 영역들 사이에 일 방향의 투명 전극 패턴과 그 상부에 데이터 라인 및 소스 전극을 형성하고, 상기 화소 영역 상에 화소 전극 및 그 상부에 제 1 금속층 패턴을 형성하고, 상기 데이터 라인, 소스 전극 및 제 1 금속층 패턴 상에 불순물층 패턴을 형성하는 단계, 상기 기판 전면에 비정질 실리콘층을 증착하고 이를 선택적으로 제거하여 상기 소스 전극과 이와 인접한 상기 화소 전극의 일 코너부를 지나는 형상으로 비정질 실리콘층 패턴을 형성하고, 비정질 실리콘층 패턴과 동일 폭으로 불순물층 패턴을 남기는 단계, 상기 기판 전면에 보호막을 형성하고, 상기 화소 영역에 상기 보호막을 제거하여 보호막 홀을 형성하는 단계, 상기 보호막 홀 하부에 상기 제 1 금속층 패턴을 제거하여, 상기 소스 전극과 이격되고, 상기 화소 전극과 접촉하는 드레인 전극을 형성하는 단계, 및 상기 기판 전면에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 데이터 라인과 교차하는 방향으로 상기 화소 영역들 사이에 게이트 라인과, 상기 게이트 라인으로부터 상기 비정질 실리콘층 패턴을 지나도록 상기 비정질 실리콘층 패턴 상부의 상기 보호막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치 및 그 제조방법 의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 액정표시장치를 나타낸 평면도이고, 도 3은 본 발명에 의한 액정표시장치를 나타낸 단면도이다.
본 발명에 의한 액정표시장치는 도 2 및 도 3에 도시된 바와 같이, 매트릭스 형태로 화소 영역이 정의된 기판(110)과, 기판(110) 상의 화소 영역들 사이에 일방향으로(도 2에서 세로 방향) 형성되는 투명전극 패턴(133)과, 기판(110) 상의 화소 영역에 형성되는 화소 전극(134)과, 투명전극 패턴(133)의 상부에 형성되는, 데이터 라인(124) 및 이로부터 돌출되는 소스 전극(124a)과, 소스 전극(124a)과 이격되고 화소 전극(134)과 접촉하여 화소 전극(134)의 상부에 형성되는 드레인 전극(126)과, 소스 전극(124a) 및 드레인 전극(126)의 상부에 형성되는 불순물층 패턴(116b)과, 소스 전극(124a) 및 드레인 전극(126) 상부의 불순물층 패턴(116b)과 양측이 접하며 소스 전극(124a) 및 드레인 전극(126)의 상부를 지나도록 형성되는 비정질 실리콘층 패턴(116a)과, 화소 영역을 제외한 기판(110) 상에 형성되는 보호막(130)과, 및 데이터 라인(124)과 교차하는 방향으로, 화소 영역들 사이에 형성되는 게이트 라인(112) 및 이로부터 돌출되어 비정질 실리콘층 패턴(116a) 상부에 형성되는 게이트 전극(112a)을 포함하여 구성된다.
상기에서, 보호막(130)은 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기 물질을 사용하거나, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 무기 물질을 사용하여 형성할 수 있다. 다만, 보호막(130)의 재료로써, 실리 콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 무기 물질을 사용하는 것이 더 바람직하다.
그리고, 보호막(130)은 화소 영역을 제외한 부분에 형성되므로, 화소 영역에는 보호막홀(136)이 형성되어 있다.
또한, 비정질 실리콘층 패턴(116a)과 불순물층 패턴(116b)은 서로 적층된 형태로 되어 반도체층(116)이 된다. 불순물층 패턴(116b)은 비정질 실리콘층 패턴(116a)의 상부 전면에 형성되지 않고, 가운데 부분이 소정 간격 이격되도록 형성되는데 이 부분에 채널이 형성된다.
본 발명에 의한 액정표시장치에서는 종래 기술에 의한 액정표시장치와 비교하여 층간 절연막을 적어도 한층 이상 생략할 수 있다. 즉, 종래 기술에 의한 액정표시장치에서는 게이트 전극과 반도체층 사이에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 등의 무기 물질을 사용하여 게이트 절연막을 형성하고, 소스/드레인 전극과 화소 전극 사이에 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin) 등의 유기 물질을 사용하거나, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 등의 무기 물질을 사용하여 보호막을 형성하는 것이 필수적이었다.
반면에, 본 발명에 의한 액정표시장치에서는 화소 전극(134)과 소스/드레인 전극(124a, 126)을 접하도록 형성하여 두 층간에 절연막을 개재할 필요가 없어 종래 대비 적어도 층간 절연막을 하나 이상 줄일 수 있다. 따라서 종래 기술에 비하여 층간 절연막을 형성하는 공정이 한 단계 줄어들었으므로, 이에 따라 공정 시간 을 단축하고, 비용을 절감할 수 있게 된다.
이때, 게이트 전극(112a), 소스/드레인 전극(124a, 126)으로 이루어진 박막 트랜지스터와, 이와 전기적으로 연결되어 화소 영역에 형성된 화소 전극(134)이 형성된 기판(110)을 박막 트랜지스터 어레이 기판이라 한다.
또한, 박막 트랜지스터 어레이 기판에 대응하여 컬러 필터 어레이 기판이 형성되는데, 이 기판에는 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 화상을 구현하기 위한 공통 전극이 형성되어 있다.
박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판은 서로 합착되고, 그 사이에는 액정층이 형성되어 있다. 그리고, 화소 전극과 공통 전극 사이의 전계에 의해 양 기판 사이에 형성된 액정층의 액정이 배향되고, 그 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절함으로써 화상을 표시하게 된다.
다음으로 본 발명의 실시예에 의한 액정표시장치의 제조방법에 관하여 설명한다.
도 4a 내지 도 4d는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정 평면도이고, 도 5a 내지 도 5e는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
먼저, 도 4a 및 도 5a와 같이, 매트릭스 형태로 화소 영역이 정의된 기판(110)을 준비하고, 기판(110) 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등으로 투명 금속층을 증착하고, 그 상부에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질로 제 1 금속층을 증착하며, 그 상부에 불순물이 포함된 비정질 실리콘인 불순물층을 증착한다.
이어 포토 및 식각 공정을 통하여 불순물층, 제 1 금속층, 투명 금속층을 동일 폭으로 제거하여, 기판(110) 상의 화소 영역들 사이에 일방향(도 4a에서는 세로 방향)으로 투명전극 패턴(133)과 그 상부에 데이터 라인(124) 및 소스 전극(124a)을 형성하고, 화소 영역 상에 화소 전극(134) 및 그 상부에 제 1 금속층 패턴(118)을 형성하고, 데이터 라인(124), 소스 전극(124a) 및 제 1 금속층 패턴(118) 상에 불순물층 패턴(117)을 형성한다.
즉, 투명전극 패턴(133) 및 화소 전극(134) 상부의 제 1 금속층 및 불순물층은 남아있고, 나머지 부분의 제 1 금속층 및 불순물층은 제거된다.
도 4b 및 도 5b와 같이, 기판(110) 전면에 순수한 비정질 실리콘층을 증착한 후, 포토 및 식각 공정을 통하여 이를 패터닝하여 소스 전극(124a)과 이와 인접한 화소 전극(134)의 일코너부를 지나는 형상으로 비정질 실리콘층 패턴(116a)을 형성한다.
이때, 비정질 실리콘층 패턴(116a)과 불순물층 패턴(116b)은 이중으로 적층된 형태로 되어 반도체층(116)이 된다. 불순물층 패턴(116b)은 비정질 실리콘층 패턴(116a)의 상부 전면에 형성되지 않고, 가운데 부분이 소정 간격 이격되도록 형성되는데 이 부분에 채널이 형성된다.
도 5c와 같이, 비정질 실리콘층 패턴(116a) 및 불순물층 패턴(117)을 포함한 기판(110) 전면에 무기재료인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 화학기상증착 방법으로 증착하거나, 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(130)을 형성한다.
이때, 보호막(130)의 재료로써, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 무기 물질을 사용하는 것이 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기 물질을 사용하는 것보다 더 바람직하다.
도 4c 및 도 5d와 같이, 포토 및 식각 공정을 통하여 보호막(130)을 패터닝하여 화소 영역에 보호막홀(136)을 형성한다.
이어, 보호막홀(136)을 통해 노출된 불순물층 패턴(117), 제 1 금속층 패턴(118)을 제거하여 소스 전극(124a)과 이격되고, 화소 전극(134)과 접촉하는 드레인 전극을 형성한다.
도 4d 및 도 5e와 같이, 보호막(130)을 포함한 기판(110) 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 이용하여 제 2 금속층을 증착한다.
이어, 포토 및 식각 공정을 통해, 제 2 금속층을 패터닝하여 데이터 라인(124)과 교차하는 방향으로 화소 영역들 사이에 게이트 라인(112)과, 게이트 라인(112)으로부터 비정질 실리콘층 패턴(116a)을 지나도록 보호막(130) 상에 게이트 전극(112a)을 형성한다.
또한, 실시예에서는 보호막(130)에 보호막홀(136)을 형성한 후, 보호막 홀(136)을 통해 노출된 불순물층 패턴(117)을 제거하여 패터닝하였으나, 이와 다른 방법으로 비정질 실리콘층 패턴(116a)을 형성하는 단계에서 불순물층(117)을 함께 패터닝하는 방법도 가능하다.
즉, 기판(110) 전면에 순수한 비정질 실리콘층을 증착한 후, 포토 및 식각 공정을 통하여 비정질 실리콘층 및 불순물층 패턴(117)을 패터닝하여 소스 전극(124a)과 이와 인접한 화소 전극(134)의 일 코너부를 지나는 형상으로 비정질 실리콘층 패턴(116a)을 형성하고, 비정질 실리콘층 패턴(116a)과 동일 폭으로 불순물층 패턴(117)을 남긴다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 의한 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 화소 전극 상부에 보호막을 게재하지 않고, 바로 드레인 전극을 형성함으로써, 마스크의 미스얼라인으로 인하여 드레인 전극과 화소 전극 간의 연결에 불량이 발생하는 것을 방지할 수 있는 효과가 있다.
둘째, 회절 마스크를 사용하지 않고 4개의 마스크로 액정표시장치를 제조함으로써, 공정을 단순화하고, 패턴 불량을 방지하며, 비용을 절감할 수 있는 효과가 있다.
셋째, 화소 전극과 소스/드레인 전극을 접하도록 형성함으로써, 층간 절연막을 적어도 하나 이상 생략하여 공정을 단순화하고, 비용을 절감할 수 있는 효과가 있다.

Claims (7)

  1. 매트릭스 형태로 화소 영역이 정의된 기판;
    상기 기판 상의 상기 화소 영역들 사이에 일방향으로 형성되는 투명전극 패턴;
    상기 기판 상의 상기 화소 영역에 형성되는 화소 전극;
    상기 투명전극 패턴의 상부에 형성되는, 데이터 라인 및 이로부터 돌출되는 소스 전극;
    상기 소스 전극과 이격되고 상기 화소 전극과 접촉하여 상기 화소 전극 상부에 형성되는 드레인 전극;
    상기 소스 전극 및 드레인 전극의 상부에 형성되는 불순물층 패턴;
    상기 소스 전극 및 드레인 전극 상부의 불순물층 패턴과 양측이 접하며 상기 소스 전극 및 드레인 전극의 상부를 지나도록 형성되는 비정질 실리콘층 패턴;
    상기 화소 영역을 제외한 기판 상에 형성되는 보호막; 및
    상기 데이터 라인과 교차하는 방향으로, 상기 화소 영역들 사이에 형성되는 게이트 라인 및 이로부터 돌출되어 상기 비정질 실리콘층 패턴 상부에 형성되는 게이트 전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 보호막은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 형성하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 불순물층 패턴과 비정질 실리콘층 패턴은 반도체층으로 기능하는 것을 특징으로 하는 액정표시장치.
  4. 매트릭스 형태로 화소 영역이 정의된 기판을 준비하는 단계;
    상기 기판 전면에 투명 금속층, 제 1 금속층, 불순물층을 적층한 후, 이들층을 동일 폭으로 제거하여, 상기 화소 영역들 사이에 일 방향의 투명 전극 패턴과 그 상부에 데이터 라인 및 소스 전극을 형성하고, 상기 화소 영역 상에 화소 전극 및 그 상부에 제 1 금속층 패턴을 형성하고, 상기 데이터 라인, 소스 전극 및 제 1 금속층 패턴 상에 불순물층 패턴을 형성하는 단계;
    상기 기판 전면에 비정질 실리콘층을 증착하고 이를 선택적으로 제거하여 상기 소스 전극과 이와 인접한 상기 화소 전극의 일 코너부를 지나는 형상으로 비정질 실리콘층 패턴을 형성하는 단계;
    상기 기판 전면에 보호막을 형성하고, 상기 화소 영역에 상기 보호막을 제거하여 보호막 홀을 형성하는 단계;
    상기 보호막 홀 하부에 상기 불순물층 패턴, 제 1 금속층 패턴을 제거하여, 상기 소스 전극과 이격되고, 상기 화소 전극과 접촉하는 드레인 전극을 형성하는 단계; 및
    상기 기판 전면에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 데이터 라인과 교차하는 방향으로 상기 화소 영역들 사이에 게이트 라인과, 상기 게이트 라인으로부터 상기 비정질 실리콘층 패턴을 지나도록 상기 보호막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  5. 매트릭스 형태로 화소 영역이 정의된 기판을 준비하는 단계;
    상기 기판 전면에 투명 금속층, 제 1 금속층, 불순물층을 적층한 후, 이들층을 동일 폭으로 제거하여, 상기 화소 영역들 사이에 일 방향의 투명 전극 패턴과 그 상부에 데이터 라인 및 소스 전극을 형성하고, 상기 화소 영역 상에 화소 전극 및 그 상부에 제 1 금속층 패턴을 형성하고, 상기 데이터 라인, 소스 전극 및 제 1 금속층 패턴 상에 불순물층 패턴을 형성하는 단계;
    상기 기판 전면에 비정질 실리콘층을 증착하고 이를 선택적으로 제거하여 상기 소스 전극과 이와 인접한 상기 화소 전극의 일 코너부를 지나는 형상으로 비정질 실리콘층 패턴을 형성하고, 비정질 실리콘층 패턴과 동일 폭으로 불순물층 패턴을 남기는 단계;
    상기 기판 전면에 보호막을 형성하고, 상기 화소 영역에 상기 보호막을 제거하여 보호막 홀을 형성하는 단계;
    상기 보호막 홀 하부에 상기 제 1 금속층 패턴을 제거하여, 상기 소스 전극과 이격되고, 상기 화소 전극과 접촉하는 드레인 전극을 형성하는 단계; 및
    상기 기판 전면에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 데이터 라인과 교차하는 방향으로 상기 화소 영역들 사이에 게이트 라인과, 상기 게이트 라인으로부터 상기 비정질 실리콘층 패턴을 지나도록 상기 보호막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 보호막은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 불순물층 패턴과 비정질 실리콘층 패턴은 반도체층으로 기능하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060127723A 2006-12-14 2006-12-14 액정표시장치 및 그 제조방법 KR101255273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060127723A KR101255273B1 (ko) 2006-12-14 2006-12-14 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127723A KR101255273B1 (ko) 2006-12-14 2006-12-14 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080054968A KR20080054968A (ko) 2008-06-19
KR101255273B1 true KR101255273B1 (ko) 2013-04-16

Family

ID=39801847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127723A KR101255273B1 (ko) 2006-12-14 2006-12-14 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101255273B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016489A (ko) * 2002-08-17 2004-02-25 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040016489A (ko) * 2002-08-17 2004-02-25 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080054968A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
US9001299B2 (en) Low resistance wiring structure and liquid crystal display device using the same
US8325317B2 (en) Liquid crystal display fabrication method
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101710574B1 (ko) 액정표시장치 및 이의 제조 방법
US8169580B2 (en) Viewing angle-controllable liquid crystal display device and fabrication method thereof
JP2007011343A (ja) 液晶表示装置とその製造方法
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR101234215B1 (ko) 액정표시장치 및 그 제조방법
KR101255273B1 (ko) 액정표시장치 및 그 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101255298B1 (ko) 액정표시장치 및 그의 제조방법
KR20080048738A (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR101649943B1 (ko) 액정표시장치의 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20090043748A (ko) 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법
KR101107677B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee