KR101107677B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR101107677B1
KR101107677B1 KR1020040100361A KR20040100361A KR101107677B1 KR 101107677 B1 KR101107677 B1 KR 101107677B1 KR 1020040100361 A KR1020040100361 A KR 1020040100361A KR 20040100361 A KR20040100361 A KR 20040100361A KR 101107677 B1 KR101107677 B1 KR 101107677B1
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
bonding process
gate
Prior art date
Application number
KR1020040100361A
Other languages
English (en)
Other versions
KR20060061574A (ko
Inventor
이주복
강승철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040100361A priority Critical patent/KR101107677B1/ko
Publication of KR20060061574A publication Critical patent/KR20060061574A/ko
Application granted granted Critical
Publication of KR101107677B1 publication Critical patent/KR101107677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 상,하부기판의 합착시 사용되는 합착 프로세스키를 화소전극과 동시에 형성함으로써 얼라인 불량을 방지하고자 하는 액정표시소자의 제조방법에 관한 것으로, 제 1 기판 상에 적층된 금속층을 패터닝하여, 액티브 영역에 배치되는 게이트 배선과 게이트 전극을 형성하고 상기 액티브 영역의 외곽에 불투명층을 형성하는 단계; 상기 제 1 기판 상의 전면에, 상기 게이트 배선과 게이트 전극 및 상기 불투명층을 커버하는 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상의 전면에, 보호막을 형성하는 단계; 상기 불투명층 상의 보호막과 게이트 절연막을 제거하는 단계; 상기 보호막 상에 투명도전층을 증착하는 단계; 상기 투명도전층을 패터닝하여, 상기 드레인 전극에 접속하는 화소전극을 형성하는 단계; 상기 투명도전층 및 불투명층을 동시에 패터닝하여 제 1 합착 프로세스 키를 형성하는 단계; 및 상기 제 1 기판의 제 1 합착 프로세스 키와, 상기 제 1 기판에 대향하는 제 2 기판의 제 2 합착 프로세스 키를 서로 얼라인하여 상기 제 1 ,제 2 기판을 대향합착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Figure R1020040100361
합착 프로세스 키, 합착 불량

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}
도 1은 종래 기술에 의한 액정표시소자의 단면도.
도 2a 내지 도 2e는 종래 기술에 의한 합착 프로세스 키의 제조과정을 나타낸 공정단면도.
도 3은 종래 기술에 의한 합착불량을 나타낸 액정표시소자의 단면도.
도 4는 본 발명에 의한 액정표시소자의 단면도.
도 5a 내지 도 5e는 본 발명에 의한 합착 프로세스 키의 제조과정을 나타낸 공정단면도.
*도면의 주요 부분에 대한 부호설명
107 : 제 1 합착 프로세스 키 108 : 블랙 매트릭스
109 : 컬러필터층 110 : 컬러필터 어레이 기판
111 : TFT 어레이 기판 112 : 게이트 전극
112a : 게이트 쉴드층 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스전극 115b : 드레인 전극
116 : 보호막 117 : 화소전극
122 : 제 2 합착 프로세스 키 127a : 투명도전층
130 : 포토 레지스트
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)의 제조방법에 관한 것으로, 특히 상,하부기판의 합착시 사용되는 합착 프로세스키를 화소전극과 동시에 형성함으로써 얼라인 불량을 방지하고자 하는 액정표시소자의 제조방법에 관한 것이다.
최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathod Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용하고 있다.
이러한 액정표시소자는 상부기판인 컬러필터(color filter) 어레이 기판과 하부기판인 박막트랜지스터(TFT:Thin Film Transistor) 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가하고, 커패시터에 의해 다음 어드레스까지 해당 화소에 충진된 전압을 유지시켜 주는 방식으로 구동된다.
상기와 같이, 소자를 구동시키기 위해서는 트랜지스터(transistor), 커패시 터(capacitor) 등의 다양한 패턴이 요구되는데, 이러한 패턴들이 정확한 위치에 올바르게 형성되어야 한다.
이와같이 패턴을 올바른 위치에 형성하기 위해서는 위치 기준점이 되는 프로세스 키(process key)가 요구되는데, 기판이 대형화되고 패턴이 미세화됨에 따라 보다 정확한 패턴의 정렬이 요구되고, 이에 따라 프로세스 키의 수와 그 종류도 다양해지고 있다.
이하, 첨부된 도면을 참조하여 종래기술에 의한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 단면도이고, 도 2a 내지 도 2e는 종래 기술에 의한 합착 프로세스 키의 제조과정을 나타낸 공정단면도이며, 도 3은 종래 기술에 의한 합착불량을 나타낸 액정표시소자의 단면도이다.
컬러필터층 어레이 기판(10)에 컬러필터층(9) 및 블랙 매트릭스(8)를 형성하고, TFT 어레이 기판(11)에 게이트 배선(도시하지 않음), 데이터 배선(15), 박막트랜지스터 및 화소전극(17)을 각각 형성한 이후, 도 1에 도시된 바와 같이, 두 개의 기판을 대향합착한다.
이 때, 기판 상의 패턴들이 정확하게 얼라인되도록 하기 위해서, 상,하부 기판을 대향합착시킬 때 오정렬되지 않도록 위치를 잡아주는 제 1 ,제 2 합착 프로세스 키(7,22)를 사용한다.
즉, 컬러필터층 어레이 기판(10)에 구비되어 있는 제 1 합착 프로세스 키(7)와 TFT 어레이 기판(11)에 구비되어 있는 제 2 합착 프로세스 키(22)를 정확하게 얼라인시켜 두 기판을 합착시키면, 그 외의 패턴도 정확하게 얼라인되는 것이다.
도 1에 도시된 바와 같이, 제 2 합착 프로세스 키(22) 사이에 제 1 합착 프로세스 키(7)가 정확하게 위치하도록 한 후 두 기판을 합착시키면, 액티브 영역의 화소전극(17)이 데이터 배선(15)을 사이에 두고 정확하게 위치하며 블랙 매트릭스(8)와 일정간격 오버랩되어 화소전극(17) 모서리에서 발생할 수 있는 빛샘을 방지하게 된다.
이 때, 제 1 ,제 2 합착 프로세스 키(22)는 불투명한 금속층으로 형성되어 기판에 투영되는 빛에 의해 그 윤곽이 센서에 인식됨으로써 기준점 역할을 하게 된다. 참고로, 상기 데이터 배선(15) 하층에는 빛을 완전 차광하고 데이터 배선 형성시 기준점 역할을 하는 게이트 쉴드층(12a)이 더 구비된다.
이와같이, 합착 프로세스 키는 빛이 투영되지 않는 불투명층으로 형성하여야 하므로, 제 1 합착 프로세스 키(7)는 컬러필터층 어레이 기판(10)의 블랙 매트릭스(8)와 동시에 형성하고, 제 2 합착 프로세스 키(22)는 TFT 어레이 기판(11)의 게이트 배선과 동시에 형성한다.
상기 제 2 합착 프로세스 키(22)를 형성하는 과정을 구체적으로 살펴보면, 먼저 도 2a에 도시된 바와 같이, TFT 어레이 기판(11) 상에 게이트 배선, 게이트 전극(12)을 형성하고 이와 동시에 액티브 영역 외곽에 제 2 합착 프로세스 키(22)를 형성한다.
그리고, 도 2b에 도시된 바와 같이, 상기 게이트 전극(12)을 포함한 전면에 게이트 절연막(13)을 형성하고, 게이트 전극(12) 상부의 게이트 절연막(13) 상에 반도체층(14)을 형성한다.
이후, 상기 게이트 배선에 교차하는 데이터 배선(15)을 형성하고, 이와 동시에 상기 반도체층(14) 상에 소스/드레인 전극(15a,15b)을 형성하여 박막트랜지스터(TFT)를 완성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 소스/드레인 전극(15a,15b)을 포함한 전면에 보호막(16)을 형성하고, 상기 드레인 전극이 노출되도록 콘택홀(18)을 형성한다.
마지막으로, 도 2d 및 도 2e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 투명도전층(17a)을 증착하고, 포토레지스트(130)를 이용한 포토식각기술으로 패터닝하여 화소전극(17)을 형성한다. 이 때, 화소전극(17)은, 도 1에 도시된 바와 같이, 데이터 배선(15)이 화소전극과 화소전극 중간에 오도록 정확한 위치에 형성한다.
이와같이, 형성된 TFT 어레이 기판(11)은 제 2 합착 프로세스 키(22)와 컬러필터층 어레이 기판(10)의 제 1 합착 프로세스 키(7)를 정확하게 얼라인시켜 합착시킨다.
그러나, 도 3에 도시된 바와 같이, 화소전극(17)이 원하는 위치에 형성되지 않고 왼쪽으로 쉬프트(shift)되어 형성될 수 있는데, 제 2 합착 프로세스 키(22)를 기준으로 합착하는 경우 데이터 배선(15)은 원하는 위치에 형성되지만 화소전극(17)은 왼쪽으로 쉬프트되어 블랙 매트릭스(8)에 의해 오버랩되지 않는 영역("A"영역)이 생기게 된다.
즉, 제 2 합착 프로세스 키(22)를 기준점으로 상,하부 기판을 얼라인시키는 경우 제 2 합착 프로세스 키(22)와 동시에 형성되는 게이트 배선 및 데이터 배선은 정확한 위치에 배치되나, 패턴이 쉬프트된 화소전극은 정확한 위치에 배치되지 않게 되는 것이다.
이와같이, 화소전극(17)이 형성되지 않는 부분(A)에서는 액정이 원하는 방향으로 구동되지 않아 빛이 그대로 새어나가게 되는데, 이 부분에 블랙 매트릭스(8)도 오버랩되어 있지 않아 화상에 빛샘으로 나타나게 되어 화상품질을 크게 떨어뜨리게 된다.
즉, 게이트 배선층과 동시에 형성되는 제 2 합착 프로세스 키(22)는 다른 패턴은 정확하게 얼라인시키나, 화소전극이 쉬프트되어 형성되는 경우 화소전극의 배치는 정확하게 얼라인시키지 못해 빛샘의 문제를 유발시키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, TFT 어레이 기판의 합착 프로세스 키를 화소전극과 동시에 형성함으로써 화소전극이 쉬프트되어 형성되더라도 빛샘이 발생하지 않도록 하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시소자의 제조방법은 제 1 기판 상에 적층된 금속층을 패터닝하여, 액티브 영역에 배치되는 게이트 배선과 게이트 전극을 형성하고 상기 액티브 영역의 외곽에 불투명층을 형성하는 단계; 상기 제 1 기판 상의 전면에, 상기 게이트 배선과 게이트 전극 및 상기 불투명층을 커버하는 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에, 상기 게이트 전극과 적어도 일부 오버랩하는 반도체층을 형성하는 단계; 상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계; 상기 게이트 절연막 상의 전면에, 상기 데이터 배선 및 소스/드레인 전극을 커버하는 보호막을 형성하는 단계; 상기 드레인 전극 중 적어도 일부 상의 보호막, 및 상기 불투명층 상의 보호막과 게이트 절연막을 제거하는 단계; 상기 보호막 상에 투명도전층을 증착하는 단계; 상기 투명도전층을 패터닝하여, 상기 드레인 전극에 접속하는 화소전극을 형성하는 단계; 상기 투명도전층 및 불투명층을 동시에 패터닝하여 제 1 합착 프로세스 키를 형성하는 단계; 및 상기 제 1 기판의 제 1 합착 프로세스 키와, 상기 제 1 기판에 대향하는 제 2 기판의 제 2 합착 프로세스 키를 서로 얼라인하여 상기 제 1 ,제 2 기판을 대향합착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명은 TFT 어레이 기판의 합착 프로세스 키와 컬러필터층 어레이 기판의 합착 프로세스 키의 얼라인에 의해 두 기판을 대향합착함에 있어서, 상기 TFT 어레이 기판의 합착 프로세스 키를 화소전극과 동시에 형성함으로써 화소전극의 패턴 쉬프트에 의한 빛샘을 방지하고자 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 액정표시소자의 단면도이고, 도 5a 내지 도 5e는 본 발명에 의한 합착 프로세스 키의 제조과정을 나타낸 공정단면도이다.
본 발명에 의한 액정표시소자는, 도 4에 도시된 바와 같이, 컬러필터층 어레이 기판의 제 1 합착 프로세스 키와 TFT 어레이 기판의 제 2 합착 프로세스 키를 얼라인하여 대향합착하는바, 상기 컬러필터층 어레이 기판(110)의 액티브 영역에는 빛샘 방지를 위한 블랙 매트릭스(108)와 색상 표현을 위한 R,G,B의 컬러필터층(109)이 형성되고, 액티브 영역 외곽에는 제 1 합착 프로세스 키(107)가 형성되어 있다.
그리고, 상기 TFT 어레이 기판(111)의 액티브 영역에는 서로 수직교차하여 서브-화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 서브-화소 각각에 형성되는 박막트랜지스터와 화소전극이 형성되고, 액티브 영역 외곽에는 상기 화소전극(117)과 동시에 패터닝되는 제 2 합착 프로세스 키(122)가 형성되어 있다. 참고로, 상기 데이터 배선(115) 하층에는 게이트 쉴드층(112a)이 더 구비되는데, 게이트 쉴드층은 데이터 배선 형성시 기준점 역할을 하고, 반도체층이 백라이트의 광원을 받았을때 전도화되어 데이터 배선의 신호에 왜곡을 주는 것을 차단하기 형성하는 것이다.
이러한, 두기판은 제 1 합착 프로세스 키(107)가 제 2 합착 프로세스 키(122) 사이에 위치할 때 대향 합착되는데, 액티브 영역의 화소전극(117)이 왼쪽으로 쉬프트되어 데이터 배선(115)과의 간격이 설계치대로 되지 않더라도 상기 제 2 합착 프로세스 키(122)에 따라 상하부 기판을 대향합착하면 상기 화소전극이 원하는 위치에 배치되기 때문에 화소전극 모서리의 빛샘("B"영역)이 블랙 매트릭스(108)에 의해 차광된다.
상기와 같이, 제 2 합착 프로세스 키(122)를 게이트 배선 패터닝시 형성하지 않고 화소전극 형성시 형성함으로써, 화소전극 쉬프트에 의한 빛샘을 완전 차광할 수 있게 되었다.
상기 제 2 합착 프로세스 키 형성시, 게이트 배선용 물질인 불투명층을 동시에 패터닝하는 이유는, 빛의 투영으로 합착 프로세스 키의 형태를 센싱하는바, 화소전극용 물질인 투명도전층으로만 합착 프로세스 키를 형성하면 합착 프로세스 키의 위치를 센싱할 수 없기 때문이다.
상기 제 2 합착 프로세스 키의 형성과정을 구체적으로 살펴보면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, TFT 어레이 기판(111) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 불투명층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 HF, BOE, NH4F 또는 이들의 혼합용액으로 습식식각하여 액티브 영역에 게이트 배선(도시하지 않음) 및 게이트 전극(112)을 형성하고 차후에 합착 프로세스 키를 형성할 액티브 영역 외곽부에 불투명층(122a)을 남겨둔다.
그리고, 도 5b에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 전면에 무기 절연물질을 증착하여 게이트 절연막(113)을 형성하고, 상기 게이트 절연막 상에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 증착하고 패터닝하여 게이트 전극(112) 상부의 게이트 절연막(113) 상에 반도체층(114)을 형성한다.
다음, 반도체층(114)을 포함한 전면에 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속물질을 증착하고 패터닝하여 상기 게이트 배선에 교차하여 서브-화소를 정의하는 데이터 배선(도 4의 115)과, 상기 데이터 배선에서 분기되어 상기 반도체층 (114) 상에 각각 오버랩되는 소스/드레인 전극(115a,115b)을 형성한다. 이상의 액티브 영역의 게이트 전극(112a), 반도체층(114), 소스/드레인 전극(115a,115b)의 적층막이 박막트랜지스터(TFT)를 구성한다.
참고로, 게이트 배선용 물질을 합착 프로세스 키로 사용하지 않고자 할 경우에는 데이터 배선용 물질을 불투명층으로 형성한 후 차후에 합착 프로세스 키가 형성될 액티브 영역 외곽부에 잔류시키고 화소전극용 물질인 투명도전층과 동시에 패터닝하면 될 것이다.
계속해서, 도 5c에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 BCB 등의 유기절연물질을 도포하거나 또는 실리콘 산화물 또는 실리콘 질화물 등의 무기 절연물질을 증착하여 보호막(116)을 형성하고, 상기 드레인 전극(115b)이 오픈되도록 콘택홀(118)을 형성한다. 이때, 불투명층(122a) 상부의 보호막(116) 및 게이트 절연막(113)도 건식식각에 의해 동시에 제거한다.
이어서, 도 5d에 도시된 바와 같이, 상기 보호막(116)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전층(127a)을 증착하고 포토식각기술을 적용하여 화소전극(117) 및 제 2 합착 프로세스 키(122)를 형성한다.
즉, 투명도전층(127a) 상에 포토레지스트(130)를 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 씌워 노광한 다음, 현상하여 화소전극(117) 및 제 2 합착 프로세스 키(122)가 형성될 부분을 제외한 나머지 영역의 포토레지스트(130)를 제거한다.
이후, 포토레지스트(130) 사이로 노출된 투명도전층(127a)을 제거하여 액티브 영역에 화소전극(117)을 형성하고, 액티브 영역 외곽부에 투명도전층(127a) 및 불투명층(122a)을 패터닝하여 제 2 합착 프로세스 키(122)를 형성한다. 상기 투명도전층(127a) 및 불투명층(122a)은 습식식각으로 동시에 식각할 수 있다.
이와같이, 화소전극(117)과 동시에 제 2 합착 프로세스 키(122)를 형성하게 되면, 화소전극(117)과 제 2 합착 프로세스 키(122) 사이의 설계치는 정해져 있기 때문에, 하부층의 패턴과 비교하여 화소전극(117) 패턴이 쉬프트되게 형성되더라도 제 2 합착 프로세스 키(122)의 패턴도 동시에 쉬프트되므로, 제 2 합착 프로세스 키(122)를 기준으로 기판을 합착할 경우 화소전극(117)의 모서리가 블랙 매트릭스(108)에 의해 오버랩되게 된다.
상기 TFT 어레이 기판에 대향합착되는 컬러필터층 어레이 기판의 제 1 합착 프로세스 키(107)는 블랙 매트릭스(108)와 동시에 패터닝되기 때문에, 블랙 매트릭스(108)와 제 1 합착 프로세스 키(107) 사이의 설계치도 일정하게 된다.
따라서, 제 1 합착 프로세스 키와 제 2 합착 프로세스 키를 얼라인 시켜 상,하부 기판을 대향합착시키면, 화소전극의 모서리와 블랙 매트릭스가 오버랩되어 화소전극과 데이터 배선 사이에 원하지 않게 백라이트(B/L)의 빛이 샌다하더라도 블랙 매트릭스에 의해 차광되는 것이다. 결국, 화소전극의 패턴이 쉬프트되더라도 화상에 빛샘이 발생하지 않게 되므로 표시품질이 떨어지지 않게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치 환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, TFT 어레이 기판의 합착 프로세스 키를 화소전극과 동시에 형성함으로써 화소전극이 쉬프트되어 원하지 않게 빛샘이 발생하더라도 블랙 매트릭스에 의해 완전 차광된다. 결국, 화면에 빛샘이 발생하지 않으므로 화상 품질이 떨어지는 것이 방지되다.
둘째, 별도의 추가공정없이 화소전극 쉬프트에 의한 빛샘을 차광할 수 있다.

Claims (11)

  1. 제 1 기판 상에 적층된 금속층을 패터닝하여, 액티브 영역에 배치되는 게이트 배선과 게이트 전극을 형성하고 상기 액티브 영역의 외곽에 불투명층을 형성하는 단계;
    상기 제 1 기판 상의 전면에, 상기 게이트 배선과 게이트 전극 및 상기 불투명층을 커버하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에, 상기 게이트 전극과 적어도 일부 오버랩하는 반도체층을 형성하는 단계;
    상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계;
    상기 게이트 절연막 상의 전면에, 상기 데이터 배선 및 소스/드레인 전극을 커버하는 보호막을 형성하는 단계;
    상기 드레인 전극 중 적어도 일부 상의 보호막, 및 상기 불투명층 상의 보호막과 게이트 절연막을 제거하는 단계;
    상기 보호막 상에 투명도전층을 증착하는 단계;
    상기 투명도전층을 패터닝하여, 상기 드레인 전극에 접속하는 화소전극을 형성하는 단계;
    상기 투명도전층 및 불투명층을 동시에 패터닝하여 제 1 합착 프로세스 키를 형성하는 단계; 및
    상기 제 1 기판의 제 1 합착 프로세스 키와, 상기 제 1 기판에 대향하는 제 2 기판의 제 2 합착 프로세스 키를 서로 얼라인하여 상기 제 1 ,제 2 기판을 대향합착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 합착 프로세스 키는 상기 제 2 기판에 형성되는 블랙 매트릭스와 동시에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 제 1 합착 프로세스 키를 형성하는 단계는 상기 화소전극을 형성하는 단계와 동시에 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 게이트 배선과 게이트 전극 및 상기 불투명층을 형성하는 단계에서,
    상기 제 1 기판 상의 액티브 영역에 배치되고, 상기 게이트 절연층 상의 데이터 배선과 적어도 일부 오버랩하는 게이트 쉴드층을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 기판을 제공하는 단계;
    상기 기판 상에 적층된 금속층을 패터닝하여, 액티브 영역에 게이트 배선을 형성하고 상기 액티브 영역의 외곽에 불투명층을 형성하는 단계;
    상기 불투명층 상에, 투명층을 형성하는 단계; 및
    상기 불투명층 및 상기 투명층을 동시에 패터닝하여, 프로세스 키를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 프로세스 키를 형성하는 단계에서, 상기 투명층을 패터닝하여 화소전극을 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 삭제
KR1020040100361A 2004-12-02 2004-12-02 액정표시소자의 제조방법 KR101107677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040100361A KR101107677B1 (ko) 2004-12-02 2004-12-02 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100361A KR101107677B1 (ko) 2004-12-02 2004-12-02 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060061574A KR20060061574A (ko) 2006-06-08
KR101107677B1 true KR101107677B1 (ko) 2012-01-25

Family

ID=37157964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100361A KR101107677B1 (ko) 2004-12-02 2004-12-02 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101107677B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0624994D0 (en) 2006-12-14 2007-01-24 Plastic Logic Ltd Distortion tolerant pixel design

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20030020506A (ko) * 2001-08-29 2003-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20030058235A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
JP2000162647A (ja) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20030020506A (ko) * 2001-08-29 2003-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20030058235A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법

Also Published As

Publication number Publication date
KR20060061574A (ko) 2006-06-08

Similar Documents

Publication Publication Date Title
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US8670098B2 (en) Liquid crystal display panel and manufacturing method of the same
US7556988B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US8325314B2 (en) Liquid crystal display device and method for fabricating the same
US7612854B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US20060001803A1 (en) Liquid crystal display device and fabricating method thereof
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
US7064347B2 (en) Thin film transistor substrate for display device and fabricating method thereof
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US20040155992A1 (en) Method of manufacturing an array substrate for use in a LCD device
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101107677B1 (ko) 액정표시소자의 제조방법
KR101274690B1 (ko) 분할 노광을 위한 마스크, 이를 이용한 패터닝 방법 및액정표시장치의 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR100928491B1 (ko) 액정표시장치 및 그 제조방법
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100656904B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100940568B1 (ko) 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9