JP2015018889A - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP2015018889A
JP2015018889A JP2013144166A JP2013144166A JP2015018889A JP 2015018889 A JP2015018889 A JP 2015018889A JP 2013144166 A JP2013144166 A JP 2013144166A JP 2013144166 A JP2013144166 A JP 2013144166A JP 2015018889 A JP2015018889 A JP 2015018889A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
excimer laser
nitride film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013144166A
Other languages
English (en)
Other versions
JP5454727B1 (ja
Inventor
靖典 安東
Yasunori Ando
靖典 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2013144166A priority Critical patent/JP5454727B1/ja
Application granted granted Critical
Publication of JP5454727B1 publication Critical patent/JP5454727B1/ja
Priority to KR1020140081951A priority patent/KR101591386B1/ko
Priority to US14/324,039 priority patent/US9142425B2/en
Priority to CN201410324134.9A priority patent/CN104282768A/zh
Priority to TW103123728A priority patent/TWI546867B/zh
Publication of JP2015018889A publication Critical patent/JP2015018889A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 自己整合プロセスにおけるエキシマレーザー光照射時に、薄膜トランジスタを構成する膜の過大な温度上昇を防止する。【解決手段】 エキシマレーザー光１６を透過させる基板２上に拡散防止膜４を形成し、その上にゲート電極６およびゲート絶縁膜８を形成し、その上に酸化物半導体層１０を形成している構造体１４ａに、基板２側からエキシマレーザー光１６を照射して、ゲート電極６をマスクとして用いて、酸化物半導体層１０の、ゲート電極６に対応する領域の両外側の領域にエキシマレーザー光１６を照射して低抵抗化を行って、当該両外側の領域の内の一方をソース領域１８、他方をドレイン領域１９とする。上記拡散防止膜４は、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成している。【選択図】 図２

Description

この発明は、薄膜トランジスタの作製方法に関し、より具体的には、ゲート電極をマスクとして用いて、酸化物半導体層のゲート電極に対応する領域の両外側の領域にエキシマレーザー光を照射して、当該両外側の領域を低抵抗化してソース／ドレイン領域とする、といういわゆる自己整合（セルフアライン）プロセスを用いて、自己整合型の薄膜トランジスタ（より具体的には酸化物半導体薄膜トランジスタ）を作製する方法に関する。
上記のような自己整合プロセスを用いて、自己整合型の酸化物半導体薄膜トランジスタを作製する方法の一例が、非特許文献１に記載されている。この作製方法を、図１を参照して要約して説明する。
基板（ガラス基板）６２上に所定パターンのゲート電極６４およびそれを覆うゲート絶縁膜（ＳiＯ2 ）６６を形成し、その上に酸化物半導体層（Ｉn −Ｇa −Ｚn −Ｏ）６８を形成している構造体に、基板６２側からエキシマレーザー光（ＸeＣl 、波長３０８ｎｍ）７０を照射して、ゲート電極６４をマスクとして用いて、酸化物半導体層６８の、ゲート電極６４に対応する領域の両外側（左右両側）にエキシマレーザー光７０を照射して（図１（Ａ）参照）、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域７２、他方をドレイン領域７３とする（図１（Ｂ）参照）。即ち、ゲート電極６４に対応する酸化物半導体層６８の領域は、エキシマレーザー光７０が照射されずに元のまま残ってチャネル領域７４となり、その両側にソース領域７２、ドレイン領域７３が形成される。このようにして、自己整合プロセスを用いて自己整合型の酸化物半導体薄膜トランジスタを作製することができる。なお、ソース領域７２、ドレイン領域７３上には、ソース電極７６、ドレイン電極７８がそれぞれ形成される。
この自己整合プロセスを用いた薄膜トランジスタの作製方法には、ソース領域７２、ドレイン領域７３とゲート電極６４との重なりがなくなり、それに伴いこの間の寄生容量を減少させることができ、かつ、安定した構造作りができるため、良好な特性の薄膜トランジスタを得ることができるという利点がある。
下記の特許文献１、非特許文献２については後述する。
特開２００３−６９０３０号公報（段落００２２、図１）
Mitsuru Nakata, et al., IDW/AD '12 AMD4-4L(Late-News Paper) p.431-432 Hiroki Ohara, et al., AM-FPD '09 Digest, p.227-230, 2009
上記非特許文献１には記載されていないけれども、薄膜トランジスタを構成するガラス、樹脂等から成る基板とその上のゲート電極、ゲート絶縁膜等との間には、上記特許文献１にも記載されているように、通常は、基板からの不純物（例えばナトリウムのようなアルカリ金属等）の拡散を防止する拡散防止膜が設けられている。
この拡散防止膜には、シリコン酸化膜（ＳiＯ2 ）よりも、シリコン窒化膜（略号でＳiＮ）の方がよく使われている。これは、後者の方が膜の密度（原子密度）が大きくて緻密であるので、不純物の拡散防止効果が大きいからである。例えば、膜の原子密度は、シリコン酸化膜ＳiＯ2 が約２．１〜２．２ｇ／ｃｍ3 、次に述べる水素化シリコン窒化膜ＳiＮ：Ｈが約２．４〜２．８ｇ／ｃｍ3 である。
上記シリコン窒化膜の形成には、原料ガスとしてシラン（ＳiＨ4 ）およびアンモニア（ＮＨ3 ）を用いたプラズマＣＶＤ法が慣用されている。この方法によって形成されるシリコン窒化膜には、膜中のダングリングボンド（未結合手）を埋める等のための水素（Ｈ）が多く含まれており、水素化シリコン窒化膜（略号でＳiＮ：Ｈ）と呼ばれる。
ところがこのような水素化シリコン窒化膜を、上述した自己整合プロセスを用いて薄膜トランジスタを作製する方法における拡散防止膜として用いると、エキシマレーザー光が拡散防止膜を殆ど透過せず当該膜に殆ど吸収されてしまうという課題のあることが分った。
図４は、ガラス基板上に形成した各種膜の光の透過率を分光光度計を用いて測定した結果の例を示している。膜Ｄが上述したプラズマＣＶＤ法によって形成された水素化シリコン窒化膜（ＳiＮ：Ｈ）であり、紫外線域の波長では透過率が極めて小さい（逆に言えば吸収率が極めて大きい）。例えば、ＸeＣl エキシマレーザー光の波長３０８ｎｍでは、透過率は約２％である。
従って、このような水素化シリコン窒化膜を拡散防止膜として用いている構造体にエキシマレーザー光を照射して自己整合プロセスを用いて薄膜トランジスタを作製しようとしても、照射されたレーザー光を拡散防止膜が殆ど吸収してしまい、酸化物半導体層に殆ど届かないのでソース／ドレイン領域を形成することができないだけでなく、当該拡散防止膜の過大な温度上昇によって当該膜の破損、当該膜の基板からの剥離、更にはトランジスタ素子の破壊等を惹き起こすという課題がある。
そこでこの発明は、自己整合プロセスにおけるエキシマレーザー光照射時に、薄膜トランジスタを構成する膜の過大な温度上昇を防止することを主たる目的としている。
この発明に係る第１の作製方法は、エキシマレーザー光を透過させる基板上に当該基板からの不純物の拡散を防止する拡散防止膜を形成し、当該拡散防止膜上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記拡散防止膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴としている。
前記フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、拡散防止膜を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光照射時に、拡散防止膜の過大な温度上昇を防止することができる。
しかも、前記フッ素化シリコン窒化膜は、シリコン酸化膜よりも緻密であるので、基板からの不純物の拡散防止効果が大きい。
前記ゲート絶縁膜もまた、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していても良い。
エキシマレーザー光照射前の前記構造体が酸化物半導体層上を覆う保護膜を更に有している場合に、当該保護膜もまた、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していても良い。
この発明に係る第２の作製方法は、エキシマレーザー光を透過させる基板上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴としている。
この発明に係る第３の作製方法は、基板上に酸化物半導体層を形成し、当該酸化物半導体層上にゲート絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形成している構造体に、前記ゲート電極側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴としている。
前記フッ素化シリコン窒化膜中のフッ素の比率は１０〜２５ａｔ％が好ましい。
請求項１に記載の発明によれば、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、拡散防止膜を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光照射時に、拡散防止膜の過大な温度上昇を防止することができる。その結果、拡散防止膜の破損、当該膜の基板からの剥離、更にはトランジスタ素子の破壊等を防止することができる。
しかも、フッ素化シリコン窒化膜は、シリコン酸化膜よりも緻密であるので、基板からの不純物の拡散防止効果が大きい。
請求項２に記載の発明によれば次の更なる効果を奏する。即ち、拡散防止膜の場合と同様にゲート絶縁膜も光の透過率が高く、従って自己整合プロセスにおけるエキシマレーザー光照射時に、ゲート絶縁膜の過大な温度上昇をも防止することができる。
しかも、フッ素化シリコン窒化膜は、当該膜中に含むフッ素によってダングリングボンドを埋めることができるので、安定した絶縁特性を得ることができる。
また、ゲート絶縁膜が拡散防止膜と同種の膜であるので、ゲート絶縁膜の成膜プロセスに、拡散防止膜の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
更に、ゲート絶縁膜を構成するフッ素化シリコン窒化膜は、従来から用いられているシリコン酸化膜に比べて、膜を構成する元素組成のずれや微量な不純物による固定電荷が発生し易く、薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせて、ドレイン電流が立ち上がるゲート電圧（即ち、しきい値電圧）を正側に設定することが可能になる。それによって、薄膜トランジスタを動作させる際のゲート電圧として正負両極性の電圧を印加する必要がなくなるので、薄膜トランジスタの劣化を抑制することができ、ひいては薄膜トランジスタの信頼性を向上させることができる。
請求項３に記載の発明によれば次の更なる効果を奏する。即ち、自己整合プロセスにおけるエキシマレーザー光の一部は、ゲート絶縁膜を透過して保護膜にも照射されるけれども、この保護膜をフッ素化シリコン窒化膜で構成しているので、この保護膜も光の透過率が高く、従ってエキシマレーザー光照射時に保護膜の過大な温度上昇を防止することができる。
しかも、保護膜が拡散防止膜と同種の膜であるので、保護膜の成膜プロセスに、拡散防止膜の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
更に、仮に保護膜にも従来の拡散防止膜と同様に水素化シリコン窒化膜を用いると、当該膜中の水素が、当該膜に隣接している酸化物半導体層中に拡散侵入して薄膜トランジスタの特性を変化させるけれども、この発明では保護膜をフッ素化シリコン窒化膜で構成しており、当該膜中のＳi −Ｆの結合が強くて、フッ素が分離して酸化物半導体層中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる。また、上記水素の拡散侵入を防止するために従来から用いられている膜（これはエッチングストッパとも呼ばれている）をわざわざ設ける必要がなくなるので、その分、プロセスを簡素化することができる。
請求項４に記載の発明によれば次の更なる効果を奏する。即ち、フッ素化シリコン窒化膜中のフッ素の比率を１０〜２５ａｔ％にすることによって、当該膜中のダングリングボンドをフッ素によって適度に埋めることができると共に、フッ素が多過ぎないので膜の密度低下、絶縁性能低下といった膜特性の悪化を防止することができる。
請求項５に記載の発明によれば、ゲート絶縁膜を構成するフッ素化シリコン窒化膜は、従来から用いられているシリコン酸化膜よりも緻密であるので、基板からの不純物の拡散防止効果が大きい。従って、このゲート絶縁膜が拡散防止膜を兼ねることができるので、拡散防止膜を独立して設ける必要がなくなり、その分、プロセスを簡素化することができる。
更に、請求項１、２の発明について上述したのと同様の、（ａ）ゲート絶縁膜の光透過率が高くてエキシマレーザー光照射時の当該膜の過大な温度上昇を防止することができる、（ｂ）ゲート絶縁膜は安定した絶縁特性を得ることができる、（ｃ）ゲート絶縁膜中の欠陥によるチャージトラップ効果が大きいので薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせることができる、という効果を奏することができる。
請求項６に記載の発明によれば、請求項３の発明について上述したのと同様の、（ａ）保護膜の光透過率が高くてエキシマレーザー光照射時の当該膜の過大な温度上昇を防止することができる、（ｂ）保護膜の成膜プロセスに、ゲート絶縁膜の成膜プロセスと同様の成膜プロセスを用いることができるので成膜プロセスが簡単になる、（ｃ）保護膜中のフッ素が分離して酸化物半導体層中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる、（ｄ）酸化物半導体層への水素の拡散侵入防止用の膜をわざわざ設ける必要がなくなる、という更なる効果を奏することができる。
請求項７に記載の発明によれば、請求項４について上述したのと同様の、膜中のダングリングボンドをフッ素によって適度に埋めることができると共に、フッ素が多過ぎないので膜の密度低下、絶縁性能低下といった膜特性の悪化を防止することができる、という更なる効果を奏することができる。
請求項８に記載の発明によれば、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、ゲート絶縁膜を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光照射時に、ゲート絶縁膜の過大な温度上昇を防止することができる。その結果、ゲート絶縁膜の破損、当該膜の剥離、更にはトランジスタ素子の破壊等を防止することができる。
更に、請求項２の発明について上述したのと同様の、（ａ）ゲート絶縁膜は安定した絶縁特性を得ることができる、（ｂ）ゲート絶縁膜中の欠陥によるチャージトラップ効果が大きいので薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせることができる、という効果を奏することができる。
請求項９に記載の発明によれば次の更なる効果を奏する。即ち、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、保護膜を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光照射時に、エキシマレーザー光を保護膜を通して照射しても、保護膜の過大な温度上昇を防止することができる。その結果、保護膜の破損、当該膜の剥離、更にはトランジスタ素子の破壊等を防止することができる。
また、保護膜がゲート絶縁膜と同種の膜であるので、保護膜の成膜プロセスに、ゲート絶縁膜の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
請求項１０に記載の発明によれば次の更なる効果を奏する。即ち、自己整合プロセスにおけるエキシマレーザー光の一部は、ゲート絶縁膜を透過して拡散防止膜にも照射されるけれども、この拡散防止膜をフッ素化シリコン窒化膜で構成しているので、この拡散防止膜も光の透過率が高く、従ってエキシマレーザー光照射時に拡散防止膜の過大な温度上昇を防止することができる。
更に、上述した発明の効果と同様の、（ａ）フッ素化シリコン窒化膜は、シリコン酸化膜よりも緻密であるので、基板からの不純物の拡散防止効果が大きい、（ｂ）拡散防止膜の成膜プロセスに、ゲート絶縁膜の成膜プロセスと同様の成膜プロセスを用いることができるので成膜プロセスが簡単になる、（ｃ）拡散防止膜中のフッ素が分離して酸化物半導体層中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる、という効果を奏することができる。
請求項１１に記載の発明によれば、請求項４について上述したのと同様の、膜中のダングリングボンドをフッ素によって適度に埋めることができると共に、フッ素が多過ぎないので膜の密度低下、絶縁性能低下といった膜特性の悪化を防止することができる、という更なる効果を奏することができる。
従来の薄膜トランジスタの作製方法の一例を示す概略図である。 この発明に係る薄膜トランジスタの作製方法の一実施形態を示す概略図である。 図３（Ａ）、（Ｂ）は、それぞれ、図２（Ａ）、（Ｂ）中のゲート電極および酸化物半導体層を下から見て示す下面図である。 ガラス基板上に形成した各種膜の光の透過率を測定した結果の例を示す図である。 この発明に係る薄膜トランジスタの作製方法の他の実施形態を示す概略図である。 この発明に係る薄膜トランジスタの作製方法の更に他の実施形態を示す概略図である。 誘導結合型のプラズマＣＶＤ装置の一例を示す断面図である。 薄膜トランジスタの伝達特性の例を示す概略図である。
（１）第１の実施形態（ボトムゲート構造１）
第１の実施形態として、ボトムゲート構造の薄膜トランジスタの作製方法の例を図２、図３を参照して説明する。
エキシマレーザー光１６を透過させる基板２上に、当該基板２からの不純物（基板２に含まれている物質で、例えばナトリウムのようなアルカリ金属等）の拡散を防止する拡散防止膜４を形成し、当該拡散防止膜４上に、所定パターンのゲート電極６およびそれを覆うゲート絶縁膜８を形成し、当該ゲート絶縁膜８上に所定パターンの酸化物半導体層１０を形成している構造体１４ａを準備する（図２（Ａ）参照）。
なお、この実施形態では、エキシマレーザー光１６の照射前の構造体１４ａは、酸化物半導体層１０上を覆う保護膜１２を更に有しており、その方が構造体１４の保護作用をより良く発揮させる上で好ましいけれども、薄膜トランジスタのトランジスタとしての基本的な構成を形成する上では、保護膜１２は必須のものではない。例えば、エキシマレーザー光１６の照射後に保護膜１２を形成する等しても良い。
基板２は、例えば、表示装置（ディスプレイ）等のためのガラス基板、樹脂基板等である。この基板２は、この実施形態では、エキシマレーザー光１６を透過させるものにする。
エキシマレーザー光１６は、例えば、ＸeＦエキシマレーザー光（波長３５１ｎｍ）、ＸeＣl エキシマレーザー光（波長３０８ｎｍ）、ＫrＦエキシマレーザー光（波長２４８ｎｍ）等である。
拡散防止膜４は、この実施形態では、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（略号でＳiＮ：Ｆ）によって構成している。
ゲート電極６は、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅等の金属またはその合金である。このゲート電極６は、エキシマレーザー光１６を阻止してそれを透過させない。
ゲート絶縁膜８は、例えば、従来から用いられているシリコン酸化膜（ＳiＯ2 ）でも良いし、上記拡散防止膜４と同様に、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成していても良い。このゲート絶縁膜８は、電気絶縁性を有し、かつエキシマレーザー光１６を透過させるものにする。
酸化物半導体層１０は、例えば、Ｉn −Ｇa −Ｚn −Ｏ（略称ＩＧＺＯ）系の金属酸化物半導体層であるが、その他、Ｉn −Ｓn −Ｚn −Ｏ系の金属酸化物半導体層等でも良く、また３元系に限らず、４元系や２元系の酸化物半導体層等でも良く、特定のものに限定されない。
保護膜１２は、例えば、従来から用いられているシリコン酸化膜（ＳiＯ2 ）でも良いし、上記拡散防止膜４と同様に、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成していても良い。この保護膜１２は、電気絶縁性を有しているものにする。
上記拡散防止膜４等を構成するフッ素化シリコン窒化膜（ＳiＮ：Ｆ）は、例えば、原料ガスとして四フッ化シリコンガス（ＳiＦ4 ）および窒素ガス（Ｎ2 ）を用いたプラズマＣＶＤ法によって形成することができる。プラズマＣＶＤ法の内でも、上記のような原料ガスを用いて、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法を用いるのが好ましい。これについては後で更に説明する。
上記原料ガスを用いて、誘導結合型のプラズマＣＶＤ法によって、ガラス基板上にフッ素化シリコン窒化膜（ＳiＮ：Ｆ）を形成し、その膜の光の透過率を分光光度計を用いて測定した結果の例を図４に示す。膜Ａ（膜厚４００ｎｍ）、膜Ｂ（膜厚２００ｎｍ）、膜Ｃ（膜厚１００ｎｍ）が上記フッ素化シリコン窒化膜である。膜Ｄは、前述した従来の水素化シリコン窒化膜（ＳiＮ：Ｈ、膜厚４００ｎｍ）である。
この図から分るように、フッ素化シリコン窒化膜Ａ、Ｂ、Ｃは、いずれも、エキシマレーザー光の波長域では、非常に高い透過率を有している。従来の膜Ｄとは著しい差がある。例えば、ＸeＣl エキシマレーザー光の波長３０８ｎｍでは、膜Ａ、Ｂ、Ｃの透過率は、それぞれ、約７０％、約８３％、約９６％である。
そしてこの発明に係る作製方法では、再び図２、図３を参照して、上記構造体１４ａに、基板２側からエキシマレーザー光１６を照射して（図２（Ａ）、図３（Ａ）参照）、ゲート電極６をマスクとして用いて、酸化物半導体層１０の、ゲート電極６に対応する領域の両外側の領域１８、１９にエキシマレーザー光１６を照射して、当該両外側の領域１８、１９の低抵抗化を行って、当該両外側の領域１８、１９の内の一方をソース領域１８、他方をドレイン領域１９とする（図２（Ｂ）、図３（Ｂ）参照）。即ち、ゲート電極６に対応する酸化物半導体層１０の領域はエキシマレーザー光１６が照射されずに元のまま残ってチャネル領域２０となり、その両側にソース領域１８、ドレイン領域１９が形成される。この点を更に説明すると、ゲート電極６の形が酸化物半導体層１０上に、エキシマレーザー光１６が照射されない陰となって転写されて当該陰の部分がチャネル領域２０となり、その両外側にエキシマレーザー光１６が照射されてエキシマレーザーアニールによって低抵抗化されてソース領域１８、ドレイン領域１９となる。このようにして、自己整合プロセスを用いて、自己整合型の薄膜トランジスタ（より具体的には酸化物半導体薄膜トランジスタ。以下同様）２２ａを作製することができる。
その後は、必要に応じて、保護膜１２にコンタクトホール２７、２８を設け、その上から、ソース領域１８、ドレイン領域１９にそれぞれ導通するソース電極２４、ドレイン電極２６を所定パターンで形成すれば良い（図２（Ｃ）参照）。
この自己整合プロセスを用いた薄膜トランジスタの作製方法には、前記従来技術の場合と同様に、ソース領域１８、ドレイン領域１９とゲート電極６との重なりがなくなり、それに伴いこの間の寄生容量を減少させることができ、かつ、安定した構造作りができるため、良好な特性の薄膜トランジスタ２２ａを得ることができるという利点がある。これは、後述する他の実施形態についても同様である。
更にこの第１の実施形態の作製方法によれば次の効果を奏する。即ち、フッ素化シリコン窒化膜（ＳiＮ：Ｆ）は前述したようにエキシマレーザー光１６に対して高い透過率を有しているので、拡散防止膜４を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光１６の照射時に、拡散防止膜４の過大な温度上昇を防止することができる。その結果、拡散防止膜４の破損、当該膜４の基板２からの剥離、更にはトランジスタ素子の破壊等を防止することができる。
しかも、フッ素化シリコン窒化膜は、シリコン酸化膜（ＳiＯ2 ）よりも緻密であるので、基板２からの不純物の拡散防止効果が大きい。例えば、膜の原子密度は、前述したようにシリコン酸化膜ＳiＯ2 が約２．１〜２．２ｇ／ｃｍ3 、水素化シリコン窒化膜ＳiＮ：Ｈが約２．４〜２．８ｇ／ｃｍ3 であるのに対して、フッ素化シリコン窒化膜ＳiＮ：Ｆは約２．５〜２．７５ｇ／ｃｍ3 であり、水素化シリコン窒化膜とほぼ同等である。
ゲート絶縁膜８もまた、上記フッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成しておいても良く、そのようにすると次の効果を奏する。
即ち、拡散防止膜４の場合と同様にゲート絶縁膜８も光の透過率が高く、従って自己整合プロセスにおけるエキシマレーザー光１６の照射時に、ゲート絶縁膜８の過大な温度上昇をも防止することができる。
しかも、フッ素化シリコン窒化膜は、当該膜中に含むフッ素によってダングリングボンドを埋めることができるので、安定した絶縁特性を得ることができる。
また、ゲート絶縁膜８が拡散防止膜４と同種の膜であるので、ゲート絶縁膜８の成膜プロセスに、拡散防止膜４の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
更に、ゲート絶縁膜８を構成するフッ素化シリコン窒化膜は、従来から用いられているシリコン酸化膜（ＳiＯ2 ）に比べて、膜を構成する元素組成のずれや微量な不純物による固定電荷が発生し易く、それによって例えば図８に示す例のように、薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせて（曲線Ｃ1 が従来のＳiＯ2 の場合、曲線Ｃ2 が上記ＳiＮ：Ｆの場合である）、ドレイン電流が立ち上がるゲート電圧（即ち、しきい値電圧Ｖth）を正側に設定することが可能になる。それによって、薄膜トランジスタを動作させる際のゲート電圧として正負両極性の電圧を印加する必要がなくなるので、薄膜トランジスタの劣化を抑制することができ、ひいては薄膜トランジスタの信頼性を向上させることができる。
エキシマレーザー光１６の照射前の構造体１４ａが、図２（Ａ）に示す例のように、上記フッ素化シリコン窒化膜（ＳiＮ：Ｆ）で構成された保護膜１２を有していても良く、そのようにすると、保護膜１２が従来の水素化シリコン窒化膜（ＳiＮ：Ｈ）で構成されている場合に比べて次の効果を奏する。
即ち、自己整合プロセスにおけるエキシマレーザー光１６の一部は、ゲート絶縁膜８を透過して保護膜１２にも照射されるけれども、この保護膜１２をフッ素化シリコン窒化膜で構成しているので、この保護膜１２も光の透過率が高く、従ってエキシマレーザー光１６の照射時に保護膜１２の過大な温度上昇を防止することができる。
しかも、保護膜１２が拡散防止膜４と同種の膜であるので、保護膜１２の成膜プロセスに、拡散防止膜４の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
更に、仮に保護膜１２に従来の水素化シリコン窒化膜（ＳiＮ：Ｈ）を用いると、当該膜中の水素が、当該膜に隣接している酸化物半導体層１０中に拡散侵入して薄膜トランジスタの特性を変化させる（具体的には、しきい値電圧Ｖthをシフトさせる）可能性があるけれども、保護膜１２をフッ素化シリコン窒化膜（ＳiＮ：Ｆ）で構成しておくと、当該膜中のＳi −Ｆの結合が強くて、フッ素が分離して酸化物半導体層１０中に拡散しにくいため、特性安定性の良い（具体的には、しきい値電圧Ｖthのシフトが少ない）薄膜トランジスタ２２ａを得ることができる。また、上記水素の拡散侵入を防止するために従来から用いられている膜（これはエッチングストッパとも呼ばれており、例えばアルミナ等で形成されている）をわざわざ設ける必要がなくなるので、その分、プロセスを簡素化することができる。
ちなみに、上記のように保護膜中の水素が、酸化物半導体薄膜トランジスタのしきい値電圧Ｖthをシフトさせて、当該トランジスタの特性に悪影響を及ぼすことは、前記非特許文献２にも記載されている（例えば第２２９頁左欄参照）。
上記拡散防止膜４、ゲート絶縁膜８、保護膜１２を構成するフッ素化シリコン窒化膜（ＳiＮ：Ｆ）中のフッ素の比率は、１０〜２５ａｔ％にするのが好ましい。そのようにすると、当該膜中のダングリングボンドをフッ素によって適度に埋めることができると共に、フッ素が多過ぎないので膜の密度低下、絶縁性能低下といった膜特性の悪化を防止することができる。後述する他の実施形態中の膜を構成するフッ素化シリコン窒化膜についても同様である。
（２）誘導結合型のプラズマＣＶＤ法
前述した誘導結合型のプラズマＣＶＤ法によって基板上に膜を形成する、誘導結合型のプラズマＣＶＤ装置の一例を図７に示す。
このプラズマＣＶＤ装置は、平面導体４４に高周波電源５２から高周波電流を流すことによって発生する誘導電界によってプラズマ５０を生成し、当該プラズマ５０を用いて基板３０上に、プラズマＣＶＤ法によって膜形成を行う誘導結合型のプラズマＣＶＤ装置である。
基板３０は、例えば、前述した構造体１４ａ（または後述する構造体１４ｂ、１４ｃ）を構成する基板２またはその上に所要の膜や電極を形成したもの等である。
このプラズマＣＶＤ装置は、例えば金属製の真空容器３２を備えており、その内部は真空排気装置３４によって真空排気される。
真空容器３２内には、基板３０に施す処理内容に応じた原料ガス３８が、ガス導入管３６を通して導入される。例えば、前述したように、原料ガス３８として、四フッ化シリコンガスＳiＦ4 および窒素ガスＮ2 の混合ガスが導入される。
真空容器３２内には、基板３０を保持するホルダ４０が設けられている。このホルダ４０内には、基板３０を必要に応じて加熱するヒータ４２が設けられている。
真空容器３２内に、より具体的には真空容器３２の天井面３３の内側に、ホルダ４０の基板保持面に対向するように、平面形状が長方形の平面導体４４が設けられている。この平面導体４４の平面形状は、長方形でも良いし、正方形等でも良い。その平面形状を具体的にどのようなものにするかは、例えば、基板３０の平面形状に応じて決めれば良い。
高周波電源５２から整合回路５４を経由して、かつ給電電極４６および終端電極４８を経由して、平面導体４４の長手方向の一端側の給電端と他端側の終端との間に高周波電力が供給され、それによって平面導体４４に高周波電流が流される。高周波電源５２から出力する高周波電力の周波数は、例えば、一般的な１３．５６ＭＨｚであるが、これに限られるものではない。
給電電極４６および終端電極４８は、絶縁フランジ４９をそれぞれ介して、真空容器３２の天井面３３に取り付けられている。これらの要素の間には、真空シール用のパッキンがそれぞれ設けられている。天井面３３の上部は、この例のように、高周波の漏洩を防止するシールドボックス５６で覆っておくのが好ましい。
上記のようにして平面導体４４に高周波電流を流すことによって、平面導体４４の周囲に高周波磁界が発生し、それによって高周波電流と逆方向に誘導電界が発生する。この誘導電界によって、真空容器３２内において、電子が加速されて平面導体４４の近傍のガス３８を電離させて平面導体４４の近傍にプラズマ５０が発生する。このプラズマ５０は基板３０の近傍まで拡散し、このプラズマ５０によって基板３０上に、プラズマＣＶＤ法による膜形成を行うことができる。
上記のようなプラズマＣＶＤ装置を用いた誘導結合型のプラズマＣＶＤ法によって、構造体１４ａを構成する基板２等の上に、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）から成る拡散防止膜４、ゲート絶縁膜８、保護膜１２を形成することができる。後述する構造体１４ｂ、１４ｃについても同様である。
四フッ化シリコンガスＳiＦ4 および窒素ガスＮ2 は、従来から良く用いられているシランＳiＨ4 およびアンモニアＮＨ3 に比べて放電分解をさせにくいけれども、上記のような誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ５０中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度プラズマ５０を生成して、フッ素化シリコン窒化膜を効率良く形成することができる。
次に、薄膜トランジスタの作製方法の他の実施形態を説明する。上述した第１の実施形態と同一または相当する部分には同一符号を付し、以下においては第１の実施形態との相違点を主体に説明する。
（３）第２の実施形態（ボトムゲート構造２）
第２の実施形態として、ボトムゲート構造の薄膜トランジスタの作製方法の他の例を図５を参照して説明する。
この実施形態では、構造体１４ｂは、前述した拡散防止膜４を有しておらず、エキシマレーザー光１６を透過させる基板２上に所定パターンのゲート電極６およびそれを覆うゲート絶縁膜８を形成し、当該ゲート絶縁膜８上に所定パターンの酸化物半導体層１０を形成しているものである（図５（Ａ）参照）。
そしてこの実施形態では、ゲート絶縁膜８を、前述したような、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（略号でＳiＮ：Ｆ）によって構成している。
エキシマレーザー光１６の照射前の構造体１４ｂに保護膜１２を形成しておくか否かについては前述したとおりである。
この実施形態の場合も、上記構造体１４ｂに、基板２側からエキシマレーザー光１６を照射して、ゲート電極６をマスクとして用いて、酸化物半導体層１０の、ゲート電極６に対応する領域の両外側の領域１８、１９にエキシマレーザー光１６を照射して、当該両外側の領域１８、１９の低抵抗化を行って、当該両外側の領域１８、１９の内の一方をソース領域１８、他方をドレイン領域１９とする（図５（Ｂ）参照）。即ち、ゲート電極６に対応する酸化物半導体層１０の領域はエキシマレーザー光１６が照射されずに元のまま残ってチャネル領域２０となり、その両側にソース領域１８、ドレイン領域１９が形成される。このようにして、自己整合プロセスを用いて、自己整合型の薄膜トランジスタ（より具体的には酸化物半導体薄膜トランジスタ）２２ｂを作製することができる。
その後のソース電極２４、ドレイン電極２６（図５（Ｃ）参照）の形成については前述のとおりである。
この第２の実施形態の作製方法によれば次の効果を奏する。即ち、ゲート絶縁膜８を構成するフッ素化シリコン窒化膜は、前述したように、従来から用いられているシリコン酸化膜よりも緻密であるので、基板２からの不純物の拡散防止効果が大きい。従って、このゲート絶縁膜８が拡散防止膜を兼ねることができるので、拡散防止膜を独立して設ける必要がなくなり、その分、プロセスを簡素化することができる。ひいては、トランジスタ作製コストを低減することができる。
更に、上記第１の実施形態の場合と同様に、（ａ）ゲート絶縁膜８の光透過率が高くてエキシマレーザー光１６照射時の当該膜８の過大な温度上昇を防止することができる、（ｂ）ゲート絶縁膜８は安定した絶縁特性を得ることができる、（ｃ）ゲート絶縁膜８中の固定電荷により、薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせることができる、という効果を奏することができる。
エキシマレーザー光１６の照射前の構造体１４ｂが、図５（Ａ）に示す例のように、上記フッ素化シリコン窒化膜（ＳiＮ：Ｆ）で構成された保護膜１２を有していても良く、そのようにすると、上記第１の実施形態の場合と同様に、（ａ）保護膜１２の光透過率が高くてエキシマレーザー光１６照射時の当該膜１２の過大な温度上昇を防止することができる、（ｂ）保護膜１２の成膜プロセスに、ゲート絶縁膜８の成膜プロセスと同様の成膜プロセスを用いることができるので成膜プロセスが簡単になる、（ｃ）保護膜１２中のフッ素が分離して酸化物半導体層１０中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる、（ｄ）酸化物半導体層１０への水素の拡散侵入防止用の膜をわざわざ設ける必要がなくなる、という効果を奏することができる。
（４）第３の実施形態（トップゲート構造）
第３の実施形態として、トップゲート構造の薄膜トランジスタの作製方法の例を図６を参照して説明する。
この実施形態では、構造体１４ｃは、基板２上に所定パターンの酸化物半導体層１０を形成し、当該酸化物半導体層１０上にゲート絶縁膜８を形成し、当該ゲート絶縁膜８上に所定パターンのゲート電極６を形成しているものである（図６（Ａ）参照）。
そしてこの実施形態では、ゲート絶縁膜８を、前述したような、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（略号でＳiＮ：Ｆ）によって構成している。
なお、この実施形態では、エキシマレーザー光１６を基板２側からではなくゲート電極６側から照射するので、自己整合プロセスとしては、基板２がエキシマレーザー光１６を透過させるものであることは必須ではない。
また、この実施形態のように、エキシマレーザー光１６の照射前の構造体１４ｃは、ゲート電極６およびゲート絶縁膜８上を覆う保護膜１２を有していても良く（図６（Ａ）参照）、その場合、当該保護膜１２は、前述したようなシリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成しておくのが好ましい。
また、エキシマレーザー光１６の照射前の構造体１４ｃは、基板２と酸化物半導体層１０との間に形成されていて基板２からの不純物の拡散を防止する拡散防止膜４を有していても良く（図６（Ａ）参照）、その場合、当該拡散防止膜４は、前述したようなシリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜（ＳiＮ：Ｆ）によって構成しておくのが好ましい。
この実施形態の場合は、上記構造体１４ｃに、ゲート電極６側からエキシマレーザー光１６を照射して、ゲート電極６をマスクとして用いて、酸化物半導体層１０の、ゲート電極６に対応する領域の両外側の領域１８、１９にエキシマレーザー光１６を照射して、当該両外側の領域１８、１９の低抵抗化を行って、当該両外側の領域１８、１９の内の一方をソース領域１８、他方をドレイン領域１９とする（図６（Ｂ）参照）。即ち、ゲート電極６に対応する酸化物半導体層１０の領域はエキシマレーザー光１６が照射されずに元のまま残ってチャネル領域２０となり、その両側にソース領域１８、ドレイン領域１９が形成される。このようにして、自己整合プロセスを用いて、自己整合型の薄膜トランジスタ（より具体的には酸化物半導体薄膜トランジスタ）２２ｃを作製することができる。
その後のソース電極２４、ドレイン電極２６（図６（Ｃ）参照）の形成については前述のとおりである。
この第３の実施形態の作製方法によれば次の効果を奏する。即ち、前述したように、フッ素化シリコン窒化膜はエキシマレーザー光１６に対して高い透過率を有しているので、ゲート絶縁膜８を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光１６照射時に、ゲート絶縁膜８の過大な温度上昇を防止することができる。その結果、ゲート絶縁膜８の破損、当該膜８の剥離、更にはトランジスタ素子の破壊等を防止することができる。
更に、上記第１の実施形態の場合と同様に、（ａ）ゲート絶縁膜８は安定した絶縁特性を得ることができる、（ｂ）ゲート絶縁膜８中の固定電荷により、薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせることができる、という効果を奏することができる。
また、エキシマレーザー光１６の照射前の構造体１４ｃが保護膜１２を有している場合、この保護膜１２をフッ素化シリコン窒化膜で構成しておくことによって、次の効果を奏する。
即ち、前述したようにフッ素化シリコン窒化膜はエキシマレーザー光１６に対して高い透過率を有しているので、保護膜１２を当該フッ素化シリコン窒化膜で構成しておくことによって、自己整合プロセスにおけるエキシマレーザー光１６の照射時に、エキシマレーザー光１６を保護膜１２を通して照射しても、保護膜１２の過大な温度上昇を防止することができる。その結果、保護膜１２の破損、当該膜１２の剥離、更にはトランジスタ素子の破壊等を防止することができる。
また、保護膜１２がゲート絶縁膜８と同種の膜であるので、保護膜１２の成膜プロセスに、ゲート絶縁膜８の成膜プロセスと同様の成膜プロセスを用いることができ、従って成膜プロセスが簡単になる。
また、エキシマレーザー光１６の照射前の構造体１４ｃが拡散防止膜４を有している場合、この拡散防止膜４をフッ素化シリコン窒化膜で構成しておくことによって、次の効果を奏する。
即ち、自己整合プロセスにおけるエキシマレーザー光１６の一部は、ゲート絶縁膜８を透過して拡散防止膜４にも照射されるけれども、この拡散防止膜４をフッ素化シリコン窒化膜で構成しているので、この拡散防止膜４も光の透過率が高く、従ってエキシマレーザー光１６の照射時に拡散防止膜４の過大な温度上昇を防止することができる。
更に、上記第１の実施形態の場合と同様に、（ａ）フッ素化シリコン窒化膜は、シリコン酸化膜よりも緻密であるので、基板２からの不純物の拡散防止効果が大きい、（ｂ）拡散防止膜４の成膜プロセスに、ゲート絶縁膜８の成膜プロセスと同様の成膜プロセスを用いることができるので成膜プロセスが簡単になる、（ｃ）拡散防止膜４中のフッ素が分離して酸化物半導体層１０中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる、という効果を奏することができる。
２ 基板
４ 拡散防止膜
６ ゲート電極
８ ゲート絶縁膜
１０ 酸化物半導体層
１２ 保護膜
１４ａ、１４ｂ、１４ｃ 構造体
１６ エキシマレーザー光
１８ ソース領域
１９ ドレイン領域
２０ チャネル領域
２２ａ、２２ｂ、２２ｃ 薄膜トランジスタ
この発明に係る第１の作製方法は、エキシマレーザー光を透過させる基板上に当該基板からの不純物の拡散を防止する拡散防止膜を形成し、当該拡散防止膜上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記拡散防止膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成し、かつ当該拡散防止膜を構成するフッ素化シリコン窒化膜を、原料ガスとして四フッ化シリコンガスおよび窒素ガスを含むガスを使用して、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法によって形成する、ことを特徴としている。
この発明に係る第２の作製方法は、エキシマレーザー光を透過させる基板上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成し、かつ当該ゲート絶縁膜を構成するフッ素化シリコン窒化膜を、原料ガスとして四フッ化シリコンガスおよび窒素ガスを含むガスを使用して、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法によって形成する、ことを特徴としている。
この発明に係る第３の作製方法は、基板上に酸化物半導体層を形成し、当該酸化物半導体層上にゲート絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形成している構造体に、前記ゲート電極側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成し、かつ当該ゲート絶縁膜を構成するフッ素化シリコン窒化膜を、原料ガスとして四フッ化シリコンガスおよび窒素ガスを含むガスを使用して、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法によって形成する、ことを特徴としている。
請求項１に記載の発明によれば、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、拡散防止膜を当該フッ素化シリコン窒化膜で構成することによって、自己整合プロセスにおけるエキシマレーザー光照射時に、拡散防止膜の過大な温度上昇を防止することができる。その結果、拡散防止膜の破損、当該膜の基板からの剥離、更にはトランジスタ素子の破壊等を防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシラン（ＳiＨ 4 。以下同様）およびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記拡散防止膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項２に記載の発明によれば次の更なる効果を奏する。即ち、拡散防止膜の場合と同様にゲート絶縁膜も光の透過率が高く、従って自己整合プロセスにおけるエキシマレーザー光照射時に、ゲート絶縁膜の過大な温度上昇をも防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記ゲート絶縁膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項３に記載の発明によれば次の更なる効果を奏する。即ち、自己整合プロセスにおけるエキシマレーザー光の一部は、ゲート絶縁膜を透過して保護膜にも照射されるけれども、この保護膜をフッ素化シリコン窒化膜で構成するので、この保護膜も光の透過率が高く、従ってエキシマレーザー光照射時に保護膜の過大な温度上昇を防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記保護膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
更に、請求項１、２の発明について上述したのと同様の、（ａ）ゲート絶縁膜の光透過率が高くてエキシマレーザー光照射時の当該膜の過大な温度上昇を防止することができる、（ｂ）ゲート絶縁膜は安定した絶縁特性を得ることができる、（ｃ）ゲート絶縁膜中の欠陥によるチャージトラップ効果が大きいので薄膜トランジスタの伝達特性曲線をゲート電圧の正側へシフトさせることができる、という効果を奏することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記ゲート絶縁膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項６に記載の発明によれば、請求項３の発明について上述したのと同様の、（ａ）保護膜の光透過率が高くてエキシマレーザー光照射時の当該膜の過大な温度上昇を防止することができる、（ｂ）保護膜の成膜プロセスに、ゲート絶縁膜の成膜プロセスと同様の成膜プロセスを用いることができるので成膜プロセスが簡単になる、（ｃ）保護膜中のフッ素が分離して酸化物半導体層中に拡散しにくいため、特性安定性の良い薄膜トランジスタを得ることができる、（ｄ）酸化物半導体層への水素の拡散侵入防止用の膜をわざわざ設ける必要がなくなる、という更なる効果を奏することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記保護膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項８に記載の発明によれば、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、ゲート絶縁膜を当該フッ素化シリコン窒化膜で構成することによって、自己整合プロセスにおけるエキシマレーザー光照射時に、ゲート絶縁膜の過大な温度上昇を防止することができる。その結果、ゲート絶縁膜の破損、当該膜の剥離、更にはトランジスタ素子の破壊等を防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記ゲート絶縁膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項９に記載の発明によれば次の更なる効果を奏する。即ち、フッ素化シリコン窒化膜はエキシマレーザー光に対して高い透過率を有しているので、保護膜を当該フッ素化シリコン窒化膜で構成することによって、自己整合プロセスにおけるエキシマレーザー光照射時に、エキシマレーザー光を保護膜を通して照射しても、保護膜の過大な温度上昇を防止することができる。その結果、保護膜の破損、当該膜の剥離、更にはトランジスタ素子の破壊等を防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記保護膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。
請求項１０に記載の発明によれば次の更なる効果を奏する。即ち、自己整合プロセスにおけるエキシマレーザー光の一部は、ゲート絶縁膜を透過して拡散防止膜にも照射されるけれども、この拡散防止膜をフッ素化シリコン窒化膜で構成するので、この拡散防止膜も光の透過率が高く、従ってエキシマレーザー光照射時に拡散防止膜の過大な温度上昇を防止することができる。
しかも、プラズマＣＶＤ法の原料ガスに含まれている四フッ化シリコンガスおよび窒素ガスは、従来から良く用いられているシランおよびアンモニアに比べて放電分解をさせにくいけれども、本発明で用いる誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度のプラズマを生成して、フッ素化シリコン窒化膜を効率良く形成することができる。更に、上記誘導結合型のプラズマＣＶＤ法で形成するフッ素化シリコン窒化膜は、エキシマレーザー光の波長域では非常に高い透過率を有しているので、上記拡散防止膜の過大な温度上昇を防止することができる効果をより効果的に奏することができる。

Claims (11)

  1. エキシマレーザー光を透過させる基板上に当該基板からの不純物の拡散を防止する拡散防止膜を形成し、当該拡散防止膜上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、
    前記拡散防止膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴とする薄膜トランジスタの作製方法。
  2. 前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成している請求項１記載の薄膜トランジスタの作製方法。
  3. 前記エキシマレーザー光照射前の前記構造体は、前記酸化物半導体層上を覆う保護膜を更に有しており、当該保護膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成している請求項１または２記載の薄膜トランジスタの作製方法。
  4. 前記フッ素化シリコン窒化膜中のフッ素の比率が１０〜２５ａｔ％である請求項１、２または３記載の薄膜トランジスタの作製方法。
  5. エキシマレーザー光を透過させる基板上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、
    前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴とする薄膜トランジスタの作製方法。
  6. 前記エキシマレーザー光照射前の前記構造体は、前記酸化物半導体層上を覆う保護膜を更に有しており、当該保護膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成している請求項５記載の薄膜トランジスタの作製方法。
  7. 前記フッ素化シリコン窒化膜中のフッ素の比率が１０〜２５ａｔ％である請求項５または６記載の薄膜トランジスタの作製方法。
  8. 基板上に酸化物半導体層を形成し、当該酸化物半導体層上にゲート絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形成している構造体に、前記ゲート電極側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、
    前記ゲート絶縁膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴とする薄膜トランジスタの作製方法。
  9. 前記エキシマレーザー光照射前の前記構造体は、前記ゲート電極およびゲート絶縁膜上を覆う保護膜を更に有しており、当該保護膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成している請求項８記載の薄膜トランジスタの作製方法。
  10. 前記エキシマレーザー光照射前の前記構造体は、前記基板と前記酸化物半導体層との間に形成されていて前記基板からの不純物の拡散を防止する拡散防止膜を更に有しており、当該拡散防止膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成している請求項８または９記載の薄膜トランジスタの作製方法。
  11. 前記フッ素化シリコン窒化膜中のフッ素の比率が１０〜２５ａｔ％である請求項８、９または１０記載の薄膜トランジスタの作製方法。
JP2013144166A 2013-07-10 2013-07-10 薄膜トランジスタの作製方法 Active JP5454727B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013144166A JP5454727B1 (ja) 2013-07-10 2013-07-10 薄膜トランジスタの作製方法
KR1020140081951A KR101591386B1 (ko) 2013-07-10 2014-07-01 박막 트랜지스터의 제조 방법
US14/324,039 US9142425B2 (en) 2013-07-10 2014-07-03 Method for fabricating thin-film transistor
CN201410324134.9A CN104282768A (zh) 2013-07-10 2014-07-09 薄膜晶体管的制作方法
TW103123728A TWI546867B (zh) 2013-07-10 2014-07-10 薄膜電晶體的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013144166A JP5454727B1 (ja) 2013-07-10 2013-07-10 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP5454727B1 JP5454727B1 (ja) 2014-03-26
JP2015018889A true JP2015018889A (ja) 2015-01-29

Family

ID=50614573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013144166A Active JP5454727B1 (ja) 2013-07-10 2013-07-10 薄膜トランジスタの作製方法

Country Status (5)

Country Link
US (1) US9142425B2 (ja)
JP (1) JP5454727B1 (ja)
KR (1) KR101591386B1 (ja)
CN (1) CN104282768A (ja)
TW (1) TWI546867B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162454A (ja) * 2015-02-27 2016-09-05 ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド タッチパネル
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
US10347770B2 (en) 2016-03-16 2019-07-09 Joled Inc. Semiconductor device and method of producing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP5790893B1 (ja) 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
CN104900531A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
CN106876481B (zh) * 2017-05-04 2020-11-03 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
CN113994458A (zh) * 2019-06-17 2022-01-28 应用材料公司 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2011249788A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012077163A1 (ja) * 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
JP2013062553A (ja) * 2009-11-20 2013-04-04 Semiconductor Energy Lab Co Ltd トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204138A (en) * 1991-12-24 1993-04-20 International Business Machines Corporation Plasma enhanced CVD process for fluorinated silicon nitride films
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4709442B2 (ja) 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
KR200369030Y1 (ko) 2004-03-10 2004-12-03 안정오 무좀양말
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5602450B2 (ja) * 2010-02-12 2014-10-08 三菱電機株式会社 薄膜トランジスタ、その製造方法、及び表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2013062553A (ja) * 2009-11-20 2013-04-04 Semiconductor Energy Lab Co Ltd トランジスタ
JP2011119355A (ja) * 2009-12-01 2011-06-16 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2011249788A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012077163A1 (ja) * 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
JP5224012B2 (ja) * 2010-12-08 2013-07-03 日新電機株式会社 シリコン酸窒化膜の形成方法及び半導体デバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162454A (ja) * 2015-02-27 2016-09-05 ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド タッチパネル
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
WO2017099129A1 (ja) * 2015-12-08 2017-06-15 国立大学法人奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
KR20180077277A (ko) 2015-12-08 2018-07-06 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치
US10475934B2 (en) 2015-12-08 2019-11-12 National University Corporation NARA Institute of Science and Technology Thin film transistor, method for manufacturing same and semiconductor device comprising said thin film transistor
KR102193394B1 (ko) * 2015-12-08 2020-12-21 닛신덴키 가부시키 가이샤 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치
US10347770B2 (en) 2016-03-16 2019-07-09 Joled Inc. Semiconductor device and method of producing the same

Also Published As

Publication number Publication date
US20150017761A1 (en) 2015-01-15
TWI546867B (zh) 2016-08-21
TW201503265A (zh) 2015-01-16
CN104282768A (zh) 2015-01-14
US9142425B2 (en) 2015-09-22
JP5454727B1 (ja) 2014-03-26
KR20150007223A (ko) 2015-01-20
KR101591386B1 (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
JP5454727B1 (ja) 薄膜トランジスタの作製方法
US7652285B2 (en) Thin film transistor structure and method of fabricating the same
TW201246551A (en) Thin film transistor
JP2005228819A (ja) 半導体装置
JP2010199529A (ja) 薄膜トランジスタの製造方法
WO2016165224A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
JP2006049535A (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
KR100768879B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20090261329A1 (en) Display device
JP5790893B1 (ja) 膜形成方法および薄膜トランジスタの作製方法
Cheng et al. Nano-Crystalline Silicon-Based Bottom Gate Thin-Film Transistor Grown by LTPECVD With Hydrogen-Free He Diluted ${\hbox {SiH}} _ {4} $
US20040014261A1 (en) Method for manufacturing thin film transistor
CN109637932B (zh) 薄膜晶体管及其制备方法
TW201314782A (zh) 薄膜電晶體的製造方法
JP2021118340A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP3173058B2 (ja) 半導体薄膜の形成方法
JP2007324170A (ja) 照射装置及び照射装置を用いた半導体製造装置
JP5295172B2 (ja) 半導体装置
US7459403B1 (en) Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging
JP5414708B2 (ja) 半導体装置の製造方法
JP2009206285A (ja) 半導体装置の製造方法および半導体装置
US7259112B1 (en) Method for minimizing corner effect by densifying the insulating layer
JP2000058860A (ja) Ｍｉｓ型半導体装置
JP2005183919A (ja) 半導体素子の製造方法
JP2024011500A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5454727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250