JP5224012B2 - シリコン酸窒化膜の形成方法及び半導体デバイス - Google Patents

シリコン酸窒化膜の形成方法及び半導体デバイス Download PDF

Info

Publication number
JP5224012B2
JP5224012B2 JP2012547601A JP2012547601A JP5224012B2 JP 5224012 B2 JP5224012 B2 JP 5224012B2 JP 2012547601 A JP2012547601 A JP 2012547601A JP 2012547601 A JP2012547601 A JP 2012547601A JP 5224012 B2 JP5224012 B2 JP 5224012B2
Authority
JP
Japan
Prior art keywords
film
silicon oxynitride
silicon
oxynitride film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012547601A
Other languages
English (en)
Other versions
JPWO2012077163A1 (ja
Inventor
靖典 安東
英治 高橋
将喜 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Application granted granted Critical
Publication of JP5224012B2 publication Critical patent/JP5224012B2/ja
Publication of JPWO2012077163A1 publication Critical patent/JPWO2012077163A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

この発明は、例えば、薄膜トランジスタ、ＭＯＳトランジスタ等の半導体デバイス等に用いられるシリコン酸窒化膜およびその形成方法に関する。更には、当該シリコン酸窒化膜を有している半導体デバイスおよび酸化物半導体薄膜トランジスタに関する。
非特許文献１には、Ｉn −Ｇa −Ｚn −Ｏ（略称ＩＧＺＯ）酸化物半導体でチャネル層を形成した酸化物半導体薄膜トランジスタ（略称ＯＴＦＴ）において、ＳiＨ4 ／Ｎ2Ｏ混合ガスを用いたプラズマＣＶＤ法によって、保護膜（パッシベーション層）としてシリコン酸化膜（ＳiＯx 膜）を堆積させたことが記載されている（例えば、第２２８頁左欄、表１参照）。
この非特許文献１には、酸化物半導体薄膜トランジスタの信頼性の指標の一つである、しきい値Ｖthがシフトした原因として、保護膜として用いたシリコン酸化膜中の水素が想定されることが記載されている（例えば、第２２９頁左欄参照）。
一方、特許文献１には、従来のガス源であるＳiＨ4 ガスに代えて、ＳiＦ4 ガスを用い、酸化ガスとしてＯ2 ガスを用い、キャリーガスとしてＮ2 ガスを用いることにより、プラズマＣＶＤ法によって、水素含有の無いシリコン酸化膜（ＳiＯ2 膜）を形成することができることが記載されている（例えば、段落０００９参照）。
特開平５−２９３０１号公報（段落０００９）
Hiroki Ohara, et al., AM-FPD '09 Digest, p227-230, 2009
上記のように、非特許文献１には、保護膜中の水素が、酸化物半導体薄膜トランジスタの特性に悪影響を及ぼすことが記載されており、特許文献１には、従来のガス源であるＳiＨ4 ガスに代えてＳiＦ4 ガスを用いることによって、水素含有の無いシリコン酸化膜を形成することができる技術が記載されているけれども、特許文献１に記載の技術にもなお課題がある。
それは、特許文献１に記載の技術では、シリコン酸化膜中に、水素は含まれないとしても、フッ化物から遊離したフッ素Ｆ2 が含まれることになることである。このことは、特許文献１の段落０００９に（２）式として記載されている次式からも明らかである。
［数１］
ＳiＦ4 ＋Ｏ2 →ＳiＯ2 ＋２Ｆ2
膜中に遊離したフッ素が含まれていると、当該フッ素が膜中で動いたり、アウトガスとして膜から抜け出たりするので、膜構造の安定性が悪くなり、その結果、膜質の安定性が悪くなり、膜特性も悪くなる。
そこでこの発明は、水素および遊離フッ素を含んでおらず、膜特性の良い絶縁性膜を提供することを一つの目的としている。
この発明に係るシリコン酸窒化膜の形成方法は、原料ガスとして、四フッ化シリコンガス（ＳiＦ 4 ）、窒素ガスおよび酸素含有ガスを使用し、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法によって、シリコン、窒素、酸素およびフッ素を含んで成る膜であって、シリコンＳi に対する、窒素Ｎ、酸素Ｏおよびフッ素Ｆの合計（Ｎ＋Ｏ＋Ｆ）の元素比率（Ｎ＋Ｏ＋Ｆ）／Ｓi が１．９３〜１．４８の範囲にあり、かつ当該膜中のシリコンの元素比率が０．３４〜０．４１、窒素の元素比率が０．１０〜０．２２、酸素の元素比率が０．１４〜０．３８およびフッ素の元素比率が０．１７〜０．２４の範囲にあるシリコン酸窒化膜を基板上に形成する、ことを特徴としている。
このシリコン酸窒化膜は、水素を含んでいない。従って、膜中の水素が半導体デバイスの特性に悪影響を及ぼすという課題を解決することができる。
更にこのシリコン酸窒化膜は、遊離フッ素も含んでいない。従って、遊離フッ素が膜質の安定性を悪化させ、膜特性も悪化させるという課題を解決することができる。
しかも、各元素比率が上記範囲にあるので、このシリコン酸窒化膜は、破壊電界強度が高く、かつリーク電流密度が低く、絶縁性膜として優れている。
このシリコン酸窒化膜は、半導体デバイスに用いても良い。より具体例を挙げると、酸化物半導体を用いた薄膜トランジスタのゲート絶縁膜、エッチングストッパ、保護膜等に用いても良い。
請求項１に記載の発明によれば次の効果を奏する。即ち、原料ガスとして水素を含まないガスを用いるので、水素を含んでいないシリコン酸窒化膜を形成することができる。しかも、四フッ化シリコンガス（ＳiＦ 4 ）および窒素ガス（Ｎ 2 ）は、従来から良く用いられているシラン（ＳiＨ 4 ）およびアンモニア（ＮＨ 3 ）に比べて放電分解をさせにくいけれども、誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度プラズマを生成して、シリコン酸窒化膜を効率良く形成することができる。
またこのシリコン酸窒化膜は、水素を含んでいない。従って、膜中の水素が半導体デバイスの特性に悪影響を及ぼすという課題を解決することができる。
更にこのシリコン酸窒化膜は、遊離フッ素も含んでいない。従って、遊離フッ素が膜質の安定性を悪化させ、膜特性も悪化させるという課題を解決することができる。
しかも、各元素比率が請求項１に記載の範囲にあるので、このシリコン酸窒化膜は、破壊電界強度が高く、かつリーク電流密度が低く、絶縁性膜として優れている。
請求項２に記載の発明によれば、基板および膜に与える熱による悪影響を抑えつつ、特性の良いシリコン酸窒化膜を形成することができる。
請求項３に記載の発明によれば、請求項１または２に記載の形成方法によって形成されたシリコン酸窒化膜を有しているので、特性が良く、かつ特性安定性の良い半導体デバイスを実現することができる。
請求項４に記載の発明によれば、請求項１または２に記載の形成方法によって形成されたシリコン酸窒化膜を、ゲート絶縁膜、エッチングストッパおよび保護膜の少なくとも一つに用いているので、特性が良く、かつ特性安定性の良い酸化物半導体薄膜トランジスタを実現することができる。
誘導結合型のプラズマＣＶＤ装置の一例を示す断面図である。 この発明に係る膜形成方法によって得られたシリコン酸窒化膜の、電界強度と電流密度との関係の一例を示す図である。 この発明に係る膜形成方法によって得られたシリコン酸窒化膜の、破壊電界強度とリーク電流密度との関係の一例を示す図である。 この発明に係る膜形成方法によって得られるシリコン酸窒化膜の構成元素比率を変えたときの、破壊電界強度と構成元素比率との関係の一例を示す図である。 この発明に係る膜形成方法によって得られたシリコン酸窒化膜の、破壊電界強度と元素比率（Ｎ＋Ｏ＋Ｆ）／Ｓi との関係の一例を示す図である。 この発明に係る膜形成方法によって得られたシリコン酸窒化膜のＸＰＳスペクトルの一例を示す図である。 酸化物半導体を用いた薄膜トランジスタの構成の一例を示す断面図である。 この発明に係る膜形成方法によって得られたシリコン酸窒化膜の赤外吸収スペクトルの一例を示す図である。
図１に、誘導結合型のプラズマＣＶＤ法によって基板上に膜を形成する、誘導結合型のプラズマＣＶＤ装置の一例を示す。
このプラズマＣＶＤ装置は、平面導体３４に高周波電源４２から高周波電流を流すことによって発生する誘導電界によってプラズマ４０を生成し、当該プラズマ４０を用いて基板２０上に、プラズマＣＶＤ法によって膜形成を行う誘導結合型のプラズマＣＶＤ装置である。
基板２０は、例えば、後述する基板２（図７参照）、液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイ（ＦＰＤ）用の基板、フレキシブルディスプレイ用のフレキシブル基板等であるが、これに限られるものではない。
このプラズマＣＶＤ装置は、例えば金属製の真空容器２２を備えており、その内部は真空排気装置２４によって真空排気される。
真空容器２２内には、基板２０に施す処理内容に応じた原料ガス２８が、ガス導入管２６を通して導入される。例えば、後述するように、原料ガス２８として、四フッ化シリコンガスＳiＦ4 、窒素ガスＮ2 および酸素含有ガスの混合ガスが導入される。酸素含有ガスは、例えば、酸素ガスＯ2 であるが、二酸化窒素ガスＮ2Ｏ等でも良い。
真空容器２２内には、基板２０を保持するホルダ３０が設けられている。このホルダ３０内には、基板２０を加熱するヒータ３２が設けられている。
真空容器２２内に、より具体的には真空容器２２の天井面２３の内側に、ホルダ３０の基板保持面に対向するように、平面形状が長方形の平面導体３４が設けられている。この平面導体３４の平面形状は、長方形でも良いし、正方形等でも良い。その平面形状を具体的にどのようなものにするかは、例えば、基板２０の平面形状に応じて決めれば良い。
高周波電源４２から整合回路４４を経由して、かつ給電電極３６および終端電極３８を経由して、平面導体３４の長手方向の一端側の給電端と他端側の終端との間に高周波電力が供給され、それによって平面導体３４に高周波電流が流される。高周波電源４２から出力する高周波電力の周波数は、例えば、一般的な１３．５６ＭＨｚであるが、これに限られるものではない。
給電電極３６および終端電極３８は、絶縁フランジ３９をそれぞれ介して、真空容器２２の天井面２３に取り付けられている。これらの要素の間には、真空シール用のパッキンがそれぞれ設けられている。天井面２３の上部は、この例のように、高周波の漏洩を防止するシールドボックス４６で覆っておくのが好ましい。
上記のようにして平面導体３４に高周波電流を流すことによって、平面導体３４の周囲に高周波磁界が発生し、それによって高周波電流と逆方向に誘導電界が発生する。この誘導電界によって、真空容器２２内において、電子が加速されて平面導体３４の近傍のガス２８を電離させて平面導体３４の近傍にプラズマ４０が発生する。このプラズマ４０は基板２０の近傍まで拡散し、このプラズマ４０によって基板２０上に、プラズマＣＶＤ法による膜形成を行うことができる。
上記のようなプラズマＣＶＤ装置を用いた誘導結合型のプラズマＣＶＤ法によって、原料ガス２８として四フッ化シリコンガスＳiＦ4 、窒素ガスＮ2 および酸素ガスＯ2 を使用して、基板２０上に、シリコンＳi 、窒素Ｎ、酸素Ｏおよびフッ素Ｆを含んで成るシリコン酸窒化膜を形成した。このときの基板２０の温度は１００℃〜３００℃の範囲にするのが好ましい。なお、酸素含有ガスとして、酸素ガスＯ2 の代わりに、二酸化窒素ガスＮ2Ｏを使用しても良い。
この膜形成方法によれば、原料ガス２８として水素を含まないガスを用いるので、水素を含んでいないシリコン酸窒化膜を基板２０上に形成することができる。しかも、四フッ化シリコンガスＳiＦ4 および窒素ガスＮ2 は、従来から良く用いられているシランＳiＨ4 およびアンモニアＮＨ3 に比べて放電分解をさせにくいけれども、誘導結合型のプラズマＣＶＤ法によれば、大きな誘導電界をプラズマ４０中に発生させることができるので、当該四フッ化シリコンガスおよび窒素ガスを効率良く放電分解させることができる。その結果、高密度プラズマ４０を生成して、基板２０上にシリコン酸窒化膜を効率良く形成することができる。
また、基板２０の温度を上記範囲にすることにより、基板２０および膜に与える熱による悪影響を抑えつつ、特性の良いシリコン酸窒化膜を形成することができる。より具体的には、後述する優れた性質を有するシリコン酸窒化膜を基板２０上に形成することができる。
上記膜形成方法によって得られたシリコン酸窒化膜の、電界強度と電流密度との関係の一例を図２に示す。この場合の成膜条件は、基板２０をシリコン基板とし、基板２０の温度を２００℃とし、原料ガス２８を構成する各ガスの流量を、ＳiＦ4 が５０ｃｃｍ、Ｎ2 が２００ｃｃｍ、Ｏ2 が１０ｃｃｍとし、真空容器２２内の圧力を０．６７Ｐａとした。
そして、得られたシリコン酸窒化膜の上にアルミニウム電極を重ねて、ＭＩＳ（金属−シリコン酸窒化膜−半導体）構造にして、図２に示す特性を測定した。
この明細書中で採用している定義を説明すると、図２中にも示すように、破壊電界強度は、電流密度が１×１０-5Ａ／ｃｍ2 のときの電界強度とし、リーク電流密度は、電界強度が３ＭＶ／ｃｍのときの電流密度とした。
図２から分るように、上記膜形成方法によって得られたシリコン酸窒化膜の破壊電界強度は約１０ＭＶ／ｃｍ、リーク電流密度は約１×１０-8Ａ／ｃｍ2 であった。従来の絶縁性膜（ＳiＮx またはＳiＯ2 ）の破壊電界強度はせいぜい６〜８ＭＶ／ｃｍ止まりであり、これよりも高い破壊電界強度が得られた。一方、リーク電流密度は、従来の絶縁性膜のものと同程度であった。
上記原料ガス２８を構成する各ガスＳiＦ4 、Ｎ2 、Ｏ2 の流量条件、プラズマ生成の放電電力および真空容器２２内のガス圧条件を変化させて形成したシリコン酸窒化膜の破壊電界強度とリーク電流密度との関係の一例を図３に示す。当該シリコン酸窒化膜は、破壊電界強度の改善（上昇）に伴い、リーク電流密度も改善する（減少する）傾向のあることが確認された。これは、当該シリコン酸窒化膜中の欠陥が少ないことによるものと考えられる。この観点からも、このシリコン酸窒化膜は、特性の良い絶縁性膜であると言うことができる。
上記膜形成方法によって得られたシリコン酸窒化膜の組成を、Ｘ線光電子分光（略称ＸＰＳ）を用いて評価した。その結果、得られた膜は、シリコンＳi 、窒素Ｎ、酸素Ｏおよびフッ素Ｆで構成されていることが確認された。更に当該シリコン酸窒化膜中の水素の有無をフーリエ変換型赤外分光法（略称ＦＴ−ＩＲ）によって確認した。その結果を図８に示す。この赤外吸収スペクトルに示すように、Ｓi −Ｈ（波数２０００／ｃｍ）およびＳi −Ｈ2 （波数２１００／ｃｍ）による赤外吸収ピークは観られないので、上記シリコン酸窒化膜中に水素は含まれていないことが確認できた。
上記膜形成方法によって得られるシリコン酸窒化膜の構成元素比率を変えたときの、破壊電界強度と構成元素比率との関係の一例を図４に示す。構成元素比率は、ＸＰＳで得られた各元素に対応する信号のピーク波形の面積から決定した。図中の各元素記号の後ろに付したｈｉｇｈは破壊電界強度が７ＭＶ／ｃｍ以上である場合を示し、ｌｏｗは７ＭＶ／ｃｍ未満である場合を示す。
この図４から分るように、上記シリコン酸窒化膜中のシリコンＳi の元素比率が０．３４〜０．４１、窒素Ｎの元素比率が０．１０〜０．２２、酸素Ｏの元素比率が０．１４〜０．３８およびフッ素Ｆの元素比率が０．１７〜０．２４の範囲にある場合に、７ＭＶ／ｃｍ以上（より具体的には約８ＭＶ／ｃｍ以上）という高い破壊電界強度が得られることが確認できた。即ち、この組成にすることによって、絶縁性能の高いシリコン酸窒化膜を実現することができることが確認できた。
一方、上記シリコン酸窒化膜がシリコン酸化膜と類似の構造を有するものと考えると、当該シリコン酸窒化膜はＳi(Ｏx Ｎy Ｆz ) R と表すことができる。添字のｘ、ｙ、ｚは各構成元素の比率である。Ｒは、Ｓi に対する（Ｎ＋Ｏ＋Ｆ）の元素比率であり、Ｒ＝（Ｎ＋Ｏ＋Ｆ）／Ｓi で表すこともできる。
上記膜形成方法によって得られたシリコン酸窒化膜の、破壊電界強度と元素比率Ｒ＝（Ｎ＋Ｏ＋Ｆ）／Ｓi との関係の一例を図５に示す。
この図５から分るように、元素比率Ｒ＝（Ｎ＋Ｏ＋Ｆ）／Ｓi が約２付近から小さくなるのに従って、破壊電界強度が上昇することが確認できた。特に、Ｒ＝（Ｎ＋Ｏ＋Ｆ）／Ｓi が１．９３〜１．４８の範囲で、７ＭＶ／ｃｍ以上（より具体的には約８ＭＶ／ｃｍ以上）という高い破壊電界強度を得ることができた。但し、Ｒが１．９３付近では破壊電界強度が低い場合もあるが、このＲの条件と、図４に示した各元素の元素比率の条件とを組み合わせることによって、破壊電界強度が高くて、絶縁性能の高いシリコン酸窒化膜を実現することができる。
即ち、シリコンＳi に対する、窒素Ｎ、酸素Ｏおよびフッ素Ｆの合計（Ｎ＋Ｏ＋Ｆ）の元素比率Ｒ＝（Ｎ＋Ｏ＋Ｆ）／Ｓi が１．９３〜１．４８の範囲にあり、かつ当該膜中のシリコンＳi の元素比率が０．３４〜０．４１、窒素Ｎの元素比率が０．１０〜０．２２、酸素Ｏの元素比率が０．１４〜０．３８およびフッ素Ｆの元素比率が０．１７〜０．２４の範囲にある場合に、７ＭＶ／ｃｍ以上（より具体的には約８ＭＶ／ｃｍ以上）という高い破壊電界強度が得られることが確認できた。即ち、この組成にすることによって、絶縁性能の高いシリコン酸窒化膜を実現することができることが確認できた。
上記膜形成方法によって得られたシリコン酸窒化膜のＸＰＳスペクトルの一例を図６に示す。
図６中のＳi −Ｆは、フッ素原子がシリコン原子と結合した場合に、フッ素原子の電子の結合エネルギーが６８５．５ｅＶまたは６８７．６ｅＶの結合エネルギーを有することを示している。Ｓi −Ｆ2 は、シリコンとフッ素の結合でもシリコンにフッ素が２個結合した場合の、フッ素原子の電子の結合エネルギーは６８６．８ｅＶであることを示している。Ｏ−Ｓi −Ｆは、シリコン、酸素およびフッ素が結合した場合の、フッ素原子の電子の結合エネルギーは６８６．８ｅＶまたは６９０．５ｅＶの結合エネルギーを有することを示している。逆に、６８６．８ｅＶのエネルギーに相当する結合状態は、Ｓi −Ｆ2 の場合とＯ−Ｓi −Ｆの場合があることを示している。６８９ｅＶの結合エネルギーの値は、ＳiＮ（Ｆ）−ＯまたはＣ−Ｆ2 の結合の場合に現れることを示している。ＳiＮ（Ｆ）−Ｏの表記ではシリコン酸窒化膜中にフッ素が入っており、シリコンと窒素の結合に対してどちらかの原子とフッ素が結合した状態にあることを示している。また、Ｃ−Ｆ2 は、炭素原子とフッ素原子２個が結合した場合を示している。Ｆ−Ｆは、フッ素原子同士が結合した構造を示しており、その場合６９６．７ｅＶの結合エネルギーであることを示している。
このＸＰＳスペクトルから分るように、Ｆ−Ｆの結合エネルギー６９６．７ｅＶに山は観られないので、上記シリコン酸窒化膜中に遊離フッ素は含まれていないと判断することができる。
以上をまとめると、上記シリコン酸窒化膜は、図４、図５およびその説明等からも分るように、水素を含んでいない。従って、膜中の水素が半導体デバイスの特性に悪影響を及ぼすという課題を解決することができる。
更に上記シリコン酸窒化膜は、図６およびその説明からも分るように、遊離フッ素も含んでいない。従って、遊離フッ素が膜質の安定性を悪化させ、膜特性も悪化させるという課題を解決することができる。
しかも、上記シリコン酸窒化膜において、シリコンＳi に対する、窒素Ｎ、酸素Ｏおよびフッ素Ｆの合計（Ｎ＋Ｏ＋Ｆ）の元素比率（Ｎ＋Ｏ＋Ｆ）／Ｓi を１．９３〜１．４８の範囲にし、かつ当該膜中のシリコンＳi の元素比率を０．３４〜０．４１、窒素Ｎの元素比率を０．１０〜０．２２、酸素Ｏの元素比率を０．１４〜０．３８およびフッ素Ｆの元素比率を０．１７〜０．２４の範囲にすることによって、破壊電界強度が高く、かつリーク電流密度が低く、絶縁性膜として優れているシリコン酸窒化膜を実現することができる。
上記シリコン酸窒化膜は、例えば薄膜トランジスタ、ＭＯＳトランジスタ等の半導体デバイスに、絶縁性膜等として用いることができる。そのような半導体デバイスは、それを構成するシリコン酸窒化膜が上記のような特長を有しているので、特性が良く、かつ特性安定性の良い半導体デバイスになる。
より具体例を挙げると、上記シリコン酸窒化膜は、酸化物半導体を用いた薄膜トランジスタに用いることができる。酸化物半導体を用いた薄膜トランジスタの構成の一例を図７に示す。
この薄膜トランジスタは、Ｉn −Ｇa −Ｚn −Ｏ（略称ＩＧＺＯ）酸化物半導体でチャネル層を構成した酸化物半導体薄膜トランジスタ（略称ＯＴＦＴ）であり、基板（例えばガラス基板）２の上にゲート電極４およびゲート絶縁膜６が形成されており、ゲート絶縁膜６上に、Ｉn −Ｇa −Ｚn −Ｏから成る半導体層８が形成されている。この半導体層８の上に、チャネル領域を挟んでソース電極１０およびドレイン電極１２が形成されている。チャネル領域上には、エッチングを止めるエッチングストッパ１４が形成されている。更に、ソース電極１０、ドレイン電極１２およびエッチングストッパ１４の上に、これらを保護する保護膜１６が形成されている。
このような酸化物半導体薄膜トランジスタにおいて、そのゲート絶縁膜６、エッチングストッパ１４または保護膜１６が水素を含有していると、前述したように、当該水素が当該薄膜トランジスタの特性に悪影響を及ぼす。
そこで、このゲート絶縁膜６、エッチングストッパ１４および保護膜１６の少なくとも一つに、上記シリコン酸窒化膜を用いると、当該シリコン酸窒化膜は水素を含有していないので、特性が良く、かつ特性安定性の良い酸化物半導体薄膜トランジスタを実現することができる。
この発明に係るシリコン酸窒化膜は、例えば、薄膜トランジスタ、ＭＯＳトランジスタ等の半導体デバイス等に用いることができる。より具体例を挙げると、酸化物半導体を用いた薄膜トランジスタのゲート絶縁膜、エッチングストッパ、保護膜等に用いることができる。更にこのような半導体デバイスは、例えば、液晶ディスプレイ、有機ＥＬディスプレイ等のディスプレイ等に用いることができる。
２０ 基板
２２ 真空容器
２８ 原料ガス
３０ ホルダ
３４ 平面導体
４０ プラズマ
４２ 高周波電源

Claims (4)

  1. 原料ガスとして、四フッ化シリコンガス（ＳiＦ4 ）、窒素ガスおよび酸素含有ガスを使用し、誘導結合によってプラズマを生成する誘導結合型のプラズマＣＶＤ法によって、
    シリコン、窒素、酸素およびフッ素を含んで成るシリコン酸窒化膜であって、シリコンＳi に対する、窒素Ｎ、酸素Ｏおよびフッ素Ｆの合計（Ｎ＋Ｏ＋Ｆ）の元素比率（Ｎ＋Ｏ＋Ｆ）／Ｓi が１．９３〜１．４８の範囲にあり、かつ当該膜中のシリコンの元素比率が０．３４〜０．４１、窒素の元素比率が０．１０〜０．２２、酸素の元素比率が０．１４〜０．３８およびフッ素の元素比率が０．１７〜０．２４の範囲にあるシリコン酸窒化膜を基板上に形成する、ことを特徴とするシリコン酸窒化膜の形成方法。
  2. 膜形成時の前記基板の温度を１００℃〜３００℃の範囲にする請求項１記載のシリコン酸窒化膜の形成方法。
  3. 請求項１または２に記載の形成方法によって形成されたシリコン酸窒化膜を有している半導体デバイス。
  4. 酸化物半導体を用いた薄膜トランジスタであって、請求項１または２に記載の形成方法によって形成されたシリコン酸窒化膜を、ゲート絶縁膜、エッチングストッパおよび保護膜の少なくとも一つに用いている、ことを特徴とする薄膜トランジスタ。
JP2012547601A 2010-12-08 2010-12-08 シリコン酸窒化膜の形成方法及び半導体デバイス Active JP5224012B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/007137 WO2012077163A1 (ja) 2010-12-08 2010-12-08 シリコン酸窒化膜及びその形成方法並びに半導体デバイス

Publications (2)

Publication Number Publication Date
JP5224012B2 true JP5224012B2 (ja) 2013-07-03
JPWO2012077163A1 JPWO2012077163A1 (ja) 2014-05-19

Family

ID=46206685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012547601A Active JP5224012B2 (ja) 2010-12-08 2010-12-08 シリコン酸窒化膜の形成方法及び半導体デバイス

Country Status (5)

Country Link
US (1) US9058982B2 (ja)
JP (1) JP5224012B2 (ja)
KR (1) KR101475899B1 (ja)
CN (1) CN103098187B (ja)
WO (1) WO2012077163A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
KR101582838B1 (ko) * 2013-08-23 2016-01-12 니신 일렉트릭 컴패니 리미티드 플라즈마 처리장치
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
JP6004459B1 (ja) 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878408A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
JPH1012611A (ja) * 1996-06-26 1998-01-16 Sony Corp 配線保護用パッシベーション膜、及び半導体装置の製造方法
JP2003060030A (ja) * 2001-08-10 2003-02-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2009076886A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529301A (ja) 1991-07-23 1993-02-05 Seiko Epson Corp Ｃｖｄ法
EP0723944A1 (en) * 1995-01-26 1996-07-31 Optical Coating Laboratory, Inc. Wear resistant windows
US6362114B1 (en) * 1996-11-12 2002-03-26 Micron Technology, Inc. Semiconductor processing methods of forming an oxynitride film on a silicon substrate
JPH10154712A (ja) * 1996-11-25 1998-06-09 Fujitsu Ltd 半導体装置の製造方法
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
FR2759362B1 (fr) * 1997-02-10 1999-03-12 Saint Gobain Vitrage Substrat transparent muni d'au moins une couche mince a base de nitrure ou d'oxynitrure de silicium et son procede d'obtention
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
CN1221017C (zh) * 1999-11-30 2005-09-28 英特尔公司 改进的氟掺杂二氧化硅薄膜
US6472336B1 (en) * 2000-02-23 2002-10-29 Advanced Micro Devices, Inc. Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material
US6468927B1 (en) * 2000-05-19 2002-10-22 Applied Materials, Inc. Method of depositing a nitrogen-doped FSG layer
US7074489B2 (en) * 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US20070184181A1 (en) * 2003-03-25 2007-08-09 Kazuo Wada Device and method for forming film for organic electro-luminescence element using inductive coupling CVD
US7378157B2 (en) * 2004-06-28 2008-05-27 Dai Nippon Printing Co., Ltd. Gas barrier film, and display substrate and display using the same
US20060017166A1 (en) * 2004-07-20 2006-01-26 Po-Hsiung Leu Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
US7037855B2 (en) * 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
US20060071301A1 (en) * 2004-10-06 2006-04-06 Luo Shing A Silicon rich dielectric antireflective coating
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
KR100700493B1 (ko) * 2005-05-24 2007-03-28 삼성에스디아이 주식회사 효율적인 필라멘트 배열 구조를 갖는 촉매 강화 화학 기상증착 장치
JP4717674B2 (ja) * 2006-03-27 2011-07-06 富士フイルム株式会社 ガスバリア性フィルム、基材フィルムおよび有機エレクトロルミネッセンス素子
US20070299239A1 (en) * 2006-06-27 2007-12-27 Air Products And Chemicals, Inc. Curing Dielectric Films Under A Reducing Atmosphere
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
DE102008028141A1 (de) * 2008-06-13 2009-12-17 Audi Ag Glasprodukt
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN103730515B (zh) * 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878408A (ja) * 1994-09-08 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
JPH1012611A (ja) * 1996-06-26 1998-01-16 Sony Corp 配線保護用パッシベーション膜、及び半導体装置の製造方法
JP2003060030A (ja) * 2001-08-10 2003-02-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2009076886A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
JP2015018889A (ja) * 2013-07-10 2015-01-29 日新電機株式会社 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
CN103098187B (zh) 2015-09-09
KR101475899B1 (ko) 2014-12-24
US9058982B2 (en) 2015-06-16
KR20130050352A (ko) 2013-05-15
WO2012077163A1 (ja) 2012-06-14
JPWO2012077163A1 (ja) 2014-05-19
CN103098187A (zh) 2013-05-08
US20130181291A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5224012B2 (ja) シリコン酸窒化膜の形成方法及び半導体デバイス
US8173554B2 (en) Method of depositing dielectric film having Si-N bonds by modified peald method
JP2018078326A (ja) ディスプレイ・デバイスのためのバリア材料
US20120220139A1 (en) Method of depositing dielectric film by modified peald method
TWI747910B (zh) 成膜方法及ｔｆｔ的製造方法
US20150004805A1 (en) Methods of forming silicon-containing dielectric materials and semiconductor device structures, and related semiconductor device structures
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
KR20090063170A (ko) 질화 규소막 증착 방법
CN108866508A (zh) 成膜方法和成膜装置
JP2017147438A (ja) 接着向上法
CN100380609C (zh) 半导体基片的uv增强的氧氮化
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US20190006525A1 (en) Thin film transistor, method for manufacturing same and semiconductor device comprising said thin film transistor
He et al. Interface chemistry and electronic structure of ALD-derived HfAlO/Ge gate stacks revealed by X-ray photoelectron spectroscopy
TWI595558B (zh) Membrane formation method and method for fabricating thin film transistor
Meitine et al. Low temperature PECVD silicon oxide for devices and circuits on flexible substrates
CN102312225B (zh) 在氮化硅表面淀积氧化硅的方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JPWO2021186297A5 (ja)
JP2015142033A (ja) 常圧気相成長装置および常圧気相成長方法
WO2005022624A1 (ja) 絶縁膜形成方法
JP2022147359A (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
JP2022097012A (ja) 薄膜トランジスタの製造方法
Lim et al. Improvements in electrical characteristics of plasma enhanced chemical vapor deposition-Tetraethylorthosilicate–SiO2 by atomic hydrogen passivation via hot-wire technique
KR100451507B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Ref document number: 5224012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250