KR20130050352A - 실리콘산화질화막 및 그 형성 방법 및 반도체 소자 - Google Patents

실리콘산화질화막 및 그 형성 방법 및 반도체 소자 Download PDF

Info

Publication number
KR20130050352A
KR20130050352A KR1020137003191A KR20137003191A KR20130050352A KR 20130050352 A KR20130050352 A KR 20130050352A KR 1020137003191 A KR1020137003191 A KR 1020137003191A KR 20137003191 A KR20137003191 A KR 20137003191A KR 20130050352 A KR20130050352 A KR 20130050352A
Authority
KR
South Korea
Prior art keywords
film
silicon oxynitride
silicon
oxynitride film
gas
Prior art date
Application number
KR1020137003191A
Other languages
English (en)
Other versions
KR101475899B1 (ko
Inventor
야수노리 안도
에이지 다카하시
마사키 후지와라
Original Assignee
니신 일렉트릭 컴패니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니신 일렉트릭 컴패니 리미티드 filed Critical 니신 일렉트릭 컴패니 리미티드
Publication of KR20130050352A publication Critical patent/KR20130050352A/ko
Application granted granted Critical
Publication of KR101475899B1 publication Critical patent/KR101475899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

수소 및 유리 불소를 포함하지 않고, 막 특성이 좋은 절연성 막을 제공한다.
본 발명에 따른 실리콘산화질화막은 실리콘, 질소, 산소 및 불소를 포함하여 이루어지며, 실리콘 Si에 대한 질소 N, 산소 O 및 불소 F의 합계(N+O+F)의 원소비율(N+O+F)/Si 이 1.93~1.48의 범위에 있으며, 해당 막중의 실리콘의 원소비율이 0.34~0.41, 질소의 원소비율이 0.10~0.22, 산소의 원소비율이 0.14~0.38 및 불소의 원소비율이 0.17~0.24의 범위에 있다. 이 막은 예를 들면 원료가스(28)로서 4불화실리콘가스, 질소가스 및 산소가스를 사용하며, 유도결합에 의해 플라즈마(40)를 생성하는 유도결합형의 플라즈마 CVD법에 따라 기판(20) 상에 형성할 수 있다.

Description

실리콘산화질화막 및 그 형성 방법 및 반도체 소자{SILICON OXYNITRIDE FILM AND METHOD FOR FORMING SAME, AND SEMICONDUCTOR DEVICE}
본 발명은 예를 들면, 박막 트랜지스터, MOS 트랜지스터 등의 반도체 소자 등에 이용되는 실리콘산화질화막 및 그 형성 방법에 관한 것이다. 더 상세하게는 실리콘산화질화막을 가지는 반도체 소자 및 산화물 반도체 박막 트랜지스터에 관한 것이다.
비특허문헌 1에는 In-Ga-Zn-O(약칭 IGZO) 산화물 반도체로 채널층을 형성한 산화물 반도체 박막 트랜지스터(약칭 OTFT)에 있어서, SiH4/N2O 혼합 가스를 이용한 플라즈마 CVD법에 의해 보호막(패시베이션층)으로서 실리콘산화막(SiOx막)을 증착시킨 것이 기재되어 있다(예를 들면, 제228 페이지 좌란, 표 1 참조).
이 비특허문헌 1에는 산화물 반도체 박막 트랜지스터의 신뢰성의 지표 중 하나인 문턱 값 Vth가 이동한 원인으로서, 보호막으로서 이용한 실리콘산화막 중의 수소가 상정되는 것이 기재되어 있다(예를 들면, 제229 페이지 좌란 참조).
한편, 특허문헌 1에서는 종래의 가스원인 SiH4 가스를 대신하여 SiF4 가스를 이용하고, 산화 가스로서 O2 가스를 이용하며, 운송 가스로서 N2가스를 이용하는 것으로써 플라즈마 CVD법에 의해 수소 함유가 없는 실리콘산화막(SiO2막)을 형성할 수 있는 것이 기재되어 있다(예를 들면, 단락 [0009] 참조).
특허문헌 1: 특개평5-29301호 공보(단락[0009])
비특허문헌 1: Hiroki Ohara, et al., AM-FPD '09 Digest, p227-230, 2009
상기와 같이 비특허문헌 1에서는 보호막 중의 수소가 산화물 반도체 박막 트랜지스터의 특성에 악영향을 미치는 것이 기재되어 있고, 특허문헌1에는 종래의 가스원인 SiH4 가스를 대신하여 SiF4 가스를 이용함으로써 수소 함유가 없는 실리콘 산화막을 형성할 수 있는 기술이 기재되어 있지만, 특허문헌 1에 기재된 기술에도 해결해야 하는 과제는 더 있다.
그것은 특허문헌 1에 기재의 기술에서는 실리콘 산화막 중에 수소는 포함되지 않는다고 해도 불화물로부터 유리 불소 F2가 포함되는 것이다. 이것은 특허문헌 1의 단락 [0009]에 (2)식으로 기재되어 있는 다음의 수학식으로부터도 분명하다.
[수학식 1]
SiF4+02→SiO2+2F2
막 중에 유리 불소가 포함되어 있으면 해당 불소가 막 중에서 움직이거나 아웃(out) 가스로서 막으로부터 빠져나오거나 하므로, 막 구조의 안정성이 나빠지고 그 결과, 막질의 안정성이 나빠지며 막 특성도 나빠진다.
그러므로 본 발명은 수소 및 유리 불소를 포함하지 않고 막 특성이 좋은 절연성 막을 제공하는 것을 하나의 목적으로 한다.
본 발명과 관련되는 실리콘산화질화막은 실리콘, 질소, 산소 및 불소를 포함해 형성되는 막이며, 실리콘 Si 에 대한 질소 N, 산소 O 및 불소 F의 합계(N+O+F)의 원소 비율(N+O＋+)/Si가 1.93~1.48의 범위에 있으며, 해당 막 중의 실리콘의 원소 비율이 0.34~0.41, 질소의 원소 비율이 0.10~0.22, 산소의 원소 비율이 0.14~0.38 및 불소의 원소 비율이 0.17~0.24의 범위에 있는 것을 특징으로 하고 있다.
이 실리콘산화질화막은 수소를 포함하지 않는다. 따라서, 막 중의 수소가 반도체 소자의 특성에 악영향을 미치는 과제를 해결할 수 있다.
더욱이 이 실리콘산화질화막은 유리 불소도 포함하지 않는다. 따라서, 유리 불소가 막질의 안정성을 악화시키고 막 특성도 악화시키는 과제를 해결할 수 있다.
게다가, 각 원소 비율이 상기 범위에 있으므로 이 실리콘산화질화막은 파괴 전계 강도가 높고, 누설 전류 밀도가 낮으며 절연성 막으로서 우수하다.
이 실리콘산화질화막은 반도체 소자에 이용해도 좋다. 보다 구체적인 예를 들면 산화물 반도체를 이용한 박막 트랜지스터의 게이트 절연막, 에칭 스토퍼(etching stopper), 보호막 등에 이용할 수 있다.
상기 실리콘산화질화막은 예를 들면, 원료 가스로서 4 불화 실리콘 가스(SiF4), 질소 가스 및 산소 함유 가스를 사용하고, 유도 결합에 의해 플라즈마를 생성하는 유도 결합형의 플라즈마 CVD법에 따라 기판상에 형성할 수 있다.
청구항 1에 기재된 실리콘산화질화막은 수소를 포함하지 않는다. 따라서, 막중의 수소가 반도체 소자의 특성에 악영향을 미친다는 과제를 해결할 수 있다.
더욱이 실리콘산화질화막은 유리 불소도 포함하지 않는다. 따라서 유리 불소가 막질의 안정성을 악화시키고 막 특성도 악화시킨다는 과제를 해결할 수가 있다.
게다가, 각 원소 비율이 청구항 1에 기재된 범위에 있으므로 이 실리콘산화질화막은 파괴 전계 강도가 높고, 누설 전류 밀도가 낮아 절연성 막으로서 우수하다.
청구항 2에 기재된 발명에 의하면, 청구항 1에 기재의 실리콘산화질화막을 가지고 있으므로, 특성이 좋고 특성 안정성이 좋은 반도체 소자를 실현할 수 있다.
청구항 3에 기재된 발명에 의하면, 청구항 1에 기재의 실리콘산화질화막을 게이트 절연막, 에칭 스토퍼 및 보호막의 적어도 하나로 이용하므로 특성이 좋고 특성 안정성이 좋은 산화물 반도체 박막 트랜지스터를 실현할 수 있다.
청구항 4에 기재된 발명에 의하면 다음의 효과를 얻는다. 즉, 원료 가스로서 수소를 포함하지 않는 가스를 이용하므로 수소를 포함하지 않은 실리콘산화질화막을 형성할 수 있다. 게다가 4 불화 실리콘 가스(SiF4) 및 질소 가스(N2)는 종래부터 자주 이용되는 실란(SiH4) 및 암모니아(NH3)에 비해 방전 분해를 시키기 어렵지만, 유도 결합형의 플라즈마 CVD법에 의하면 큰 유도 전계를 플라즈마 중에 발생시킬 수 있으므로, 해당 4 불화 실리콘 가스 및 질소 가스를 효율성 좋게 방전 분해할 수 있다. 그 결과, 고밀도 플라즈마를 생성하여 실리콘산화질화막을 효율성 좋게 형성할 수 있다.
청구항 5에 기재된 발명에 의하면, 기판 및 막에 주는 열에 의한 악영향을 억제하면서 특성이 좋은 실리콘산화질화막을 형성할 수 있다.
도 1은 유도 결합형의 플라즈마 CVD 장치의 일례를 나타내는 단면도이다.
도 2는 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 전계 강도와 전류 밀도와의 관계의 일례를 나타내는 도이다.
도 3은 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 파괴 전계 강도와 누설 전류 밀도와의 관계의 일례를 나타내는 도이다.
도 4는 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 구성 원소 비율을 바꾸었을 때의 파괴 전계 강도와 구성 원소 비율과의 관계의 일례를 나타내는 도이다.
도 5는 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 파괴 전계 강도와 원소 비율(N＋O＋F)/Si 과의 관계의 일례를 나타내는 도이다.
도 6은 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 XPS 스펙트럼의 일례를 나타내는 도이다.
도 7은 산화물 반도체를 이용한 박막 트랜지스터의 구성의 일례를 나타내는 단면도이다.
도 8은 본 발명과 관련되는 막 형성 방법에 따라 얻어진 실리콘산화질화막의 적외선 흡수스펙트럼의 일례를 나타내는 도이다.
도 1은 유도 결합형의 플라즈마 CVD법에 따라 기판상에 막을 형성하는 유도 결합형의 플라즈마 CVD 장치의 일례를 나타낸다.
이 플라즈마 CVD 장치는 평면 도체(34)에 고주파 전원(42)으로부터 고주파 전류를 흘림으로써 발생하는 유도 전계에 의해 플라즈마(40)를 생성하고 해당 플라즈마(40)를 이용하여 기판(20)상에 플라즈마 CVD법에 따라 막 형성을 하는 유도 결합형의 플라즈마 CVD 장치이다.
기판(20)은 예를 들면 후술하는 기판(2)(도 7 참조), 액정 디스플레이나 유기EL 디스플레이 등의 평면 패널 디스플레이(FPD) 용의 기판, 플렉시블(flexible) 디스플레이용의 플렉시블(flexible) 기판 등이지만, 이것에 한정되는 것은 아니다.
이 플라즈마 CVD 장치는 예를 들면 금속제의 진공 용기(22)를 갖추며 그 내부는 진공 배기 장치(24)에 의해 진공 배기 된다.
진공 용기(22) 내에는 기판(20)에 실시하는 처리 내용에 상응하는 원료 가스(28)가 가스 도입관(26_을 통해 도입된다. 예를 들면 후술하듯이, 원료 가스(28)로서 4 불화 실리콘 가스 SiF4, 질소 가스 N2 및 산소 함유 가스의 혼합 가스가 도입된다. 산소 함유 가스는 예를 들면, 산소 가스 O2 지만, 이산화질소 가스 N2O 등이어도 좋다.
진공 용기(22) 내에는 기판(20)을 유지하는 홀더(holder)(30)가 설치된다. 이 홀더(30) 내에는 기판(20)을 가열하는 히터(32)가 설치된다.
진공 용기(22) 내에는 보다 구체적으로는 진공 용기(22)의 천정면(23)의 내측에 홀더(30)의 기판 유지 면에 대향 하도록 평면 형상이 직사각형인 평면 도체(34)가 설치된다. 이 평면 도체(34)의 평면 형상은 직사각형이어도 좋고, 정방형 등이어도 좋다. 그 평면 형상을 구체적으로 어떤 것으로 할지는 예를 들면 기판(20)의 평면 형상에 상응하여 결정하면 좋다.
고주파 전원(42)으로부터 정합 회로(44)를 경유하여, 또한 급전 전극(36) 및 종단 전극(38)을 경유하여 평면 도체(34)의 길이 방향의 일 단측의 급전단과 타단측의 종단과의 사이에 고주파 전력이 공급되며, 그에 따라 평면 도체(34)에 고주파 전류가 흐르게 된다. 고주파 전원(42)으로부터 출력하는 고주파 전력의 주파수는 예를 들면, 일반적으로 13.56 MHz이지만 이것에 한정되는 것은 아니다.
급전 전극(36) 및 종단 전극(38)은 절연 플랜지(flange)(39)를 각각 통하여 진공 용기(22)의 천정면(23)에 장착된다. 이러한 요소의 사이에는 진공 씰(seal) 용의 패킹이 각각 설치된다. 천정면(23)의 상부는 본 실시 예처럼 고주파의 누설을 방지하는 차폐 박스(shield box)(46)로 가려 두는 것이 바람직하다.
상기와 같이 하여 평면 도체(34)에 고주파 전류를 흘림으로써 평면 도체(34)의 주위에 고주파 자계가 발생하며, 그에 따라 고주파 전류와 역방향으로 유도 전계가 발생한다. 이 유도 전계에 의해 진공 용기(22) 내에 있어서 전자가 가속되며 평면 도체(34)의 근방의 가스(28)를 전리시켜 평면 도체(34)의 근방에 플라즈마(40)가 발생한다. 이 플라즈마(40)는 기판(20)의 근방까지 확산하고, 이 플라즈마(40)에 의해 기판(20) 상에 플라즈마 CVD법에 따르는 막 형성을 할 수 있다.
상기와 같은 플라즈마 CVD 장치를 이용한 유도 결합형의 플라즈마 CVD법에 의해, 원료 가스(28)로서 4 불화 실리콘 가스 SiF4, 질소 가스 N2 및 산소 가스 O2를 사용하여 기판(20) 상에 실리콘 Si, 질소 N, 산소 O 및 불소 F를 포함해 형성되는 실리콘산화질화막을 형성했다. 이때의 기판(20)의 온도는 100℃~300℃의 범위로 하는 것이 바람직하다. 게다가 산소 함유 가스로서 산소 가스 O2 대신에 이산화질소 가스 N2O를 사용해도 좋다.
이 막 형성 방법에 의하면 원료 가스(28)로서 수소를 포함하지 않는 가스를 이용하므로, 수소를 포함하지 않은 실리콘산화질화막을 기판(20) 상에 형성할 수 있다. 게다가, 4 불화 실리콘 가스 SiF4 및 질소 가스 N2는 종래부터 자주 이용되는 실란 SiH4 및 암모니아 NH3에 비해 방전 분해를 시키기 어렵지만, 유도 결합형의 플라즈마 CVD법에 의하면, 큰 유도 전계를 플라즈마(40) 중에 발생시킬 수 있으므로, 해당 4 불화 실리콘 가스 및 질소 가스를 효율성 좋게 방전 분해할 수 있다. 그 결과, 고밀도 플라즈마(40)를 생성하여 기판(20) 상에 실리콘산화질화막을 효율성 좋게 형성할 수 있다.
또, 기판(20)의 온도를 상기 범위로 하는 것으로 기판(20) 및 막에 주는 열에 의한 악영향을 억제하면서, 특성이 좋은 실리콘산화질화막을 형성할 수 있다. 보다 구체적으로는 후술하는 우수한 성질을 가지는 실리콘산화질화막을 기판(20) 상에 형성할 수 있다.
상기 막 형성 방법에 따라 얻어진 실리콘산화질화막의 전계 강도와 전류 밀도와의 관계의 일례를 도 2에 나타낸다. 이 경우의 성막 조건은 기판(20)을 실리콘 기판으로 하고 기판(20)의 온도를 200℃으로 하며, 원료 가스(28)를 구성하는 각 가스의 유량을 SiF4가 50ccm, N2가 200ccm, O2가 10ccm로 하고 진공 용기(22) 내의 압력을 0.67Pa로 했다.
그리고 얻어진 실리콘산화질화막 위에 알루미늄 전극을 중첩하여 MIS(금속-실리콘산화질화막-반도체) 구조로 하고, 도 2에 나타내는 특성을 측정했다.
이 명세서에서 채용하고 있는 정의를 설명하면 도 2중에서 나타내듯이, 파괴 전계 강도는 전류 밀도가 1×10-5A/cm2 때의 전계 강도로 하며, 누설 전류 밀도는 전계 강도가 3MV/cm 때의 전류 밀도로 했다.
도 2로부터 알 수 있듯이, 상기 막 형성 방법에 따라 얻어진 실리콘산화질화막의 파괴 전계 강도는 약 10MV/cm, 누설 전류 밀도는 약 1×10-8A/cm2 였다. 종래의 절연성막(SiNx 또는 SiO2)의 파괴 전계 강도는 겨우 6~8MV/cm에 머무르며, 이것보다 높은 파괴 전계 강도가 얻어졌다. 한편, 누설 전류 밀도는 종래의 절연성 막의 것과 동일한 정도였다.
상기 원료 가스(28)를 구성하는 각 가스 SiF4, N2, O2의 유량 조건, 플라즈마 생성의 방전 전력 및 진공 용기(22) 내의 가스 압력 조건을 변화시켜 형성한 실리콘산화질화막의 파괴 전계 강도와 누설 전류 밀도와의 관계의 일례를 도 3에 나타낸다. 해당 실리콘산화질화막은 파괴 전계 강도의 개선(상승)에 수반하여 누설 전류 밀도도 개선하는(감소하는) 경향이 있는 것이 확인되었다. 이것은 해당 실리콘산화질화막 중의 결함이 적은 것에 의한 것이라고 생각된다. 이 관점에서도 이 실리콘산화질화막은 특성이 좋은 절연성 막이라고 할 수 있다.
상기 막 형성 방법에 따라 얻어진 실리콘산화질화막의 조성을 X선광전자 분광(약칭 XPS)을 이용해 평가했다. 그 결과, 얻어진 막은 실리콘 Si, 질소N, 산소O 및 불소 F로 구성되어 있는 것이 확인되었다. 더욱이 해당 실리콘산화질화막 중의 수소의 유무를 푸리에 변환형 적외선 분광법(약칭 FT－IR)에 따라 확인했다. 그 결과를 도 8에 나타낸다. 이 적외선 흡수스펙트럼에 나타내듯이 Si－H(파수 2000/cm) 및 Si－H2 (파수 2100/cm)에 의한 적외선 흡수 피크는 볼 수 없기 때문에, 상기 실리콘산화질화막 중에 수소는 포함되지 않은 것을 확인할 수 있었다.
상기 막 형성 방법에 따라 얻어지는 실리콘산화질화막의 구성 원소 비율을 바꾸었을 때의 파괴 전계 강도와 구성 원소 비율과의 관계의 일례를 도 4에 나타낸다. 구성 원소 비율은 XPS로 얻어진 각 원소에 대응하는 신호의 피크 파형의 면적으로부터 결정했다. 도면 중의 각 원소 기호의 뒤에 붙은 'high' 는 파괴 전계 강도가 7 MV/cm이상인 경우를 나타내며, 'low' 는 7 MV/cm미만인 경우를 나타낸다.
이 도 4로부터 알 수 있듯이 상기 실리콘산화질화막 중의 실리콘 Si의 원소 비율이 0.34~0.41, 질소 N의 원소 비율이 0.10~0.22, 산소 O의 원소 비율이 0.14~0.38 및 불소 F의 원소 비율이 0.17~0.24의 범위에 있는 경우에, 7MV/cm이상(보다 구체적으로는 약 8MV/cm이상)의 높은 파괴 전계 강도가 얻어진 것을 확인할 수 있었다. 즉, 이 조성으로 하는 것에 의해, 절연 성능이 높은 실리콘산화질화막을 실현할 수 있는 것을 확인할 수 있었다.
한편, 상기 실리콘산화질화막이 실리콘산화막과 유사한 구조를 가지는 것으로 생각하면, 해당 실리콘산화질화막은 Si(OxNyFz)R로 나타낼 수 있다. 첨자의 x, y, z는 각 구성 원소의 비율이다. R는 Si 에 대한(N+O+F)의 원소 비율이며, R=(N+O+F)/Si로 나타낼 수도 있다.
상기 막 형성 방법에 따라 얻어진 실리콘산화질화막의 파괴 전계 강도와 원소 비율 R=(N+O+F)/Si 와의 관계의 일례를 도 5에 나타낸다.
이 도 5로부터 알 수 있듯이, 원소 비율 R=(N+O+F)/Si 가 약 2 부근부터 작아짐에 따라 파괴 전계 강도가 상승하는 것을 확인할 수 있었다. 특히, R=(N+O+F)/Si 가 1.93~1.48의 범위에서 7MV/cm이상(보다 구체적으로는 약 8MV/cm이상)의 높은 파괴 전계 강도를 얻을 수 있었다. 단, R가 1.93 부근에서는 파괴 전계 강도가 낮은 경우도 있지만, 이 R의 조건과 도 4에 나타낸 각 원소의 원소 비율의 조건을 조합함으로써 파괴 전계 강도가 높고, 절연 성능이 높은 실리콘산화질화막을 실현할 수 있다.
즉, 실리콘 Si 에 대한, 질소 N, 산소 O 및 불소 F의 합계(N+O+F)의 원소 비율 R=(N+O+F)/Si 가 1.93~1.48의 범위에 있으며 해당 막 중의 실리콘 Si의 원소 비율이 0.34~0.41, 질소 N의 원소 비율이 0.10~0.22, 산소 O의 원소 비율이 0.14~0.38 및 불소 F의 원소 비율이 0.17~0.24의 범위에 있는 경우에, 7MV/cm이상(보다 구체적으로는 약 8MV/cm이상)의 높은 파괴 전계 강도가 얻어지는 것을 확인할 수 있었다. 즉, 이 조성으로 하는 것에 의해, 절연 성능의 높은 실리콘산화질화막을 실현할 수 있는 것을 확인할 수 있었다.
상기 막 형성 방법에 따라 얻어진 실리콘산화질화막의 XPS 스펙트럼의 일례를 도 6에 나타낸다.
도 6중의 Si-F는 불소 원자가 실리콘 원자와 결합했을 경우에 불소 원자의 전자의 결합 에너지가 685.5eV 또는 687.6eV의 결합 에너지를 가지는 것을 나타내고 있다. Si-F2는 실리콘과 불소의 결합에서도 실리콘에 불소가 2개 결합했을 경우의 불소 원자의 전자의 결합 에너지는 686.8eV인 것을 나타내고 있다. O-Si-F는 실리콘, 산소 및 불소가 결합했을 경우의 불소 원자의 전자의 결합 에너지는 686.8eV또는 690.5eV의 결합 에너지를 가지는 것을 나타내고 있다. 반대로, 686.8eV의 에너지에 상당하는 결합 상태는 Si-F2의 경우와 O-Si-F의 경우가 있는 것을 나타내고 있다. 689eV의 결합 에너지의 값은 SiN(F)-O 또는 C-F2의 결합의 경우에 나타나는 것을 나타낸다. SiN(F)-O의 표기에서는 실리콘산화질화막 중에 불소가 들어가 있어 실리콘과 질소의 결합에 대해서 어느 쪽인가의 원자와 불소가 결합한 상태에 있는 것을 나타내고 있다. 또한, C-F2는 탄소 원자와 불소 원자 2개가 결합했을 경우를 나타내고 있다. F-F는 불소 원자끼리가 결합한 구조를 나타내며 그 경우 696.7eV의 결합 에너지인 것을 나타내고 있다.
이 XPS 스펙트럼으로부터 알 수 있듯이 F－F의 결합 에너지 696.7eV에서 산 모양은 볼 수 없기 때문에, 상기 실리콘산화질화막 중에 유리 불소는 포함되지 않다고 판단할 수 있다.
이상을 정리하면 상기 실리콘산화질화막은 도 4, 도 5 및 그 설명 등으로부터도 알 수 있듯이 수소를 포함하지 않았다. 따라서, 막중의 수소가 반도체 소자의 특성에 악영향을 미친다는 과제를 해결할 수 있다.
더욱이 상기 실리콘산화질화막은 도 6 및 그 설명으로부터도 알 수 있듯이 유리 불소도 포함하지 않았다. 따라서, 유리 불소가 막질의 안정성을 악화시키고 막 특성도 악화시키는 과제를 해결할 수 있다.
게다가 상기 실리콘산화질화막에 있어서 실리콘 Si에 대한 질소 N, 산소 O 및 불소 F의 합계(N+O+F)의 원소 비율(N+O+F)/Si를 1.93~1.48의 범위로 하고 해당 막 중의 실리콘 Si의 원소 비율을 0.34~0.41, 질소N의 원소 비율을 0.10~0.22, 산소O의 원소 비율을 0.14~0.38 및 불소 F의 원소 비율을 0.17~0.24의 범위로 하는 것에 의해 파괴 전계 강도가 높고, 누설 전류 밀도가 낮으며 절연성 막으로서 우수한 실리콘산화질화막을 실현할 수 있다.
상기 실리콘산화질화막은 예를 들면 박막 트랜지스터, MOS 트랜지스터 등의 반도체 소자에 절연성 막 등으로 이용할 수 있다. 그러한 반도체 소자는 그것을 구성하는 실리콘산화질화막이 상기와 같은 특징이 있으므로, 특성이 좋고, 특성 안정성이 좋은 반도체 소자가 된다.
보다 구체적인 예를 들면, 상기 실리콘산화질화막은 산화물 반도체를 이용한 박막 트랜지스터에 이용할 수 있다. 산화물 반도체를 이용한 박막 트랜지스터의 구성의 일례를 도 7에 나타낸다.
이 박막 트랜지스터는 In-Ga-Zn-O(약칭 IGZO) 산화물 반도체로 채널층을 구성한 산화물 반도체 박막 트랜지스터(약칭 OTFT)이며, 기판(예를 들면 유리 기판) (2) 위에 게이트 전극(4) 및 게이트 절연막(6)이 형성되며 게이트 절연막(6) 상에 In-Ga-Zn-O로부터 형성되는 반도체층(8)이 형성된다. 이 반도체층(8) 상에, 채널 영역을 사이에 두고 소스 전극(10) 및 드레인 전극(12)이 형성된다. 채널 영역 상에는 에칭(etching)을 멈추는 에칭 스토퍼(etching stopper)(14)가 형성된다. 더욱이, 소스 전극(10), 드레인 전극(12) 및 에칭 스토퍼(14) 상에 이것들을 보호하는 보호막(16)이 형성된다.
이러한 산화물 반도체 박막 트랜지스터에 있어서, 그 게이트 절연막(6), 에칭 스토퍼(14) 또는 보호막(16)이 수소를 함유하고 있으면 전술한 것처럼, 해당 수소가 해당 박막 트랜지스터의 특성에 악영향을 미친다.
그래서, 이 게이트 절연막(6), 에칭 스토퍼(14) 및 보호막(16)의 적어도 하나에 상기 실리콘산화질화막을 이용하면 해당 실리콘산화질화막은 수소를 함유하고 있지 않기 때문에, 특성이 좋고 특성 안정성이 좋은 산화물 반도체 박막 트랜지스터를 실현할 수 있다.
본 발명과 관련되는 실리콘산화질화막은 예를 들면, 박막 트랜지스터, MOS 트랜지스터 등의 반도체 소자 등에 이용할 수 있다. 보다 구체적인 예를 들면 산화물 반도체를 이용한 박막 트랜지스터의 게이트 절연막, 에칭 스토퍼, 보호막 등에 이용할 수 있다. 더욱 이러한 반도체 소자는 예를 들면, 액정 디스플레이, 유기 EL 디스플레이 등의 디스플레이 등에 이용할 수 있다.
20　기판
22　진공 용기
28　원료 가스
30　홀더
34　평면 도체
40　플라즈마
42　고주파 전원

Claims (5)

  1. 실리콘, 질소, 산소 및 불소를 포함하여 이루어지는 실리콘산화질화막에 있어서,
    실리콘 Si에 대한, 질소 N, 산소 O 및 불소 F의 합계(N+O+F)의 원소 비율 (N+O+F)/Si 이 1.93~1.48의 범위에 있으며,
    상기 실리콘산화질화막 중의 실리콘의 원소 비율이 0.34~0.41, 질소의 원소 비율이 0.10~0.22, 산소의 원소 비율이 0.14~0.38 및 불소의 원소 비율이 0.17~0.24의 범위에 있는 것을 특징으로 하는 실리콘산화질화막.
  2. 제1항의 실리콘산화질화막을 포함하는 반도체 소자.
  3. 산화물 반도체를 이용한 박막 트랜지스터로서,
    제1항의 실리콘산화질화막을 게이트 절연막, 에칭 스토퍼 및 보호막 중 적어도 하나에 사용되는 것을 특징으로 하는 박막 트랜지스터.
  4. 원료 가스로서 4불화 실리콘 가스(SiF4), 질소 가스 및 산소 함유 가스를 사용하며 유도 결합에 의해 플라즈마를 생성하는 유도 결합형의 플라즈마 CVD법에 의해 제1항의 실리콘산화질화막을 기판 상에 형성하는 것을 특징으로 하는 실리콘산화질화막 형성 방법.
  5. 제4항에 있어서,
    막 형성시 상기 기판의 온도를 100℃~300℃의 범위로 하는 실리콘산화질화막 형성 방법.
KR1020137003191A 2010-12-08 2010-12-08 실리콘산화질화막 및 그 형성 방법 및 반도체 소자 KR101475899B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/007137 WO2012077163A1 (ja) 2010-12-08 2010-12-08 シリコン酸窒化膜及びその形成方法並びに半導体デバイス

Publications (2)

Publication Number Publication Date
KR20130050352A true KR20130050352A (ko) 2013-05-15
KR101475899B1 KR101475899B1 (ko) 2014-12-24

Family

ID=46206685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137003191A KR101475899B1 (ko) 2010-12-08 2010-12-08 실리콘산화질화막 및 그 형성 방법 및 반도체 소자

Country Status (5)

Country Link
US (1) US9058982B2 (ko)
JP (1) JP5224012B2 (ko)
KR (1) KR101475899B1 (ko)
CN (1) CN103098187B (ko)
WO (1) WO2012077163A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
KR101582838B1 (ko) * 2013-08-23 2016-01-12 니신 일렉트릭 컴패니 리미티드 플라즈마 처리장치
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
JP6004459B1 (ja) 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529301A (ja) 1991-07-23 1993-02-05 Seiko Epson Corp Ｃｖｄ法
JPH0878408A (ja) 1994-09-08 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
EP0723944A1 (en) * 1995-01-26 1996-07-31 Optical Coating Laboratory, Inc. Wear resistant windows
JPH1012611A (ja) 1996-06-26 1998-01-16 Sony Corp 配線保護用パッシベーション膜、及び半導体装置の製造方法
US6362114B1 (en) * 1996-11-12 2002-03-26 Micron Technology, Inc. Semiconductor processing methods of forming an oxynitride film on a silicon substrate
JPH10154712A (ja) * 1996-11-25 1998-06-09 Fujitsu Ltd 半導体装置の製造方法
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
FR2759362B1 (fr) * 1997-02-10 1999-03-12 Saint Gobain Vitrage Substrat transparent muni d'au moins une couche mince a base de nitrure ou d'oxynitrure de silicium et son procede d'obtention
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
AU1197501A (en) * 1999-11-30 2001-06-12 Intel Corporation Improved flourine doped sio2 film
US6472336B1 (en) * 2000-02-23 2002-10-29 Advanced Micro Devices, Inc. Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material
US6468927B1 (en) * 2000-05-19 2002-10-22 Applied Materials, Inc. Method of depositing a nitrogen-doped FSG layer
US7074489B2 (en) * 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US20070184181A1 (en) * 2003-03-25 2007-08-09 Kazuo Wada Device and method for forming film for organic electro-luminescence element using inductive coupling CVD
US7378157B2 (en) * 2004-06-28 2008-05-27 Dai Nippon Printing Co., Ltd. Gas barrier film, and display substrate and display using the same
US20060017166A1 (en) * 2004-07-20 2006-01-26 Po-Hsiung Leu Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
US7037855B2 (en) * 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
US20060071301A1 (en) * 2004-10-06 2006-04-06 Luo Shing A Silicon rich dielectric antireflective coating
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
KR100700493B1 (ko) * 2005-05-24 2007-03-28 삼성에스디아이 주식회사 효율적인 필라멘트 배열 구조를 갖는 촉매 강화 화학 기상증착 장치
JP4717674B2 (ja) * 2006-03-27 2011-07-06 富士フイルム株式会社 ガスバリア性フィルム、基材フィルムおよび有機エレクトロルミネッセンス素子
US20070299239A1 (en) * 2006-06-27 2007-12-27 Air Products And Chemicals, Inc. Curing Dielectric Films Under A Reducing Atmosphere
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
US8114722B2 (en) 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102008028141A1 (de) * 2008-06-13 2009-12-17 Audi Ag Glasprodukt
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN103730515B (zh) * 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件

Also Published As

Publication number Publication date
CN103098187B (zh) 2015-09-09
US9058982B2 (en) 2015-06-16
KR101475899B1 (ko) 2014-12-24
JPWO2012077163A1 (ja) 2014-05-19
WO2012077163A1 (ja) 2012-06-14
JP5224012B2 (ja) 2013-07-03
US20130181291A1 (en) 2013-07-18
CN103098187A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
KR101475899B1 (ko) 실리콘산화질화막 및 그 형성 방법 및 반도체 소자
US10930846B2 (en) Methods of forming silicon-containing dielectric materials and methods of forming a semiconductor device comprising nitrogen radicals and oxygen-containing, silicon-containing, or carbon-containing precursors
JP6298118B2 (ja) ディスプレイ・デバイスのためのバリア材料
CN101743631B (zh) 硼衍生的材料的沉积方法
TWI546867B (zh) 薄膜電晶體的製作方法
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
TWI747910B (zh) 成膜方法及ｔｆｔ的製造方法
CN108866508A (zh) 成膜方法和成膜装置
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008078253A (ja) 半導体装置の製造方法
US20190006525A1 (en) Thin film transistor, method for manufacturing same and semiconductor device comprising said thin film transistor
CN107210220B (zh) 膜形成方法及薄膜晶体管的制作方法
Meitine et al. Low temperature PECVD silicon oxide for devices and circuits on flexible substrates
JPWO2021186297A5 (ko)
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
CN105206523A (zh) 用于制备高k介质层的方法
Lim et al. Improvements in electrical characteristics of plasma enhanced chemical vapor deposition-Tetraethylorthosilicate–SiO2 by atomic hydrogen passivation via hot-wire technique
JP2012079891A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 4