JPH1012611A - 配線保護用パッシベーション膜、及び半導体装置の製造方法 - Google Patents
配線保護用パッシベーション膜、及び半導体装置の製造方法Info
- Publication number
- JPH1012611A JPH1012611A JP18541796A JP18541796A JPH1012611A JP H1012611 A JPH1012611 A JP H1012611A JP 18541796 A JP18541796 A JP 18541796A JP 18541796 A JP18541796 A JP 18541796A JP H1012611 A JPH1012611 A JP H1012611A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- passivation film
- semiconductor device
- sionf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】Ｓｉ3Ｎ4よりも低い比誘電率を有し、しかも、
高い耐透水性を有する配線保護用パッシベーション膜、
及びかかるパッシベーション膜を用いた半導体装置の製
造方法を提供する。 【解決手段】本発明の配線保護用パッシベーション膜２
３は、半導体装置の最上層配線２２の上に成膜され、Ｓ
ｉＯＮＦから成る。また、本発明の半導体装置の製造方
法においては、半導体装置の最上層配線の上に、プラズ
マＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッシベ
ーション膜を成膜する。
高い耐透水性を有する配線保護用パッシベーション膜、
及びかかるパッシベーション膜を用いた半導体装置の製
造方法を提供する。 【解決手段】本発明の配線保護用パッシベーション膜２
３は、半導体装置の最上層配線２２の上に成膜され、Ｓ
ｉＯＮＦから成る。また、本発明の半導体装置の製造方
法においては、半導体装置の最上層配線の上に、プラズ
マＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッシベ
ーション膜を成膜する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の保護
膜として用いられる新規の配線保護用パッシベーション
膜、及びかかるパッシベーション膜を用いた半導体装置
の製造方法に関する。
膜として用いられる新規の配線保護用パッシベーション
膜、及びかかるパッシベーション膜を用いた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置においては、通常、半導体装
置の最上層配線の上に配線保護用パッシベーション膜が
形成される。パッシベーション膜を形成することによっ
て、半導体装置の高品質化、特性の安定化を図ることが
でき、半導体装置は外界の影響を受け難くなる。現在、
配線保護用パッシベーション膜として、プラズマＣＶＤ
法にて成膜されたＳｉ3Ｎ4が広く用いられている。Ｓｉ
3Ｎ4膜は、耐酸化性や耐不純物拡散性、耐クラック性、
耐透水性に優れた緻密な膜である。また、プラズマＣＶ
Ｄ法を採用することで、低温（〜５００゜Ｃ）での成膜
が可能であり、Ａｌ−ＳｉやＡｌ−Ｃｕ等のアルミニウ
ム合金等との反応が生じ難く、急峻な下地に対する段差
被覆性に優れ、下地との密着性が良好なＳｉ3Ｎ4膜を成
膜することができる。
置の最上層配線の上に配線保護用パッシベーション膜が
形成される。パッシベーション膜を形成することによっ
て、半導体装置の高品質化、特性の安定化を図ることが
でき、半導体装置は外界の影響を受け難くなる。現在、
配線保護用パッシベーション膜として、プラズマＣＶＤ
法にて成膜されたＳｉ3Ｎ4が広く用いられている。Ｓｉ
3Ｎ4膜は、耐酸化性や耐不純物拡散性、耐クラック性、
耐透水性に優れた緻密な膜である。また、プラズマＣＶ
Ｄ法を採用することで、低温（〜５００゜Ｃ）での成膜
が可能であり、Ａｌ−ＳｉやＡｌ−Ｃｕ等のアルミニウ
ム合金等との反応が生じ難く、急峻な下地に対する段差
被覆性に優れ、下地との密着性が良好なＳｉ3Ｎ4膜を成
膜することができる。
【０００３】
【発明が解決しようとする課題】半導体装置の集積度が
高くなるに従い、配線間のスペースは狭まる一方であ
る。また、半導体装置内を流れる信号の周波数も上昇す
る一方である。ところで、プラズマＣＶＤ法にて成膜さ
れたＳｉ3Ｎ4の比誘電率は約７．０である。このように
高い比誘電率を有する材料から配線保護用パッシベーシ
ョン膜を成膜した場合、配線のＲＣ時定数が大きくな
り、信号伝播速度の遅延を招くという問題が生じる。
高くなるに従い、配線間のスペースは狭まる一方であ
る。また、半導体装置内を流れる信号の周波数も上昇す
る一方である。ところで、プラズマＣＶＤ法にて成膜さ
れたＳｉ3Ｎ4の比誘電率は約７．０である。このように
高い比誘電率を有する材料から配線保護用パッシベーシ
ョン膜を成膜した場合、配線のＲＣ時定数が大きくな
り、信号伝播速度の遅延を招くという問題が生じる。
【０００４】層間絶縁膜として、ＳｉＯＦの使用が検討
されている。このＳｉＯＦ膜は比誘電率が約３．０であ
り、Ｓｉ3Ｎ4膜よりは比誘電率が低い。従って、ＳｉＯ
Ｆ膜を配線保護用パッシベーション膜として使用するな
らば、信号伝播速度の遅延を招くという問題を回避し得
る。しかしながら、ＳｉＯＦ膜は耐透水性が低く、半導
体装置の信頼性が低下するという問題が生じる。
されている。このＳｉＯＦ膜は比誘電率が約３．０であ
り、Ｓｉ3Ｎ4膜よりは比誘電率が低い。従って、ＳｉＯ
Ｆ膜を配線保護用パッシベーション膜として使用するな
らば、信号伝播速度の遅延を招くという問題を回避し得
る。しかしながら、ＳｉＯＦ膜は耐透水性が低く、半導
体装置の信頼性が低下するという問題が生じる。
【０００５】従って、本発明の目的は、現在広く用いら
れているＳｉ3Ｎ4よりも低い比誘電率を有し、しかも、
高い耐透水性を有し、加えて、Ｓｉ3Ｎ4膜の有する優れ
た特性を備えた配線保護用パッシベーション膜、及び及
びかかるパッシベーション膜を用いた半導体装置の製造
方法を提供することにある。
れているＳｉ3Ｎ4よりも低い比誘電率を有し、しかも、
高い耐透水性を有し、加えて、Ｓｉ3Ｎ4膜の有する優れ
た特性を備えた配線保護用パッシベーション膜、及び及
びかかるパッシベーション膜を用いた半導体装置の製造
方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的は、半導体装
置の最上層配線の上に成膜され、ＳｉＯＮＦから成るこ
とを特徴とする本発明の配線保護用パッシベーション膜
によって達成することができる。
置の最上層配線の上に成膜され、ＳｉＯＮＦから成るこ
とを特徴とする本発明の配線保護用パッシベーション膜
によって達成することができる。
【０００７】あるいは又、上記の目的は、半導体装置の
最上層配線の上に、プラズマＣＶＤ法にてＳｉＯＮＦか
ら成る配線保護用パッシベーション膜を成膜することを
特徴とする本発明の半導体装置の製造方法によって達成
することができる。この場合、成膜時、配線に損傷を与
えないために、配線保護用パッシベーション膜の成膜温
度を４５０゜Ｃ以下とすることが好ましい。
最上層配線の上に、プラズマＣＶＤ法にてＳｉＯＮＦか
ら成る配線保護用パッシベーション膜を成膜することを
特徴とする本発明の半導体装置の製造方法によって達成
することができる。この場合、成膜時、配線に損傷を与
えないために、配線保護用パッシベーション膜の成膜温
度を４５０゜Ｃ以下とすることが好ましい。
【０００８】本発明における半導体装置は如何なる半導
体装置であってもよく、例えば、ＭＯＳ型トランジス
タ、バイポーラ型トランジスタ、薄膜トランジスタを例
示することができる。
体装置であってもよく、例えば、ＭＯＳ型トランジス
タ、バイポーラ型トランジスタ、薄膜トランジスタを例
示することができる。
【０００９】本発明におけるＳｉＯＮＦは、実際には、
ＳｉＯXＮYＦZの形態であり、Ｘ，Ｙ，Ｚは、プラズマ
ＣＶＤ法に用いられる原料ガスの配合比に依存して、適
宜変化させることができる。一般的には、Ｙの値が小さ
くなる程、即ち、ＳｉＯＮＦの組成がＳｉＯＦに近づく
程、比誘電率は３．０に近づくものの、耐透水性が低く
なる。逆に、Ｙの値が大きくなる程、即ち、ＳｉＯＮＦ
の組成がＳｉＮに近づく程、耐透水性が向上するが、比
誘電率は７．０に近づく。従って、半導体装置に要求さ
れる特性に依り、適宜プラズマＣＶＤ法に用いられる原
料ガスの配合比を決定し、ＳｉＯXＮYＦZにおけるＸ，
Ｙ，Ｚの値を決定すればよい。尚、これらの値は、例え
ば２次イオン質量分析法（ＳＩＭＳ）やフーリエ変換赤
外分光法（ＦＴ−ＩＲ）等に基づく分析機器にて確認す
ることができる。プラズマＣＶＤ法に用いられる原料ガ
スとしては、ＳｉＨ4やＳｉ2Ｈ6、ＴＥＯＳ（tetra-eth
oxy sirane）といったＳｉソース、Ｎ2Ｏ、Ｏ2といった
Ｏソース、ＮＨ3等のＮソース、Ｃ2Ｆ6やＳｉＦ4といっ
たＦソースを例示することができるが、これらに限定さ
れるものではない。
ＳｉＯXＮYＦZの形態であり、Ｘ，Ｙ，Ｚは、プラズマ
ＣＶＤ法に用いられる原料ガスの配合比に依存して、適
宜変化させることができる。一般的には、Ｙの値が小さ
くなる程、即ち、ＳｉＯＮＦの組成がＳｉＯＦに近づく
程、比誘電率は３．０に近づくものの、耐透水性が低く
なる。逆に、Ｙの値が大きくなる程、即ち、ＳｉＯＮＦ
の組成がＳｉＮに近づく程、耐透水性が向上するが、比
誘電率は７．０に近づく。従って、半導体装置に要求さ
れる特性に依り、適宜プラズマＣＶＤ法に用いられる原
料ガスの配合比を決定し、ＳｉＯXＮYＦZにおけるＸ，
Ｙ，Ｚの値を決定すればよい。尚、これらの値は、例え
ば２次イオン質量分析法（ＳＩＭＳ）やフーリエ変換赤
外分光法（ＦＴ−ＩＲ）等に基づく分析機器にて確認す
ることができる。プラズマＣＶＤ法に用いられる原料ガ
スとしては、ＳｉＨ4やＳｉ2Ｈ6、ＴＥＯＳ（tetra-eth
oxy sirane）といったＳｉソース、Ｎ2Ｏ、Ｏ2といった
Ｏソース、ＮＨ3等のＮソース、Ｃ2Ｆ6やＳｉＦ4といっ
たＦソースを例示することができるが、これらに限定さ
れるものではない。
【００１０】本発明においては、配線保護用パッシベー
ション膜をＳｉＯＮＦから構成することで、比誘電率が
３〜７の間の値をパッシベーション膜に付与することが
できる。また、プラズマＣＶＤ法を採用することで、低
温（〜４５０゜Ｃ）での成膜が可能であり、Ａｌ−Ｓｉ
やＡｌ−Ｃｕ等のアルミニウム合金等との反応が生じ難
く、急峻な下地に対する段差被覆性に優れ、下地との密
着性が良好なＳｉＯＮＦ膜を成膜することができる。
ション膜をＳｉＯＮＦから構成することで、比誘電率が
３〜７の間の値をパッシベーション膜に付与することが
できる。また、プラズマＣＶＤ法を採用することで、低
温（〜４５０゜Ｃ）での成膜が可能であり、Ａｌ−Ｓｉ
やＡｌ−Ｃｕ等のアルミニウム合金等との反応が生じ難
く、急峻な下地に対する段差被覆性に優れ、下地との密
着性が良好なＳｉＯＮＦ膜を成膜することができる。
【００１１】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態に基づき本発明を説明する。
施の形態に基づき本発明を説明する。
【００１２】図１に本発明のＳｉＯＮＦ膜を成膜するの
に適した平行平板型のプラズマＣＶＤ装置の概要を示
す。このＣＶＤ装置には、原料ガス導入部１０、１３．
５６ＭＨｚの高周波を発振するためのＲＦ発振器１１、
電極１２、半導体基板を載置するための基板載置台１
３、半導体装置を加熱するために基板載置台１３の下方
に配設されたヒーター１４、排気部１５、ＣＶＤ装置内
の圧力を制御するための圧力制御バルブ１６が備えられ
ている。
に適した平行平板型のプラズマＣＶＤ装置の概要を示
す。このＣＶＤ装置には、原料ガス導入部１０、１３．
５６ＭＨｚの高周波を発振するためのＲＦ発振器１１、
電極１２、半導体基板を載置するための基板載置台１
３、半導体装置を加熱するために基板載置台１３の下方
に配設されたヒーター１４、排気部１５、ＣＶＤ装置内
の圧力を制御するための圧力制御バルブ１６が備えられ
ている。
【００１３】例えば半導体基板にＭＯＳ型トランジスタ
素子を形成し、その上に層間絶縁層を形成し、この層間
絶縁層上に配線を形成する。配線は何層であってもよ
い。これらのトランジスタ素子の形成方法、層間絶縁層
の成膜方法、配線形成方法は周知の方法で行うことがで
きる。こうして得られた半導体装置２０を、図１に示し
たＣＶＤ装置の基板載置台１３に載置する。
素子を形成し、その上に層間絶縁層を形成し、この層間
絶縁層上に配線を形成する。配線は何層であってもよ
い。これらのトランジスタ素子の形成方法、層間絶縁層
の成膜方法、配線形成方法は周知の方法で行うことがで
きる。こうして得られた半導体装置２０を、図１に示し
たＣＶＤ装置の基板載置台１３に載置する。
【００１４】そして、半導体装置の最上層配線の上にプ
ラズマＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッ
シベーション膜を、以下に例示する成膜条件にて成膜す
る。 使用原料ガス：ＳｉＨ4／ＮＨ3／Ｎ2Ｏ／Ｃ2Ｆ6＝１８
５／６５／６５／４００sccm 基板温度 ：３５０〜４５０゜Ｃ ＲＦパワー ：３５０〜５００Ｗ 圧力 ：６．７×１０2Ｐａ（５Torr） 膜厚 ：１．０μｍ
ラズマＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッ
シベーション膜を、以下に例示する成膜条件にて成膜す
る。 使用原料ガス：ＳｉＨ4／ＮＨ3／Ｎ2Ｏ／Ｃ2Ｆ6＝１８
５／６５／６５／４００sccm 基板温度 ：３５０〜４５０゜Ｃ ＲＦパワー ：３５０〜５００Ｗ 圧力 ：６．７×１０2Ｐａ（５Torr） 膜厚 ：１．０μｍ
【００１５】こうして、図２の（Ａ）に模式的な一部断
面図を示すように、層間絶縁層２１上に形成された最上
層配線２２の上に、ＳｉＯＮＦから成る配線保護用パッ
シベーション膜２３を成膜することができる。図２にお
いて、層間絶縁層２１の下方にはトランジスタ素子が形
成された半導体基板が存在するが、かかる半導体基板の
図示は省略した。尚、図２の（Ｂ）に示すように、層間
絶縁層２１及び最上層配線２２の上に、例えばＳｉＯ2
系絶縁膜２４を形成し、その上にＳｉＯＮＦから成る配
線保護用パッシベーション膜２３を成膜してもよい。
面図を示すように、層間絶縁層２１上に形成された最上
層配線２２の上に、ＳｉＯＮＦから成る配線保護用パッ
シベーション膜２３を成膜することができる。図２にお
いて、層間絶縁層２１の下方にはトランジスタ素子が形
成された半導体基板が存在するが、かかる半導体基板の
図示は省略した。尚、図２の（Ｂ）に示すように、層間
絶縁層２１及び最上層配線２２の上に、例えばＳｉＯ2
系絶縁膜２４を形成し、その上にＳｉＯＮＦから成る配
線保護用パッシベーション膜２３を成膜してもよい。
【００１６】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれに限定されるものではな
い。発明の実施の形態にて説明したＳｉＯＮＦ膜の成膜
条件は例示であり、適宜変更することが可能である。
き説明したが、本発明はこれに限定されるものではな
い。発明の実施の形態にて説明したＳｉＯＮＦ膜の成膜
条件は例示であり、適宜変更することが可能である。
【００１７】
【発明の効果】本発明においては配線保護用パッシベー
ション膜としてＳｉＯＮＦを用いることにより、配線間
のスペースの狭い半導体装置においてパッシベーション
膜の比誘電率の低減を図ることができる結果、配線のＲ
Ｃ時定数を低減させることができ、信号伝播速度の遅延
を回避することができる。また、ＳｉＯＦ膜と比較して
耐透水性に優れているので、半導体装置の信頼性が低下
するという問題が生じることもない。更には、プラズマ
ＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッシベー
ション膜を成膜するので、耐クラック性に優れた緻密な
膜を得ることができるし、低温での成膜が可能であり、
Ａｌ−ＳｉやＡｌ−Ｃｕ等のアルミニウム合金等との反
応が生じ難く、急峻な下地に対する段差被覆性に優れ、
下地との優れた密着性を得ることができる。
ション膜としてＳｉＯＮＦを用いることにより、配線間
のスペースの狭い半導体装置においてパッシベーション
膜の比誘電率の低減を図ることができる結果、配線のＲ
Ｃ時定数を低減させることができ、信号伝播速度の遅延
を回避することができる。また、ＳｉＯＦ膜と比較して
耐透水性に優れているので、半導体装置の信頼性が低下
するという問題が生じることもない。更には、プラズマ
ＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッシベー
ション膜を成膜するので、耐クラック性に優れた緻密な
膜を得ることができるし、低温での成膜が可能であり、
Ａｌ−ＳｉやＡｌ−Ｃｕ等のアルミニウム合金等との反
応が生じ難く、急峻な下地に対する段差被覆性に優れ、
下地との優れた密着性を得ることができる。
【図１】本発明のＳｉＯＮＦ膜を成膜するのに適した平
行平板型のプラズマＣＶＤ装置の概要を示す図である。
行平板型のプラズマＣＶＤ装置の概要を示す図である。
【図２】半導体装置の模式的な一部断面図である。
１０・・・原料ガス導入部、１１・・・ＲＦ発振器、１
２・・・電極、１３・・・基板載置台、１４・・・ヒー
ター、１５・・・排気部、１６・・・圧力制御バルブ、
２０・・・半導体装置、２１・・・層間絶縁層、２２・
・・最上層配線、２３・・・配線保護用パッシベーショ
ン膜、２４・・・絶縁膜
２・・・電極、１３・・・基板載置台、１４・・・ヒー
ター、１５・・・排気部、１６・・・圧力制御バルブ、
２０・・・半導体装置、２１・・・層間絶縁層、２２・
・・最上層配線、２３・・・配線保護用パッシベーショ
ン膜、２４・・・絶縁膜
Claims (3)
- 【請求項１】半導体装置の最上層配線の上に成膜され、
ＳｉＯＮＦから成ることを特徴とする配線保護用パッシ
ベーション膜。 - 【請求項２】半導体装置の最上層配線の上に、プラズマ
ＣＶＤ法にてＳｉＯＮＦから成る配線保護用パッシベー
ション膜を成膜することを特徴とする半導体装置の製造
方法。 - 【請求項３】配線保護用パッシベーション膜の成膜温度
は４５０゜Ｃ以下であることを特徴とする請求項２に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18541796A JPH1012611A (ja) | 1996-06-26 | 1996-06-26 | 配線保護用パッシベーション膜、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18541796A JPH1012611A (ja) | 1996-06-26 | 1996-06-26 | 配線保護用パッシベーション膜、及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012611A true JPH1012611A (ja) | 1998-01-16 |
Family
ID=16170430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18541796A Pending JPH1012611A (ja) | 1996-06-26 | 1996-06-26 | 配線保護用パッシベーション膜、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012611A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10085212B4 (de) * | 1999-11-30 | 2008-11-20 | Intel Corporation, Santa Clara | Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung |
| WO2012077163A1 (ja) * | 2010-12-08 | 2012-06-14 | 日新電機株式会社 | シリコン酸窒化膜及びその形成方法並びに半導体デバイス |
-
1996
- 1996-06-26 JP JP18541796A patent/JPH1012611A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10085212B4 (de) * | 1999-11-30 | 2008-11-20 | Intel Corporation, Santa Clara | Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung |
| WO2012077163A1 (ja) * | 2010-12-08 | 2012-06-14 | 日新電機株式会社 | シリコン酸窒化膜及びその形成方法並びに半導体デバイス |
| JP5224012B2 (ja) * | 2010-12-08 | 2013-07-03 | 日新電機株式会社 | シリコン酸窒化膜の形成方法及び半導体デバイス |
| US9058982B2 (en) | 2010-12-08 | 2015-06-16 | Nissin Electric Co., Ltd. | Silicon oxynitride film and method for forming same, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| US6252303B1 (en) | Intergration of low-K SiOF as inter-layer dielectric | |
| US8445377B2 (en) | Mechanically robust metal/low-k interconnects | |
| US7820559B2 (en) | Structure to improve adhesion between top CVD low-K dielectric and dielectric capping layer | |
| US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
| US6187662B1 (en) | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same | |
| US6764774B2 (en) | Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same | |
| US7102236B2 (en) | Carbon containing silicon oxide film having high ashing tolerance and adhesion | |
| EP1213759A1 (en) | Method for forming a porous silicon dioxide film | |
| JPH1187340A (ja) | 半導体装置及びその製造方法 | |
| JPH1012611A (ja) | 配線保護用パッシベーション膜、及び半導体装置の製造方法 | |
| JPH06302704A (ja) | 半導体装置 | |
| US20020132466A1 (en) | Semiconductor device having reduced interconnect-line parasitic capacitance | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| US20060115980A1 (en) | Method for decreasing a dielectric constant of a low-k film | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| CN102054763B (zh) | 半导体器件的制造方法 | |
| JP2002289609A (ja) | 半導体装置及びその製造方法 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5788767A (en) | Method for forming single sin layer as passivation film | |
| JP2002134610A (ja) | 半導体装置の製造方法 | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices |