KR20180077277A - 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치 - Google Patents

박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치 Download PDF

Info

Publication number
KR20180077277A
KR20180077277A KR1020187015978A KR20187015978A KR20180077277A KR 20180077277 A KR20180077277 A KR 20180077277A KR 1020187015978 A KR1020187015978 A KR 1020187015978A KR 20187015978 A KR20187015978 A KR 20187015978A KR 20180077277 A KR20180077277 A KR 20180077277A
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
oxide semiconductor
region
film
Prior art date
Application number
KR1020187015978A
Other languages
English (en)
Other versions
KR102193394B1 (ko
Inventor
유키하루 우라오카
하루카 야마자키
마미 후지이
에이지 타카하시
Original Assignee
고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠
닛신덴키 가부시키 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠, 닛신덴키 가부시키 가이샤 filed Critical 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠
Publication of KR20180077277A publication Critical patent/KR20180077277A/ko
Application granted granted Critical
Publication of KR102193394B1 publication Critical patent/KR102193394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

전계 효과 이동도가 20㎠/Vs를 초과하여 동작 속도가 빠른 박막 트랜지스터와 그 제조 방법 및 상기 박막 트랜지스터를 갖는 반도체 장치를 제공한다. 기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막이 적층되어 있고, 산화물 반도체막의 폭방향의 양 외측에 소스 영역과 드레인 영역이 형성됨과 아울러, 소스 영역과 드레인 영역에 끼워진 영역에 채널 영역이 형성되고, 소스 영역에 소스 전극이, 드레인 영역에 드레인 전극이 접속되어 있는 박막 트랜지스터로서, 게이트 절연막에 불소가 함유되어 있음과 아울러, 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만인 박막 트랜지스터.

Description

박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치
본 발명은 채널 영역에 산화물 반도체를 사용한 박막 트랜지스터와 그 제조 방법 및 상기 박막 트랜지스터를 갖는 반도체 장치에 관한 것이다.
최근, 액정 표시 장치, 발광 표시 장치, 전기 영동식 표시 장치 등의 표시 장치에 있어서, 화소 밀도의 증가에 대한 요청이 강한 반면, 소비 전력의 저감에 대한 요청도 강해져 있어 이러한 상황 하, 종래의 단순 매트릭스형의 표시 장치 대신에 액티브 매트릭스형의 표시 장치가 제안되어 있다.
즉, 액티브 매트릭스형의 표시 장치는 표시 화소(또는 1도트)마다 스위칭 소자를 설치하고 있기 때문에 화소 밀도가 증가해도 저전압으로 구동시킬 수 있어 바람직하다.
이러한 액티브 매트릭스형의 표시 장치의 스위칭 소자에는, 예를 들면 채널 영역에 산화물 반도체를 사용한 박막 트랜지스터(이하, 「TFT」라고도 함)로 구성된 회로가 투광성을 갖는 기판 상에 형성된 반도체 장치가 사용되어 있다(예를 들면, 특허문헌 1~3).
이 TFT의 산화물 반도체로서는, 예를 들면 산화아연(ZnO) 또는 일반식 InGaO3(ZnO)m으로 나타내어지는 In-Ga-Zn-O계의 산화물 반도체가 사용되어 있다. 채널 영역에 이들 산화물 반도체가 사용된 TFT는 아모퍼스 실리콘을 사용한 종래의 트랜지스터에 비해 높은 전계 효과 이동도를 얻을 수 있기 때문에 동작 속도가 빨라 액티브 매트릭스형의 표시 장치의 스위칭 소자로서 바람직하다.
구체적으로는 아모퍼스 실리콘을 사용한 종래의 트랜지스터에서는 전계 효과 이동도가 통상 0.5㎠/Vs 정도에 머물러 있던 것에 대하여 산화물 반도체를 사용한 TFT에서는 10~20㎠/Vs라는 훨씬 큰 전계 효과 이동가 얻어지고 있다.
또한, 이들의 산화물 반도체는 스퍼터법 등으로 활성층을 형성할 수 있기 때문에 LTPS(Low Temperature Poly-silicon: 저온 폴리실리콘 액정)나 아모퍼스 실리콘에 비해 형성이 용이하다.
이들 때문에 채널 영역에 산화물 반도체를 사용한 TFT가 기판 상에 형성된 반도체 장치는 액정 표시 소자, 유기 EL 표시 소자, 전자 페이퍼, 그 밖의 전자 디바이스나 광 디바이스 등의 넓은 분야로의 응용이 기대되어 있다.
WO 2012/077163 일본 특허공개 2013-149788호 공보 일본 특허공개 2015-018889호 공보
그러나, 최근에는 표시 장치의 대형화가 진행되어 있고, 이 표시 장치의 대형화에 따라 상기한 10~20㎠/Vs라는 전계 효과 이동도에서는 충분하다고는 할 수 없어 전계 효과 이동도가 더 우수한 TFT가 요망되어 있다.
구체적으로는 최근에는 가정용의 텔레비전에 있어서도 표시 화면의 대각 치수가 40~50인치라는 대형의 표시 장치가 보급되기 시작하고 있고, 이러한 대형의 표시 장치의 보급은 금후 더 가속될 것으로 예상되어 있다.
상기한 바와 같이 채널 영역에 산화물 반도체를 사용한 TFT는 아모퍼스 실리콘을 사용한 TFT에 비해 10배 이상이라는 우수한 전계 효과 이동도가 얻어지기 때문에 대형의 표시 장치의 화소의 스위칭 소자로서 적합하다.
그리고 차세대 표시 장치로서 최근 검토되어 있는 수퍼 하이비전 이상으로 사용되는 스위칭 소자의 경우에는 20㎠/Vs를 초과하는 전계 효과 이동도가 요구되어 있다.
이 때문에 최근에는 대형의 표시 장치를 목표로 하여 종래의 TFT의 한계이었던 20㎠/Vs를 초과하는 전계 효과 이동도를 발휘해서 트랜지스터의 전류 능력이 충분히 향상된 TFT의 제공이 요망되어 있다.
그래서 본 발명은 전계 효과 이동도가 20㎠/Vs를 초과하여 동작 속도가 빠른 박막 트랜지스터와 그 제조 방법 및 상기 박막 트랜지스터를 갖는 반도체 장치를 제공하는 것을 과제로 한다.
본 발명자는 전계 효과 이동도가 20㎠/Vs를 초과하는 동작 속도가 빠른 TFT를 실현하기 위해서 TFT를 구성하는 각 부재의 재료에 대하여 여러 가지 실험과 검토를 행했다.
그 결과, 종래부터 TFT를 제조할 때 게이트 절연막 상에 산화물 반도체의 막을 적층시켜 그 일부를 채널 영역으로서 형성하고 있지만, 이때 게이트 절연막에 불소가 함유되어 있으면 채널 영역에 있어서의 전계 효과 이동도가 크게 향상하는 것을 알 수 있었다.
이러한 전계 효과 이동도의 향상은 게이트 절연막에 함유된 불소가 산화물 반도체막을 향해서 확산 이동할 때 산화물 반도체막과 게이트 절연막의 계면에 존재하는 미결합손이나, Zn-O, In-O, Ga-O 등의 결합이 약한 개소에 불소가 결합해서 종단함으로써 야기된 것으로 생각된다.
즉, 미결합손이나 결합이 약한 개소가 있으면 산화물 반도체와 게이트 절연막의 계면에 있어서의 계면 준위 밀도가 저하되지 않고, 산화물 반도체의 캐리어를 산란시켜서 캐리어 이동도, 즉 전계 효과 이동도의 향상을 방해하는 요인이 되지만, 이들에 불소를 결합시켜 종단시킴으로써 계면 준위 밀도를 저하시킬 수 있고, 전계 효과 이동도가 향상한 것으로 생각된다.
그리고 검토를 더 진행시킨 결과, 상기한 게이트 절연막에 불소가 함유된 TFT에 있어서는 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 전계 효과 이동도와 크게 관계되어 있어 W/L이 작아짐에 따라 전계 효과 이동도가 급격하게 상승하는 것을 알 수 있었다.
즉, 종래의 TFT에 있어서도 W/L이 작아지면 전계 효과 이동도가 상승하는 것은 알 수 있었지만, 게이트 절연막에 불소가 함유되어 있는 경우에는 이 전계 효과 이동도의 상승의 정도가 종래보다 현저해지는 것을 알 수 있었다.
이들의 지견에 의거하여 본 발명자가 실험과 검토를 더 행한 결과, 불소가 함유되어 있는 게이트 절연막을 사용하여 W/L을 8 미만으로 했을 경우에는 종래의 TFT에서는 얻어지지 않았던 20㎠/Vs를 초과하는 높은 전계 효과 이동도가 발휘되는 것을 알 수 있었다.
또한, 상기 실험에 있어서, 채널 영역의 W/L이 0.8 이하인 경우에는 더 급격하게 전계 효과 이동도가 상승하여 종래의 TFT에서는 예상도 할 수 없었던 50㎠/Vs를 초과하는 전계 효과 이동도가 얻어지는 것을 알 수 있었다.
청구항 1, 2에 기재된 발명은 이상의 지견에 의거한 것이며, 청구항 1에 기재된 발명은,
기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막이 적층되어 있고, 상기 산화물 반도체막의 폭방향의 양 외측에 소스 영역과 드레인 영역이 형성됨과 아울러, 상기 소스 영역과 드레인 영역에 끼워진 영역에 채널 영역이 형성되고, 상기 소스 영역에 소스 전극이, 상기 드레인 영역에 드레인 전극이 접속되어 있는 박막 트랜지스터로서,
상기 게이트 절연막에 불소가 함유되어 있음과 아울러,
상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만인 것을 특징으로 하는 박막 트랜지스터이다.
그리고 청구항 2에 기재된 발명은,
상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 0.8 이하인 것을 특징으로 하는 청구항 1에 기재된 박막 트랜지스터이다.
이어서, 본 발명자는 상기한 게이트 절연막에 있어서의 불소의 바람직한 함유 비율에 대해서 검토했다. 그 결과, 불소의 함유 비율이 1at% 이상이면, 충분한 양의 불소를 산화물 반도체막으로 확산 이동시킬 수 있어 바람직한 것을 알 수 있었다. 한편, 25at%를 초과하면 게이트 절연막의 밀도 저하, 절연성 저하라는 막특성의 악화를 초래할 우려가 있는 것을 알 수 있었다.
청구항 3에 기재된 발명은 상기 지견에 의거한 것이며,
상기 게이트 절연막의 불소의 함유 비율이 1~25at%인 것을 특징으로 하는 청구항 1 또는 청구항 2에 기재된 박막 트랜지스터이다.
그리고 이와 같이 불소가 함유된 게이트 절연막으로서는 불소화 실리콘 질화물이 바람직한 것을 알 수 있었다.
즉, 청구항 4에 기재된 발명은,
상기 게이트 절연막이 불소화 실리콘 질화물로 구성되어 있는 것을 특징으로 하는 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 박막 트랜지스터이다.
또한, 게이트 절연막에 수소가 함유되어 있으면 수소가 산화물 반도체막을 향해서 확산 이동하고, 수소가 캐리어가 되어서 전류가 흐르게 되기 때문에 제조 후의 TFT의 전기 특성의 변동을 초래하여 신뢰성을 저하시킬 우려가 있다. 실험의 결과, 게이트 절연막에 있어서의 바람직한 수소 함유 비율은 1at% 이하인 것을 알 수 있었다.
즉, 청구항 5에 기재된 발명은,
상기 게이트 절연막의 수소 함유 비율이 1at% 이하인 것을 특징으로 하는 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 박막 트랜지스터이다.
또한, TFT의 전류 능력을 향상시킨다는 관점으로부터 산화물 반도체막은 In-Ga-Zn-O계, In-Sn-Zn-O계, In-W-Zn-O계 중 어느 하나의 산화물 반도체인 것이 바람직하고, 아모퍼스 산화물로 구성되어 있으면 보다 바람직하다.
즉, 청구항 6에 기재된 발명은,
상기 산화물 반도체막이 In-Ga-Zn-O계, In-Sn-Zn-O계, In-W-Zn-O계 중 어느 하나의 아모퍼스 산화물에 의해 구성되어 있는 것을 특징으로 하는 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 박막 트랜지스터이다.
본 발명자는 이어서, 상기한 TFT의 구체적인 제조 방법에 대해서 검토를 행하고, 그 결과 이하의 점을 알 수 있었다.
상기한 바와 같이 본 발명의 TFT에 있어서는 불소가 함유되어 있는 게이트 절연막을 형성하고, 게이트 절연막으로부터 산화물 반도체막을 향해서 불소를 확산 이동시키고 있음과 아울러, 채널 영역의 W/L을 8 미만으로 함으로써 TFT의 전계 효과 이동도를 종래보다 향상시키고 있다.
그리고 게이트 절연막으로부터 산화물 반도체막을 향해서 불소를 확산 이동시켰을 경우, Zn-F나 In-F 등의 결합이 발생하는 것으로 생각되지만, 이러한 결합은 결합 에너지가 높아 전계 스트레스 등에 의해 결합이 끊길 일이 없기 때문에 신뢰성이 높은 TFT를 제조하는 것에 공헌할 수 있는 것을 알 수 있었다.
청구항 7에 기재된 발명은 상기 지견에 의거한 것이며,
기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막을 적층하고, 상기 산화물 반도체막의 폭방향의 양 외측에 소스 영역과 드레인 영역을 형성함과 아울러, 상기 소스 영역과 드레인 영역에 끼워진 영역에 채널 영역을 형성하고, 상기 소스 영역에 소스 전극을, 상기 드레인 영역에 드레인 전극을 접속하는 박막 트랜지스터의 제조 방법으로서,
상기 게이트 절연막으로서 불소가 함유되어 있는 게이트 절연막을 형성하고,
상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만이 되도록 상기 산화물 반도체막에 상기 소스 영역과 상기 드레인 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법이다.
이어서, 본 발명자는 이와 같이 불소가 함유되어 있는 게이트 절연막을 형성하는 적절한 방법에 대해서 검토한 결과, 플라스마 CVD법을 사용하여 게이트 절연막을 형성할 때의 원료 가스로서 4불화규소(SiF4)와 질소(N2)의 혼합 가스를 사용하는 것이 바람직한 것을 알 수 있었다.
즉, 종래부터 플라스마 CVD법을 사용하여 게이트 절연막을 형성할 때에는 원료 가스로서 실란(SiH4)과 암모니아(NH4)와 질소(N2)의 혼합 가스를 사용하고 있었지만, 실란(SiH4)은 수소를 갖고 있기 때문에 형성 후의 게이트 절연막에 수소(H)가 혼입해버려 게이트 절연막의 수소가 산화물 반도체막을 향해서 확산 이동한다. 이 경우, 확산 이동하는 수소가 캐리어가 되어서 전류가 흐르게 되기 때문에 제조 후의 TFT의 전기 특성의 변동을 초래하여 신뢰성을 저하시킬 우려가 있다.
이에 대하여 4불화규소(SiF4)와 질소(N2)의 혼합 가스는 수소를 함유하고 있지 않기 때문에 형성 후의 게이트 절연막에 수소(H)가 혼입하는 일이 없고, 게이트 절연막의 수소 함유율을 1at% 이하로 할 수 있다. 이 결과, 제조 후의 TFT의 전기 특성이 변동하는 일이 발생하지 않아 높은 신뢰성의 TFT를 제공할 수 있다.
그러나, 상기한 4불화규소와 질소의 혼합 가스는 종래의 원료 가스, 즉 실란(SiH4)과 암모니아(NH4)와 질소(N2)의 혼합 가스에 비해 방전 분해되기 어렵다는 특징을 갖고 있기 때문에 이러한 4불화규소와 질소의 혼합 가스를 효율 좋게 방전 분해할 수 있는 플라스마 CVD법에 대해서 검토한 결과, 유전 결합형의 플라스마 CVD법이 바람직한 것을 알 수 있었다.
즉, 유전 결합형의 플라스마 CVD법은 큰 유도 전계를 플라즈마 중에 발생시킬 수 있기 때문에 4불화규소와 질소를 효율 좋게 방전 분해시킬 수 있다. 이 결과, 불소가 함유된 게이트 절연막으로서 불소화 실리콘 질화물로 이루어지는 게이트 절연막을 효율 좋게 형성할 수 있다.
청구항 8, 9에 기재된 발명은 상기 지견에 의거한 것이며, 청구항 8에 기재된 발명은,
상기 게이트 절연막으로서 4불화규소와 질소의 혼합 가스를 원료 가스로 한 플라스마 CVD법을 사용하여 불소화 실리콘 질화물로 이루어지는 게이트 절연막을 형성하는 것을 특징으로 하는 청구항 7에 기재된 박막 트랜지스터의 제조 방법이다.
청구항 9에 기재된 발명은,
상기 플라스마 CVD법으로서 유도 결합형의 플라스마 CVD법을 사용하는 것을 특징으로 하는 청구항 8에 기재된 박막 트랜지스터의 제조 방법이다.
상기한 TFT의 제조 방법에 대해서 본 발명자가 검토를 더 행한 결과, 게이트 절연막 상에 산화물 반도체막을 적층시킨 후에 질소와 산소가 함유된 분위기 중에서 어닐 처리를 행하면, 게이트 절연막으로부터 산화물 반도체막을 향해서 불소가 확산 이동하기 쉬운 것을 알 수 있었다. 이 때문에 불소가 함유되어 있는 게이트 절연막을 형성할 경우에는 산화물 반도체막에 소스 영역과 드레인 영역을 형성한 후에 어닐 처리를 행하는 것이 바람직하다.
즉, 청구항 10에 기재된 발명은,
상기 산화물 반도체막에 상기 소스 영역과 상기 드레인 영역을 형성한 후, 질소와 산소가 함유된 분위기 중에서 어닐 처리를 실시하는 것을 특징으로 하는 청구항 7 내지 청구항 9 중 어느 한 항에 기재된 박막 트랜지스터의 제조 방법이다.
상기한 어닐 처리는 게이트 절연막에 함유되는 불소를 확실하며 또한 충분하게 산화물 반도체막에 확산 이동시킨다는 관점으로부터 150~450℃의 처리 온도에서 0.5~2시간 행하는 것이 바람직하다.
청구항 11에 기재된 발명은,
상기 어닐 처리를 150~450℃에서 0.5~2시간 행하는 것을 특징으로 하는 청구항 10에 기재된 박막 트랜지스터의 제조 방법이다.
그리고 상기한 박막 트랜지스터로 구성된 회로를 갖고 있는 반도체 장치는 우수한 전계 효과 이동도를 발휘하고, 높은 해상도를 제공할 수 있기 때문에 대형의 화면 표시 장치의 스위칭 소자로서 바람직하게 적용할 수 있고, 특히 40인치 이상의 대형의 표시 장치에 바람직하게 사용할 수 있다.
즉, 청구항 12에 기재된 발명은,
청구항 1 내지 청구항 6 중 어느 한 항에 기재된 박막 트랜지스터로 구성된 회로를 갖고 있는 것을 특징으로 하는 반도체 장치이다.
(발명의 효과)
본 발명에 의하면 전계 효과 이동도가 20㎠/Vs를 초과하는 박막 트랜지스터와 그 제조 방법 및 상기 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일실시형태에 의한 TFT의 제조 방법의 개략을 나타내는 단면도이다.
도 2는 본 발명의 일실시형태에 의한 TFT의 게이트 전극 및 산화물 반도체막을 기판측으로부터 본 도면이다.
도 3은 본 발명의 일실시형태에 있어서 사용되는 플라스마 CVD 장치를 설명하는 도면이다.
도 4는 전계 효과 이동도와, 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)의 관계를 나타내는 도면이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
1. 본 실시형태에 의한 TFT의 구성
(1) 개략 구성
도 1은 본 실시형태에 의한 TFT의 제조 방법의 개략을 나타내는 단면도이며, 도 1(A)는 TFT의 전구체가 되는 구조체를 나타내고 있고, 도 1(B)는 산화물 반도체막에 소스 영역과 드레인 영역이 형성된 구조체를 나타내고 있고, 도 1(C)는 제조 후의 TFT를 나타내고 있다. 또한, 도 2는 본 실시형태에 의한 TFT의 게이트 전극 및 산화물 반도체막을 기판측으로부터 본 도면이다.
본 실시형태의 TFT는 역 스태거형의 TFT이며, 도 1(C)에 나타내는 바와 같이 기판(2)의 표면에는 필요에 따라 기판(2)에 포함되는 불순물의 확산을 방지하는 확산 방지막(4)이 미리 형성되어 있다.
그리고 확산 방지막(4) 상에 게이트 전극(6)이 형성되고, 이 게이트 전극(6)을 덮도록 게이트 절연막(8)이 형성되어 있다. 또한, 게이트 절연막(8)의 상면에는 산화물 반도체막(10)이 형성되어 있다.
도 1(C) 및 도 2에 나타내는 바와 같이 이 산화물 반도체막(10)의 폭방향의 양 외측에는 소스 영역(18)과 드레인 영역(19)이 형성되어 있고, 이 소스 영역(18)과 드레인 영역(19)에 끼워진 영역에 채널 영역(20)이 형성되어 있다.
그리고 산화물 반도체막(10)의 상면에는 보호막(12)이 형성되어 있고, 이 보호막(12)에는 소스 영역(18), 드레인 영역(19)과 접하는 위치까지 관통하는 컨택트홀(27, 28)이 형성되어 있다. 그리고 소스 전극(24)이 컨택트홀(27)을 삽입 통과하여 소스 영역(18)에 접속되고, 드레인 전극(26)이 컨택트홀(28)을 삽입 통과해서 드레인 영역(19)에 접속되어 있다.
(2) 본 실시형태에 의한 TFT의 특징
(a) 게이트 절연막
본 실시형태에 의한 TFT는 게이트 전극(6)과 산화물 반도체막(10) 사이에 형성되는 게이트 절연막(8)에 불소가 함유되어 있는 것을 제 1 특징으로 한다.
종래의 TFT에 있어서는 산화물 반도체막(10)과 게이트 절연막(8)의 계면에 미결합손이나, Zn-O, In-O, Ga-O 등의 결합이 약한 개소가 존재하고 있기 때문에 계면 순위 밀도가 높아져 캐리어를 산란시켜서 전계 효과 이동도가 낮아지는 요인이 되어 있었다.
이에 대하여 본 실시형태에 있어서는 게이트 절연막(8)에 불소가 함유되어 있기 때문에 이 게이트 절연막(8)의 불소가 산화물 반도체막(10)을 향해서 확산 이동할 때에 산화물 반도체막(10)과 게이트 절연막(8)의 계면에 존재하는 미결합손이나 결합이 약한 개소에 결합해서 종단시킨다.
이와 같이 Zn-O, In-O, Ga-O 등에 불소가 결합해서 Zn-F, In-F, Ga-F가 형성되면 이하와 같이 결합 에너지가 높아져 안정화되기 때문에 산화물 반도체막(10)(채널 영역(20))의 계면 순위 밀도를 저하시켜 전계 효과 이동도를 종래보다 향상시킬 수 있다.
(산소와의 결합 에너지)
Zn-O=284kJ/㏖
In-O=346kJ/㏖
Ga-O=374kJ/㏖
(불소와의 결합 에너지)
Zn-F=364kJ/㏖
In-F=530kJ/㏖
Ga-F=627kJ/㏖
(b) 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)
또한, 본 실시형태에 의한 TFT는 제 2 특징으로서 도 2에 나타내는 채널 영역(20)의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만으로 설정되어 있다.
상세하게는 후술하지만, 도 4는 본 발명자가 본 발명에 이르기까지 행한 실험의 결과를 나타내는 그래프이며, 전계 효과 이동도와 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)의 관계를 나타내고 있다. 이 도 4의 그래프의 가로축은 채널 영역(20)의 길이(L)에 대한 폭(W)의 비율(W/L), 세로축은 전계 효과 이동도(이동도)를 나타내고 있다. 또한, 도 4에 있어서 ●는 게이트 절연막(8)에 불소가 함유된 TFT를 나타내고, ◆는 종래의 열산화막으로 이루어지는 게이트 절연막이 형성된 TFT를 나타내고 있다.
도 4로부터 게이트 절연막(8)에 불소가 함유된 TFT의 경우, 종래의 TFT에 비해 우수한 전계 효과 이동도를 발휘할 수 있고, 채널 영역(20)의 W/L이 8 미만인 경우에는 종래의 TFT에서는 얻는 것이 어려웠던 20㎠/Vs를 초과하는 높은 전계 효과 이동도가 얻어지는 것을 알 수 있다.
또한, 채널 영역(20)의 W/L이 1 미만이 되는 부근으로부터 W/L이 더 작아짐에 따라 급격하게 전계 효과 이동도가 상승하고, 채널 영역(20)의 W/L이 0.8 이하가 되면, 50㎠/Vs라는 종래의 TFT에서는 예상도 할 수 없었던 매우 높은 전계 효과 이동도를 발휘하고 있는 것을 알 수 있다.
이상과 같이, 본 실시형태에 의한 TFT는 게이트 전극(6)과 산화물 반도체막(10) 사이에 형성되는 게이트 절연막(8)에 불소가 함유되어 있고, 채널 영역(20)의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만으로 설정되어 있기 때문에 전계 효과 이동도가 종래보다 대폭 향상되어 있다.
그리고 이러한 전계 효과 이동도가 우수한 TFT로 구성된 회로를 갖는 반도체 장치는 20인치 이상의 대형 사이즈의 표시 장치를 제작할 경우에 드라이버를 별도 설치하지 않아도, 적절한 성능을 유지할 수 있기 때문에 대형의 표시 장치에 바람직하게 적용할 수 있다.
2. 제조 방법
(1) 구조체의 제작
이어서, 본 실시형태에 의한 TFT의 제조 방법에 대하여 설명한다. 우선, TFT의 전구체가 되는 도 1(A)에 나타내는 바와 같은 구조체(14a)를 이하의 순서에 따라서 제작한다.
(a) 기판의 준비
우선, 광을 투과할 수 있는 재료로 구성된 기판(2)을 준비한다. 이러한 기판(2)으로서는, 예를 들면 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르술폰(PES), 아크릴, 폴리이미드 등의 플라스틱(합성 수지)이나 유리 등을 들 수 있다.
(b) 확산 방지막의 형성
이어서, 상기한 기판(2)의 상면에 확산 방지막(4)을 형성한다. 확산 방지막(4)의 형성에는, 예를 들면 플라스마 CVD법이나 스퍼터링법 등의 방법이 사용된다. 이 확산 방지막(4)의 구성 재료로서는, 예를 들면 실리콘 질화막 중에 불소가 함유된 불소화 실리콘 질화막 등을 들 수 있다. 또한, 상기한 것과 같이 이 확산 방지막은 없어도 좋고, 그 경우에는 그대로 다음의 게이트 전극의 형성으로 진행한다.
(c) 게이트 전극의 형성
이어서, 확산 방지막(4)의 상면에 게이트 전극(6)을 형성한다. 게이트 전극(6)은, 예를 들면 스퍼터링법을 사용하여 막두께 100~200㎚가 되도록 형성한다. 또한, 게이트 전극(6)의 재료에는, 예를 들면 알루미늄(Al), 구리(Cu), 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 크롬(Cr), 니오브(Nb) 등으로부터 선택된 원소 또는 이들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료 등을 들 수 있다.
(d) 게이트 절연막의 형성
이어서, 확산 방지막(4)과 게이트 전극(6)을 덮도록 해서 게이트 절연막(8)을 형성한다. 상기한 바와 같이 본 실시형태에 있어서는 게이트 절연막으로서 불소가 함유된 게이트 절연막을 형성하는 점에 있어서 종래와 상이하다. 또한, 막두께로서는 50~300㎚가 바람직하다.
이 불소가 함유된 게이트 절연막(8)은, 예를 들면 원료 가스로서 4불화규소(SiF4) 가스와 질소(N2) 가스의 혼합 가스를 사용한 플라스마 CVD법에 의해 형성된다. 이에 따라 불소화 실리콘 질화물(SiN:F)을 주성분으로 한 게이트 절연막(8)을 형성할 수 있다. 또한, 게이트 절연막의 불소의 함유 비율은 1~25at%인 것이 바람직하다.
또한, 원료 가스로서 4불화규소 가스와 질소 가스의 혼합 가스를 사용했을 경우, 게이트 절연막(8)에 수소(H)가 혼입하는 것이 방지되어 수소 함유 비율이 1at% 이하인 게이트 절연막(8)을 형성할 수 있기 때문에 신뢰성이 높은 TFT를 제조할 수 있다. 또한, 4불화규소 가스와 질소 가스의 혼합 가스를 사용할 경우에는 이들의 가스를 효율 좋게 방전 분해시켜서 고밀도 플라즈마를 생성시켜 실리콘산질화막을 효율 좋게 형성한다는 관점으로부터 게이트 절연막(8)의 형성 방법으로서는 유전 결합형의 플라스마 CVD법을 사용하는 것이 바람직하다. 그리고 이때 기판(2)의 온도는 기판(2) 및 게이트 절연막(8)에 부여되는 열에 의한 악영향을 억제하면서 특성이 좋은 실리콘산질화막을 형성한다는 관점으로부터 100~300℃로 하는 것이 바람직하다.
상기 유전 결합형의 플라스마 CVD법에 있어서 사용되는 플라스마 CVD 장치에 대해서 도 3에 의거하여 설명한다.
본 실시형태에 있어서, 이 플라스마 CVD 장치는 평면 도체(44)에 고주파 전원(52)으로부터 고주파 전류를 흘림으로써 발생하는 유도 전계에 의해 플라즈마(50)를 생성하고, 이 플라즈마(50)를 사용해서 기판(30) 상에 플라스마 CVD법에 의해 막형성을 행하는 유도 결합형의 플라스마 CVD 장치이다.
또한, 도 3에 있어서의 기판(30)으로서는 상기한 구조체를 구성하는 기판이나 그 위에 소요의 막이나 전극을 형성한 것이 사용된다.
그리고 이 플라스마 CVD 장치는, 예를 들면 금속제의 진공 용기(32)를 구비하고 있고, 그 내부는 진공 배기 장치(34)에 의해 진공 배기된다.
진공 용기(32) 내에는 기판(30)에 실시하는 처리 내용에 따른 원료 가스(38)가 가스 도입관(36)을 통해 도입된다. 원료 가스(38)로서는 상기한 바와 같이 4불화규소(SiF4) 가스와 질소(N2) 가스의 혼합 가스가 사용되고, 산소(O2) 가스나 이산화질소(N2O) 가스 등의 산소 함유 가스와 함께 도입된다.
진공 용기(32) 내에는 기판(30)을 유지하는 홀더(40)가 설치되어 있다. 그리고 이 홀더(40) 내에는 기판(30)을 가열하는 히터(42)가 설치되어 있다.
진공 용기(32) 내에 보다 구체적으로는 진공 용기(32)의 천장면(33)의 내측에 홀더(40)의 기판 지지면에 대향하도록 평면형상이 장방형인 평면 도체(44)가 설치되어 있다. 이 평면 도체(44)의 평면형상은 장방형이어도 좋고, 정방형 등이어도 좋다. 그 평면형상을 구체적으로 어떤 것으로 할지는, 예를 들면 기판(30)의 평면형상에 따라 결정하면 좋다.
고주파 전원(52)으로부터 정합 회로(54)를 경유해서 또한 급전 전극(46) 및 종단 전극(48)을 경유해서 평면 도체(44)의 길이 방향의 일단측의 급전단과 타단측의 종단 사이에 고주파 전력이 공급되고, 그에 따라 평면 도체(44)에 고주파 전류가 흐른다. 고주파 전원(52)으로부터 출력하는 고주파 전력의 주파수는, 예를 들면 일반적인 13.56㎒이지만, 이것에 한정되는 것은 아니다.
급전 전극(46) 및 종단 전극(48)은 절연 플랜지(49)를 각각 개재하여 진공 용기(32)의 천장면(33)에 부착되어 있다. 이들의 요소 사이에는 진공 시일용의 패킹이 각각 설치되어 있다. 천장면(33)의 상부는 이 예와 같이 고주파의 누설을 방지하는 실드 박스(56)로 덮어 두는 것이 바람직하다.
상기와 같이 해서 평면 도체(44)에 고주파 전류를 흘림으로써 평면 도체(44)의 주위에 고주파 자계가 발생하고, 그에 따라 고주파 전류와 역방향으로 유도 전계가 발생한다. 이 유도 전계에 의해 진공 용기(32) 내에 있어서, 전자가 가속되어서 평면 도체(44)의 근방의 원료 가스(38)를 전리시켜서 평면 도체(44)의 근방에 플라즈마(50)가 발생한다. 이 플라즈마(50)는 기판(30)의 근방까지 확산되고, 이 플라즈마(50)에 의해 기판(30) 상에 플라스마 CVD법에 의한 막형성을 행할 수 있다.
이 막형성 방법에 의하면, 원료 가스(38)로서 상기한 바와 같이 수소를 포함하지 않는 가스를 사용하므로 수소를 포함하고 있지 않은 불소화 실리콘 질화물(SiN:F)을 주성분으로 한 막을 기판(30) 상에 형성할 수 있다. 게다가, 4불화규소(SiF4) 가스 및 질소(N2) 가스는 종래부터 자주 사용되어 있는 실란(SiH4) 및 암모니아(NH3)에 비해 방전 분해시키기 어렵지만, 유도 결합형의 플라스마 CVD법에 의하면 큰 유도 전계를 플라즈마(50) 중에 발생시킬 수 있기 때문에 4불화규소(SiF4) 가스 및 질소(N2) 가스를 효율 좋게 방전 분해시킬 수 있다. 그 결과, 고밀도로 플라즈마(50)를 생성하여 기판(30) 상에 실리콘산질화막을 효율 좋게 형성할 수 있다.
또한, 기판(30)의 온도를 상기 범위로 함으로써 기판(30) 및 막에 부여하는 열에 의한 악영향을 억제하면서 특성이 좋은 실리콘산질화막을 형성할 수 있다.
(e) 산화물 반도체막의 형성
이어서, 상기한 게이트 절연막(8) 상에 스퍼터링법(예를 들면, RF 스퍼터링법)을 사용하여 25~200㎚, 바람직하게는 30~150㎚의 두께로 산화물 반도체막(10)을 형성한다. 여기에서 형성되는 산화물 반도체막(10)으로서는, 예를 들면 In-Ga-Zn-O계의 아모퍼스 산화물 반도체(a-IGZO)막을 들 수 있지만, In-Sn-Zn-O계, In-W-Zn-O계의 아모퍼스 산화물 반도체이어도 좋다.
산화물 반도체막(10)의 형성의 구체적인 형성 방법으로서는 우선, 스퍼터링법을 사용하여 소정 두께의 막을 형성하고, 포토리소그래피에 의해 에칭을 행하여 소망의 형상으로 형성한다. 또한, 이때의 에칭에는, 예를 들면 희석한 불산을 사용한다.
(f) 보호막의 형성
이어서, 형성된 산화물 반도체막(10)의 상면을 덮도록 플라스마 CVD법을 사용하여 보호막(12)을 형성한다. 보호막(12)으로서는 실리콘산화막(SiO2) 등의 전기절연성을 갖고 있는 막이 사용된다. 또한, 이 실리콘산화막은, 예를 들면 광 감광성 실록산을 사용한 용액법에 의해서도 형성할 수 있다.
(2) 채널 영역의 형성
이어서, 상기와 같이 해서 얻어진 구조체(14a)의 산화물 반도체막(10)의 소스 영역(18)과 드레인 영역(19)에 끼워진 영역에 도 1(B)에 나타내는 채널 영역(20)을 형성한다.
본 실시형태에 있어서는 이때에 형성되는 채널 영역(20)의 W/L이 8 미만이 되도록 미리 산화물 반도체막(10)과 게이트 전극(6)의 형성 영역을 조정한다.
(3) 어닐 처리
이어서, 질소 및 산소를 포함하는 분위기 중에서 어닐 처리(포스트 어닐)를 행한다. 처리 온도는 150~450℃, 바람직하게는 250~350℃이며, 처리 시간은 0.5~2시간, 바람직하게는 1~1.5시간이다.
본 실시형태에 있어서는 이 어닐 처리에 의해 게이트 절연막(8)에 함유된 불소가 산화물 반도체막(10)을 향해서 확산 이동하기 쉬워진다. 그리고 확산 이동한 불소는 산화물 반도체막(10)과 게이트 절연막(8)의 계면에 존재하는 미결합손이나 결합이 약한 개소에 결합해서 종단시킨다. 이에 따라 산화물 반도체막(10)(채널 영역(20))의 전계 효과 이동도를 종래보다 향상시킬 수 있다.
(4) 전극의 형성
이어서, 종래와 마찬가지의 방법으로 형성 후의 소스 영역(18)과 드레인 영역(19)에 전극을 접속한다. 구체적으로는 도 1(C)에 나타내는 바와 같이 보호막(12)을 관통하는 컨택트홀(27, 28)을 형성하고, 각각의 컨택트홀(27, 28)에 소스 전극(24), 드레인 전극(26)을 삽입한다. 이에 따라 소스 전극(24)과 소스 영역(18)이 접속됨과 아울러, 드레인 전극(26)과 드레인 영역(19)이 접속된다. 이상과 같이 해서 TFT(22a)가 제조된다.
실시예
이하, 실시예에 의거하여 본 발명을 보다 구체적으로 설명한다.
1. 각 시험예
(1) 불소가 함유된 게이트 절연막을 갖는 TFT
불소가 함유된 게이트 절연막을 갖는 TFT를 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)을 다르게 해서 복수 제작했다. 또한, 게이트 절연막의 형성은 이하의 조건으로 설정한 유전 결합형의 플라스마 CVD법에 의해 행했다.
사용 가스 조성: SiF4, N2
유량비: SiF4/N2=1/10
형성 압력: 4Pa
고주파 전력 밀도: 12㎾
또한, 상기에 의해 얻어진 게이트 절연막에 있어서의 불소의 함유 비율은 모두 1~25at%이었다. 일례를 표 1에 나타낸다.
Figure pct00001
(2) 종래의 게이트 절연막을 갖는 TFT
종래의 열산화막, 즉 불소를 함유하고 있지 않은 산화규소(SiO2)제 게이트 절연막을 구비한 TFT를 복수 제작하고, 상기와 마찬가지로 각각의 TFT에 있어서 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)을 다르게 했다. 또한, 게이트 절연막(열산화막)으로서는 수소를 포함하고 있지 않은 막을 사용했다.
2. 전계 효과 이동도의 측정
상기에 의해 얻어진 TFT의 전계 효과 이동도를 반도체 파라미터 애널라이저에 의해 측정했다.
결과를 도 4에 나타낸다. 도 4에서 세로축은 전계 효과 이동도이며, 가로축은 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이다. 상기한 바와 같이 도 4 중의 플롯 중 ●는 게이트 절연막에 불소가 포함된 TFT를 나타내고, ◆는 종래의 열산화막으로 이루어지는 게이트 절연막이 형성된 TFT를 나타내고 있다. 또한, 도 4에 있어서는 게이트 절연막에 불소가 포함된 TFT에 있어서의 측정 결과로부터 구해진 근사 곡선을 실선으로, 또한 종래의 열산화막으로 이루어지는 게이트 절연막이 형성된 TFT에 있어서의 측정 결과로부터 구해진 근사 곡선을 파선으로 함께 기재하고 있다.
도 4로부터 불소를 함유하는 게이트 절연막이 형성된 TFT에서는 종래의 열산화막으로 이루어지는 게이트 절연막이 형성된 TFT에 비해 항상 전계 효과 이동도가 높아지는 것을 알 수 있다. 이 점에서 불소를 함유하는 게이트 절연막을 형성함으로써 전계 효과 이동도를 종래보다 향상할 수 있는 것을 확인할 수 있었다.
이어서, 불소를 함유하는 게이트 절연막이 형성된 TFT에서는 채널 영역의 W/L이 작아짐에 따라 전계 효과 이동도가 증대하고 있는 것을 알 수 있다. 그리고 채널 영역의 W/L이 8 미만이 되면 20㎠/Vs 이상의 전계 효과 이동도가 얻어지는 것을 알 수 있다.
그리고 채널 영역의 W/L이 1을 밑도는 부근으로부터 전계 효과 이동도가 급격하게 상승하기 시작하여 0.8 이하일 때에 50㎠/Vs 이상이라는 매우 높은 전계 효과 이동도가 얻어지는 것을 알 수 있다.
이상, 본 발명을 실시형태에 의거하여 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 본 발명과 동일 및 균등한 범위 내에 있어서 상기 실시형태에 대하여 여러 가지 변경을 추가하는 것이 가능하다.
2, 30 : 기판 4 : 확산 방지막
6 : 게이트 전극 8 : 게이트 절연막
10 : 산화물 반도체막 12 : 보호막
14a : 구조체 18 : 소스 영역
19 : 드레인 영역 20 : 채널 영역
22a : TFT 24 : 소스 전극
26 : 드레인 전극 27, 28 : 컨택트홀
32 : 진공 용기 33 : (진공 용기의)천장면
34 : 진공 배기 장치 38 : 원료 가스
40 : 홀더 44 : 평면 도체
46 : 급전 전극 48 : 종단 전극
49 : 절연 플랜지 50 : 플라즈마
52 : 고주파 전원 54 : 정합 회로
56 : 실드 박스 W : 채널 영역의 폭
L : 채널 영역의 길이

Claims (12)

  1. 기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막이 적층되어 있고, 상기 산화물 반도체막의 폭방향의 양 외측에 소스 영역과 드레인 영역이 형성됨과 아울러, 상기 소스 영역과 드레인 영역에 끼워진 영역에 채널 영역이 형성되고, 상기 소스 영역에 소스 전극이, 상기 드레인 영역에 드레인 전극이 접속되어 있는 박막 트랜지스터로서,
    상기 게이트 절연막에 불소가 함유되어 있음과 아울러,
    상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만인 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 0.8 이하인 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 절연막의 불소의 함유 비율이 1~25at%인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게이트 절연막이 불소화 실리콘 질화물로 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 게이트 절연막의 수소 함유 비율이 1at% 이하인 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 산화물 반도체막이 In-Ga-Zn-O계, In-Sn-Zn-O계, In-W-Zn-O계 중 어느하나의 아모퍼스 산화물에 의해 구성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  7. 기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체막을 적층하고, 상기 산화물 반도체막의 폭방향의 양 외측에 소스 영역과 드레인 영역을 형성함과 아울러, 상기 소스 영역과 드레인 영역에 끼워진 영역에 채널 영역을 형성하고, 상기 소스 영역에 소스 전극을, 상기 드레인 영역에 드레인 전극을 접속하는 박막 트랜지스터의 제조 방법으로서,
    상기 게이트 절연막으로서 불소가 함유되어 있는 게이트 절연막을 형성하고,
    상기 채널 영역의 길이(L)에 대한 폭(W)의 비율(W/L)이 8 미만이 되도록 상기 산화물 반도체막에 상기 소스 영역과 상기 드레인 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제 7 항에 있어서,
    상기 게이트 절연막으로서 4불화규소와 질소의 혼합 가스를 원료 가스로 한 플라스마 CVD법을 사용하여 불소화 실리콘 질화물로 이루어지는 게이트 절연막을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제 8 항에 있어서,
    상기 플라스마 CVD법으로서 유도 결합형의 플라스마 CVD법을 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 산화물 반도체막에 상기 소스 영역과 상기 드레인 영역을 형성한 후, 질소와 산소가 함유된 분위기 중에서 어닐 처리를 실시하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제 10 항에 있어서,
    상기 어닐 처리를 150~450℃에서 0.5~2시간 행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 박막 트랜지스터로 구성된 회로를 갖고 있는 것을 특징으로 하는 반도체 장치.
KR1020187015978A 2015-12-08 2016-12-07 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치 KR102193394B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015239755A JP6004459B1 (ja) 2015-12-08 2015-12-08 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
JPJP-P-2015-239755 2015-12-08
PCT/JP2016/086399 WO2017099129A1 (ja) 2015-12-08 2016-12-07 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置

Publications (2)

Publication Number Publication Date
KR20180077277A true KR20180077277A (ko) 2018-07-06
KR102193394B1 KR102193394B1 (ko) 2020-12-21

Family

ID=57048610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187015978A KR102193394B1 (ko) 2015-12-08 2016-12-07 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치

Country Status (6)

Country Link
US (1) US10475934B2 (ko)
JP (1) JP6004459B1 (ko)
KR (1) KR102193394B1 (ko)
CN (1) CN108369962B (ko)
TW (1) TWI623045B (ko)
WO (1) WO2017099129A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN115136323A (zh) 2020-02-20 2022-09-30 株式会社尼康 晶体管、电子装置及晶体管之制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133181A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012077163A1 (ja) 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
JP2013149788A (ja) 2012-01-19 2013-08-01 Nissin Electric Co Ltd 絶縁膜およびその製造方法
JP2014029032A (ja) * 2007-12-13 2014-02-13 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
JP2015018889A (ja) 2013-07-10 2015-01-29 日新電機株式会社 薄膜トランジスタの作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5790893A (en) 1980-11-26 1982-06-05 Hitachi Cable Method of measuring temperature of induction heater
US5571734A (en) * 1994-10-03 1996-11-05 Motorola, Inc. Method for forming a fluorinated nitrogen containing dielectric
US8476621B2 (en) * 2008-08-28 2013-07-02 Sumitomo Chemical Company, Limited Resin composition, gate insulating layer, and organic thin film transistor
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2010251591A (ja) * 2009-04-17 2010-11-04 Konica Minolta Holdings Inc 薄膜トランジスタおよび該薄膜トランジスタの製造方法
JP2010258126A (ja) * 2009-04-23 2010-11-11 Bridgestone Corp 薄膜トランジスタ及びその製造方法
WO2011062029A1 (en) * 2009-11-18 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029032A (ja) * 2007-12-13 2014-02-13 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
US20110133181A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012077163A1 (ja) 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
JP2013149788A (ja) 2012-01-19 2013-08-01 Nissin Electric Co Ltd 絶縁膜およびその製造方法
JP2015018889A (ja) 2013-07-10 2015-01-29 日新電機株式会社 薄膜トランジスタの作製方法

Also Published As

Publication number Publication date
KR102193394B1 (ko) 2020-12-21
US20190006525A1 (en) 2019-01-03
CN108369962B (zh) 2021-06-01
TW201727762A (zh) 2017-08-01
TWI623045B (zh) 2018-05-01
US10475934B2 (en) 2019-11-12
JP6004459B1 (ja) 2016-10-05
CN108369962A (zh) 2018-08-03
JP2017107952A (ja) 2017-06-15
WO2017099129A1 (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6974401B2 (ja) 半導体装置
CN104091811B (zh) 半导体装置
TWI611511B (zh) 半導體裝置
JP6358596B2 (ja) 薄膜トランジスタ基板の製造方法
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN104620365B (zh) 薄膜晶体管和显示装置
US11574933B2 (en) Metal oxide and field-effect transistor
KR20140045984A (ko) 반도체 소자의 제조 방법
US11527658B2 (en) Composite oxide semiconductor and transistor
CN103688364A (zh) 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器
WO2013180141A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6659255B2 (ja) 薄膜トランジスタ
WO2017071661A1 (zh) 一种薄膜晶体管及制造方法和显示器面板
US20240109785A1 (en) Composite oxide and transistor
KR20180121573A (ko) 박막 트랜지스터
JP2015032655A (ja) 薄膜トランジスタ
KR20180077277A (ko) 박막 트랜지스터와 그 제조 방법 및 그 박막 트랜지스터를 갖는 반도체 장치
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
KR101685572B1 (ko) 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법
KR102406298B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터
Wu et al. Effects of Mg Doping on Double Channel Layer Atmospheric Pressure-Plasma Enhanced Chemical Vapor Deposition Fabricated Amorphous InGaZnO Thin Film Transistors

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant