JP2010135462A - 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2010135462A
JP2010135462A JP2008308271A JP2008308271A JP2010135462A JP 2010135462 A JP2010135462 A JP 2010135462A JP 2008308271 A JP2008308271 A JP 2008308271A JP 2008308271 A JP2008308271 A JP 2008308271A JP 2010135462 A JP2010135462 A JP 2010135462A
Authority
JP
Japan
Prior art keywords
layer
thin film
channel protective
oxide semiconductor
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008308271A
Other languages
English (en)
Other versions
JP2010135462A5 (ja
JP5515281B2 (ja
Inventor
Toshiaki Arai
俊明 荒井
Narihiro Morosawa
成浩 諸沢
Kazuhiko Tokunaga
和彦 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008308271A priority Critical patent/JP5515281B2/ja
Priority to US12/629,283 priority patent/US8309956B2/en
Priority to CN201210117644XA priority patent/CN102646718A/zh
Priority to CN200910253625A priority patent/CN101752426A/zh
Publication of JP2010135462A publication Critical patent/JP2010135462A/ja
Publication of JP2010135462A5 publication Critical patent/JP2010135462A5/ja
Application granted granted Critical
Publication of JP5515281B2 publication Critical patent/JP5515281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体薄膜層を含む薄膜トランジスタにおいて、簡易な構成により信頼性を向上させることが可能な薄膜トランジスタを提供する。
【解決手段】下層側の第１のチャネル保護層２４Ａと、上層側の第２のチャネル保護層２４Ｂとからなるチャネル保護層２４を設ける。チャネル保護層２４およびソース・ドレイン電極２５の形成時に、酸化物半導体薄膜層２３からの酸素の脱離が抑えられ、リーク電流が低減する。また、このようなチャネル保護層２４が、従来のパッシベーション膜としての機能も有するようにする。これにより、従来よりも簡易な構成および製造工程となる。
【選択図】図４

Description

本発明は、酸化物半導体薄膜層を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびその製造方法、ならびにそのような薄膜トランジスタを備えた表示装置に関する。
亜鉛、インジウム、ガリウム、スズ、あるいはそれらの混合物の酸化物（酸化物半導体）は、優れた半導体特性を示すことが知られている。そのため、近年ではアクティブマトリクス型ディスプレイの駆動素子として、ＴＦＴへの応用が盛んに研究されている。
このような酸化物半導体を用いたＴＦＴでは、従来のアモルファスシリコンを用いたＴＦＴと比べて１０倍以上の電子移動度を示し、かつ良好なオフ特性を示す。したがって、酸化物半導体を用いたＴＦＴは、大画面、高精細および高フレームレートの液晶ディスプレイや、有機ＥＬディスプレイ向けの応用が渇望されている。
一方、酸化物半導体は耐熱性が十分でなく、ＴＦＴ製造プロセス中の熱処理やプラズマ処理により酸素が脱離し格子欠陥を形成する。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴの活性層に用いた場合、欠陥準位の増大とともに、閾電圧が小さくなり、リーク電流が増大し、ゲート電流を印加しなくてもドレイン電流が流れるデプレッション型の動作となる。十分に欠陥準位が増大すると、トランジスタ動作をしなくなり、導電体動作へと移行してしまう。
また、上記したような格子欠陥の他に、浅い不純物準位を形成する元素として、水素が報告されている。したがって、格子欠陥以外にも、ＴＦＴ製造工程で導入される水素等の元素が、酸化物半導体を用いたＴＦＴの特性に影響を与えるものと考えられる。
そこで、これらの問題を解決することを目的として、例えば非特許文献１や特許文献１に示されたＴＦＴが提案されている。
Ryo Hayashi他、「Improved Amorphous In-Ga-Zn-O TFTs」、ＳＩＤ２００８ Proceedings、２００８年、ｐ．６２１−６２４ 特開２００７−１１５８０８号公報
上記非特許文献１では、チャネル保護層をシリコン酸化膜により形成すると共に、パッシベーション膜を窒化シリコン膜により形成するようになっている。この手法では、活性層形成後の酸素脱離を防ぐため、形成直後に酸化シリコンを用いてチャネル保護層を形成したのち、ソース・ドレイン電極の形成およびパターニングを行う。そして、酸素の透過しにくい薄膜として、シリコン窒化膜を用いてパッシベーション膜を形成するようになっている。
しかしながら、この手法では、両保護膜（チャネル保護層およびパッシベーション膜）を形成するために、２回のフォトリソグラフィ工程を必要としている。また、パッシベーション膜の形成までに、少なくとも３回の高温熱工程（チャネル保護層形成、ソース・ドレイン電極層形成およびパッシベーション層形成）を行っている。そのため、酸化物半導体薄膜層からの酸素の脱離が発生するにも関わらず、パッシベーション膜の形成後には、この酸素の透過しにくいパッシベーション膜の存在により、酸化物半導体薄膜層に対して酸素を供給しにくいという問題があった。
一方、上記特許文献１では、チャネル保護層が形成されていない。このようなＴＦＴ構造においても、シリコン酸化膜による第１のパッシベーション膜と、シリコン窒化膜による第２のパッシベーションとにより、パッシベーション形成工程にて酸素を脱離させないことは可能であり、かつ工程を単純化できる。
しかしながら、この手法では、ソース・ドレイン電極を形成する工程で酸素脱離などが発生してしまい、良好なトランジスタ特性が得られないという問題があった。すなわち、良好なトランジスタ特性を回復させるためには、ソース・ドレイン電極の形成後に酸素を供給し直す必要があった。
このように従来の技術では、簡易な構成により酸化物半導体薄膜層での酸素脱離を低減し、信頼性を向上させるのが困難であった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、酸化物半導体薄膜層を含む薄膜トランジスタにおいて、簡易な構成により信頼性を向上させることが可能な薄膜トランジスタおよびその製造方法、ならびにそのような薄膜トランジスタを備えた表示装置を提供することにある。
本発明の薄膜トランジスタは、ゲート電極と、このゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上において、ゲート電極に対応してチャネル領域を形成する酸化物半導体薄膜層と、ゲート絶縁膜および酸化物半導体薄膜層上において少なくともチャネル領域に対応する領域に形成され、下層側の第１のチャネル保護層と、上層側の第２のチャネル保護層とを含んで構成されたチャネル保護層と、このチャネル保護層上に形成され、酸化物半導体薄膜層と電気的に接続されたソース・ドレイン電極とを備えたものである。ここで、上記第１のチャネル保護層は、酸化物絶縁体により構成されると共に、上記第１および第２のチャネル保護層のうちの少なくとも一方が、低酸素透過性材料により構成されている。
本発明の表示装置は、表示素子と、この表示素子を駆動するための上記本発明の薄膜トランジスタとを備えたものである。
本発明の薄膜トランジスタおよび表示装置では、第１のチャネル保護層が酸化物絶縁体により構成されていると共に、第１および第２のチャネル保護層のうちの少なくとも一方が低酸素透過性材料により構成されていることにより、酸化物半導体薄膜層からの酸素の脱離が抑えられる。また、このようなチャネル保護層の上層にソース・ドレイン電極が形成されているため、ソース・ドレイン電極の形成時にも、酸化物半導体薄膜層からの酸素の脱離が抑えられる。さらに、チャネル保護層が従来のパッシベーション膜としての機能も有しているため、従来よりも構成が簡易となる。
本発明の薄膜トランジスタの製造方法は、基板上に、ゲート電極およびゲート絶縁膜をこの順に形成する工程と、ゲート電極に対応してチャネル領域を有する酸化物半導体薄膜層を形成する工程と、ゲート絶縁膜および酸化物半導体薄膜層上の少なくともチャネル領域に対応する領域に、下層側の第１のチャネル保護層と上層側の第２のチャネル保護層とを含むチャネル保護層をパターニングすることにより、酸化物半導体薄膜層と電気的に接続するためのコンタクトホールを形成する工程と、チャネル保護層およびコンタクトホール上に、ソース・ドレイン電極を形成する工程とを含むようにしたものである。また、上記第１のチャネル保護層として酸化物絶縁体を用いると共に、上記第１および第２のチャネル保護層のうちの少なくとも一方として低酸素透過性材料を用いるようにしている。
本発明の薄膜トランジスタの製造方法では、第１のチャネル保護層が酸化物絶縁体を用いて形成されると共に、第１および第２のチャネル保護層のうちの少なくとも一方が低酸素透過性材料を用いて形成されることにより、酸化物半導体薄膜層からの酸素の脱離が抑えられる。また、このようなチャネル保護層の形成後にソース・ドレイン電極が形成されているため、ソース・ドレイン電極の形成時にも、酸化物半導体薄膜層からの酸素の脱離が抑えられる。さらに、チャネル保護層が従来のパッシベーション膜としての機能も有しているため、従来よりも製造工程が簡易となる。
本発明の薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法によれば、下層側の第１のチャネル保護層と上層側の第２のチャネル保護層とを含んでなるチャネル保護層を設けるようにしたので、チャネル保護層およびソース・ドレイン電極の形成時において、酸化物半導体薄膜層からの酸素の脱離を抑えることができ、リーク電流を低減することができる。また、チャネル保護層が従来のパッシベーション膜としての機能も有するようにしたので、従来よりも簡易な構成または製造工程となる。よって、酸化物半導体薄膜層を含む薄膜トランジスタにおいて、簡易な構成により信頼性を向上させることが可能となる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（チャネル保護層を２層構造とする例）
２．第２の実施の形態（酸化物半導体薄膜層へ酸素を供給するためのホール（開口部）を設ける例）
３．モジュールおよび適用例
＜１．第１の実施の形態＞
（表示装置の構成例）
図１は、本発明の第１の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものである。この表示装置では、例えば、ＴＦＴ基板１に、表示素子として後述する複数の有機発光素子１０Ｒ，１０Ｇ，１０Ｂよりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域１１０が形成されている。また、この表示領域１１０の周辺には、信号部である水平セレクタ（ＨＳＥＬ）１２１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）１３１および電源スキャナ（ＤＳＣＮ）１３２とが形成されている。
表示領域１１０において、列方向には信号線ＤＴＬ１０１〜１０ｎが配置され、行方向には走査線ＷＳＬ１０１〜１０ｍおよび電源ラインＤＳＬ１０１〜１０ｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、有機発光素子ＰＸＬＣ（１０Ｒ，１０Ｇ，１０Ｂのいずれか一つ（サブピクセル））を含む画素回路１４０が設けられている。各信号線ＤＴＬは、水平セレクタ１２１に接続され、この水平セレクタ１２１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ１３１に接続されている。各電源ラインＤＳＬは、電源ラインスキャナ１３２に接続されている。
図２は、画素回路１４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、有機発光素子ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１０１に接続され、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
サンプリングトランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
（ＴＦＴの構成例）
図３は、ＴＦＴ基板１の画素駆動回路１４０の一部（図２のサンプリング用トランジスタ３Ａおよび保持容量３Ｃに相当する部分）の平面構成を表したものである。ＴＦＴ基板１は、例えば、ガラス等の基板１０上に、上述したサンプリング用トランジスタ３Ａを構成するＴＦＴ２０と、上述した保持容量３Ｃを構成するキャパシタ３０とを形成したものである。なお、図３では省略したが、図２の駆動用トランジスタ３Ｂも、ＴＦＴ２０と同様に構成されている。
図４は、図３に示したＴＦＴ２０の断面構造を表したものである。ＴＦＴ２０は、例えば、基板１０上に、ゲート電極２１、ゲート絶縁膜２２、酸化物半導体薄膜層２３、チャネル保護層２４およびソース・ドレイン電極２５を順に有するボトムゲート型の酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛，インジウム，ガリウム，スズまたはそれらの混合物の酸化物をいい、優れた半導体特性を示すことが知られている。
図５は、例えば亜鉛，インジウムおよびガリウムの混合酸化物（酸化インジウムガリウム亜鉛、ＩＧＺＯ）による酸化物半導体ＴＦＴの電流電圧特性を表したものである。酸化物半導体は、従来半導体として使用されてきたアモルファスシリコンの１０倍から１００倍の電子移動度を示し、かつ良好なオフ特性を示す。また、酸化物半導体は、従来のアモルファスシリコンに比べて抵抗率が１０分の１から１００分の１になっており、閾電圧も容易に低く、例えば０Ｖ以下に設定することも可能である。
ゲート電極２１は、ＴＦＴ２０に印加されるゲート電圧により、酸化物半導体薄膜層２３中の電子密度を制御するものである。このゲート電極２１は、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を有している。
ゲート絶縁膜２２は、例えば、厚みが２００ｎｍのシリコン酸化膜と、厚みが２００ｎｍのシリコン窒化膜との二層構造を有している。
酸化物半導体薄膜層２３は、例えば、厚みが５０ｎｍであり、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されている。この酸化物半導体薄膜層２３では、ゲート電極２１に対応してチャネル領域（図示せず）が形成されている。なお、この酸化物半導体薄膜層２３は、島状にパターニングされるようになっている（図示せず）。
チャネル保護層２４は、少なくとも酸化物半導体薄膜層２３におけるチャネル領域に対応する領域に形成されており、基板１０側から順に、第１のチャネル保護層２４Ａと、第２のチャネル保護層２４Ｂとからなる２層の積層構造となっている。
第１のチャネル保護層２４Ａは、酸化物半導体薄膜層２３からの酸素の脱離が少なく（望ましくは、酸素を脱離させないもの）、また水素の供給が少ないもの（望ましくは、酸化物半導体薄膜層２３に対して水素を供給しないもの）となっている。この第１のチャネル保護層２４Ａは、例えば、厚みが２００ｎｍであり、酸化絶縁体材料（例えば、酸化シリコン、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化アルミニウム、またはそれらの窒素含有物など）により構成されている。このような第１のチャネル保護層２４Ａとしては、上記したように水素の供給が少ないものとするため、膜中水素濃度が１０２１（ｃｍ−３）以下程度となっていることが望ましい。なお、スパッタ法により形成された水素含有の少ないものであれば、第１のチャネル保護層２４Ａとして、窒化シリコン膜を用いるようにしてもよい。
第２のチャネル保護層２４Ｂは、この膜の形成後の熱工程において、酸素を脱離しにくくするための酸素のパッシベーション効果を有する膜となっている。また、この第２のチャネル保護層２４Ｂは、外部からの水分の侵入を防ぐためのパッシベーション効果も有している。第２のチャネル保護層２４Ｂは、例えば、厚みが１００ｎｍであり、酸素透過性および水蒸気透過性の低い（例えば、モコン法の検出限界（０．１（ｃｃ／ｍ２ｄａｙ）以下の酸素透過率、かつ、０．１（ｇ／ｍ２ｄａｙ）以下の水蒸気透過率）材料（例えば、窒化シリコン、酸窒化シリコン、酸化アルミニウムなど）により構成されている。ここで、第１のチャネル保護層２４Ａとして酸化アルミニウム膜を用いた場合には、第１のチャネル保護層２４Ａが酸素のパッシベーション効果を有することとなるため、第２のチャネル保護層２４Ｂとしてシリコン酸化膜を使用することができる。
なお、第１のチャネル保護層２４Ａが、（Ａ）酸化物半導体薄膜層２３から酸素を脱離させず、（Ｂ）酸化物半導体薄膜層２３に対して水素を供給せず、（Ｃ）酸素を透過させず、（Ｄ）水蒸気も透過させない膜である場合にも、第２のチャネル保護層２４Ｂを設ける必要がある。すなわち、本実施の形態のチャネル保護層２４は、第１のチャネル保護層２４Ａおよび第２のチャネル保護層２４Ｂの２層構造となっているが、第１のチャネル保護層２４Ａに加えて第２のチャネル保護層２４Ｂが設けられているのは、以下の理由によるものである。まず、ソース・ドレイン電極２５とゲート電極２１との間で形成される寄生容量には、ＴＦＴ２０におけるオフ領域では、チャネル保護層２４の容量成分も付加される。そこで、そのような寄生容量を小さくするためには、チャネル保護層２４の膜厚をできだけ大きくして、チャネル保護層２４の容量成分を小さくする必要があるからである。したがって、第１のチャネル保護層２４Ａが上記（Ａ）〜（Ｄ）を全て満たす場合、上記寄生容量もしくはチャネル保護層２４のパターン形状に留意して、第２のチャネル保護層２４Ｂの材料や膜厚を選定するようにすればよい。また、このような寄生容量を小さくする目的や、チャネル保護層２４のパターン形状を良好に保つ目的により、チャネル保護層２４を３層以上の構成としてもよい。
また、このようなチャネル保護層２４はパッシベーション層としても機能するため、チャネル形成部以外、例えばゲート配線上にも残すことが有益であり、図４に示したように、ソース・ドレイン電極２５の形成部のみをパターニングするのが望ましい。
ソース・ドレイン電極２５は、例えば、厚みが５０ｎｍのチタン層２５Ａ、厚みが９００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層構造を有している。このソース・ドレイン電極２５は、コンタクトホールを介して酸化物半導体薄膜層２３と電気的に接続されている。
（表示領域の断面構成例）
図６は、図１に示した表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子１０Ｒと、緑色の光を発生する有機発光素子１０Ｇと、青色の光を発生する有機発光素子１０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、ＴＦＴ基板１上に、平坦化絶縁膜５１を間にして、アノード（陽極）５２、電極間絶縁膜５３、後述する発光層を含む有機層５４、およびカソード（陰極）５５がこの順に積層された構成を有している。
このような有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護膜５６により被覆されている。また、この保護膜５５上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層６０を間にしてガラスなどよりなる封止用基板７１が全面にわたって貼り合わされることにより、封止されている。封止用基板７１には、必要に応じてカラーフィルタ７２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
平坦化絶縁膜５１は、画素駆動回路１４０が形成されたＴＦＴ基板１の表面を平坦化するためのものであり、微細な接続孔５１Ａが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜５１の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ2 ）などの無機材料が挙げられる。図２に示した駆動トランジスタ３Ｂは、平坦化絶縁膜５１に設けられた接続孔５１Ａを介してアノード５２に電気的に接続されている。また、図６では省略したが、保持容量３Ｃを構成するキャパシタ３０の下層電極３１も、平坦化絶縁膜５１に設けられた接続孔（図示せず）を介してアノード５２に電気的に接続されている（図２参照。）。
アノード５２は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。また、アノード５２は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード５２は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
電極間絶縁膜５３は、アノード５２とカソード５５との絶縁性を確保すると共に発光領域を正確に所望の形状にするためのものであり、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ2 ）などの無機絶縁材料により構成されている。電極間絶縁膜５３は、アノード５２の発光領域に対応して開口部を有している。なお、有機層５４およびカソード５５は、発光領域だけでなく電極間絶縁膜５３の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜５３の開口部だけである。
有機層５４は、例えば、アノード５２の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層５４は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層５４の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
カソード５５は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、カソード５５は、ＩＴＯ（インジウム・スズ複合酸化物）またはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
この表示装置は、例えば次のようにして製造することができる。
（ＴＦＴ基板１を形成する工程）
図７は、ＴＦＴ基板１（ＴＦＴ２０）を形成する工程の一例を表すものである。
まず、ガラスよりなる基板１０上に、例えばスパッタリング法により、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を形成する。次いで、この二層構造に対して、フォトリソグラフィおよびエッチングを施すことにより、ゲート電極２１を形成する（図７のステップＳ１１）。
続いて、基板１０の全面に、例えばＣＶＤ法により、厚みが２００ｎｍのシリコン酸化膜と、厚みが２００ｎｍのシリコン窒化膜との二層構造を形成する。これにより、ゲート絶縁膜２２が形成される（ステップＳ１２）。
そののち、例えばスパッタリング法により、酸化インジウムガリウム亜鉛（ＩＧＺＯ）膜を５０ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、酸化物半導体薄膜層２３が形成される（ステップＳ１３）。
酸化物半導体薄膜層２３を形成したのち、例えばＣＶＤ法により、第１のチャネル保護層２４Ａとなるシリコン酸化膜を２００ｎｍの厚みで形成する（ステップＳ１５）。この際、成膜ガスの組成には、水素を含まないようにするのが好ましい。ここで、ＣＶＤ法によるシリコン酸化膜に代えて、スパッタリング法によるシリコン酸化膜，シリコン窒化膜あるいは酸化アルミニウム膜、または原子層成膜（ＡＬＤ）法による酸化アルミニウム膜を形成するようにしてもよい。
続いて、例えばＣＶＤ法により、第２のチャネル保護層２４Ｂとなるシリコン窒化膜を１００ｎｍの厚みで形成する（ステップＳ１７）。この際、成膜ガスの組成には、水素を含まないようにするのが好ましい。ここで、ＣＶＤ法によるシリコン窒化膜に代えて、スパッタリング法によるシリコン窒化膜あるいは酸化アルミニウム膜、または原子層成膜（ＡＬＤ）法による酸化アルミニウム膜を形成するようにしてもよい。
なお、第１のチャネル保護層２４Ａは、ＴＦＴ２０の形成時の保護膜としても機能するため、酸化物半導体薄膜層２３の形成直後に形成するようにしてもよい。この場合、酸化物半導体薄膜層２３および第１のチャネル保護層２４Ａは、フォトリソグラフィ工程およびエッチング工程により、同形状に成形される。
続いて、シリコン窒化膜に対して、フォトリソグラフィおよびエッチングを施すことにより所定の形状に成形し、酸化物半導体薄膜層２３へのコンタクトホールを形成する（ステップＳ１９）。これにより、図３に示した形状の第１のチャネル保護層２４Ａおよび第２のチャネル保護層２４Ｂからなるチャネル保護層２４が形成される。この際、チャネル保護層２４はパッシベーション層としても機能するため、チャネル形成部以外、例えばゲート配線上にも残すことが有益であり、図４に示したように、ソース・ドレイン電極２５の形成部のみをパターニングするのが望ましい。なお、この工程において、酸化物半導体薄膜層２３が存在しない領域に、ゲート電極２１へのコンタクトホールを設けるようにしてもよい。
続いて、例えばスパッタリング法により、厚みが５０ｎｍのチタン層２５Ａ、厚みが９００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃを形成する。そして、これらチタン層２５Ａ、アルミニウム層２５Ｂおよびチタン層２５Ｃをそれぞれ、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、ソース・ドレイン電極２５が形成される（ステップＳ２１）。以上により、図３および図４に示したＴＦＴ基板１が形成される。
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
まず、ＴＦＴ基板１の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜５１および接続孔５１Ａを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、例えばＣＶＤ法により上述した厚みおよび材料よりなる電極間絶縁膜５３を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層５４およびカソード５５を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、上述した材料よりなる保護膜５６で覆う。
そののち、保護膜５６の上に、接着層６０を形成する。そののち、カラーフィルタ７２が設けられ、上述した材料よりなる封止用基板７１を用意し、ＴＦＴ基板１と封止用基板７１とを接着層６０を間にして貼り合わせる。以上により、図６に示した表示装置が完成する。
次に、本実施の形態の表示装置の作用および効果について、比較例と比較しつつ説明する。図９は、比較例１に係るＴＦＴ基板の画素駆動回路の一部の平面構成を表したものであり、図１０は、図１０に示したＴＦＴ８２０の断面構造を表したものである。また、図１１は、比較例２に係るＴＦＴ基板の画素駆動回路の一部の平面構成を表したものであり、図１２は、図１１に示したＴＦＴ９２０の断面構造を表したものである。なお、図９および図１０では、図３および図４に対応する構成要素には８００番台の同一の符号を付している。また、図１１および図１２では、図３および図４に対応する構成要素には９００番台の同一の符号を付している。
この表示装置では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）に供給される。発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。
ここで、酸化物半導体は耐熱性が十分でなく、ＴＦＴ製造プロセス中の熱処理やプラズマ処理により酸素が脱離し、格子欠陥を形成する。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴの活性層に用いた場合、欠陥準位の増大とともに、閾電圧が小さくなり、リーク電流が増大し、ゲート電流を印加しなくてもドレイン電流が流れるデプレッション型の動作となる。十分に欠陥準位が増大すると、図８に示したように、トランジスタ動作をしなくなり、導電体動作へと移行してしまう。
そこで、図９および図１０に示した比較例１では、チャネル保護層８２４をシリコン酸化膜により形成すると共に、パッシベーション膜８２６を窒化シリコン膜により形成している。この手法では、活性層形成後の酸素脱離を防ぐため、形成直後に酸化シリコンを用いてチャネル保護層８２４を形成したのち、ソース・ドレイン電極８２５（８２５Ａ〜８２５Ｃ）の形成およびパターニングを行う。そして、酸素の透過しにくい薄膜として、シリコン窒化膜を用いてパッシベーション膜８２６を形成するようになっている。
しかしながら、この比較例１の手法では、両保護膜（チャネル保護層８２４およびパッシベーション膜８２６）を形成するために、２回のフォトリソグラフィ工程を必要としている。また、パッシベーション膜８２６の形成までに、少なくとも３回の高温熱工程（チャネル保護層８２４の形成、ソース・ドレイン電極層８２６の形成およびパッシベーション層８２６の形成）を行っている。そのため、酸化物半導体薄膜層２３からの酸素の脱離が発生するにも関わらず、パッシベーション膜８２６の形成後には、この酸素の透過しにくいパッシベーション膜８２６の存在により、酸化物半導体薄膜層２３に対して酸素を供給しにくいことになる。
一方、図１１および図１２に示した比較例２では、チャネル保護層が形成されていない。また、シリコン酸化膜による第１のパッシベーション膜９２６Ａと、シリコン窒化膜による第２のパッシベーション９２６Ｂとにより、パッシベーション形成工程にて酸素を脱離させないようになっている。また、チャネル保護層が形成されず、酸化物半導体薄膜層２３上にソース・ドレイン電極９２５（９２５Ａ〜９２５Ｃ）およびパッシベーション膜９２６Ａ，９２６Ｂが形成されるため、工程が単純化される。
しかしながら、この比較例２の手法では、ソース・ドレイン電極９２５を形成する工程で酸素脱離などが発生してしまい、良好なトランジスタ特性が得られない。すなわち、良好なトランジスタ特性を回復させるためには、ソース・ドレイン電極９２５の形成後に酸素を供給し直す必要がある。
これらに対して、本実施の形態では、酸化物絶縁体からなる第１のチャネル保護層２４Ａによって、酸化物半導体薄膜層２３からの酸素の脱離が抑えられる。また、この第１のチャネル保護層２４Ａ上における酸素透過性の低い材料からなる第２のチャネル保護層２４Ｂによっても、酸化物半導体薄膜層２３からの酸素の脱離が抑えられる。そして、このようなチャネル保護層２４の上層にソース・ドレイン電極２５が形成されているため、ソース・ドレイン電極２５の形成時にも、酸化物半導体薄膜層２３からの酸素の脱離が抑えられる。
さらに、チャネル保護層２４が従来のパッシベーション膜としての機能も有しているため、従来よりも構成が簡易となる。
以上のように本実施の形態では、下層側の第１のチャネル保護層２４Ａと上層側の第２のチャネル保護層２４Ｂとからなるチャネル保護層２４を設けるようにしたので、チャネル保護層２４およびソース・ドレイン電極２５の形成時において、酸化物半導体薄膜層２３からの酸素の脱離を抑えることができ、リーク電流を低減することができる。また、チャネル保護層２４が従来のパッシベーション膜としての機能も有するようにしたので、従来よりも簡易な構成および製造工程となる。よって、酸化物半導体薄膜層２３を含む薄膜トランジスタにおいて、簡易な構成により信頼性を向上させることが可能となる。
具体的には、従来のチャネル保護膜では、ソース・ドレイン形成時におけるスパッタの際の高温真空条件、あるいは初期プラズマ発生時において、チャネル保護膜周辺の酸化物半導体薄膜層から酸素脱離が生じ、ソース・ドレイン電極間に弱いリーク電流が発生するおそれがあった。これに対し、本実施の形態ではこれを抑制することができる。
また、このようなＴＦＴ２０を用いた表示装置では、安価かつ高品位のフラットパネルディスプレイを実現することが可能となる。
＜２．第２の実施の形態＞
（ＴＦＴの構成例）
図１３は、本発明の第２の実施の形態に係るＴＦＴ基板１の画素駆動回路１４０の一部（図２のサンプリング用トランジスタ３Ａおよび保持容量３Ｃに相当する部分）の平面構成を表したものである。本実施の形態は、以下説明するホール（開口部）を設けるようにしたことを除いては、上記第１の実施の形態と全く同一である。よって、対応する構成要素には同一の符号を付して説明する。
まず、上記第１の実施の形態では、ＴＦＴ２０の形成の際において、ソース・ドレイン電極２５を形成するときに、場合によっては酸化物半導体薄膜層２３から酸素の脱離が発生し、トランジスタ特性が劣化してしまうことがありうる。
そこで、本実施の形態では、図１３（Ａ）〜（Ｃ）に示したＴＦＴ２０Ａ〜２０Ｃのように、チャネル保護層２４のパターニング時（コンタクトホールの形成時：図７のステップＳ１９）に、チャネル保護層２４におけるチャネル領域の近傍に、酸化物半導体薄膜層２３へ貫通するホール（開口部）Ｈ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３を形成するようにしている。
このようなホールは、チャネル領域の近傍（例えば、１０μｍ以遠かつ２０μｍ以内）に設けるようにすることが好ましく、さらに図１３（Ａ）に示したＴＦＴ２０Ａのように、ソース・ドレイン電極２５間に跨らないように配置することが望ましい。これは、このようなホールは、後の工程で酸素脱離を引き起こす可能性があるからであり、酸素脱離が起こって酸化物半導体薄膜層２３が導電体化してしまった場合にも、ソース・ドレイン電極２５間にチャネル領域以上の低抵抗領域を作らないようにするためである。
また、図１３（Ｂ），（Ｃ）に示したＴＦＴ２０Ｂ，２０Ｃでは、上記のような酸素脱離が起こってしまった場合にもソース・ドレイン電極２５間には影響を及ぼさないように、ソースあるいはドレインの片側に、ホールＨ２１，Ｈ２２，Ｈ３が形成されている。この際も、ホールＨ２１，Ｈ２２，Ｈ３は、チャネル領域の近傍（例えば、１０μｍ以遠かつ２０μｍ以内）に設けるようにすることが好ましい。
なお、この場合の酸化物半導体薄膜層２３への酸素追加を目的としたプロセスは、ソース・ドレイン電極２５の形成後に行われ、その後はホールを前述の平坦化絶縁膜５１などによって被覆するようにすることが好ましい。
（ＴＦＴ基板１を形成する工程）
本実施の形態のＴＦＴ２０Ａ〜２０Ｃは、例えば以下のようにして形成することができる。まず、コンタクトホールを形成する工程（図７のステップＳ１９）において、チャネル保護層２４におけるチャネル領域の近傍をもパターニングすることにより、上記したホールＨ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３を形成する（図７のステップＳ１９０）。そして、このようなホールＨ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３を形成した後に酸素アニール処理を施すことにより、ホールを介して酸化物半導体薄膜層２３に対して酸素を供給する（図７のステップＳ２０またはステップＳ２２）。
具体的には、ソース・ドレイン電極２５の形成後にアニール処理を行う場合（ステップＳ２２）、以下のようにして行う。まず、ソース・ドレイン電極２５の形成後に、例えば酸素：窒素＝３０：７０の雰囲気にて、例えば３００℃のアニール処理を２時間程度行う。これにより、チャネル保護層２４に形成されたホールを通じて照射された酸素は、酸化物半導体薄膜層２３中、もしくは隣接膜（ゲート絶縁膜２３または第１のチャネル保護層２４Ａ）との界面を通じて酸化物半導体薄膜層２３内のチャネル領域へ供給される。その結果、トランジスタ特性が十分に回復することとなる。続いて、感光性のあるアクリル樹脂またはポリイミドを塗布し、例えば１３０℃でベーク後、露光・現像してパターニングし、例えば２２０℃で焼成する。このような工程後においても、ホールを通じて酸素が顕著に脱離することはなく、トランジスタ特性が劣化することはない。
以上のように本実施の形態では、コンタクトホールを形成する工程において、チャネル保護層２４におけるチャネル領域の近傍もパターニングすることにより、酸化物半導体薄膜層２４へ貫通するホールＨ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３を形成するようにしたので、上記第１の実施の形態における効果に加え、以下の効果が得られる。すなわち、そのようなホールを形成した後に酸素アニール処理を施すことにより、フォトリソグラフィ工程を追加することなく、ホールを介して酸化物半導体薄膜層２３に対して酸素を供給することが可能となる。
言い換えると、ソース・ドレイン電極２５の形成後においても、酸化物半導体薄膜層２３に酸素を供給できるようにし（酸素を補うようにし）、トランジスタ動作および信頼性を確保する（回復させる）ことが可能となる。
＜３．モジュールおよび適用例＞
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態の表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
（モジュール）
上記実施の形態の表示装置は、例えば、図１４に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板７１および接着層６０から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路１２０および走査線駆動回路１３０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１５は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
（適用例２）
図１６は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
（適用例３）
図１７は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
（適用例４）
図１８は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
（適用例５）
図１９は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
以上、第１および第２の実施の形態ならびにそれらの適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、酸化物半導体薄膜層２３への十分な酸素供給および酸素脱離の低減を考慮すると、図７を用いて以下説明するような酸素アニール処理を行うことが好ましいといえる。
すなわち、まず、理想的には、以下の（１）を実行するようにするのが好ましい。
（１）酸化物半導体薄膜２３の形成時に、酸素量を最適化する（図７中の符号Ｐ１参照；ステップＳ１３０）と共に、十分な酸素バリア性を有するチャネル保護層２４を形成するまでは、酸素脱離させないようにする。
しかしながら、上記（１）は、酸化物半導体薄膜層２３または第１のチャネル保護層２４Ａの形成工程自体が高温工程であるため、手法がかなり限定される。したがって、以下の（２）〜（５）に示した工程時点において酸素アニール処理を行うことが好ましい。
（２）酸化物半導体薄膜層２３の形成後かつ第１のチャネル保護層２４Ａの形成前において、例えば一酸化二窒素プラズマ，酸素プラズマ，オゾン処理など、酸化物半導体薄膜層２３に対して酸素を供給するプロセスを導入する（図７中の符号Ｐ２参照；ステップＳ１４）。
（３）第１のチャネル保護層２４Ａの形成後かつ第２のチャネル保護層２４Ｂの形成前に、酸素アニール処理を行う（図７中の符号Ｐ３参照；ステップＳ１６）。
（４）第１のチャネル保護層２４Ａおよび酸素透過性の低い第２のチャネル保護層２４Ｂの形成後に、強力な酸素アニール処理を行う。（図７中の符号Ｐ４参照；ステップＳ１８）。
（５）第１のチャネル保護層２４Ａおよび第２のチャネル保護層２４Ｂの形成後に、コンタクトホールを形成する（図７中の符号Ｐ５参照；ステップＳ１９０）。その後、酸素アニール処理を行ってから、ソース・ドレイン電極２５を形成する（図７中の符号Ｐ５参照；ステップＳ２０）
また、ソース・ドレイン電極２５の形成工程において酸素脱離が発生してしまう場合、以下の（６）に示した工程時点において酸素アニール処理を行うことが好ましい。
（６）第１のチャネル保護層２４Ａおよび第２のチャネル保護層２４Ｂの形成後に、上記第２の実施の形態で説明したホールＨ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３を形成する（図７中の符号Ｐ６参照；ステップＳ１９０）。その後、ソース・ドレイン電極２５を形成してから酸素アニール処理を行う（図７中の符号Ｐ６参照；ステップＳ２２）。なお、その後はホールを前述の平坦化絶縁膜５１などによって被覆するようにすることが好ましい。
また、例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。具体的には、上記実施の形態等では、第２のチャネル保護層２４Ｂが酸素透過性および水蒸気透過性の低い材料により構成されている場合について説明したが、そのような場合には限られない。すなわち、例えば、第１のチャネル保護層２４Ａおよび第２のチャネル保護層２４Ｂの少なくとも一方が、酸素透過性および水蒸気透過性の低い材料により構成されているようにすればよい。
更に、上記実施の形態等では、有機発光素子１０Ｒ，１０Ｂ，１０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
本発明の第１の実施の形態に係る表示装置の構成を表す図である。 図１に示した画素駆動回路の一例を表す等価回路図である。 図２に示したＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。 図３に示したＴＦＴの構成を表す断面図である。 酸化物半導体を用いたＴＦＴの特性を表す図である。 図１に示した表示領域の構成を表す断面図である。 図３および図４に示したＴＦＴ基板（ＴＦＴ）の形成工程の一例を表す流れ図である。 酸化物半導体の酸素の脱離によるＴＦＴ動作への影響を説明するための図である。 比較例１に係るＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。 図９に示したＴＦＴの構成を表す断面図である。 比較例２に係るＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。 図１１に示したＴＦＴの構成を表す断面図である。 本発明の第２の実施の形態に係るＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
符号の説明
１…ＴＦＴ基板、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、１０…基板、１０Ｒ，１０Ｇ，１０Ｂ…有機発光素子、２０…ＴＦＴ、２１…ゲート電極、２２…ゲート絶縁膜、２３…酸化物半導体薄膜層、２４…チャネル保護層、２４Ａ…第１のチャネル保護層、２４Ｂ…第２のチャネル保護層、２５…ソース・ドレイン電極、３０…キャパシタ、５１…平坦化絶縁膜、５２…アノード、５３…電極間絶縁膜、５４…有機層、５５…カソード、５６…保護膜、６０…接着層、７１…封止用基板、１１０…表示領域、１４０…画素駆動回路、Ｈ１１〜Ｈ１４，Ｈ２１，Ｈ２２，Ｈ３…ホール（開口部）。

Claims (15)

  1. ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上において、前記ゲート電極に対応してチャネル領域を形成する酸化物半導体薄膜層と、
    前記ゲート絶縁膜および前記酸化物半導体薄膜層上において少なくとも前記チャネル領域に対応する領域に形成され、下層側の第１のチャネル保護層と、上層側の第２のチャネル保護層とを含んで構成されたチャネル保護層と、
    前記チャネル保護層上に形成され、前記酸化物半導体薄膜層と電気的に接続されたソース・ドレイン電極と
    を備え、
    前記第１のチャネル保護層が、酸化物絶縁体により構成されると共に、前記第１および第２のチャネル保護層のうちの少なくとも一方が、低酸素透過性材料により構成されている
    薄膜トランジスタ。
  2. 前記第１のチャネル保護層が、前記酸化物半導体薄膜層から酸素を脱離させない材料により構成されている
    請求項１に記載の薄膜トランジスタ。
  3. 前記第１および第２のチャネル保護層のうちの少なくとも一方が、０．１（ｃｃ／ｍ２ｄａｙ）以下の酸素透過率を有する材料により構成されている
    請求項１に記載の薄膜トランジスタ。
  4. 前記第１のチャネル保護層が、前記酸化物半導体薄膜層に対して水素を供給しない材料により構成されている
    請求項１に記載の薄膜トランジスタ。
  5. 前記第１および第２のチャネル保護層のうちの少なくとも一方が、低水蒸気透過性材料により構成されている
    請求項１に記載の薄膜トランジスタ。
  6. 前記第１および第２のチャネル保護層のうちの少なくとも一方が、０．１（ｇ／ｍ２ｄａｙ）以下の水蒸気透過率を有する材料により構成されている
    請求項５に記載の薄膜トランジスタ。
  7. 前記第１のチャネル保護層が、酸化シリコン、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化アルミニウム、それらの窒素含有物、または窒化シリコンにより構成されている
    請求項２に記載の薄膜トランジスタ。
  8. 前記チャネル保護層における前記チャネル領域の近傍に、前記酸化物半導体薄膜層へ貫通する開口部が設けられている
    を備えた請求項１ないし７のいずれか１項に記載の薄膜トランジスタ。
  9. 表示素子と、この表示素子を駆動するための薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上において、前記ゲート電極に対応してチャネル領域を形成する酸化物半導体薄膜層と、
    前記ゲート絶縁膜および前記酸化物半導体薄膜層上において少なくとも前記チャネル領域に対応する領域に形成され、下層側の第１のチャネル保護層と、上層側の第２のチャネル保護層とを含んで構成されたチャネル保護層と、
    前記チャネル保護層上に形成され、前記酸化物半導体薄膜層と電気的に接続されたソース・ドレイン電極と
    を有し、
    前記第１のチャネル保護層が、酸化物絶縁体により構成されると共に、前記第１および第２のチャネル保護層のうちの少なくとも一方が、低酸素透過性材料により構成されている
    表示装置。
  10. 前記表示素子は、アノードと、発光層を含む有機層と、カソードとを有する有機発光素子である
    請求項９に記載の表示装置。
  11. 基板上に、ゲート電極およびゲート絶縁膜をこの順に形成する工程と、
    前記ゲート電極に対応してチャネル領域を有する酸化物半導体薄膜層を形成する工程と、
    前記ゲート絶縁膜および前記酸化物半導体薄膜層上の少なくとも前記チャネル領域に対応する領域に、下層側の第１のチャネル保護層と上層側の第２のチャネル保護層とを含むチャネル保護層を形成する工程と、
    前記チャネル保護層をパターニングすることにより、前記酸化物半導体薄膜層と電気的に接続するためのコンタクトホールを形成する工程と、
    前記チャネル保護層および前記コンタクトホール上に、ソース・ドレイン電極を形成する工程と
    を含み、
    前記第１のチャネル保護層として、酸化物絶縁体を用いると共に、前記第１および第２のチャネル保護層のうちの少なくとも一方として、低酸素透過性材料を用いる
    薄膜トランジスタの製造方法。
  12. 前記第１のチャネル保護層を形成する工程において、成膜ガスの組成に水素を含まないようにする
    請求項１１に記載の薄膜トランジスタの製造方法。
  13. 前記コンタクトホールを形成する工程において、前記第１および第２のチャネル保護層における前記チャネル領域の近傍をもパターニングすることにより、前記酸化物半導体薄膜層へ貫通する開口部を形成する
    請求項１１に記載の薄膜トランジスタの製造方法。
  14. 前記開口部を形成した後に酸素アニール処理を施すことにより、前記開口部を介して前記酸化物半導体薄膜層に対して酸素を供給する
    請求項１１に記載の薄膜トランジスタの製造方法。
  15. 前記酸化物半導体薄膜層の形成後かつ前記第１のチャネル保護層の形成前、前記第１のチャネル保護層の形成後かつ前記第２のチャネル保護層の形成前、または前記第２のチャネル保護層の形成後において、酸素アニール処理を施すことにより、前記酸化物半導体薄膜層に対して酸素を供給する
    請求項１１ないし１４のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2008308271A 2008-12-03 2008-12-03 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 Active JP5515281B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008308271A JP5515281B2 (ja) 2008-12-03 2008-12-03 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US12/629,283 US8309956B2 (en) 2008-12-03 2009-12-02 Thin film transistor, display unit, and method of manufacturing thin film transistor
CN201210117644XA CN102646718A (zh) 2008-12-03 2009-12-03 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN200910253625A CN101752426A (zh) 2008-12-03 2009-12-03 薄膜晶体管、显示单元和制造薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308271A JP5515281B2 (ja) 2008-12-03 2008-12-03 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法

Publications (3)

Publication Number Publication Date
JP2010135462A true JP2010135462A (ja) 2010-06-17
JP2010135462A5 JP2010135462A5 (ja) 2012-01-12
JP5515281B2 JP5515281B2 (ja) 2014-06-11

Family

ID=42221943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308271A Active JP5515281B2 (ja) 2008-12-03 2008-12-03 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US8309956B2 (ja)
JP (1) JP5515281B2 (ja)
CN (2) CN101752426A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2395399A2 (en) 2010-06-14 2011-12-14 Ricoh Company, Ltd. Powder container and image forming apparatus incorporating same
JP2012023360A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法
KR20120104097A (ko) * 2011-03-11 2012-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5284544B2 (ja) * 2010-12-20 2013-09-11 シャープ株式会社 半導体装置および表示装置
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
KR101345535B1 (ko) 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
JP2014030000A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014082391A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US8906738B2 (en) 2010-11-05 2014-12-09 Sony Corporation Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
US9054197B2 (en) 2012-02-03 2015-06-09 Sony Corporation Thin-film transistor, display unit, and electronic apparatus
US9209306B2 (en) 2012-04-24 2015-12-08 Japan Display Inc. Thin film transistor and display device using the same
KR20160078424A (ko) 2013-10-30 2016-07-04 가부시키가이샤 리코 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템
JP2016149562A (ja) * 2011-03-25 2016-08-18 株式会社半導体エネルギー研究所 積層構造体、及びその作製方法
JP2016173829A (ja) * 2010-08-19 2016-09-29 株式会社半導体エネルギー研究所 入出力装置の作製方法、及び入出力装置
EP3118900A1 (en) 2015-07-14 2017-01-18 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10008181B2 (en) 2016-03-11 2018-06-26 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10204973B2 (en) 2014-01-15 2019-02-12 Joled Inc. Display device and thin-film transistors substrate
JP2022179498A (ja) * 2010-07-01 2022-12-02 株式会社半導体エネルギー研究所 固体撮像装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20130054275A (ko) * 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
KR20130090405A (ko) * 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9336739B2 (en) * 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5864163B2 (ja) * 2010-08-27 2016-02-17 株式会社半導体エネルギー研究所 半導体装置の設計方法
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI415318B (zh) 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
CN102447062B (zh) * 2010-10-13 2014-02-05 元太科技工业股份有限公司 晶体管结构
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9136128B2 (en) 2011-08-31 2015-09-15 Micron Technology, Inc. Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials
KR101946917B1 (ko) * 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자 제조방법
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10032924B2 (en) 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
TWI754193B (zh) * 2014-04-30 2022-02-01 日商半導體能源研究所股份有限公司 發光元件、發光裝置、照明裝置、及電子設備
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
US20200220024A1 (en) * 2017-09-29 2020-07-09 Intel Corporation Charge trap layer in back-gated thin-film transistors
CN111816777A (zh) * 2019-04-11 2020-10-23 陕西坤同半导体科技有限公司 一种oled发光器件及其制作方法
CN110071122B (zh) * 2019-04-18 2021-01-15 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175502A (ja) * 1991-12-25 1993-07-13 Seiko Epson Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007142195A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP2915397B1 (ja) * 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005055309A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175502A (ja) * 1991-12-25 1993-07-13 Seiko Epson Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007142195A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2395399A2 (en) 2010-06-14 2011-12-14 Ricoh Company, Ltd. Powder container and image forming apparatus incorporating same
US9076876B2 (en) 2010-06-18 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012023360A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 半導体装置
US9685561B2 (en) 2010-06-18 2017-06-20 Semiconductor Energy Laboratories Co., Ltd. Method for manufacturing a semiconductor device
US9349820B2 (en) 2010-06-18 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2022179498A (ja) * 2010-07-01 2022-12-02 株式会社半導体エネルギー研究所 固体撮像装置
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP7390452B2 (ja) 2010-07-01 2023-12-01 株式会社半導体エネルギー研究所 固体撮像装置
JP2016173829A (ja) * 2010-08-19 2016-09-29 株式会社半導体エネルギー研究所 入出力装置の作製方法、及び入出力装置
US8906738B2 (en) 2010-11-05 2014-12-09 Sony Corporation Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
KR101345535B1 (ko) 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
JP5284544B2 (ja) * 2010-12-20 2013-09-11 シャープ株式会社 半導体装置および表示装置
JPWO2012086513A1 (ja) * 2010-12-20 2014-05-22 シャープ株式会社 半導体装置および表示装置
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法
US11387116B2 (en) 2011-03-11 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR20120104097A (ko) * 2011-03-11 2012-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10615052B2 (en) 2011-03-11 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102084921B1 (ko) * 2011-03-11 2020-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2016149562A (ja) * 2011-03-25 2016-08-18 株式会社半導体エネルギー研究所 積層構造体、及びその作製方法
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US9159836B2 (en) 2011-09-27 2015-10-13 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, and display device
US9324879B2 (en) 2011-09-27 2016-04-26 Kabushiki Kaisha Toshiba Thin film transistor, method for manufacturing same, and display device
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置
US10243081B2 (en) 2012-01-25 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9054197B2 (en) 2012-02-03 2015-06-09 Sony Corporation Thin-film transistor, display unit, and electronic apparatus
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
US9209306B2 (en) 2012-04-24 2015-12-08 Japan Display Inc. Thin film transistor and display device using the same
US9812578B2 (en) 2012-04-24 2017-11-07 Japan Display Inc. Thin film transistor and display device using the same
JP2020065080A (ja) * 2012-06-29 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
US10811521B2 (en) 2012-06-29 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11393918B2 (en) 2012-06-29 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2014030000A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014082391A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
KR20160078424A (ko) 2013-10-30 2016-07-04 가부시키가이샤 리코 전계 효과형 트랜지스터, 표시 소자, 영상 표시 장치 및 시스템
US10204973B2 (en) 2014-01-15 2019-02-12 Joled Inc. Display device and thin-film transistors substrate
EP3118900A1 (en) 2015-07-14 2017-01-18 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10008181B2 (en) 2016-03-11 2018-06-26 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10403234B2 (en) 2016-03-11 2019-09-03 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system

Also Published As

Publication number Publication date
CN101752426A (zh) 2010-06-23
CN102646718A (zh) 2012-08-22
US20100133525A1 (en) 2010-06-03
US8309956B2 (en) 2012-11-13
JP5515281B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
KR101651679B1 (ko) 박막 트랜지스터 및 표시 장치
US8748878B2 (en) Thin film transistor, method of manufacturing the same, and display device
US9276120B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
JP6019329B2 (ja) 表示装置および電子機器
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2012182165A (ja) 表示装置および電子機器
JP2011155061A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP6500202B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP6500203B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2013207015A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5515281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350