JPWO2012086513A1 - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
JPWO2012086513A1
JPWO2012086513A1 JP2012549762A JP2012549762A JPWO2012086513A1 JP WO2012086513 A1 JPWO2012086513 A1 JP WO2012086513A1 JP 2012549762 A JP2012549762 A JP 2012549762A JP 2012549762 A JP2012549762 A JP 2012549762A JP WO2012086513 A1 JPWO2012086513 A1 JP WO2012086513A1
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor device
oxygen supply
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012549762A
Other languages
English (en)
Other versions
JP5284544B2 (ja
Inventor
守口　正生
正生 守口
庸輔 神崎
庸輔 神崎
雄大 高西
雄大 高西
崇嗣 楠見
崇嗣 楠見
広志 松木薗
広志 松木薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012549762A priority Critical patent/JP5284544B2/ja
Application granted granted Critical
Publication of JP5284544B2 publication Critical patent/JP5284544B2/ja
Publication of JPWO2012086513A1 publication Critical patent/JPWO2012086513A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本発明による半導体装置（１００）は、薄膜トランジスタ（１０）を備えた半導体装置であって、基板（６０）の上に形成された、薄膜トランジスタ（１０）のゲート電極（６２）と、ゲート電極（６２）の上に形成されたゲート絶縁層（６６）と、ゲート絶縁層（６６）の上に形成された酸化物半導体層（６８）と、酸化物半導体層（６８）の上に配置されたソース電極（７０ｓ）及びドレイン電極（７０ｄ）と、酸化物半導体層（６８）、ソース電極（７０ｓ）、及びドレイン電極（７０ｄ）の上に形成された保護層（７２）と、保護層（７２）の上に形成された酸素供給層（７４）と、酸素供給層（７４）の上に形成された拡散防止層（７８）とを備えている。

Description

本発明は、薄膜トランジスタを備える半導体装置および表示装置に関する。
アクティブマトリクス型の液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置は、一般に、画素毎にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、「ＴＦＴ」とも呼ぶ）が形成された基板（以下、「ＴＦＴ基板」と呼ぶ）と、対向電極およびカラーフィルタなどが形成された対向基板と、ＴＦＴ基板と対向基板との間に設けられた液晶層などの光変調層とを備えている。
ＴＦＴ基板には、複数のソース配線と、複数のゲート配線と、これらの交差部にそれぞれ配置された複数のＴＦＴと、液晶層などの光変調層に電圧を印加するための画素電極と、補助容量配線および補助容量電極などが形成されている。
ＴＦＴ基板の構成は、例えば特許文献１に開示されている。以下、図面を参照しながら、特許文献１に開示されたＴＦＴ基板の構成を説明する。
図３０（ａ）は、ＴＦＴ基板の概略を示す模式的な平面図であり、図３０（ｂ）は、ＴＦＴ基板における１個の画素を示す拡大平面図である。また、図３１は、図３０に示す半導体装置におけるＴＦＴおよび端子部の断面図である。
図３０（ａ）に示すように、ＴＦＴ基板は、複数のゲート配線２０１６と、複数のソース配線２０１７とを有している。これらの配線２０１６、２０１７で包囲されたそれぞれの領域２０２１が「画素」となる。ＴＦＴ基板のうち画素が形成される領域（表示領域）以外の領域２０４０には、複数のゲート配線２０１６およびソース配線２０１７のそれぞれを駆動回路に接続するための複数の接続部２０４１が配置されている。各接続部２０４１は、外部配線と接続するための端子部を構成する。
図３０（ｂ）および図３１に示すように、画素となる各領域２０２１を覆うように画素電極２０２０が設けられている。また、各領域２０２１にはＴＦＴが形成されている。ＴＦＴは、ゲート電極Ｇと、ゲート電極Ｇを覆うゲート絶縁膜２０２５、２０２６と、ゲート絶縁膜２０２６上に配置された半導体層２０１９と、半導体層２０１９の両端部にそれぞれ接続されたソース電極Ｓおよびドレイン電極Ｄとを有している。ＴＦＴは保護膜２０２８で覆われている。保護膜２０２８と画素電極２０２０との間には、層間絶縁膜２０２９が形成されている。ＴＦＴのソース電極Ｓはソース配線２０１７に、ゲート電極Ｇはゲート配線２０１６に接続されている。また、ドレイン電極Ｄは、コンタクトホール２０３０内で画素電極２０２０に接続されている。
また、ゲート配線２０１６と平行に補助容量配線２０１８が形成されている。補助容量配線２０１８は補助容量に接続されている。ここでは、補助容量は、ドレイン電極Ｄと同じ導電膜から形成された補助容量電極２０１８ｂと、ゲート配線２０１６と同じ導電膜から形成された補助容量電極２０１８ａと、それらの間に位置するゲート絶縁膜２０２６とから構成されている。
各ゲート配線２０１６またはソース配線２０１７から延びた接続部２０４１上には、ゲート絶縁膜２０２５、２０２６および保護膜２０２８が形成されておらず、接続部２０４１の上面と接するように接続配線２０４４が形成されている。これにより、接続部２０４１と接続配線２０４４との電気的な接続が確保されている。
なお、図３１に示すように、液晶表示装置では、ＴＦＴ基板は、液晶層２０１５を挟んで、対向電極やカラーフィルタが形成された基板２０１４と対向するように配置される。
このようなＴＦＴ基板を製造する際には、画素となる領域２０２１（「画素部」ともいう。）と、端子部とを共通のプロセスで形成し、マスク数や工程数の増大を抑えることが好ましい。
上記のＴＦＴ基板を製造しようとすると、ゲート絶縁膜２０２５、２０２６および保護膜２０２８のうち端子配置領域２０４０に位置する部分、および、ゲート絶縁膜２０２５および保護膜２０２８のうち補助容量が形成される領域に位置する部分をエッチングする必要がある。特許文献１には、有機絶縁膜を用いて層間絶縁膜２０２９を形成し、これをマスクとして、これらの絶縁膜２０２５、２０２６、および保護膜２０２８をエッチングすることが開示されている。
近年、シリコン半導体膜の代わりに、ＩＧＺＯ（ＩｎＧａＺｎＯX）などの酸化物半導体膜を用いてＴＦＴのチャネル層を形成することが提案されている。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体がアモルファスシリコンよりも高い移動度を有していることから、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できる。
特許文献２には、酸化物半導体ＴＦＴの一例が記載されている。また、特許文献３には、非晶質酸化物半導体の活性層を備えた電界効果型トランジスタの例が記載されている。
特許文献３には、非晶質酸化物半導体層を形成するために、基板上に非晶質酸化物半導体層を形成する前に、基板表面にオゾン雰囲気中で紫外線を照射したり、基板表面にプラズマを照射したり、あるいは基板表面を過酸化水素で洗浄することが記載されている。また、この文献には、非晶質酸化物を含む活性層を形成する工程を、オゾンガス、窒素酸化物ガス等の雰囲気の中で行なうことや、基板上に非晶質酸化物を形成した後に、非晶質酸化物の成膜温度よりも高い温度で熱処理を行なうことなどが記載されている。
特開２００８−１７０６６４号公報 特開２００３−２９８０６２号公報 特開２００６−１６５５３１号公報
しかしながら、酸化物半導体ＴＦＴでは、ＴＦＴの製造プロセス中、例えば熱処理工程等において酸素欠損が生じ、キャリア電子が生じて不要なＯＦＦ電流が発生するなどの問題が発生し得る。また、ソース・ドレイン電極のエッチング工程やその上部の絶縁層の形成工程において、下方にある酸化物半導体層が、還元作用等のダメージを受けるという問題も生じ得る。
本願発明者が検討した結果、酸化物半導体層がその下部のゲート絶縁層、またはその上部の保護層等と接する構成の酸化物半導体ＴＦＴにおいては、酸化物半導体層内部、または酸化物半導体層と絶縁層、保護層等との界面近傍に酸素欠損等による欠陥準位が発生し易く、それにより、ＴＦＴの特性低下、信頼性低下、品質のばらつき増加等の問題が発生することがわかった。
上記特許文献３には、特性の優れたトランジスタを得るために、非晶質酸化物を形成した後に、非晶質酸化物の成膜温度よりも高い温度で熱処理を行なうことなどが記載されているが、このような方法によっても、酸素欠損に起因する欠陥準位の低減を行なうことはできず、良好なＴＦＴ特性を得ることは難しい。
本発明は、上記に鑑みてなされたものであり、酸化物半導体ＴＦＴの酸化物半導体層に発生する欠陥を低減して、ＴＦＴ特性の優れた半導体装置を製造することを目的とする。また本発明は、そのような半導体装置をＴＦＴ基板として備えた高性能の表示装置を提供することを目的とする。
本発明による半導体装置は、薄膜トランジスタを備えた半導体装置であって、基板の上に形成された、前記薄膜トランジスタのゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された酸化物半導体層と、前記酸化物半導体層の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された保護層と、前記保護層の上に形成された酸素供給層と、前記酸素供給層の上に形成された拡散防止層と、を備えている。
ある実施形態では、前記酸素供給層は、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。
ある実施形態では、前記酸素供給層は、アクリル樹脂、ＳＯＧ材料、シリコーン樹脂、エステル重合樹脂、あるいはシラノール基、ＣＯ−ＯＲ基、またはＳｉ−ＯＨ基を含む樹脂からなる。
ある実施形態では、前記酸素供給層の厚さは５００ｎｍ〜３５００ｎｍの範囲にある。
ある実施形態では、前記拡散防止層は、酸化シリコン、窒化シリコン、または酸窒化シリコンからなる。
ある実施形態では、前記拡散防止層の厚さは５０ｎｍ〜５００ｎｍの範囲にある。
ある実施形態では、前記保護層は、酸化シリコンまたは窒化シリコンからなる。
ある実施形態では、前記半導体装置は、前記ゲート電極と同じ材料で形成された下部配線と、前記ソース電極および前記ドレイン電極と同じ材料で形成された上部配線と、前記上部配線と前記下部配線とが接続された接続部と、を備え、前記接続部において、前記上部配線と前記下部配線とが、前記ゲート絶縁層を貫通するコンタクトホールを介して接続されている。
ある実施形態では、前記接続部において、前記コンタクトホールは酸化物半導体層と前記ゲート絶縁層とを貫通するように形成されており、前記上部配線と前記下部配線とが、前記コンタクトホールを介して接続されている。
ある実施形態では、前記接続部は、前記下部配線の上に形成された絶縁層と、前記絶縁層の上に形成された上部配線と、前記上部配線の上に形成された保護層と、前記保護層の上に形成された酸素供給層と、前記酸素供給層の上に形成された拡散防止層と、前記拡散防止層の上に形成された導電層と、を有し、前記接続部の前記絶縁層、前記上部配線、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するようにコンタクトホールが形成されており、前記コンタクトホール内に形成された前記導電層を介して、前記下部配線と前記上部配線とが電気的に接続されている。
ある実施形態では、前記接続部は、前記下部配線の上に形成された絶縁層と、前記絶縁層の上に形成された前記上部配線と、前記上部配線の上に形成された保護層と、前記保護層の上に形成された酸素供給層と、前記酸素供給層の上に形成された拡散防止層と、前記拡散防止層の上に形成された導電層と、を有し、前記接続部の前記保護層、前記酸素供給層、および前記拡散防止層を貫通するように第１コンタクトホールが形成されており、前記接続部の前記絶縁層、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するように第２コンタクトホールが形成されており、前記第１コンタクトホール内で前記上部配線と前記導電層とが電気的に接続されており、前記第２コンタクトホール内で前記下部配線と前記導電層とが電気的に接続されている。
ある実施形態では、前記半導体装置は、前記ゲート電極と同じ材料による補助容量電極と、前記補助容量電極の上に、前記補助容量電極に接するように形成された前記拡散防止層と、前記拡散防止層の上に形成された補助容量対向電極と、を有する補助容量を備えている。
ある実施形態では、前記半導体装置は、前記ゲート電極と同じ材料による補助容量電極と、前記補助容量電極の上に、前記補助容量電極に接するように形成された第１導電層と、前記第１導電層の上に、前記前記第１導電層に接するように形成された前記拡散防止層と、前記拡散防止層の上に形成された補助容量対向電極と、を有する補助容量を備えている。
ある実施形態では、前記半導体装置は、前記ゲート電極と同じ材料による補助容量電極と、前記補助容量電極の上に、前記補助容量電極に接するように形成された酸化物半導体層と、前記補助容量電極上の前記酸化物半導体層に接するように形成された前記拡散防止層と、前記拡散防止層の上に形成された補助容量対向電極と、を有する補助容量を備えている。
本発明による表示装置は、上記の半導体装置を含む表示装置であって、前記拡散防止層の上に形成された画素電極を備え、前記画素電極が、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するコンタクトホールを介して前記ドレイン電極に接続されている。
本発明による他の表示装置は、上記の半導体装置を含む表示装置であって、前記酸素供給層と前記拡散防止層との間に配置された下層電極と、前記拡散防止層の上に配置され、前記薄膜トランジスタの前記ドレイン電極に接続された上層電極と、を備えたフリンジフィールド型の表示装置である。
ある実施形態では、他の表示装置は、前記ゲート電極と同じ材料によって形成されたコモン線を備え、前記コモン線と前記下層電極とが、前記ゲート絶縁層、前記保護層、および前記酸素供給層とを貫通するコンタクトホールを介して接続されている。
本発明による半導体装置のある実施形態では、前記保護層の密度は１．９〜２．２ｇ／ｃｍ3の範囲内にある。
本発明による半導体装置のある実施形態では、前記保護層は、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された第１保護層、および前記第１保護層の上に形成された、前記第１保護層よりも密度の低い第２保護層からなる。
ある実施形態では、前記第１保護層の密度は２．１〜２．４ｇ／ｃｍ3の範囲内にあり、前記第２保護層の密度は１．９〜２．２ｇ／ｃｍ3の範囲内にある。
本発明による半導体装置のある実施形態は、前記酸化物半導体層と前記ソース電極およびドレイン電極との間に形成されたエッチングストッパ層を備えている。
本発明による他の表示装置は、上記の半導体装置を備えた表示装置である。
本発明による他の半導体装置は、薄膜トランジスタを備えた半導体装置であって、基板の上に形成された、前記薄膜トランジスタのゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された酸化物半導体層と、前記酸化物半導体層の上に配置された、前記薄膜トランジスタのソース電極及びドレイン電極と、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に、前記酸化物半導体層に接するように形成された酸素供給層と、を備えている。
ある実施形態では、半導体装置は、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極と前記酸素供給層との間に配置された保護層を備え、前記酸素供給層は、前記保護層に形成されたコンタクトホールを介して、前記酸化物半導体層に接している。
ある実施形態では、半導体装置は前記酸素供給層の上に形成された拡散防止層を備えている。
ある実施形態では、半導体装置は前記酸化物半導体層と前記ソース電極およびドレイン電極との間に形成されたエッチングストッパ層を備えている。
本発明による他の半導体装置は、薄膜トランジスタを備えた半導体装置であって、基板の上に形成された、前記薄膜トランジスタのゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極の上に形成された酸化物半導体層と、前記酸化物半導体層の上に形成された保護層と、前記保護層の上に形成された酸素供給層と、を備えている。
本発明による他の半導体装置は、薄膜トランジスタを備えたトップゲート型の半導体装置であって、基板の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極の上に形成された酸化物半導体層と、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された絶縁層と、前記絶縁層の上に形成された、前記薄膜トランジスタのゲート電極と、前記絶縁層及び前記ゲート電極の上に形成された酸素供給層と、前記酸素供給層の上に形成された拡散防止層と、を備えている。
本発明による他の表示装置は、上記半導体装置を備えた表示装置である。
本発明によれば、酸素供給層から酸化物半導体層にＨ2Ｏ、ＯＲ基、またはＯＨ基が供給されるため、より欠陥の修復された酸化物半導体層を有する、高性能の半導体装置を得ることができる。また、本発明によれば、ＴＦＴ毎に特性のばらつきが少ない、高信頼性の半導体装置を得ることができる。また、本発明によれば、特性の優れた酸化物半導体ＴＦＴを有する表示装置によって、高品質な表示を提供することが可能となる。
本発明の実施形態１による液晶表示装置１０００の構成を模式的に示す斜視図である。 液晶表示装置１０００のＴＦＴ基板（半導体装置１００）の構成を模式的に示す平面図である。 ＴＦＴ基板１００の表示領域ＤＡの構成を模式的に表した平面図である。 実施形態１によるＴＦＴ１０の構成を模式的に表した断面図である。 実施形態１によるＴＦＴ１０の構成を模式的に表した断面図であり、ＴＦＴ１０による効果を説明するための図である。 （ａ）および（ｂ）は、ＴＦＴ１０による効果を説明するためのグラフであり、（ａ）は、酸素供給層を有するＴＦＴの電圧−電流特性を表しており、（ｂ）は酸素供給層を有しないＴＦＴの電圧−電流特性を表している。 （ａ）〜（ｄ）は、ＴＦＴ基板１００の製造工程を模式的に表した断面図である。 （ｅ）〜（ｇ）は、ＴＦＴ基板１００の製造工程を模式的に表した断面図である。 ＴＦＴ基板１００における上部配線と下部配線との接続部の第１構成例を模式的に表した断面図である。 ＴＦＴ基板１００における接続部の第２構成例を模式的に表した断面図である。 ＴＦＴ基板１００における接続部の第３構成例を模式的に表した断面図である。 本発明の実施形態２によるＴＦＴ基板１００の構成を模式的に表した断面図である。 実施形態２によるＴＦＴ基板１００の第１変形例の構成を模式的に表した断面図である。 実施形態２によるＴＦＴ基板１００の第２変形例の構成を模式的に表した断面図である。 本発明の実施形態３によるＴＦＴ基板１００の画素５０の構成を模式的に表した平面図である。 実施形態３によるＴＦＴ基板１００の構成を模式的に表した断面図である。 実施形態３による画素５０の変形例の構成を模式的に表した平面図である。 本発明の実施形態４によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態５によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態６によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態７によるＴＦＴ１０の構成を模式的に表した断面図である。 実施形態７のＴＦＴ１０による効果を説明するためのグラフであり、実施形態７のＴＦＴ１０の電圧−電流特性を表している。 本発明の実施形態８によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態９によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態１０によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態１１によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態１２によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態１３によるＴＦＴ１０の構成を模式的に表した断面図である。 本発明の実施形態１４による有機ＥＬ表示装置１００２の構成を模式的に表した断面図である。 （ａ）は、従来のＴＦＴ基板の概略を示す模式的な平面図であり、（ｂ）は、（ａ）のＴＦＴ基板における１個の画素を示す拡大平面図である。 図３０に示す従来のＴＦＴ基板におけるＴＦＴおよび端子部の断面図である。
以下、図面を参照しながら、本発明の実施形態による表示装置、半導体装置を説明する。ただし、本発明の範囲は以下の実施形態に限られるものではない。本発明の半導体装置は、酸化物半導体ＴＦＴが形成されたＴＦＴ基板であり、各種表示装置や電子機器などのＴＦＴ基板を広く含むものとする。本実施形態の説明においては、半導体装置を、酸化物半導体ＴＦＴをスイッチング素子として備えた表示装置のＴＦＴ基板として説明する。
（実施形態１）
図１は、本発明の実施形態による液晶表示装置１０００の構成を模式的に示す斜視図である。
図１に示すように、液晶表示装置１０００は、液晶層を挟んで互いに対向するＴＦＴ基板（半導体装置）１００および対向基板２００と、ＴＦＴ基板１００および対向基板２００のそれぞれの外側に配置された偏光板２１０および２２０と、表示用の光をＴＦＴ基板１００に向けて出射するバックライトユニット２３０とを備えている。ＴＦＴ基板１００には、複数の走査線（ゲートバスライン）を駆動する走査線駆動回路２４０、および複数の信号線（データバスライン）を駆動する信号線駆動回路２５０が配置されている。走査線駆動回路２４０および信号線駆動回路２５０は、ＴＦＴ基板１００の内部または外部に配置された制御回路２６０に接続されている。制御回路２６０による制御に応じて、走査線駆動回路２４０からＴＦＴのオン−オフを切り替える走査信号が複数の走査線に供給され、信号線駆動回路２５０から表示信号（図３に示す画素電極２０への印加電圧）が、複数の信号線に供給される。
対向基板２００は、カラーフィルタおよび共通電極を備えている。カラーフィルタは、３原色表示の場合、それぞれが画素に対応して配置されたＲ（赤）フィルタ、Ｇ（緑）フィルタ、およびＢ（青）フィルタを含む。対向基板２００を４原色以上の表示方式に対応させてもよい。共通電極は、液晶層を挟んで複数の画素電極２０を覆うように形成されている。共通電極と各画素電極２０との間に与えられる電位差に応じて両電極の間の液晶分子が画素毎に配向し、表示がなされる。
図２は、ＴＦＴ基板１００の構成を模式的に示す平面図であり、図３は、ＴＦＴ基板１００の表示領域ＤＡの構成を模式的に示す平面図である。
図２に示すように、ＴＦＴ基板１００は、表示部ＤＡと表示部ＤＡの外側に位置する周辺部ＦＡを有する。周辺部ＦＡには、図１に示した走査線駆動回路２４０および信号線駆動回路２５０、電圧供給回路の電気素子などが、例えばＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって配置されている。周辺部ＦＡにおけるＴＦＴ、ダイオード等の電気素子は、表示部ＤＡのＴＦＴと同じ製造工程にて形成され得る。また、周辺部ＦＡの外端部付近にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）等の外部素子を取り付けるための端子部３０が配置されている。さらに、周辺部ＦＡには、信号線等の上部配線と走査線等の下部配線とを電気的に接続する接続部２５が形成されている。
図示してはいないが、表示領域ＤＡと周辺領域ＦＡとの境界には複数の接続配線が配置されている。各信号線１２は、それぞれに対応して形成された接続部を介して接続配線に電気的に接続されている。接続部によって、上部配線である信号線１２が下部配線である接続配線に接続される。
図３に示すように、表示部ＤＡには、複数の画素５０がマトリクス状に配置されており、複数の走査線１４と複数の信号線１２とが互いに直交するように延びている。走査線１４の一部はＴＦＴ１０のゲート電極を構成する。複数の走査線１４と複数の信号線１２との交点それぞれの付近には、能動素子である薄膜トランジスタ（ＴＦＴ）１０が画素５０毎に形成されている。各画素５０には、ＴＦＴ１０のドレイン電極に電気的に接続された、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極２０が配置されている。また、隣り合う２つの走査線１４の間には補助容量線（Ｃｓラインとも呼ぶ）１６が走査線１４と平行に延びている。
各画素１０内には補助容量（Ｃｓ）１８が形成されており、補助容量線１６の一部が補助容量１８の補助容量電極（下部電極）をなしている。この補助容量電極と、補助容量対向電極（上部電極）と、両電極の間に配置された層により補助容量１８が構成される。ＴＦＴ１０のドレイン電極は補助容量の補助容量対向電極に接続されており、補助容量対向電極は層間絶縁層に形成されたコンタクトホールを介して画素電極２０に接続されている。ＴＦＴ１０のゲート電極、走査線１４、補助容量線１６、および補助容量電極は、基本的に、同一の材料によって、同一の工程で形成される。ＴＦＴ１０のソース電極とドレイン電極、信号線１２、補助容量対向電極は、基本的に、同一の材料によって、同一の工程で形成される。
図４は、実施形態１によるＴＦＴ基板１００（「半導体装置１００」と呼ぶこともある）におけるＴＦＴ１０の構成を模式的に表した断面図である。
図４に示すように、ＴＦＴ１０は、ガラス基板等の基板６０の上に形成されたゲート電極６２と、基板６０の上にゲート電極６２を覆うように形成されたゲート絶縁層６６（単に「絶縁層６６」と呼ぶこともある）と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、ゲート絶縁層６６および酸化物半導体層６８の上に形成されたソース電極７０ｓおよびドレイン電極７０ｄと、ソース電極７０ｓおよびドレイン電極７０ｄの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８と、を備えている。
後に図１２〜１４に示すように、拡散防止層７８の上には透明導電材料による画素電極２０が形成されている。画素電極２０の下の拡散防止層７８、層間絶縁層７４、および保護層７２にはコンタクトホールが形成されており、画素電極２０は、そのコンタクトホールの底でＴＦＴ１０のドレイン電極７０ｄと接している。
ゲート電極６２は、例えばチタン（Ｔｉ）からなる下層ゲート電極の上に、例えば銅（Ｃｕ）からなる上層ゲート電極が形成された２層構造を有し得る。ゲート電極を、Ｔｉ／Ａｌ（アルミニウム）／Ｔｉ等の３層構成としてもよい。ゲート絶縁層６６は、窒化シリコンによって形成されている。ゲート絶縁層６６を、酸化シリコンで形成してもよく、窒化シリコン層と酸化シリコン層との２層構成に形成してもよい。
酸化物半導体層６８は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体（ＩＧＺＯ）からなる層である。酸化物半導体層６８の上に形成されたソース電極７０ｓおよびドレイン電極７０ｄは、Ｔｉ／Ａｌ／Ｔｉの３層構成からなる導電層である。ソース電極７０ｓおよびドレイン電極７０ｄを、Ａｌ／Ｔｉ、Ｃｕ／Ｔｉ、Ｃｕ／Ｍｏ（モリブデン）等の２層構成としてもよい。保護層７２は、酸化シリコン（ＳｉＯ2）または窒化シリコン（ＳｉＮx）により形成されている。保護層７２を設けない構成もあり得る。拡散防止層７８は、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮx）、または酸窒化シリコン（ＳｉＮＯ）により形成されている。
酸素供給層７４は、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である。本実施形態では、酸素供給層７４は、例えばアクリル樹脂をスピンコート法によって塗布して形成されている。ＳＯＧ材料には、シリコーン（ｓｉｌｉｃｏｎｅ）樹脂、シラノール（例えばＳｉ（ＯＨ）4）、アルコキシシラン、シロキサン樹脂等を含むスピンオングラス（ＳＯＧ）材料を用いることができる。酸素供給層７４を、シラノール基またはＳｉ−ＯＨ基を含む他の樹脂材料から形成してもよい。また、酸素供給層７４は、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料によって形成してもよい。
図５に示すように、酸素供給層７４がＨ2Ｏ、ＯＲ基、またはＯＨ基を含むことから、アニール等の熱処理工程において、酸素供給層７４から保護層７２を介して酸化物半導体層６８のチャネル部にＨ2Ｏ、ＯＨ基、またはＯＲ基が拡散され、酸化物半導体層６８中の酸素欠損等に起因する欠陥が補われる。これにより、ＴＦＴの特性が向上し、ＴＦＴ毎のばらつきが少ない、高品質の半導体装置を提供することができる。また、酸化物半導体層７４の上部に拡散防止層７８が配置されていることから、酸素供給層７４から上方に移動したＨ2Ｏ、ＯＲ基、またはＯＨ基が、拡散防止層７８の底面にて反射されて酸化物半導体層６８に向けて移動する。よって、拡散防止層７８を形成した後に熱処理を行なう場合、酸化物半導体層６８により多くのＨ2Ｏ、ＯＲ基、またはＯＨ基の供給がなされ、より多くの欠陥が修復される。
図６（ａ）は、複数のＴＦＴ１０の電圧−電流特性を表したグラフであり、（ｂ）は酸素供給層および拡散防止層を有しない複数のＴＦＴの電圧−電流特性を表したグラフである。両グラフにおいて、横軸はゲート電圧値を表し、縦軸はソース−ドレイン電流値を表している。図６（ａ）からわかるように、実施形態１のＴＦＴ１０では、ゲート電圧０Ｖ付近における電流の立ち上がりが急峻であり、かつ複数のＴＦＴ１０の特性（Ｓ値）間にばらつきが少ない。これは、何れのＴＦＴ１０においても、ＴＦＴ１０のＯＮ時から印加電圧に応じた適切な電流値が得られることを示している。一方、図６（ｂ）に示されるように、酸素供給層および拡散防止層を有しないＴＦＴでは、ＯＮ電流の立ち上がりが鈍く、立ち上がり位置に大きなばらつきが見られる。また、ＯＦＦ電流値にもばらつきが生じている。これら比較から、実施形態１のＴＦＴ１０によれば、よりＴＦＴ特性の安定した高性能の半導体装置が得られることがわかる。
次に、図７および図８を参照しながらＴＦＴ基板１００の製造方法を説明する。
図７（ａ）〜（ｄ）および図８（ｅ）〜（ｇ）は、ＴＦＴ基板１００の製造工程を示す模式的な断面図である。
工程（Ａ）：
まず、基板６０の上にスパッタ法などにより、Ｔｉ層およびＣｕ層をこの順に積層する。Ｔｉ層の厚さは３０〜１５０ｎｍであり、Ｃｕ層の厚さは２００〜５００ｎｍである。次に、積層した２層を公知のフォトリソグラフィ法およびウェットエッチング法を用いてパターニングして（第１マスク工程）、図７（ａ）に示すゲート電極６２を得る。このとき、ここでは図示しない走査線１４、補助容量線１６、補助容量電極、下部配線等も同時に形成される。その後、残ったレジストの剥離および基板の洗浄が行われる。
工程（Ｂ）：
次に、基板６０の上にゲート電極６２を覆うようにゲート絶縁層６６を積層する。ゲート絶縁層６６は、プラズマＣＶＤ法によって厚さ１００〜７００ｎｍに積層された窒化シリコン層である。窒化シリコンの変わりに酸化シリコン（ＳｉＯ2）を積層してもよく、窒化シリコンと酸化シリコンの両方を積層してもよい。
次に、図７（ｂ）に示すように、ゲート絶縁層６６の上に酸化物半導体材料６８ｍを積層する。酸化物半導体材料６８ｍは、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）であり、スパッタ法によって厚さ１０〜１００ｎｍ積層される。酸化物半導体材料６８ｍを塗布法またはインクジェット法によって積層してもよい。酸化物半導体材料には、ＩＧＺＯの代わりに他の種類の酸化物半導体膜を用いてもよい。
工程（Ｃ）：
その後、積層した酸化物半導体材料６８ｍを、フォトリソグラフィ法、例えばシュウ酸を用いたウェットエッチング法でパターニングして（第２マスク工程）、図７（ｃ）に示すように、ＴＦＴ１０のチャネル層を含む酸化物半導体層６８を得る。その後、残ったレジストの剥離および基板の洗浄が行われる。
工程（Ｄ）：
次に、スパッタ法により、ゲート絶縁層６６の上に酸化物半導体層６８を覆うように、Ｔｉ、Ａｌ、およびＴｉをこの順番に積層する。次に、フォトリソグラフィ法およびウェットエッチング法によって、これら３層をパターニングして、図７（ｄ）に示すように、ソース電極７０ｓおよびドレイン電極７０ｄを得る（第３マスク工程）。その後、残ったレジストの除去、および基板洗浄がなされる。ウェットエッチングの代わりにドライエッチングを用いることも可能である。Ｔｉ、Ａｌ、およびＴｉを積層する代わりに、Ａｌ／Ｔｉ、Ａｌ／Ｍｏ、Ｃｕ／Ｔｉ、またはＣｕ／Ｍｏを積層してもよい。またこれらの金属を単層で用いることもあり得る。この工程では、ここでは図示しない信号線１２、補助容量対向電極、上部配線等も同時に形成される。
工程（Ｅ）：
次に、図８（ｅ）に示すように、ＣＶＤ法により酸化シリコンを基板全体に積層して、保護層７２を形成する。酸化シリコンの代わりに、窒化シリコンを積層してもよく、また、酸化シリコンおよび窒化シリコンの両方を積層してもよい。保護層７２の厚さは、２５ｎｍ〜３５０ｎｍである。保護層７２の厚さがこれよりも薄い場合、保護層としての機能が落ち、ＴＦＴの信頼性が低下する。これよりも厚い場合には、膜応力等による膜剥がれが懸念される。またその場合、保護層７２の成膜およびエッチングに時間がかかり、生産性が悪くなる。
工程（Ｆ）：
次に、図８（ｆ）に示すように、保護層７２の上に、アクリル樹脂の酸素供給材料７４ｍを塗布する。シリコーン樹脂等のＳＯＧ材料をスピンコートで塗布してもよい。酸素供給材料７４ｍとして、シラノール（Ｓｉ（ＯＨ）4）、アルコキシシラン、シロキサン樹脂等を含む材料を用いることができる。酸素供給層７４を、シラノール基またはＳｉ−ＯＨ基を含む他の樹脂材料から形成してもよい。また、酸素供給層７４は、エステル重合樹脂、またはＣＯ−ＯＲ基を含む樹脂材料によって形成してもよい。酸素供給層７４の厚さは、５００ｎｍ〜３５００ｎｍである。酸素供給層７４の厚さがこれよりも薄い場合、発明の効果が得られない恐れがあり、また、これよりも厚い場合には、膜剥がれ、および生産性の低下が懸念される。
工程（Ｇ）：
次に、酸素供給層７４の上にＣＶＤ法により酸化シリコンを基板全体に積層して、図８（ｇ）に示すように、拡散防止層７８を形成する。酸化シリコンの代わりに、窒化シリコンを積層してもよく、また、酸化シリコンおよび窒化シリコンの両方を積層してもよい。
拡散防止層７８の厚さは、５０ｎｍ〜５００ｎｍである。その後、大気雰囲気の中で、２００℃〜４００℃の温度でアニール処理を行って、ＴＦＴ１０が完成する。拡散防止層７８を、窒化シリコン膜、もしくは酸化シリコンと窒化シリコン膜との積層膜とし、保護層７２をシリコン酸化膜とすることで、拡散防止層７８による高い拡散防止効果と保護層７２による保護膜機能を両立させることが可能となる。なお、保護層７２には保護膜としての機能とＨ2Ｏ、ＯＲ基、またはＯＨ基を適度に透過する性質が必要である。窒化シリコン膜は酸化シリコン膜に比べ、Ｈ2Ｏ、ＯＲ基、またはＯＨ基を透過しにくい性質を有する。
アニール処理の際に、酸素供給層７４から保護層７２を介して酸化物半導体層６８のチャネル部に、Ｈ2Ｏ、ＯＨ基、またはＯＲ基が拡散され、酸化物半導体層６８中の酸素欠損等に起因する欠陥が補われる。また、酸素供給層７４から上方に移動したＨ2Ｏ、ＯＲ基、またはＯＨ基が、拡散防止層７８の底面にて反射されて酸化物半導体層６８に向けて移動する。よって、酸化物半導体層６８にＨ2Ｏ、ＯＲ基、またはＯＨ基の供給がなされ、より欠陥が修復される。
その後、拡散防止層７８の上に、例えばスパッタ法により透明導電材料を堆積する。このとき透明導電材料は、ドレイン電極７０ｄ上の保護層７２、酸素供給層７４、および拡散防止層７８に設けられたコンタクトホール内にも積層され、コンタクトホールの底部においてドレイン電極７０ｄと接する。透明導電材料としては、ＩＴＯを用いる。透明導電材料にＩＺＯ、ＺｎＯ等を用いてもよい。次いで、公知のフォトリソグラフィ法によって、透明電極層のパターニングを行って画素電極２０が形成される。
以上の工程により、ＴＦＴ１０を有するＴＦＴ基板１００が完成する。
次に、図９〜図１１を参照して、ＴＦＴ基板１００における接続部２５の第１〜第３構成例を説明する。図９〜図１１は、それぞれ、接続部２５の第１〜第３構成例の断面を模式的に表している。
第１構成例：
第１構成例による接続部２５は、図９に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に形成された上部配線７０ｕとを備えている。酸化物半導体層６８が配置されない形態もあり得る。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層である。上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。
接続部２５において、酸化物半導体層６８およびゲート絶縁層６６のそれぞれには、互いに重なる位置に開口が設けられており、これら２層を貫通するようにコンタクトホール２５ｈａが形成されている。ゲート絶縁層６６の開口は酸化物半導体層６８の開口よりも大きく、コンタクトホール２５ｈａにおいて、ゲート絶縁層６６および酸化物半導体層６８の側面は階段状に形成されている。上部配線７０ｕと下部配線６２ｄとは、コンタクトホール２５ｈａを介して接続されている。つまり、コンタクトホール２５ｈａ内に形成された上部配線７０ｕが、コンタクトホール２５ｈａの底部で下部配線６２ｄと接続されている。なお、接続部２５に酸化物半導体層６８が配置されない形態においては、コンタクトホール２５ｈａは、ゲート絶縁層６６のみを貫通するように形成される。
上部配線７０ｕの金属層を積層する場合、コンタクトホール２５ｈａの側面が急斜面であると、側面において金属層の切断が生じやすく、接続部における断線が発生する恐れがある。本構成例では、上部配線７０ｕが、急傾斜の側面ではなく、ゲート絶縁層６６および酸化物半導体層６８の階段状の側面の上に形成されるため、上部配線７０ｕの切断が生じにくい。よって、信頼性の高い接続部２５を形成することができる。
第２構成例：
第２構成例による接続部２５は、図１０に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成されたたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された上部配線７０ｕと、上部配線７０ｕの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８と、拡散防止層７８の上に形成された導電層２０ｔとを備えている。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層であり、上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。導電層２０ｔは、画素電極２０と同時に同じ材料で形成されている。
接続部２５において、ゲート絶縁層６６、上部配線７０ｕ、保護層７２、酸素供給層７４、および拡散防止層７８のそれぞれには、互いに重なる位置に開口が設けられている。開口は、下層から上層に向けて大きくなるように形成されており、これらの層を貫通するようにコンタクトホール２５ｈｂが形成されている。コンタクトホール２５ｈｂにおいて、各層の端部は、より上層になるに従ってより外側に位置するように、階段状に形成されている。
上部配線７０ｕと下部配線６２ｄとは、コンタクトホール２５ｈｂ内の導電層２０ｔを介して接続されている。つまり、コンタクトホール２５ｈｂ内には、ゲート絶縁層６６、上部配線７０ｕ、保護層７２、酸素供給層７４、および拡散防止層７８の側面を覆うように導電層２０ｔが形成されており、その側面において導電層２０ｔと上部配線７０ｕが接続され、コンタクトホール２５ｈｂの底部で導電層２０ｔと下部配線６２ｄとが接続されている。
コンタクトホール２５ｈｂ内に導電層２０ｔを形成する場合、ＩＴＯ、ＩＺＯ等の金属がスパッタ法によって積層されるが、コンタクトホール２５ｈｂの側面が急斜面であると、金属層の切断や金属層と上部配線７０ｕとの接触不良が発生し易い。また、各層の端部が同じ位置となるように形成しようとすると、フォトリソグラフィにおけるマスクの位置ずれ、エッチングシフトのばらつき、オーバーハング等により、下層の端部が上層の端部よりも外側に形成されることが生じ得る。これは導電層２０ｔに断線を引き起こす原因となる。
本構成例では、各層の側面が、より上層になるに従ってより外側に位置するように形成されるため、コンタクトホール２５ｈｂの側面が階段状に形成され、導電層２０ｔの断線および導電層２０ｔと上部配線７０ｕとの接触不良が防止される。また、多層構成部位における接続を一つのコンタクトホールを介して行なうため、接続部の面積を小さく抑えることができる。これにより、ＴＦＴ基板の高密度化、小型化が可能となる。また、コンタクトホール２５ｈｂを、各層のエッチングをハーフトーン露光、レジストアッシング等を利用して、一括して行なって形成することもできる。この場合、製造効率が向上し、ＴＦＴ基板を低コストで製造することが可能となる。
第３構成例：
第３構成例による接続部２５は、図１１に示すように、基板６０の上に形成された下部配線６２ｄと、下部配線６２ｄの上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された上部配線７０ｕと、上部配線７０ｕの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８と、拡散防止層７８の上に形成された導電層２０ｔとを備えている。下部配線６２ｄは、ゲート電極６２と同時に同じ材料で形成された金属層であり、上部配線７０ｕは、ソース電極７０ｓおよびドレイン電極７０ｄと同時に同じ材料で形成された金属層である。導電層２０ｔは、画素電極２０と同時に同じ材料で形成されている。
接続部２５には、拡散防止層７８、酸素供給層７４、および保護層７２を貫通する第１コンタクトホール２５ｈｃ、ならびに、拡散防止層７８、酸素供給層７４、保護層７２、およびゲート絶縁層６６を貫通する第２コンタクトホール２５ｈｄが形成されている。上部配線７０ｕと導電層２０ｔとは、第１コンタクトホール２５ｈｃ内で接続されている。つまり、コンタクトホール２５ｈｃ内には、拡散防止層７８、酸素供給層７４、および保護層７２の側面を覆うように導電層２０ｔが形成されており、コンタクトホール２５ｈｃの底部で導電層２０ｔと上部配線７０ｕとが接続されている。導電層２０ｔと下部配線６２ｄとは、第２コンタクトホール２５ｈｄ内で接続されている。つまり、コンタクトホール２５ｈｄ内には、拡散防止層７８、酸素供給層７４、保護層７２、およびゲート絶縁層６６の側面を覆うように導電層２０ｔが形成されており、コンタクトホール２５ｈｄの底部で導電層２０ｔと下部配線６２ｄとが接続されている。
このようにして、上部配線７０ｕと下部配線６２ｄとが、導電層２０ｔを介して電気的に接続されている。第１および第２構成例同様、コンタクトホール２５ｈｃおよび２５ｈｄの側面を階段状に形成してもよく、それによって、導電層２０ｔの断線を防止することができる。
次に、本発明による他の実施形態（実施形態２〜１４）を説明する。以下の説明においては、実施形態１と同じ構成要素には同じ参照番号を付け、その詳細な説明を省略する。同様の構成を有する構成要素からは同様の効果を得ることができる。以下の実施形態で説明するＴＦＴおよびＴＦＴ基板は、基本的に実施形態１のＴＦＴ１０およびＴＦＴ基板１００と交換可能である。
（実施形態２）
図１２は、実施形態２によるＴＦＴ基板１００の構成を模式的に示す断面図である。本実施形態によるＴＦＴ基板１００の基本的構成は、以下に説明する以外、実施形態１のＴＦＴ基板１００と同じである。本実施形態によるＴＦＴ基板１００は、図１および図２に示した液晶表示装置１０００のＴＦＴ基板１００として用いられ得る。
図１２に示すように、ＴＦＴ基板１００は、接続部２５と、ＴＦＴ１０と、補助容量（Ｃｓ）１８を備えている。実施形態２における接続部２５の構成は、基本的に実施形態１の第２構成例の接続部２５と同じである。ただし、第２構成例におけるゲート絶縁層６６と上部配線７０ｕとの間に、酸化物半導体層６８が配置されており、ゲート絶縁層６６、酸化物半導体層６８、上部配線７０ｕ、保護層７２、酸素供給層７４、および拡散防止層７８を貫通するようにコンタクトホール２５ｈｂが形成されている。
本実施形態の接続部２５においても、コンタクトホール２５ｈｂ側面において、複数の層がより上層になるに従ってより外側に位置するように形成されるため、コンタクトホール２５ｈｂの側面が階段状に形成され、導電層２０ｔの断線および導電層２０ｔと上部配線７０ｕとの接触不良が防止される。また、配線接続を一つのコンタクトホールを介して行なうため、接続部の面積を小さく抑えることができる。接続部２５として、実施形態１の第１あるいは第３構成例の接続部２５を形成してもよい。
補助容量１８が形成された領域（Ｃｓ領域と呼ぶ）には、基板６０の上に、補助容量電極６２ｃ、ゲート絶縁層６６、保護層７２、酸素供給層７４、拡散防止層７８、および補助容量対向電極２０ｃがこの順に積層されている。補助容量電極６２ｃはＴＦＴ１０のゲート電極６２と同じ工程で同じ材料によって形成されている。補助容量対向電極２０ｃは画素電極２０と同じ工程で同じ材料によって形成されている。
補助容量電極６２ｃの上には、ゲート絶縁層６６、保護層７２、および酸素供給層７４を貫通する開口が形成されており、その開口内に拡散防止層７８および補助容量対向電極２０ｃが積層されている。開口内で、拡散防止層７８は補助容量電極６２ｃに接しており、補助容量対向電極２０ｃは拡散防止層７８に接している。補助容量電極６２ｃと、それに対向する補助容量対向電極２０ｃと、両電極の間に挟まれた拡散防止層７８とによって、補助容量１８が構成される。この構成により、両電極の間隔を狭めることができるので、酸素供給層７４を含む多層構成のＴＦＴ基板１００においても、狭い領域に大きな容量を有する補助容量１８を形成することができる。
次に、図１３を参照しながら、実施形態２によるＴＦＴ基板１００の第１変形例の構成を説明する。第１変形例によるＴＦＴ基板１００の基本的構成は、以下に説明する以外、実施形態２のＴＦＴ基板１００と同じである。以下、異なる部分を中心に説明する。
図１３に示すように、ＴＦＴ基板１００は、接続部２５と、ＴＦＴ１０と、補助容量（Ｃｓ）１８を備えている。補助容量１８が形成されたＣｓ領域には、基板６０の上に、補助容量電極６２ｃ、ゲート絶縁層６６、保護層７２、酸素供給層７４、透明電極材料からなる導電層（第１導電層）２２、拡散防止層７８、および補助容量対向電極（第２導電層）２０ｃがこの順に積層されている。
補助容量電極６２ｃの上には、ゲート絶縁層６６、保護層７２、および酸素供給層７４を貫通する開口が形成されており、その開口内に導電層２２、拡散防止層７８、および補助容量対向電極２０ｃが積層されている。開口内で、導電層２２は補助容量電極６２ｃと接しており、拡散防止層７８は導電層２２と補助容量対向電極２０ｃとに挟まれている。
補助容量電極６２ｃおよび導電層２２と、それに対向する補助容量対向電極２０ｃと、拡散防止層７８とによって、補助容量１８が構成される。この構成により、両電極の間隔を狭めることができるので、酸素供給層７４を含む多層構成のＴＦＴ基板１００においても、狭い領域に大きな容量を有する補助容量１８を形成することができる。
次に、図１４を参照しながら、実施形態２によるＴＦＴ基板１００の第２変形例の構成を説明する。第２変形例によるＴＦＴ基板１００の基本的構成は、以下に説明する以外、実施形態２のＴＦＴ基板１００と同じである。以下、異なる部分を中心に説明する。
図１４に示すように、ＴＦＴ基板１００は、接続部２５と、ＴＦＴ１０と、補助容量（Ｃｓ）１８を備えている。補助容量１８が形成されたＣｓ領域には、基板６０の上に、補助容量電極６２ｃ、ゲート絶縁層６６、酸化物半導体層６８、保護層７２、酸素供給層７４、拡散防止層７８、および補助容量対向電極２０ｃがこの順に積層されている。
補助容量電極６２ｃの上面はゲート絶縁層６６に覆われることなく、酸化物半導体層６８に接している。酸化物半導体層６８の上には、保護層７２および酸素供給層７４を貫通する開口が形成されており、その開口内に拡散防止層７８および補助容量対向電極２０ｃが積層されている。開口内で、酸化物半導体層６８は拡散防止層７８と接しており、拡散防止層７８は補助容量対向電極２０ｃに接している。
補助容量電極６２ｃおよび酸化物半導体層６８と、それに対向する補助容量対向電極２０ｃと、拡散防止層７８とによって、補助容量１８が構成される。酸化物半導体層６８は熱処理がなされることにより導体化しており、補助容量電極としての機能を果たす。よって、両電極の間隔を狭めることができ、酸素供給層７４を含む多層構成のＴＦＴ基板１００においても、狭い領域に大きな容量を有する補助容量１８を形成することができる。また、Ｃｓ部における酸化物半導体層６８のパターニングおよび熱処理は、それぞれＴＦＴ１０の酸化物半導体層６８のパターニングおよび熱処理と同時に行なわれる。よって、工程数を増やすことなく効率的に高性能の補助容量１８を形成することができる。
（実施形態３）
次に、本発明の実施形態３による表示装置を説明する。実施形態３の表示装置は、フリンジフィールド（ＦＦＳ）型の液晶表示装置である。実施形態１と同じ構成要素には同じ参照番号を付け、異なる部分を中心に説明を行なう。
図１５は、実施形態３によるＴＦＴ基板１００の画素５０の構成を模式的に表した平面図であり、図１６は、実施形態３によるＴＦＴ基板１００のＡ−Ａ’断面（ＴＦＴ１０の断面）およびＢ−Ｂ’断面の構成を模式的に表した断面図である。
図１５および図１６に示すように、ＴＦＴ基板１００は、画素５０ごとにＴＦＴ１０、ＴＦＴ１０のドレイン電極７０ｄに接続された上層電極（画素電極）９４、および下層電極９２を備えている。ＴＦＴ１０の構成は、実施形態１および２において説明したＴＦＴ１０と同じである。ＴＦＴ基板１００には、走査線１４と平行に延びるコモン線９０が配置されている。走査線１４、コモン線９０、および隣り合う２つの信号線１２によって囲まれた領域が１つの画素５０に対応している。
コモン線９０からは、画素５０の周辺部において信号線１２と平行に延びる支線９０ｂが分岐している。支線９０ｂの上のゲート絶縁層６６、保護層７２、および酸素供給層７４にはコンタクトホールが形成されており、コンタクトホール側面および底面には下層電極９２の一部が形成されている。つまり、下部電極９２と支線９０ｂ（およびコモン線９０）とは、コンタクトホールを介して接続されている。コモン線９０および支線９０ｂは、ＴＦＴ１０のゲート電極６２と同じ工程において同じ材料で形成される。
上層電極９４は櫛歯状の形態を有している。下層電極９２は酸素供給層７４と拡散防止層７８との間に、画素５０のほぼ全体にわたって形成されており、上層電極９２は、拡散防止層７８の上に形成されている。上層電極９２の櫛歯部分（互いに平行に延びる複数の線状部分）と下層電極９２との間に形成される電界に応じて、上層電極９４上の液晶が配向し、表示がなされる。
図１７は、実施形態３のＴＦＴ基板１００における画素５０の構成の変形例を模式的に表した平面図である。図１７に示すように、変形例ではコモン線９０は画素１０の中央付近を走査線１４と平行に延びている。支線９０ｂは形成されず、コモン線９０と下部電極９２とは、コモン線９０の上に形成されたコンタクトホールを介して接続されている。
（実施形態４）
次に、図１８を参照して、本発明の実施形態４によるＴＦＴ１０の構成を説明する。図１８は、実施形態４によるＴＦＴ１０の断面を模式的に表している。
実施形態４のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、酸化物半導体層６８、ソース電極７０ｓ、及びドレイン電極７０ｄの上に、酸化物半導体層６８のチャネル部分に接するように形成された酸素供給層７４とを備えている。このＴＦＴ１０は、実施形態１のＴＦＴ１０から保護層７２と拡散防止層７８とを除いた構成を有しており、それ以外の構成は実施形態１と同じである。
実施形態４の構成によれば、酸化物半導体層６８のチャネル部に酸素供給層７４が直接接しているため、チャネル部の欠陥を効率的に補うことができる。ただし、拡散防止層７８による効果を得ることはできない。
（実施形態５）
次に、図１９を参照して、本発明の実施形態５によるＴＦＴ１０の構成を説明する。図１９は、実施形態５によるＴＦＴ１０の断面を模式的に表している。
実施形態５のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４とを備えている。このＴＦＴ１０は、実施形態１のＴＦＴ１０から拡散防止層７８を除いた構成を有しており、保護層７２にはコンタクトホール７２ｈが形成されている。それ以外の構成は実施形態１と同じである。
コンタクトホール７２ｈは酸素供給層７４によって埋められており、コンタクトホール７２ｈの底部で酸素供給層７４が酸化物半導体層６８に接している。酸素供給層７４と酸化物半導体層６８とがチャネル部近傍で接しているため、実施形態１よりも酸化物半導体層６８により多くのＨ2Ｏ等を補充することができる。また、実施形態４のように、酸化物半導体層６８のチャネル部に直接酸素供給層７４が接する場合、チャネル部の上面付近に多くの不純物が混入するなどの不具合が発生する恐れがある。しかし、本実施形態では、チャネル部上に保護層７２が形成されているため、そのような不具合が防止され、ＴＦＴの信頼性が向上する。なお、拡散防止層７８による効果を得ることはできない。
（実施形態６）
次に、図２０を参照して、本発明の実施形態６によるＴＦＴ１０の構成を説明する。図２０は、実施形態５によるＴＦＴ１０の断面を模式的に表している。
実施形態５のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。このＴＦＴ１０は、実施形態１のＴＦＴ１０から保護層７２を除いた構成を有しており、実施形態４に拡散防止層７８を付加した構成を有している。
実施形態６の構成によれば、酸化物半導体層６８のチャネル部に酸素供給層７４が直接接しているため、チャネル部の欠陥を効率的に補うことができる。また、拡散防止層７８による効果も得ることができる。
（実施形態７）
次に、図２１を参照して、本発明の実施形態７によるＴＦＴ１０の構成を説明する。図２１は、実施形態７によるＴＦＴ１０の断面を模式的に表している。
実施形態７のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層の上に形成された拡散防止層７８とを備えている。このＴＦＴ１０は、実施形態１のＴＦＴ１０における保護層７２にコンタクトホール７２ｈが形成された形態を有している。また、この形態は、実施形態５に拡散防止層７８を付加した形態でもある。
コンタクトホール７２ｈは酸素供給層７４によって埋められており、コンタクトホール７２ｈの底部で酸素供給層７４が酸化物半導体層６８に接している。酸素供給層７４と酸化物半導体層６８とがチャネル部近傍で接しているため、実施形態１よりも酸化物半導体層６８により多くのＨ2Ｏ等を補充することができる。また、実施形態４のように、酸化物半導体層６８のチャネル部に直接酸素供給層７４が接する場合、チャネル部の上面付近に多くの不純物が混入するなどの不具合が発生する恐れがある。しかし、本実施形態では、チャネル部上に保護層７２が形成されているため、そのような不具合が防止され、ＴＦＴの信頼性が向上する。また本形態によれば、拡散防止層７８による効果も得ることができる。
図２２は、本実施形態による複数のＴＦＴ１０の電圧−電流特性を表したグラフであり、横軸はゲート電圧値を、縦軸はソース−ドレイン電流値をそれぞれ表している。図６（ａ）は、保護層７２がコンタクトホール７２ｈを有さず、酸化物半導体層６８と酸素供給層７４とが直接接することのない実施形態１の特性を表していた。図６（ａ）と図２２とを比較してわかるように、実施形態７のＴＦＴ１０では、実施形態１のＴＦＴ１０よりも、ゲート電圧０Ｖ付近での電流の立ち上がりがより急峻であり、かつ複数のＴＦＴ１０の特性（Ｓ値）にばらつきが少ない。これは、実施形態７によれば、複数のＴＦＴ１０において、ＯＮ時から印加電圧に応じたより適切な電流値が、よりばらつき少なく得られることを示している。これらの比較から、酸化物半導体層６８と酸素供給層７４とが直接接することにより、よりＴＦＴ特性の安定した高性能の半導体装置が得られることがわかる。
次に、図２３〜２８を参照して本発明による実施形態８〜１３を説明する。これらの実施形態では、各ＴＦＴ１０が酸素供給層７４の上に拡散防止層７８が配置されるものとして説明しているが、拡散防止層７８を備えない形態もあり得る。
（実施形態８）
まず、図２３を参照して、本発明の実施形態８によるＴＦＴ１０の構成を説明する。図２３は、実施形態８によるＴＦＴ１０の断面を模式的に表している。
実施形態８のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
このＴＦＴ１０は、実施形態１のＴＦＴ１０と同じ構成を有している。ただし、本実施形態の保護層７２は実施形態１の保護層７２よりも低い密度を有している。保護層７２の密度は、例えば実施形態１では、２．２ｇ／ｃｍ3であり、実施形態８では２．０ｇ／ｃｍ3である。実施形態８の保護層７２の密度は１．９〜２．２ｇ／ｃｍ3の範囲内にあることが好ましい。より低い密度を有することにより、実施形態１の保護層７２よりもＨ2Ｏ等の透過率が高くなり、より多くのチャネル部の欠陥を補うことができる。
（実施形態９）
次に、図２４を参照して、本発明の実施形態９によるＴＦＴ１０の構成を説明する。図２４は、実施形態９によるＴＦＴ１０の断面を模式的に表している。
実施形態９のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された第１保護層７２ａと、第１保護層７２ａの上に形成された第２保護層７２ｂと、第２保護層７２ｂの上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
このＴＦＴ１０は、保護層７２が、第１保護層７２ａと第２保護層７２ｂによる２層構成となっている以外は、実施形態１のＴＦＴ１０と同じ構成を有している。第１保護層７２ａは第２保護層７２ｂよりも高い密度を有する。
第１保護層７２ａの密度は、例えば２．２ｇ／ｃｍ3であり、第２保護層７２ｂの密度は、例えば２．０ｇ／ｃｍ3である。第１保護層７２ａの密度は２．１〜２．４ｇ／ｃｍ3の範囲内にあることが好ましく、第２保護層７２ｂの密度は１．９〜２．２ｇ／ｃｍ3の範囲内にあることが好ましい。
酸化物半導体層６８と接する第１保護層７２ａを低密度にすると、保護層としての信頼性が低下する。本実施形態では、保護層７２の特に重要な酸化物半導体層６８界面付近の部分（酸化物半導体層６８の界面から５〜２５ｎｍの厚さ部分）を高密度膜とし、第２保護層７２ｂを低密度膜とすることで、保護膜としての機能とＨ2Ｏ、ＯＲ基、またはＯＨ基を適度に透過する性質の両方を保護層７２に与えている。
（実施形態１０）
次に、図２５を参照して、本発明の実施形態１０によるＴＦＴ１０の構成を説明する。図２５は、実施形態１０によるＴＦＴ１０の断面を模式的に表している。
実施形態１０のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたエッチングストッパ層（ＥＳ層）９７と、ソース電極７０ｓ、及びドレイン電極７０ｄと、ＥＳ層９７、ソース電極７０ｓ、及びドレイン電極７０ｄの上に形成された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
ＥＳ層９７は、酸化物半導体層６８のチャネル部上の、ソース電極７０ｓとドレイン電極７０ｄの端部に挟まれた位置に配置されている。ＥＳ層９７の両端部の上には、それぞれソース電極７０ｓ及びドレイン電極７０ｄの端部が形成されており、ＥＳ層９７の中央部の上面は保護層７２に接している。ＥＳ層９７は、シリコン酸化膜もしくはシリコン酸化膜とシリコン窒化膜の積層膜（上層がシリコン窒化膜）によって形成されている。ここではシリコン酸化膜の厚さを１００ｎｍとした。ＥＳ層９７が配置されることにより、ソース電極７０ｓおよびドレイン電極７０ｄとなるメタル層をエッチングする際のエッチングダメージから酸化物半導体層６８のチャネル部を保護することができる。したがって、より特性の安定した信頼性の高いＴＦＴを作製することができる。
（実施形態１１）
次に、図２６を参照して、本発明の実施形態１１によるＴＦＴ１０の構成を説明する。図２６は、実施形態１１によるＴＦＴ１０の断面を模式的に表している。
実施形態１１のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置されたＥＳ層９７、ソース電極７０ｓ、及びドレイン電極７０ｄと、ＥＳ層９７、ソース電極７０ｓ、及びドレイン電極７０ｄの上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
実施形態１０とは保護層７２が形成されていない点で異なるが、他の構成は同じである。酸化物半導体層６８のチャネル部に酸素供給層７４がＥＳ層９７のみを介して接しているため、Ｈ2Ｏ等のチャネル部への移動が容易となり、チャネル部の欠陥を効率的に補うことができる。
実施形態１０および１１では、ＴＦＴ１０がＥＳ層９７を有する２つの形態を説明したが、これに限られず、上述した実施形態１〜９のチャネル層の上にＥＳ層９７が配置された形態も本願発明の実施形態に含まれ得る。
（実施形態１２）
次に、図２７を参照して、本発明の実施形態１２によるＴＦＴ１０の構成を説明する。図２７は、実施形態１２によるＴＦＴ１０の断面を模式的に表している。
実施形態１２のＴＦＴ１０は、基板６０の上に形成されたゲート電極６２と、ゲート電極６２の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に配置された保護層７２と、保護層７２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
ここでは、ソース電極７０ｓ及びドレイン電極７０ｄはゲート絶縁層６６と酸化物半導体層６８との間に形成される。ただし、ソース電極７０ｓ及びドレイン電極７０ｄの端部に挟まれた酸化物半導体層６８のチャネル部は、その下面がゲート絶縁層６６の上面と直接接するように形成されている。
この構成によれば、酸化物半導体層６８が、ソース電極７０ｓ及びドレイン電極７０ｄを挟むことなく、保護層７２のみを介して酸素供給層７４に接するので、Ｈ2Ｏ等の酸化物半導体層６８への移動が容易となり、酸化物半導体層６８の欠陥をより多く補うことができる。
（実施形態１３）
次に、図２８を参照して、本発明の実施形態１３によるＴＦＴ１０の構成を説明する。図２８は、実施形態１３によるＴＦＴ１０の断面を模式的に表している。
実施形態１３のＴＦＴ１０はトップゲート型のＴＦＴであり、基板６０の上に形成されたソース電極７０ｓ及びドレイン電極７０ｄと、ソース電極７０ｓ及びドレイン電極７０ｄの上に形成された酸化物半導体層６８と、酸化物半導体層６８の上に形成されたゲート絶縁層６６と、ゲート絶縁層６６の上に形成されたゲート電極６２と、ゲート電極６２の上に形成された酸素供給層７４と、酸素供給層７４の上に形成された拡散防止層７８とを備えている。
酸化物半導体層６８の、ソース電極７０ｓ及びドレイン電極７０ｄの端部に挟まれたチャネル部は基板６０に接するように形成され、その他の部分はソース電極７０ｓまたはドレイン電極７０ｄの上に形成される。ゲート電極６２は、酸化物半導体層６８の中央上部に配置され、ゲート電極６２が形成されていない部分では、ゲート絶縁層６６と酸素供給層７４とが直接接している。
この構成によれば、ゲート絶縁層６６を介して、酸素供給層７４から酸化物半導体層６８にＨ2Ｏ等が移動するため、酸化物半導体層６８の欠陥を補うことができる。また、ソース電極７０ｓ及びドレイン電極７０ｄが拡散防止層としての役割を果たすので、より効果的に欠陥が補われる。
（実施形態１４）
次に、本発明の実施形態１４による有機ＥＬ表示装置１００２を説明する。
図２９は、有機ＥＬ表示装置１００２（単に「表示装置１００２」とも呼ぶ）の構成を模式的に示す断面図である。図に示すように、表示装置１００２は、ＴＦＴ基板１４０と、ＴＦＴ基板１４０の上に設けられたホール輸送層１４４と、ホール輸送層１４４の上に設けられた発光層１４６と、発光層１４６の上に設けられた対向電極１４８を備えている。ホール輸送層１４４と発光層１４６は有機ＥＬ層を構成する。有機ＥＬ層は絶縁性突起１４７によって区分されており、区分された有機ＥＬ層が１つの画素の有機ＥＬ層をなす。
ＴＦＴ基板１４０は、上述した実施形態のＴＦＴ基板１００と基本的に同じ構成を有しており、基板６０の上に形成されたＴＦＴ１０を備えている。ＴＦＴ１０には、実施形態１から１３で説明したＴＦＴ１０が用いられ得る。ＴＦＴ基板１４０は、ＴＦＴ１０を覆って積層された層間絶縁層７４、および層間絶縁層７４の上に形成された画素電極１０９を有している。画素電極１０９は、層間絶縁層７４に形成されたコンタクトホール内でＴＦＴ１０のドレイン電極に接続されている。ＴＦＴ基板１４０の平面構成は、図２および３に示したものと基本的に同じであるので、その説明を省略する。なお、ＴＦＴ基板１４０として、補助容量を有しない形態を用いてもよい。
画素電極１０９および対向電極１４８によって有機ＥＬ層に電圧が印加されると、ホール輸送層１４４を介して画素電極１０９から発生したホールが発光層１４６に送られる。また同時に、発光層１４６には対向電極１４８から発生した電子が移動し、そのようなホールと電子が再結合されることにより発光層１４６内で発光が起こる。発光層１４６での発光を、アクティブマトリクス基板であるＴＦＴ基板１４０を用いて画素毎に制御することにより、所望の表示がなされる。
ホール輸送層１４４、発光層１４６、および対向電極１４８の材料、ならびにこれらの層構造には、公知の材料および構造を用いてよい。ホール輸送層１４４と発光層１４６との間に、ホール注入効率を上げるために、ホール注入層を設けることもあり得る。光の出射効率を上げるとともに、有機ＥＬ層への高い電子注入効率を達成するため、対向電極１４８には、透過率が高く、且つ仕事関数の小さな材料を用いることが好ましい。
本実施形態の有機ＥＬ表示装置１００２は、実施形態１〜１３で説明したＴＦＴ１０を用いているため、実施形態１〜１３で説明したものと同様の効果を得ることができる。本実施形態によれば、高性能な表示を行うことができる有機ＥＬ表示装置１００２を製造効率よく提供することが可能となる。
本発明は、薄膜トランジスタを有する半導体装置、および薄膜トランジスタをＴＦＴ基板に備えた液晶表示装置、有機ＥＬ表示装置等の表示装置に好適に用いられる。
１０ ＴＦＴ（薄膜トランジスタ）
１２ 信号線
１４ 走査線
１６ 補助容量線
１８ 補助容量（Ｃｓ）
２０ 画素電極
２０ｃ 補助容量対向電極
２０ｔ、２２ 導電層
２５ 接続部
３０ 端子部
５０ 画素
６０ 基板
６２ ゲート電極
６２ｃ 補助容量電極
６２ｄ 下部配線
６６ ゲート絶縁層
６８ 酸化物半導体層
６８ｍ 酸化物半導体材料
７０ｄ ドレイン電極
７０ｓ ソース電極
７０ｕ 上部配線
７２ 保護層
７２ｈ コンタクトホール
７４ 酸素供給層
７８ 拡散防止層
９０ コモン線
９２ 下層電極
９４ 上層電極
９７ ＥＳ層
１００ ＴＦＴ基板（半導体装置）
２００ 対向基板
２１０、２２０ 偏光板
２３０ バックライトユニット
２４０ 走査線駆動回路
２５０ 信号線駆動回路
２６０ 制御回路
１０００ 液晶表示装置
１００２ 有機ＥＬ表示装置

Claims (29)

  1. 薄膜トランジスタを備えた半導体装置であって、
    基板の上に形成された、前記薄膜トランジスタのゲート電極と、
    前記ゲート電極の上に形成されたゲート絶縁層と、
    前記ゲート絶縁層の上に形成された酸化物半導体層と、
    前記酸化物半導体層の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された保護層と、
    前記保護層の上に形成された酸素供給層と、
    前記酸素供給層の上に形成された拡散防止層と、
    を備えた半導体装置。
  2. 前記酸素供給層が、水（Ｈ2Ｏ）、ＯＲ基、またはＯＨ基を含む材料からなる層である、請求項１に記載の半導体装置。
  3. 前記酸素供給層が、アクリル樹脂、ＳＯＧ材料、シリコーン樹脂、エステル重合樹脂、あるいはシラノール基、ＣＯ−ＯＲ基、またはＳｉ−ＯＨ基を含む樹脂からなる、請求項１または２に記載の半導体装置。
  4. 前記酸素供給層の厚さが５００ｎｍ〜３５００ｎｍの範囲にある、請求項１から３のいずれかに記載の半導体装置。
  5. 前記拡散防止層が、酸化シリコン、窒化シリコン、または酸窒化シリコンからなる、請求項１から４のいずれかに記載の半導体装置。
  6. 前記拡散防止層の厚さが５０ｎｍ〜５００ｎｍの範囲にある、請求項１から５のいずれかに記載の半導体装置。
  7. 前記保護層が、酸化シリコンまたは窒化シリコンからなる、請求項１から６のいずれかに記載の半導体装置。
  8. 前記ゲート電極と同じ材料で形成された下部配線と、
    前記ソース電極および前記ドレイン電極と同じ材料で形成された上部配線と、
    前記上部配線と前記下部配線とが接続された接続部と、を備え、
    前記接続部において、前記上部配線と前記下部配線とが、前記ゲート絶縁層を貫通するコンタクトホールを介して接続されている、請求項１から７のいずれかに記載の半導体装置。
  9. 前記接続部において、前記コンタクトホールが酸化物半導体層と前記ゲート絶縁層とを貫通するように形成されており、前記上部配線と前記下部配線とが、前記コンタクトホールを介して接続されている、請求項８に記載の半導体装置。
  10. 前記接続部は、
    前記下部配線の上に形成された絶縁層と、
    前記絶縁層の上に形成された上部配線と、
    前記上部配線の上に形成された保護層と、
    前記保護層の上に形成された酸素供給層と、
    前記酸素供給層の上に形成された拡散防止層と、
    前記拡散防止層の上に形成された導電層と、を有し、
    前記接続部の前記絶縁層、前記上部配線、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するようにコンタクトホールが形成されており、
    前記コンタクトホール内に形成された前記導電層を介して、前記下部配線と前記上部配線とが電気的に接続されている、請求項８に記載の半導体装置。
  11. 前記接続部は、
    前記下部配線の上に形成された絶縁層と、
    前記絶縁層の上に形成された前記上部配線と、
    前記上部配線の上に形成された保護層と、
    前記保護層の上に形成された酸素供給層と、
    前記酸素供給層の上に形成された拡散防止層と、
    前記拡散防止層の上に形成された導電層と、を有し、
    前記接続部の前記保護層、前記酸素供給層、および前記拡散防止層を貫通するように第１コンタクトホールが形成されており、
    前記接続部の前記絶縁層、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するように第２コンタクトホールが形成されており、
    前記第１コンタクトホール内で前記上部配線と前記導電層とが電気的に接続されており、
    前記第２コンタクトホール内で前記下部配線と前記導電層とが電気的に接続されている、請求項８に記載の半導体装置。
  12. 前記ゲート電極と同じ材料による補助容量電極と、
    前記補助容量電極の上に、前記補助容量電極に接するように形成された前記拡散防止層と、
    前記拡散防止層の上に形成された補助容量対向電極と、
    を有する補助容量を備えた、請求項１から１１のいずれかに記載の半導体装置。
  13. 前記ゲート電極と同じ材料による補助容量電極と、
    前記補助容量電極の上に、前記補助容量電極に接するように形成された第１導電層と、
    前記第１導電層の上に、前記前記第１導電層に接するように形成された前記拡散防止層と、
    前記拡散防止層の上に形成された補助容量対向電極と、
    を有する補助容量を備えた、請求項１から１１のいずれかに記載の半導体装置。
  14. 前記ゲート電極と同じ材料による補助容量電極と、
    前記補助容量電極の上に、前記補助容量電極に接するように形成された酸化物半導体層と、
    前記補助容量電極上の前記酸化物半導体層に接するように形成された前記拡散防止層と、
    前記拡散防止層の上に形成された補助容量対向電極と、
    を有する補助容量を備えた、請求項１から１１のいずれかに記載の半導体装置。
  15. 請求項１から１４のいずれかに記載の半導体装置を含む表示装置であって、
    前記拡散防止層の上に形成された画素電極を備え、
    前記画素電極が、前記保護層、前記酸素供給層、および前記拡散防止層を貫通するコンタクトホールを介して前記ドレイン電極に接続されている表示装置。
  16. 請求項１から１４のいずれかに記載の半導体装置を含む表示装置であって、
    前記酸素供給層と前記拡散防止層との間に配置された下層電極と、
    前記拡散防止層の上に配置され、前記薄膜トランジスタの前記ドレイン電極に接続された上層電極と、を備えたフリンジフィールド型の表示装置。
  17. 前記ゲート電極と同じ材料によって形成されたコモン線を備え、
    前記コモン線と前記下層電極とが、前記ゲート絶縁層、前記保護層、および前記酸素供給層とを貫通するコンタクトホールを介して接続されている、請求項１６に記載のフリンジフィールド型の表示装置。
  18. 前記保護層の密度が１．９〜２．２ｇ／ｃｍ3の範囲内にある、請求項１から７のいずれかに記載の半導体装置。
  19. 前記保護層が、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された第１保護層、および前記第１保護層の上に形成された、前記第１保護層よりも密度の低い第２保護層からなる、請求項１から７のいずれかに記載の半導体装置。
  20. 前記第１保護層の密度が２．１〜２．４ｇ／ｃｍ3の範囲内にあり、前記第２保護層の密度が１．９〜２．２ｇ／ｃｍ3の範囲内にある、請求項１９に記載の半導体装置。
  21. 前記酸化物半導体層と前記ソース電極および前記ドレイン電極との間に形成されたエッチングストッパ層を備えた、請求項１から７に記載の半導体装置。
  22. 請求項２０または２１に記載の半導体装置を備えた表示装置。
  23. 薄膜トランジスタを備えた半導体装置であって、
    基板の上に形成された、前記薄膜トランジスタのゲート電極と、
    前記ゲート電極の上に形成されたゲート絶縁層と、
    前記ゲート絶縁層の上に形成された酸化物半導体層と、
    前記酸化物半導体層の上に配置された、前記薄膜トランジスタのソース電極及びドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に、前記酸化物半導体層に接するように形成された酸素供給層と、
    を備えた半導体装置。
  24. 前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極と前記酸素供給層との間に配置された保護層を備え、
    前記酸素供給層が、前記保護層に形成されたコンタクトホールを介して、前記酸化物半導体層に接している、請求項２３に記載の半導体装置。
  25. 前記酸素供給層の上に形成された拡散防止層を備える、請求項２３または２４に記載の半導体装置。
  26. 前記酸化物半導体層と前記ソース電極および前記ドレイン電極との間に形成されたエッチングストッパ層を備えた、請求項２３に記載の半導体装置。
  27. 薄膜トランジスタを備えた半導体装置であって、
    基板の上に形成された、前記薄膜トランジスタのゲート電極と、
    前記ゲート電極の上に形成されたゲート絶縁層と、
    前記ゲート絶縁層の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、
    前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極の上に形成された酸化物半導体層と、
    前記酸化物半導体層の上に形成された保護層と、
    前記保護層の上に形成された酸素供給層と、
    を備えた、半導体装置。
  28. 薄膜トランジスタを備えたトップゲート型の半導体装置であって、
    基板の上に形成された、前記薄膜トランジスタのソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極の上に形成された酸化物半導体層と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極の上に形成された絶縁層と、
    前記絶縁層の上に形成された、前記薄膜トランジスタのゲート電極と、
    前記絶縁層及び前記ゲート電極の上に形成された酸素供給層と、
    前記酸素供給層の上に形成された拡散防止層と、
    を備えた、半導体装置。
  29. 請求項２３から２８のいずれかに記載の半導体装置を備えた表示装置。
JP2012549762A 2010-12-20 2011-12-15 半導体装置および表示装置 Active JP5284544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012549762A JP5284544B2 (ja) 2010-12-20 2011-12-15 半導体装置および表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010282919 2010-12-20
JP2010282919 2010-12-20
JP2012549762A JP5284544B2 (ja) 2010-12-20 2011-12-15 半導体装置および表示装置
PCT/JP2011/079036 WO2012086513A1 (ja) 2010-12-20 2011-12-15 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
JP5284544B2 JP5284544B2 (ja) 2013-09-11
JPWO2012086513A1 true JPWO2012086513A1 (ja) 2014-05-22

Family

ID=46313789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012549762A Active JP5284544B2 (ja) 2010-12-20 2011-12-15 半導体装置および表示装置

Country Status (6)

Country Link
US (2) US20150108467A1 (ja)
EP (1) EP2657974B1 (ja)
JP (1) JP5284544B2 (ja)
KR (1) KR101630503B1 (ja)
CN (1) CN103270601B (ja)
WO (1) WO2012086513A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
WO2013084846A1 (ja) 2011-12-05 2013-06-13 シャープ株式会社 半導体装置
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI575663B (zh) * 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
WO2014046031A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 半導体装置及び表示装置
US20150221677A1 (en) * 2012-09-24 2015-08-06 Sharp Kabushiki Kaisha Active matrix substrate, display device, and production method therefor
WO2014050636A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
US20150255616A1 (en) * 2012-10-03 2015-09-10 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2014054569A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6072522B2 (ja) * 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102028980B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TWI651839B (zh) 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
WO2015060203A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US9601634B2 (en) * 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103680317B (zh) * 2013-12-20 2015-09-23 合肥京东方光电科技有限公司 一种阵列基板及其制造方法和显示装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
TWI657488B (zh) 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20170109237A (ko) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN108780620A (zh) 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN109661701A (zh) 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
WO2018043426A1 (ja) 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6781051B2 (ja) * 2017-01-12 2020-11-04 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
CN110226193A (zh) 2017-01-27 2019-09-10 夏普株式会社 有源矩阵基板以及使用它的显示装置
WO2018150962A1 (ja) 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
US10991725B2 (en) 2017-03-09 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
JP2018157101A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
TWI621250B (zh) * 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
US11302718B2 (en) 2017-05-18 2022-04-12 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
WO2019064411A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 電極コンタクト構造、表示制御ドライバ、および表示デバイス
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN110010001B (zh) * 2017-12-28 2021-06-15 乐金显示有限公司 柔性显示器和包括该柔性显示器的电子装置
JP2019121696A (ja) * 2018-01-05 2019-07-22 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
JP7471075B2 (ja) 2019-12-17 2024-04-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2021171422A1 (ja) * 2020-02-26 2021-09-02 シャープ株式会社 表示装置及びその製造方法
CN113471218B (zh) * 2021-06-29 2023-09-19 合肥鑫晟光电科技有限公司 显示面板及其制作方法、以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010002807A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Capping layers for metal oxynitride tfts
JP2010135462A (ja) * 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
JP2010135762A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 駆動回路及び表示装置
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器
JP2012009843A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US6197133B1 (en) * 1999-02-16 2001-03-06 General Electric Company Short-pulse high-peak laser shock peening
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP4916461B2 (ja) * 2008-02-18 2012-04-11 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010002807A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Capping layers for metal oxynitride tfts
JP2010135762A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 駆動回路及び表示装置
JP2010135462A (ja) * 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器
JP2012009843A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
EP2657974A1 (en) 2013-10-30
JP5284544B2 (ja) 2013-09-11
CN103270601B (zh) 2016-02-24
KR20140003481A (ko) 2014-01-09
CN103270601A (zh) 2013-08-28
US20150108467A1 (en) 2015-04-23
KR101630503B1 (ko) 2016-06-14
US20170179162A1 (en) 2017-06-22
EP2657974A4 (en) 2015-01-07
WO2012086513A1 (ja) 2012-06-28
EP2657974B1 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
JP5284544B2 (ja) 半導体装置および表示装置
JP5241967B2 (ja) 半導体装置および表示装置
JP5275523B2 (ja) 表示装置、ならびに半導体装置および表示装置の製造方法
TWI629796B (zh) Semiconductor device, display device, and the like
TWI546865B (zh) 半導體裝置、顯示裝置、及半導體裝置與顯示裝置之製造方法
JPWO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP6457879B2 (ja) 表示装置及びその製造方法
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
TW201423976A (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
JP6727414B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP6758884B2 (ja) 表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R150 Certificate of patent or registration of utility model

Ref document number: 5284544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150