CN110226193A - 有源矩阵基板以及使用它的显示装置 - Google Patents

有源矩阵基板以及使用它的显示装置 Download PDF

Info

Publication number
CN110226193A
CN110226193A CN201880008843.2A CN201880008843A CN110226193A CN 110226193 A CN110226193 A CN 110226193A CN 201880008843 A CN201880008843 A CN 201880008843A CN 110226193 A CN110226193 A CN 110226193A
Authority
CN
China
Prior art keywords
mentioned
electrode
capacitor
layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880008843.2A
Other languages
English (en)
Inventor
八木敏文
洪孟逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110226193A publication Critical patent/CN110226193A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

有源矩阵基板具备：周边电路(GD(1))，其包含配置在非显示区域的第1TFT(T5)和电容部(CAP(1))；以及下部透明电极及上部透明电极，其配置于各像素，有源矩阵基板具有：栅极金属层(M1)，其包含第1TFT的栅极电极；源极金属层(M2)，其包含第1TFT的源极电极；下部透明导电层(M3)，其位于比栅极金属层和源极金属层靠上方，包含下部透明电极；以及上部透明导电层(M4)，其包含上部透明电极，电容部包含第1电容(Ca)，该第1电容具有：第1下部电容电极(21)，其形成在下部透明导电层；第1上部电容电极(23)，其形成在上部透明导电层；以及电介质层(17)中的位于这些电容电极之间的部分。

Description

有源矩阵基板以及使用它的显示装置
技术领域
本发明涉及有源矩阵基板以及使用它的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板具有：显示区域，其具有多个像素；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域按每个像素具备薄膜晶体管(Thin Film Transistor；薄膜晶体管，以下称为“TFT”)等开关元件。作为这种开关元件，以往广泛使用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)或将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。
作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能高速地进行动作。
在有源矩阵基板的非显示区域，有时单片(一体)地设置有栅极驱动器、源极驱动器等驱动电路。将形成为单片的驱动电路称为“单片驱动器”。单片驱动器通常使用TFT来构成。最近，已使用了利用氧化物半导体TFT来制作单片驱动器的技术。从而，实现由非显示区域的窄小化或安装工序的简化所带来的成本降低。在窄边框化的要求高的设备中，例如有时在非显示区域中，栅极驱动器电路形成为单片，源极驱动器电路以COG(Chip on Glass；玻璃上芯片)方式安装。
有源矩阵型的液晶显示装置例如通过使上述的有源矩阵基板与相对基板相对并在这些基板之间封入液晶材料来制造。液晶材料通常被密封材料封住。密封材料配置为包围显示区域。
具备单片栅极驱动器的有源矩阵型的液晶显示装置例如公开于专利文献1。在专利文献1所公开的显示装置中，将构成栅极驱动器的输出晶体管配置在比密封材料靠显示区域侧，将构成栅极驱动器的其它TFT或电容配置为与涂敷密封材料的区域重叠。在专利文献1中提出了如下方案：为了易于进行密封材料的检查工序，另外，为了在使用光固化性的密封材料的情况下对密封材料照射光，在连接到输出晶体管的栅极的电容(自举电容部)设置开口部或切口部。
现有技术文献
专利文献
专利文献1：特开2016-167093号公报
发明内容
发明要解决的问题
近年来，在单片地设置有驱动电路的显示面板中，要求非显示区域(边框区域)的进一步窄小化。因此，要求进一步减小驱动电路(单片驱动器)的电路面积或电路宽度。
但是，本发明人经研究发现，例如，在现有的单片栅极驱动器中，由于输出晶体管和自举电容部的尺寸大，因此，很难进一步缩小电路面积。另外，在将有源矩阵基板应用于液晶显示装置的情况下，会有如下问题：需要在自举电容部设置透光部(开口部等)以进行密封材料的固化或检查，电路面积进一步增大。
本发明的实施方式是鉴于上述情况而完成的，其目的在于提供能减小单片驱动器的电路面积或电路宽度的有源矩阵基板和显示装置。
用于解决问题的方案
本发明的一个实施方式的有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，并且上述有源矩阵基板具备：基板；周边电路，其支撑于上述基板，并且配置在上述非显示区域，包含第1TFT和电容部；下部透明电极，其在上述显示区域中配置于上述多个像素中的每一个像素；以及上部透明电极，其在上述显示区域中隔着电介质层配置在上述下部透明电极上，上述有源矩阵基板具有：栅极金属层，其包含上述第1TFT的栅极电极；源极金属层，其包含上述第1TFT的源极电极；下部透明导电层，其位于比上述栅极金属层和上述源极金属层靠上方，并且包含上述下部透明电极；以及上部透明导电层，其位于比上述下部透明导电层靠上方，并且包含上述上部透明电极，上述电容部包含第1电容，上述第1电容具有：第1下部电容电极，其形成在上述下部透明导电层；第1上部电容电极，其形成在上述上部透明导电层；以及上述电介质层中的位于上述第1下部电容电极与上述第1上部电容电极之间的部分。
在一个实施方式中，上述下部透明电极和上述上部透明电极中的一方是像素电极，另一方是共用电极。
在一个实施方式中，上述电容部还具有第2电容，上述第2电容与上述第1电容并联连接，并且配置在上述第1电容的上述基板侧，上述第2电容包含：第2下部电容电极；以及第2上部电容电极，其隔着绝缘体配置在第2下部电容电极上，上述第2下部电容电极和上述第2上部电容电极中的一方形成在上述栅极金属层，另一方形成在上述源极金属层。
在一个实施方式中，在从上述基板的法线方向来看时，上述第1电容与上述第2电容至少部分重叠。
在一个实施方式中，上述第2下部电容电极和上述第2上部电容电极分别具有切口部和/或开口部，上述第2下部电容电极与上述第2上部电容电极的上述切口部和/或上述开口部配置为彼此相对。
在一个实施方式中，上述电容部的上述第1下部电容电极和上述第1上部电容电极中的一方电连接到上述第1TFT的上述栅极电极，另一方电连接到上述第1TFT的上述源极电极。
在一个实施方式中，上述周边电路是包含具有多个单位电路的移位寄存器的栅极驱动器，上述多个单位电路中的每一个单位电路包含上述第1TFT和上述电容部，上述第1TFT是输出晶体管，上述电容部是自举电容部。
在一个实施方式中，上述有源矩阵基板还具备第2TFT，上述第2TFT配置在上述多个像素中的每一个像素，上述第2TFT是具有氧化物半导体层的氧化物半导体TFT。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
也可以是，上述In-Ga-Zn-O系半导体包含结晶质部分。
在一个实施方式中，上述第2TFT是沟道蚀刻型TFT。
在一个实施方式中，上述第2TFT是蚀刻阻挡型TFT。
本发明的一个实施方式的显示装置具备：上述任意一项所述的有源矩阵基板；相对基板，其配置为与上述有源矩阵基板相对；液晶层，其设置在上述有源矩阵基板与上述相对基板之间；以及密封部，其由包含光固化性树脂的密封材料形成，包围上述液晶层，在上述显示装置中，在从上述基板的法线方向来看时，上述第1电容的至少一部分与上述密封部重叠。
本发明的另一实施方式的显示装置具备：有源矩阵基板，其具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，并且上述有源矩阵基板具备：基板；周边电路，其支撑于上述基板，并且配置在上述非显示区域，包含第1TFT和电容部；以及像素电极，其在上述显示区域中配置在上述多个像素中的每一个像素；相对基板，其配置为与上述有源矩阵基板相对；以及液晶层，其设置在上述有源矩阵基板与上述相对基板之间，在上述显示装置中，上述有源矩阵基板具有：栅极金属层，其包含上述第1TFT的栅极电极；源极金属层，其包含上述第1TFT的源极电极；以及下部透明导电层，其位于比上述栅极金属层和上述源极金属层靠上方，并且包含上述像素电极，上述相对基板具备上部透明导电层，上述上部透明导电层包含配置为与上述像素电极相对的共用电极，上述电容部包含：第1电容；以及第2电容，其与上述第1电容并联连接，并且配置在上述第1电容的上述基板侧，在从上述基板的法线方向来看时，上述第1电容与上述第2电容至少部分重叠，上述第1电容具有：第1下部电容电极，其形成在上述下部透明导电层；第1上部电容电极，其形成在上述上部透明导电层；以及上述液晶层中的位于上述第1下部电容电极与上述第1上部电容电极之间的部分，上述第2电容具有：第2下部电容电极；以及第2上部电容电极，其隔着绝缘体配置在上述第2下部电容电极上，上述第2下部电容电极和上述第2上部电容电极中的一方形成在上述栅极金属层，另一方形成在上述源极金属层。
上述显示装置还具备包围上述液晶层的密封部，上述密封部具有导电性，或者包含具有导电性的颗粒，上述下部透明导电层还包含透明连接部，上述透明连接部配置在上述非显示区域，并且与上述第1上部电容电极电分离，上述第1下部电容电极经由上述密封部和上述透明连接部电连接到上述第2电容的上述第2下部电容电极或上述第2上部电容电极。
上述显示装置还具备第2TFT，上述第2TFT配置在上述多个像素中的每一个像素，上述第2TFT是具有氧化物半导体层的氧化物半导体TFT。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
也可以是，上述In-Ga-Zn-O系半导体包含结晶质部分。
在一个实施方式中，上述第2TFT是沟道蚀刻型TFT。
在一个实施方式中，上述第2TFT是蚀刻阻挡型TFT。
发明效果
根据本发明的一个实施方式，可提供能减小单片驱动器的电路面积或电路宽度的有源矩阵基板和显示装置。
附图说明
图1的(a)是示出本实施方式的有源矩阵基板100的平面结构的一个例子的概略图，(b)是使用了有源矩阵基板100的液晶显示装置的示意性截面图。
图2的(a)和(b)分别是有源矩阵基板100中的1个像素区域P的俯视图和沿着II-II′线的截面图。
图3是例示构成栅极驱动器(单片栅极驱动器)GD的移位寄存器电路的图。
图4的(a)是示出单位电路SRk的一个例子的图，(b)是示出单位电路SRk中的信号波形的图。
图5的(a)和(b)分别是例示第1实施方式的栅极驱动器GD(1)的一部分的俯视图和沿着III-III′线的截面图，(c)是用于说明栅极驱动器GD(1)中的电容部CAP(1)的示意图。
图6的(a)和(b)分别是示出第1实施方式的另一电容部CAP(2)的截面图和示意图。
图7的(a)和(b)分别是示意性地示出栅极驱动器GD(1)和另一栅极驱动器GD(3)的俯视图。
图8的(a)和(b)分别是例示第2实施方式的栅极驱动器GD(4)的一部分的俯视图和沿着IV-IV′线的截面图，(c)是用于说明栅极驱动器GD(4)中的电容部CAP(4)的示意图。
图9的(a)和(b)分别是示出第1实施方式的另一电容部CAP(5)的截面图和示意图。
图10的(a)～(d)分别是示出比较例的栅极驱动器900以及实施方式的栅极驱动器GD(1)、GD(4)、GD(3)的概略的俯视图。
图11的(a)和(b)分别是第3实施方式的栅极驱动器的电容部CAP(6)的截面图和示意图。
图12的(a)和(b)分别是第3实施方式的另一栅极驱动器的电容部CAP(7)的截面图和示意图。
图13是例示第4实施方式的有源矩阵基板700的一部分的示意性截面图。
图14的(a)和(b)分别是比较例的栅极驱动器900中的输出晶体管T5和电容部CAP(900)的俯视图和沿着V-V′线的截面图。
具体实施方式
(第1实施方式)
以下，参照附图来说明第1实施方式的有源矩阵基板以及使用它的显示装置(液晶显示面板)。以下，说明单片地形成有栅极驱动器的有源矩阵基板。此外，在本实施方式的有源矩阵基板中，包含TFT和电容部的电路(周边电路)只要在非显示区域形成为单片即可。包含TFT和电容部的电路也可以是栅极驱动器以外的电路。
＜有源矩阵基板和有源矩阵型液晶显示面板的结构＞
图1的(a)是示出本实施方式的有源矩阵基板100的平面结构的一个例子的概略图。
有源矩阵基板100具有显示区域DR和显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR由排列成矩阵状的像素区域P构成。像素区域P是与显示装置的像素对应的区域，有时也简称为“像素”。非显示区域FR是位于显示区域DR的周边且对显示没有帮助的区域。非显示区域FR包含形成端子部的端子部形成区域、一体(单片)地设置驱动电路的驱动电路形成区域等。在驱动电路形成区域，例如单片地设置有栅极驱动器GD、检查电路(未图示)等。源极驱动器SD例如安装于有源矩阵基板100。在显示区域DR形成有在行方向上延伸的多个栅极总线GL和在列方向上延伸的多个源极总线SL。各像素例如由栅极总线GL和源极总线SL划定。栅极总线GL分别连接到栅极驱动器GD的各端子。源极总线SL分别连接到安装于有源矩阵基板100的源极驱动器SD的各端子。
图1的(b)是例示具备有源矩阵基板100的液晶显示装置(以下称为“LCD面板”。)200的示意性截面图。图1的(b)示出与图1的(a)所示的有源矩阵基板100的I-I′线对应的截面结构。
LCD面板200具有：有源矩阵基板100、相对基板210以及设置在它们之间的液晶层220。虽未图示，但LCD面板200具备用于对液晶层220施加电压的一对电极(像素电极和相对电极)。像素电极按每个像素区域P配置于有源矩阵基板100。相对电极配置于有源矩阵基板100或相对基板210。相对电极设置为构成显示区域DR的多个像素共用，因此也被称为“共用电极”。若LCD面板200的动作模式是TN(Twisted Nematic；扭曲向列)模式、VA(VerticalAlignment；垂直对齐)模式等纵电场模式，则共用电极设置于相对基板210。若LCD面板200的动作模式是FFS(Fringe Field Switching；边缘场开关)模式等横电场模式，则共用电极在有源矩阵基板100中设置为隔着绝缘层(电介质层)与像素电极相对。
液晶材料被密封部230密封在显示区域DR内。在从LCD面板200的法线方向来看时，密封部230配置为包围液晶层220。另外，密封部230将有源矩阵基板100与相对基板210相互粘接并固定。密封部230例如使用包含光固化性树脂(例如紫外线固化性树脂)的密封材料来形成。具体来说，首先，对有源矩阵基板100和相对基板210中的一方基板以包围成为显示区域的区域的方式涂敷密封材料，并向其内侧滴下液晶材料。之后，将2个基板贴合，对被密封材料包围的整个部分填充液晶材料。接下来，对密封材料照射紫外光(UV光)，使密封材料固化。从而，得到密封部230。
＜有源矩阵基板100中的像素区域P的构成＞
接下来，说明有源矩阵基板100中的各像素区域P的构成。在此，以应用于FFS模式的LCD面板的有源矩阵基板为例进行说明。
图2的(a)和(b)分别是有源矩阵基板100中的1个像素区域P的俯视图和沿着II-II′线的截面图。
像素区域P是被源极总线SL以及在与源极总线SL交叉的方向上延伸的栅极总线GL包围的区域。像素区域P具有：基板1；TFT(以下称为“像素TFT”)10，其支撑于基板1；下部透明电极15；以及上部透明电极19。在该例中，下部透明电极15是共用电极CE，上部透明电极19是像素电极PE。像素TFT10例如是具有底栅结构的氧化物半导体TFT。
构成有源矩阵基板100的各层如下。
有源矩阵基板100从基板1侧起具有：下部金属层M1、上部金属层M2、下部透明导电层M3以及上部透明导电层M4。下部金属层M1和上部金属层M2典型的是由金属膜形成的层。下部透明导电层M3和上部透明导电层M4例如是由铟锡氧化物(ITO)、铟锌氧化物(IZO)等透明导电膜形成的层。
在像素TFT10具有底栅结构的情况下，也可以是，下部金属层M1是与栅极总线GL由相同导电膜形成的栅极金属层，上部金属层M2是与源极总线SL由相同导电膜形成的源极金属层。在像素TFT10具有顶栅结构的情况下，也可以是，下部金属层M1是源极金属层，上部金属层M2是栅极金属层。
下部透明导电层M3是与配置在显示区域DR的下部透明电极15由相同透明导电膜形成的层，上部透明导电层M4是与配置在显示区域DR的上部透明电极19由相同透明导电膜形成的层。也可以是，下部透明电极15和上部透明电极19中的一方是共用电极CE，另一方是像素电极PE。在这种情况下，虽未图示，但上部透明电极19按每个像素具有狭缝或切口部。
在图示的例子中，从基板1侧起按顺序具有：下部金属层M1、栅极绝缘层5、包含像素TFT10的活性层(在此为氧化物半导体层)的半导体层、上部金属层M2、覆盖像素TFT10的层间绝缘层13、下部透明导电层M3、电介质层17以及上部透明导电层M4。也可以在半导体层与上部金属层M2之间形成有沟道保护层16。像素TFT10具有底栅结构，下部金属层M1是栅极金属层，上部金属层M2是源极金属层。栅极金属层也可以除了包含栅极总线GL之外还包含像素TFT10的栅极电极3A、CS电容配线(未图示)等。源极金属层也可以除了包含源极总线SL之外还包含像素TFT10的源极电极8A和漏极电极9A。下部透明导电层M3包含共用电极CE作为下部透明电极15，上部透明导电层M4包含像素电极PE作为上部透明电极19。
接下来，更详细地说明像素TFT10的结构。
像素TFT10是底栅结构的TFT，具有：栅极电极3A，其支撑于基板1；栅极绝缘层5，其覆盖栅极电极3A；氧化物半导体层7A，其形成在栅极绝缘层5上；以及源极电极8A和漏极电极9A，其配置为与氧化物半导体层7A接触。如图所示，也可以是，在氧化物半导体层7A与源极电极8A及漏极电极9A之间具有覆盖氧化物半导体层7A的沟道区域的沟道保护层(蚀刻阻挡层)16。也可以是，源极电极8A和漏极电极9A分别在沟道保护层16的开口部内与氧化物半导体层7A接触。
栅极电极3A连接到对应的栅极总线GL，源极电极8A连接到对应的源极总线SL。漏极电极9A与像素电极PE电连接。栅极电极3A与栅极总线GL也可以在栅极金属层(在此为下部金属层M1)内一体地形成。源极电极8A与源极总线SL也可以在源极金属层(在此为上部金属层M2)内一体地形成。
层间绝缘层13没有特别限定，例如也可以包含无机绝缘层(钝化膜)11以及配置在无机绝缘层11上的有机绝缘层12。此外，层间绝缘层13也可以不包含有机绝缘层12。
像素电极PE与共用电极CE配置为隔着电介质层17而部分重叠。像素电极PE按每个像素是分离的。共用电极CE也可以不按每个像素分离。在该例中，共用电极CE形成在层间绝缘层13上。像素电极PE形成在电介质层17上，在设置于层间绝缘层13和电介质层17的开口部CH1内与漏极电极9A电连接。虽未图示，但像素电极PE按每个像素具有至少1个狭缝或切口部。共用电极CE也可以形成于除了形成有开口部CH1的区域以外的整个像素区域P。
这种有源矩阵基板100例如能应用于FFS模式的显示装置。FFS模式是在其中一方基板设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例中，生成由从像素电极PE出发并穿过液晶层(未图示)、进而穿过像素电极PE的狭缝状的开口而到达共用电极CE的电力线所表示的电场。该电场具有相对于液晶层为横向的成分。其结果是，能够将横向的电场施加到液晶层。在横向电场方式中，液晶分子不会从基板立起，因此，与纵向电场方式相比，具有能够实现宽广的视野角的优点。
例如在国际公开第2012/086513号中记载了在共用电极CE上隔着电介质层17配置像素电极PE的电极结构。此外，也可以是在像素电极PE上隔着电介质层17配置有共用电极CE。即，也可以是，形成在下部透明导电层M3的下部透明电极15是像素电极PE，形成在上部透明导电层M4的上部透明电极19是共用电极CE。这种电极结构例如记载于特开2008-032899号公报、特开2010-008758号公报。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的所有公开内容援引至本说明书中。
本实施方式的各层的材料和厚度例如如下。
基板1例如能够是玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。栅极金属层(厚度：例如50nm以上500nm以下)例如由铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物形成。另外，也可以由这多个膜的层叠膜形成。栅极绝缘层(厚度：例如200nm以上500nm以下)5例如是氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层5也可以具有层叠结构。半导体层例如可以由氧化物半导体膜(厚度：例如15nm以上200nm以下)形成。沟道保护层16(厚度：例如30nm以上200nm以下)例如是氧化硅层、氮化硅层、氧氮化硅层等。沟道保护层16也可以具有层叠结构。源极金属层(厚度：例如50nm以上500nm以下)例如使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜形成。另外，也可以由这多个膜的层叠膜形成。无机绝缘层(厚度：例如100～500nm，优选200～500nm)11例如由氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘膜(钝化膜)形成。无机绝缘层11也可以具有层叠结构。有机绝缘层(厚度：例如1～3μm，优选是2～3μm)12例如由包含感光性树脂材料的有机绝缘膜形成。下部透明导电层M3和上部透明导电层M4(厚度：例如50nm以上200nm以下)例如可以分别由ITO(铟/锡氧化物)膜、In-Zn-O系氧化物(铟/锌氧化物)膜、ZnO膜(氧化锌膜)等形成。第2无机绝缘层(厚度：例如70nm以上300nm以下)17可以由氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等形成。
＜周边电路的构成＞
在有源矩阵基板100的非显示区域FR，单片地形成有包含TFT和电容部CAP的周边电路。此外，在本说明书中，有时将构成形成为单片的周边电路的至少1个TFT(电路TFT)称为“第1TFT”，将上述的像素TFT称为“第2TFT”。具有第1TFT和电容部CAP的周边电路没有特别限定，例如可以是栅极驱动器GD。
在本实施方式中，周边电路中的电容部CAP包含使用上述的下部透明导电层M3和上部透明导电层M4形成的电容(称为“第1电容”)。也就是说，第1电容具有：下部电容电极，其形成在下部透明导电层M3；上部电容电极，其形成在上部透明导电层M4；以及电容绝缘体(在此为电介质层17)，其位于这些电极之间。这种第1电容是透明的。此外，电容部CAP也可以还包含使用下部金属层M1和上部金属层M2形成的电容(称为“第2电容”)。
在现有的有源矩阵基板中，使用栅极金属层和源极金属层来形成周边电路的电容电极。这种电容电极通常由金属膜形成，因此，需要设置使用于将密封材料固化的光透射过的透光部(多个开口或切口部)。相对于此，在本实施方式中，电容部CAP包含使用下部透明导电层M3和上部透明导电层M4形成的第1电容。第1电容是透明的，无需为了使密封材料固化而设置透光部。因此，既能够确保规定的电容值，又能够缩小形成电容部CAP所需的面积或宽度(布局面积、布局宽度)，能减小电路面积。
以下，以栅极驱动器GD为例，更具体地说明本实施方式的电容部CAP的构成。
＜单片栅极驱动器的构成和动作＞
·栅极驱动器的电路构成
首先，说明形成于有源矩阵基板100的栅极驱动器GD的电路构成和动作。栅极驱动器GD包含移位寄存器。移位寄存器包含多级连接的多个单位电路。
图3是例示构成栅极驱动器(单片栅极驱动器)GD的移位寄存器电路的图。
移位寄存器电路具有多个单位电路SR1～SRn。各级单位电路SRk(k为1≤k≤n的自然数)具备：置位端子，其输入置位信号SET；输出端子，其输出输出信号GOUT；复位端子，其输入复位信号RESET；低电源输入端子，其输入低电源电位VSS；以及时钟输入端子，其输入时钟信号CLK1、CLK2。在单位电路SRk(k≥2)中，置位端子被输入上一级单位电路SRk-1的输出信号GOUTk-1。第一级的单位电路SR1的置位端子被输入栅极起始脉冲信号GSP。在各级单位电路SRk(k≥1)中，输出端子向配置在显示区域的对应的扫描信号线输出输出信号GOUTk。单位电路SRk(k≤n-1)的复位端子被输入下一级的单位电路SRk+1的输出信号GOUTk+1。最后一级的单位电路SRn的复位端子被输入清除信号CLR。
低电源输入端子被输入作为各单位电路SRk中的低电位侧的电源电压的低电源电位VSS。2个时钟输入端子中的一个时钟输入端子被输入时钟信号CLK1，并且另一个时钟输入端子被输入时钟信号CLK2。输入到时钟输入端子的时钟信号构成为在相邻的级间交替调换。
时钟信号CLK1与时钟信号CLK2具有激活的时钟脉冲期间(在此为高电平期间)相互不重叠的互补的相位关系。时钟信号CLK1、CLK2的高电平侧(激活侧)的电压为VGH，低电平侧(非激活侧)的电压为VGL。低电源电压VSS与时钟信号CLK1、CLK2的低电平侧的电压VGL相等。时钟信号CLK1与时钟信号CLK2也可以是相互反相的关系。或者也可以是，其中一个时钟信号的激活的时钟脉冲期间包含在另一个时钟信号的非激活的期间内(即时钟占空比不到1/2)。
栅极起始脉冲信号GSP是在1帧期间的最开始的时钟脉冲期间成为激活的信号。清除信号CLR是在1帧期间的最后的时钟脉冲期间成为激活(在此成为高电平)的信号。
在移位寄存器电路中，在1帧期间的最开始，栅极起始脉冲信号GSP作为移位脉冲被输入到第一级的单位电路SR1的置位端子。移位寄存器电路通过被级联连接的各级单位电路SRk按顺序交接该移位脉冲，从而，输出输出信号GOUTk的有源脉冲。
图4的(a)是示出单位电路SRk的一个例子的图。图4的(b)是示出单位电路SRk中的信号波形的图。
单位电路SRk具备5个n沟道型薄膜晶体管T1～T5以及电容部CAP。
T1是输入晶体管。T1的栅极和漏极连接到置位端子，T1的源极连接到T5的栅极。T5是输出晶体管。T5的漏极连接到时钟输入端子，源极连接到输出端子。即，T5作为传输门使输入到时钟输入端子的时钟信号CLK1通过或是将其阻断。
电容部CAP连接在作为输出晶体管的T5的栅极与源极之间。在本说明书中，有时将电容部CAP称为“自举电容部”。另外，将连接到T5的栅极的节点称为“节点netA”，将连接到输出端子的节点称为“节点GOUT”。电容部CAP的一个电极连接到T5的栅极和节点netA，另一个电极连接到T5的源极和节点GOUT。
T3配置在低电源输入端子与节点netA之间。T3是用于使节点netA的电位下降的下拉晶体管。T3的栅极连接到复位端子，漏极连接到节点netA，源极连接到低电源输入端子。将连接到下拉晶体管(在此为T3)的栅极的节点称为“节点netB”。
在节点GOUT连接有T2、T4。T4的栅极连接到复位端子，漏极连接到输出端子，源极连接到低电源输入端子。T2的栅极连接到时钟信号CLK2的输入端子，漏极连接到节点GOUT，源极连接到低电源输入端子。
在单位电路SRk中，在置位端子被输入移位脉冲之前，T4、T5为高阻抗状态，并且每当从时钟输入端子输入的时钟信号CLK2变为高电平时，T2变为导通状态，输出端子变为保持低电平的期间。
如图4的(b)所示，当置位端子被输入移位脉冲时，作为输出信号GOUT的激活的脉冲的栅极脉冲的生成期间开始，T1变为导通状态，对电容部CAP进行充电。由于电容部CAP被充电，从而，若设栅极脉冲的高电平为VGH，设T1的阈值电压为Vth，则节点netA的电位V(netA)上升至VGH-Vth(V(netA)＝VGH-Vth)。其结果是，T5变为导通状态，从时钟输入端子输入的时钟信号CLK1出现在T5的源极。在输入了该时钟脉冲(高电平)的瞬间，节点netA的电位由于电容部CAP的自举效应而被推高，因此，T5会得到大的过驱动电压。从而，输入到时钟输入端子的时钟脉冲的VGH的大致全振幅被传输到输出端子并输出，成为栅极脉冲。
当移位脉冲向置位端子的输入结束时，T1变为截止状态，netA保持浮动状态。在栅极输出(GOUT)完成后，通过复位脉冲信号来解除各节点的浮动状态。具体来说，下一级的单位电路SRk+1的栅极脉冲作为复位脉冲输入到复位端子。从而，T3、T4变为导通状态，节点netA和输出端子被连接到低电源电压VSS。因此，T5变为截止状态。当复位脉冲的输入结束时，该单位电路SRk的栅极脉冲的生成期间结束，输出端子再次变为保持低电平的期间。
·输出晶体管T5和电容部CAP的构成
接下来，说明栅极驱动器GD中的输出晶体管T5和电容部(自举电容部)CAP的构成。
图5的(a)和(b)分别是例示本实施方式的栅极驱动器GD(1)的一部分的俯视图和沿着III-III′线的截面图。图5的(c)是用于说明栅极驱动器GD(1)中的电容部CAP(1)的示意图。
栅极驱动器GD(1)具有输出晶体管T5和电容部CAP(1)。在该例中，输出晶体管T5和电容部CAP(1)在一个方向(X方向)上相邻配置，输出晶体管T5位于比电容部CAP(1)靠显示区域侧。此外，也可以是，电容部CAP(1)位于比输出晶体管T5靠显示区域侧。
也可以是，在从基板的法线方向来看时，栅极驱动器GD(1)的至少一部分配置为与形成密封部230(图1的(b))的区域(以下称为“密封区域”)230R重叠。例如可以是，电容部CAP(1)的至少一部分与密封区域230R重叠。也可以是，密封区域230R例如在Y方向上横穿栅极驱动器GD(1)而延伸。
在该例中，在从基板的法线方向来看时，栅极驱动器GD(1)的单位电路SRk中的输出晶体管T5位于比密封区域230R靠显示区域侧，构成栅极驱动器的其它电路TFT和电容部CAP(1)配置为与密封区域230R重叠。此外，密封区域230R与栅极驱动器的配置关系不限于该例。典型的是，密封区域230R配置为与电容部CAP(1)至少部分重叠，或者配置在电容部CAP(1)的附近。
输出晶体管T5是具有底栅结构的氧化物半导体TFT。输出晶体管T5具有：栅极电极3B；栅极绝缘层5，其覆盖栅极电极3B；氧化物半导体层7B，其配置为隔着栅极绝缘层5与栅极电极3B重叠；以及源极电极8B和漏极电极9B，其电连接到氧化物半导体层7B。栅极电极3B形成在下部金属层M1内，源极电极8B和漏极电极9B形成在上部金属层M2内。也可以是，在氧化物半导体层7B与源极电极8B和漏极电极9B之间设置有沟道保护层16。
输出晶体管T5和构成栅极驱动器的其它电路TFT例如也可以与像素TFT10在共同的工序中形成。输出晶体管T5也可以构成为具有比其它电路TFT大的沟道宽度。例如，输出晶体管T5的源极电极8B和漏极电极9B也可以具有所谓的梳齿结构。也就是说，也可以是，源极电极8B和漏极电极9B分别具有例如在X方向上延伸的主部以及从主部向与X方向交叉的方向(Y方向)延伸的多个枝部(梳齿部)，源极电极8B和漏极电极9B以梳齿部相互咬合的方式相对配置。
如图5的(b)和(c)所示，电容部CAP(1)包含使用下部透明导电层M3和上部透明导电层M4形成的透明电容(第1电容)Ca。也可以是，电容部CAP(1)在第1电容Ca的基板侧还包含使用下部金属层M1和上部金属层M2形成的电容(第2电容)Cb。第1电容Ca与第2电容Cb并联连接。
第1电容Ca具有：下部电容电极(有时称为“第1下部电容电极”)21、上部电容电极(有时称为“第1上部电容电极”)23、以及电介质层17中的位于这些电容电极之间的部分。下部电容电极21形成在下部透明导电层M3内，上部电容电极23是形成在上部透明导电层M4内的透明电极。
下部电容电极21与上部电容电极23配置为隔着电介质层17而至少部分重叠。下部电容电极21和上部电容电极23中的一方在第1接触部CT1中电连接到输出晶体管T5的栅极电极3B和节点netA。下部电容电极21和上部电容电极23的另一方在第2接触部CT2中电连接到输出晶体管T5的源极电极8B和节点GOUT。
另一方面，第2电容Cb包含：下部电容电极(有时称为“第2下部电容电极”)31，其形成在下部金属层M1内；上部电容电极33(有时称为“第2上部电容电极”)，其形成在上部金属层M2内；以及电容绝缘体，其位于这些电极之间。也可以是，下部电容电极31是输出晶体管T5的栅极电极3B的延伸设置部分，上部电容电极33是源极电极8B的延伸设置部分。栅极绝缘层5(或栅极绝缘层5和沟道保护层16)位于这些电容电极之间。下部电容电极31电连接到输出晶体管T5的栅极电极3B和节点netA，上部电容电极33与输出晶体管T5的源极电极8B及节点GOUT电连接。
在图5所示的栅极驱动器GD(1)中，也可以是，在第1接触部CT1中，第1电容Ca的下部电容电极21在形成于层间绝缘层13的开口部内与上部金属连接部25接触，上部金属连接部25在形成于栅极绝缘层5(或栅极绝缘层5和沟道保护层16)的开口部内与下部金属连接部26接触。上部金属连接部25形成在上部金属层M2，构成了节点netA。下部金属连接部26形成在下部金属层M1，电连接到下部电容电极31和栅极电极3B(在此是一体地形成)。
也可以是，上部电容电极23在第2接触部CT2中在形成于层间绝缘层13和电介质层17的开口部内与上部电容电极33接触。上部电容电极33电连接到源极电极8B和节点GOUT(在此是一体地形成)。
第1电容Ca也可以沿着Y方向上的整个电路宽度配置。另一方面，第2电容Cb也可以仅配置在Y方向上的电路宽度的一部分。例如，第2电容Cb也可以与输出晶体管T5在Y方向上相邻设置。从而，无需增大X方向上的电路宽度(布局宽度)，就能够形成第2电容Cb。如图所示，也可以增大源极电极8B中的在X方向上延伸的部分(主部)的宽度，在主部中的不与氧化物半导体层7B重叠的区域设置第1接触部CT1和第2电容Cb。
下部电容电极21与上部电容电极23的重叠面积、以及下部电容电极31与上部电容电极33的重叠面积被适当设定为使得电容部CAP具有规定的电容。
也可以是，在栅极驱动器中的除了输出晶体管T5和电容部CAP以外的部分上形成有屏蔽层28。屏蔽层28例如可以形成在下部透明导电层M3或上部透明导电层M4(在此是上部透明导电层M4)内。在屏蔽层使用下部透明导电层M3或上部透明导电层M4来形成的情况下，屏蔽层28与电容部CAP的下部电容电极21或上部电容电极23例如配置为空开与显示区域的像素间距离相同或比其更大的间隔。
图6的(a)和(b)分别是示出本实施方式的另一电容部CAP(2)的截面图和示意图。
如图6的(a)和(b)所例示的那样，可以是，下部电容电极21在第2接触部CT2中在形成于层间绝缘层13的开口部内与上部电容电极33接触，经由上部电容电极33电连接到源极电极8B和节点GOUT。也可以是，上部电容电极23在第1接触部CT1中在形成于电介质层17和层间绝缘层13的开口部内与上部金属连接部25接触，上部金属连接部25在形成于栅极绝缘层5和沟道保护层16的开口部内与下部金属连接部26接触。也可以是，上部电容电极23经由上部金属连接部25电连接到节点netA，经由下部金属连接部26电连接到栅极电极3B和下部电容电极31。
如前所述，在现有的有源矩阵基板中，使用栅极金属层和源极金属层来形成电容部(自举电容部)，由于电容部的尺寸大，很难减小栅极驱动器的电路面积。另外，在为了窄边框化而使栅极驱动器与密封区域重叠的情况下，要在电容部的电极设置使用于将密封材料固化的光透射过的透光部(多个开口或切口部)，因此，会有电容部所需的面积进一步增大的问题。相对于此，在本实施方式中，是由透明导电膜形成第1电容Ca的下部电容电极21和上部电容电极23，因此，无需为了使密封材料固化而设置透光部。另外，第2电容Cb仅配置在Y方向的电路宽度的一部分，即使不在第2电容Cb设置透光部也能进行密封材料的固化。因此，与以往相比，能够缩小电容部CAP的形成所需的面积或宽度(布局面积、布局宽度)，能减小电路面积。
在本实施方式中，下部电容电极21和上部电容电极23是与共用电极或像素电极使用相同透明导电膜形成的，但它们只要是使用透明导电膜形成即可，也可以使用与共用电极和像素电极均不同的膜来形成。另外，电容部CAP和输出晶体管T5的布局、与密封区域230R的位置关系也不限于图示的例子。例如，也可以将电容部CAP配置在比输出晶体管T5靠显示区域侧。
此外，在栅极驱动器GD上也可以不设置屏蔽层。在这种情况下，也可以是，电容部CAP的第1电容Ca的一部分或全部配置在构成栅极驱动器GD的电路元件和配线上。图7的(a)和(b)分别是示意性地示出本实施方式的栅极驱动器GD(1)和另一栅极驱动器GD(3)的俯视图。如图7的(b)所示，通过将电容部CAP的第1电容Ca与其它电路元件或配线重叠配置，从而能进一步减小栅极驱动器所需的面积或宽度。
(第2实施方式)
在第2实施方式的有源矩阵基板中，电容部CAP具有：第1电容Ca，其由下部透明导电层M3和上部透明导电层M4形成；以及第2电容Cb，其由下部金属层M1和上部金属层M2形成。第1电容Ca与第2电容Cb并联连接。另外，第1电容Ca与第2电容Cb配置为在从基板的法线方向来看时至少部分重叠。其它构成也可以与第1实施方式的有源矩阵基板是同样的。以下，主要说明与第1实施方式的不同点，对于同样的构成，省略说明。
图8的(a)和(b)分别是例示栅极驱动器GD(4)的一部分的俯视图和沿着IV-IV′线的截面图。图8的(c)是用于说明栅极驱动器GD(4)中的电容部CAP(4)的示意图。
与上述的实施方式(图5)同样，第1电容Ca包含：下部电容电极21，其形成在下部透明导电层M3内；上部电容电极23，其形成在上部透明导电层M4内；以及电介质层17中的位于这些电容电极之间的部分。第1电容Ca是透明的电容，因此也可以不具有用于使密封材料固化的透光部。
第2电容Cb包含：下部电容电极31，其形成在下部金属层M1内；上部电容电极33，其形成在上部透明导电层M4内；以及电容绝缘体，其位于这些电极之间。电容绝缘体包含栅极绝缘层5中的位于下部电容电极31与上部电容电极33之间的部分。在输出晶体管T5为蚀刻阻挡型TFT的情况下，电容绝缘体也可以包含栅极绝缘层5和沟道保护层16。下部金属层M1例如是栅极金属层，上部金属层M2例如是源极金属层。
下部电容电极31电连接到输出晶体管T5的栅极电极3B和节点netA，上部电容电极33与输出晶体管T5的源极电极8B及节点GOUT电连接。如图所示，也可以是，下部电容电极31与栅极电极3B一体地形成，上部电容电极33与源极电极8B一体地形成。
下部电容电极31与上部电容电极33只要配置为隔着电容绝缘体(在此为栅极绝缘层5和沟道保护层16)而至少部分重叠即可。下部电容电极31和上部电容电极33均是金属电极。在下部电容电极31和上部电容电极33分别设置有用于使密封材料固化的透光部(开口)31p、33p。透光部(开口)31p、33p的数量、形状等不限于图示的例子。不过，下部电容电极31的开口部31p与上部电容电极33的开口部33p配置为在从法线方向来看时至少部分重叠。此外，也可以是，下部电容电极31和上部电容电极33具有切口部来代替开口部31p、33p，或者是除了具有开口部31p、33p以外还具有切口部。在第2电容Cb沿着Y方向上的整个电路宽度配置的情况下，优选设置透光部，但在第2电容Cb仅配置在Y方向上的电路宽度的一部分而不妨碍向密封材料照射光的情况下，也可以不在第2电容Cb设置透光部。
只要是下部电容电极31形成在栅极金属层和源极金属层中的配置在基板侧的层(下部金属层M1)、上部电容电极33形成在另一个层(上部金属层M2)即可。在该例中，将下部电容电极31形成在栅极金属层，将上部电容电极33形成在源极金属层，但在输出晶体管T5具有顶栅结构的情况下，下部电容电极31能形成在源极金属层，上部电容电极33能形成在栅极金属层。
而且也可以是，下部电容电极31和/或上部电容电极33形成在源极金属层和栅极金属层以外的导电层，例如形成在将像素TFT的半导体层或半导体层低电阻化后的导电层。即，下部金属层M1和/或上部金属层M2也可以是源极金属层和栅极金属层以外的导电层。
在该例中，下部电容电极31和上部电容电极33双方都是金属电极，但也可以仅有一方是金属电极。在金属电极设置用于使密封材料固化的透光部。
第1电容Ca的下部电容电极21和上部电容电极23中的一方在第1接触部CT1中连接到第2电容Cb的下部电容电极31，经由下部电容电极31电连接到输出晶体管T5的栅极电极3B和节点netA。下部电容电极21和上部电容电极23的另一方在第2接触部CT2中连接到第2电容Cb的上部电容电极33和源极电极8B，经由源极电极8B电连接到节点GOUT。
在该例中，可以是，下部电容电极21在第1接触部CT1中在形成于层间绝缘层13的开口部内与上部金属连接部25接触，上部金属连接部25在形成于栅极绝缘层5的开口部内与下部电容电极31接触。上部金属连接部25形成在上部金属层M2，构成了节点netA。下部电容电极31形成在下部金属层M1，电连接到栅极电极3B(在此是一体地形成)。
也可以是，上部电容电极23在第2接触部CT2中在形成于层间绝缘层13和电介质层17的开口部内与上部电容电极33接触。上部电容电极33电连接到输出晶体管T5的源极电极8B和节点GOUT(在此是一体地形成)。
图9的(a)和(b)分别是示出本实施方式的另一电容部CAP(5)的截面图和示意图。
如图9所示，可以是，下部电容电极21在第2接触部CT2中在形成于层间绝缘层13的开口部内与上部电容电极33接触，经由上部电容电极33电连接到源极电极8B和节点GOUT。也可以是，上部电容电极23在第1接触部CT1中在形成于电介质层17和层间绝缘层13的开口部内与上部金属连接部25接触，上部金属连接部25在形成于栅极绝缘层5的开口部内与下部电容电极31接触。也可以是，上部电容电极23经由上部金属连接部25电连接到节点netA，经由下部电容电极31电连接到栅极电极3B。
在本实施方式中，第1电容Ca和第2电容Cb在从基板的法线方向来看时至少部分重叠。从而，与第1实施方式相比，能够更进一步减小电容部CAP所需的面积或宽度(布局面积、布局宽度)。在本实施方式中，下部电容电极21与上部电容电极23的重叠面积、以及下部电容电极31与上部电容电极33的重叠面积也被适当设定为使得电容部CAP具有规定的电容。
在栅极驱动器GD上不设置屏蔽层28的情况下，也可以是，第1电容Ca不仅配置在第2电容Cb上，还配置在其它电路元件上。从而，能够更进一步减小电路面积。
＜电容部CAP的面积和电容的估算＞
在此，估算了第1和第2实施方式的电容部CAP的电容和尺寸，因此，说明其结果。
此外，为了比较，也估算了电容部CAP仅具有使用了下部金属层M1和上部金属层M2的第2电容Cb的情况下的电容部CAP的尺寸。图14的(a)和(b)分别是比较例的栅极驱动器900中的输出晶体管T5和电容部CAP(900)的俯视图和截面图。在图14中，对于与图8同样的构成要素标注相同的附图标记。比较例的电容部CAP(900)具有第2电容Cb，并且不具有透明的第1电容Ca。第2电容Cb的电容电极31、33均是金属电极，具有多个开口部31p、33p作为透光部。
图10的(a)～(d)分别是示出比较例的栅极驱动器900(图14)以及实施例1～3的栅极驱动器301、302、303的概略的俯视图。实施例1～3的栅极驱动器301、302、303分别具有与栅极驱动器GD(1)(图5)、栅极驱动器GD(4)(图8)以及栅极驱动器GD(3)(图7)同样的结构。
在此，将密封区域230R的延伸方向设为Y方向，将与Y方向正交的方向设为X方向，各电路在X方向上横穿密封区域230R而形成。另外，将各电路的Y方向上的宽度Wy设为固定，算出形成电容部CAP所需的X方向的宽度Wc，研究了能够以何种程度将各电路的X方向的宽度Wx缩小。
在估算中，将使用了下部金属层M1和上部金属层M2的第2电容Cb的每单位面积的单位电容设为9.67×10-5pF/μm2，将使用了下部透明导电层M3和上部透明导电层M4的第1电容Ca的每单位面积的单位电容设为4.43×10-4pF/μm2。在表1中示出结果。
[表1]
此外，在实施例1中，假设非显示区域中的密封区域230R的位置与比较例相同，采用考虑了向密封区域230R的透光性的情况下的布局。在实施例2和3中，采用能够进一步缩小电路宽度的布局，与比较例相比使密封区域230R的位置与该布局相应地移位。
在比较例中，需要在电容部CAP(900)的电极设置规定的面积的透光部。电容部CAP(900)的形成所需的X方向的宽度Wc是由用于得到规定的电容的电极的重叠面积与透光部的面积之和决定的。例如，要想形成约1.6pF的电容部CAP(900)，则电容部CAP所需的宽度Wc为159μm。
相对于此，在栅极驱动器301中，无需在电容部CAP(1)设置透光部。因此，即使将电容部CAP(1)所需的宽度(第1电容Ca的宽度)Wc缩小至103.4μm，也能具有约5.0pF的电容。另外，在栅极驱动器303中，即使将电容部CAP(4)所需的宽度Wc缩小至48.5μm，也能够确保约2.8pF的电容(第1电容Ca和第2电容Cb的总电容)。而且，通过如栅极驱动器302那样，将第1电容Ca与其它电路元件重叠配置，也可以无需确保用于形成电容部CAP的宽度Wc(Wc＝0)。因此，既能够确保与电容部CAP(1)同等的电容，又能够使整个电路的宽度Wx与栅极驱动器GD(1)相比进一步减小103.4μm。这样可知，根据第1和第2实施方式，与比较例相比，能够降低电路所需的面积或宽度，能够实现非显示区域的窄小化。
(第3实施方式)
第3实施方式是一种显示装置，具备：有源矩阵基板，其具有形成为单片的周边电路；液晶层；以及相对基板。本实施方式的显示装置与上述实施方式的不同点在于，电容部CAP的上部电容电极不是设置在有源矩阵基板上，而是设置在相对基板上。
本实施方式例如能适用于TN模式、VA模式等纵电场模式的显示装置。另外，能适用于内嵌式触摸面板型显示装置。在内嵌式触摸面板型显示装置中，有时会将形成在相对基板上的透明导电膜图案化，在相对基板上形成兼作共用电极和触摸传感器用的电极的透明电极。当将本实施方式应用于这种显示装置时，能够在用于形成透明电极的图案化工序中，在相对基板上同时形成电容部CAP的上部电容电极，因此，无需追加制造工序，就能够形成具有透明的第1电容Ca的电容部CAP。此外，内嵌式触摸面板型显示装置的结构、动作例如公开于特开2014-109904号公报等。为了参考，将特开2014-109904号公报的所有公开内容援引至本说明书中。
图11的(a)是本实施方式的栅极驱动器的电容部CAP(6)的截面图，图11的(b)是电容部CAP(6)的示意图。
本实施方式的显示装置具备：有源矩阵基板101、相对基板211以及液晶层220。液晶层220配置在有源矩阵基板101与相对基板211之间。在液晶层220的周围设置有用于封入液晶材料的密封部230。密封部230也可以包含导电性颗粒51。或者，密封部230也可以由具有导电性的树脂形成。
有源矩阵基板101具有下部金属层M1、上部金属层M2以及下部透明导电层M3，其与上述的有源矩阵基板100的不同点在于不具有电介质层17和上部透明导电层M4。在有源矩阵基板101中，下部透明导电层M3包含：下部透明电极(未图示)，其配置在显示区域，作为像素电极PE发挥功能；以及第1电容Ca的下部电容电极41，其配置在非显示区域。下部透明导电层M3也可以还包含配置在非显示区域的透明连接部35。
相对基板211包含：未图示的基板(例如玻璃基板)、未图示的彩色滤光片层、以及配置在基板的液晶层侧的上部透明导电层M4。上部透明导电层M4包含：上部透明电极(未图示)，其配置在显示区域，作为共用电极CE发挥功能；以及第1电容Ca的上部电容电极43，其配置在非显示区域。
更具体地说明本实施方式的栅极驱动器GD的电容部CAP(6)的构成。
电容部CAP(6)包含：第1电容Ca；以及第2电容Cb，其与第1电容Ca并联连接。电容部CAP(6)配置在比密封部230靠显示区域侧。此外，只要栅极驱动器GD中的至少第1电容Ca配置在比密封部230靠显示区域侧即可。
第1电容Ca具有：下部电容电极(第1下部电容电极)41，其在有源矩阵基板101中形成在下部透明导电层M3；上部电容电极(第1上部电容电极)43，其在相对基板211中形成在上部透明导电层M4；以及电容绝缘体，其位于下部电容电极41与上部电容电极43之间。电容绝缘体包含液晶层220。下部电容电极41与上部电容电极43配置为在非显示区域中隔着液晶层220相对。
第2电容Cb具有：下部电容电极31，其形成在下部金属层M1；以及上部电容电极33，其形成在上部金属层M2。第2电容Cb的构成与参照图8所述的构成是同样的。
第1电容Ca的下部电容电极41和上部电容电极43中的一方在第1接触部CT1中连接到第2电容Cb的下部电容电极31，经由下部电容电极31电连接到输出晶体管T5的栅极电极3B和节点netA。下部电容电极41和上部电容电极43中的另一方在第2接触部CT2中连接到第2电容Cb的上部电容电极33，经由上部电容电极33电连接到输出晶体管T5的源极电极8B和节点GOUT。
在图11所示的例子中，下部电容电极41在第1接触部CT1中经由密封部230电连接到透明连接部35。在该例中，密封部230包含Au颗粒等导电性颗粒51，下部电容电极41与透明连接部35能通过该导电性颗粒51电连接。透明连接部35例如形成在下部透明导电层M3内。透明连接部35与下部电容电极41是电分离的。也可以是，透明连接部35在形成于绝缘层(在此为层间绝缘层13、栅极绝缘层5以及沟道保护层16)的开口部内与下部电容电极31接触。下部电容电极31电连接到栅极电极3B和节点netA(在此是一体地形成)。
上部电容电极43在第2接触部CT2中在形成于层间绝缘层13的开口部内与上部电容电极33接触。上部电容电极33电连接到输出晶体管T5的源极电极8B和节点GOUT(在此是一体地形成)。
图12的(a)是本实施方式的另一栅极驱动器的电容部CAP(7)的截面图，图12的(b)是电容部CAP(7)的示意图。
如图所示，可以是，下部电容电极41在第1接触部CT1中在形成于层间绝缘层13、栅极绝缘层5以及沟道保护层16的开口部内与下部电容电极31接触，经由下部电容电极31电连接到节点netA和栅极电极3B。也可以是，上部电容电极43在第2接触部CT2中经由密封部230与透明连接部35接触。也可以是，透明连接部35在形成于层间绝缘层13的开口部内与上部电容电极33接触，经由上部电容电极33电连接到输出晶体管T5的源极电极8B和节点GOUT。
也可以是，第1电容Ca与第2电容Cb在从基板的法线方向来看时至少部分重叠。从而，能够更进一步减小电容部CAP所需的面积或宽度(布局面积、布局宽度)。
此外，在上述中，下部透明导电层M3是包含像素电极的透明导电层，上部透明导电层M4是包含共用电极的透明导电层，但下部透明导电层M3和上部透明导电层M4只要是分别形成在有源矩阵基板和相对基板上的透明导电层即可，也可以是包含其它透明电极的层。
＜TFT结构＞
上述的第1～第3实施方式的像素TFT和电路TFT(输出晶体管T5包含)可以是蚀刻阻挡型，也可以是沟道蚀刻型。
在沟道蚀刻型的TFT中，在沟道区域上未形成有蚀刻阻挡层，源极电极及漏极电极的沟道侧的端部下表面配置为与氧化物半导体层的上表面接触(参照图13的薄膜晶体管710B)。沟道蚀刻型的TFT例如是通过在氧化物半导体层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。在源极/漏极分离工序中，沟道区域的表面部分有时会被蚀刻。
另一方面，在蚀刻阻挡型TFT中，在沟道区域上形成有蚀刻阻挡层，源极电极及漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成覆盖氧化物半导体层中的成为沟道区域的部分的蚀刻阻挡层后，在氧化物半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。
＜氧化物半导体＞
像素TFT10和电路TFT(包含输出晶体管T5)的半导体层可以是硅半导体层，也可以是氧化物半导体层。
氧化物半导体层中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能够举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的两层结构的情况下，优选上层中包含的氧化物半导体的能隙大于下层中包含的氧化物半导体的能隙。不过，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选是c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的所有公开内容援引至本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此，适宜用作驱动TFT(例如，在包含多个像素的显示区域的周边，设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
(第4实施方式)
以下，参照附图来说明本发明的半导体装置的第4实施方式。本实施方式的半导体装置是具备形成在同一基板上的氧化物半导体TFT和结晶质硅TFT的有源矩阵基板。
有源矩阵基板按每一像素具备TFT(像素用TFT)。作为像素用TFT，例如使用以In-Ga-Zn-O系的半导体膜为活性层的氧化物半导体TFT。
有时也在与像素用TFT相同的基板上一体地形成周边驱动电路的一部分或整体。这种有源矩阵基板被称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置于包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用以多晶硅膜为活性层的结晶质硅TFT。当像这样使用氧化物半导体TFT作为像素用TFT、使用结晶质硅TFT作为电路用TFT时，在显示区域中能减少功耗，而且能减小边框区域。
作为像素用TFT，能应用图2所示的像素TFT10。关于这一点将后述。
图13是例示本实施方式的有源矩阵基板700的一部分的示意性截面图。
如图13所示，在有源矩阵基板700中，在显示区域DR的各像素形成有第2薄膜晶体管710B作为像素用TFT，在非显示区域FR的驱动电路形成区域形成有第1薄膜晶体管710A作为电路用TFT。也可以使用第1薄膜晶体管710A作为上述的实施方式的输出晶体管T5。
有源矩阵基板700具备：基板711；基底膜712，其形成在基板711的表面；第1薄膜晶体管710A，其形成在基底膜712上；以及第2薄膜晶体管710B，其形成在基底膜712上。第1薄膜晶体管710A是具有主要包含结晶质硅的活性区域的结晶质硅TFT。第2薄膜晶体管710B是具有主要包含氧化物半导体的活性区域的氧化物半导体TFT。第1薄膜晶体管710A和第2薄膜晶体管710B被一体地制作在基板711上。在此所说的“活性区域”是指成为TFT的活性层的半导体层中的形成沟道的区域。
第1薄膜晶体管710A具有：结晶质硅半导体层(例如低温多晶硅层)713，其形成在基底膜712上；第1绝缘层714，其覆盖结晶质硅半导体层713；以及栅极电极715A，其设置在第1绝缘层714上。第1绝缘层714中的位于结晶质硅半导体层713与栅极电极715A之间的部分作为第1薄膜晶体管710A的栅极绝缘膜发挥功能。结晶质硅半导体层713具有：形成沟道的区域(活性区域)713c、以及分别位于活性区域的两侧的源极区域713s及漏极区域713d。在该例中，结晶质硅半导体层713中的、隔着第1绝缘层714与栅极电极715A重叠的部分成为活性区域713c。第1薄膜晶体管710A还具有分别连接到源极区域713s及漏极区域713d的源极电极718sA及漏极电极718dA。也可以是，源极电极718sA及漏极电极718dA设置在覆盖栅极电极715A和结晶质硅半导体层713的层间绝缘膜(在此是第2绝缘层716)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层713连接。
第2薄膜晶体管710B具有：栅极电极715B，其设置在基底膜712上；第2绝缘层716，其覆盖栅极电极715B；以及氧化物半导体层717，其配置在第2绝缘层716上。如图所示，作为第1薄膜晶体管710A的栅极绝缘膜的第1绝缘层714也可以延伸设置到要形成第2薄膜晶体管710B的区域为止。在该情况下，氧化物半导体层717也可以形成在第1绝缘层714上。第2绝缘层716中的位于栅极电极715B与氧化物半导体层717之间的部分作为第2薄膜晶体管710B的栅极绝缘膜发挥功能。氧化物半导体层717具有：形成沟道的区域(活性区域)717c；以及分别位于活性区域的两侧的源极接触区域717s及漏极接触区域717d。在该例中，氧化物半导体层717中的、隔着第2绝缘层716与栅极电极715B重叠的部分成为活性区域717c。另外，第2薄膜晶体管710B还具有分别连接到源极接触区域717s和漏极接触区域717d的源极电极718sB和漏极电极718dB。此外，还能是在基板711上不设置基底膜712的构成。
薄膜晶体管710A、710B被钝化膜719和平坦化膜720覆盖。在作为像素用TFT发挥功能的第2薄膜晶体管710B中，栅极电极715B连接到栅极总线(未图示)，源极电极718sB连接到源极总线(未图示)，漏极电极718dB连接到像素电极723。在该例中，漏极电极718dB在形成于钝化膜719和平坦化膜720的开口部内与对应的像素电极723连接。视频信号经由源极总线被供应到源极电极718sB，基于来自栅极总线的栅极信号对像素电极723写入所需要的电荷。
此外，如图所示，也可以是，在平坦化膜720上形成有透明导电层721作为公共电极，在透明导电层(公共电极)721与像素电极723之间形成有第3绝缘层722。在这种情况下，也可以在像素电极723设置有狭缝状的开口。这种有源矩阵基板700例如能应用于FFS模式的显示装置。
作为本实施方式的第2薄膜晶体管710B，能够使用上述的实施方式的像素TFT10。在应用像素TFT10的情况下，也可以将像素TFT10中的栅极电极3A、栅极绝缘层5、氧化物半导体层7A、源极电极8A及漏极电极9A分别与图13所示的栅极电极715B、第2绝缘层(栅极绝缘层)716、氧化物半导体层717、源极电极718sB及漏极电极718dB对应。
另外，也可以在非显示区域一体地形成有检查电路。作为构成检查电路的TFT(检查用TFT)，也可以使用作为氧化物半导体TFT的薄膜晶体管710B。此外，检查TFT和检查电路例如也可以形成在安装半导体芯片的区域。
在图示的例子中，第1薄膜晶体管710A具有在栅极电极715A与基板711(基底膜712)之间配置有结晶质硅半导体层713的顶栅结构。另一方面，第2薄膜晶体管710B具有在氧化物半导体层717与基板711(基底膜712)之间配置有栅极电极715B的底栅结构。通过采用这样的结构，能在同一基板711上一体地形成两种薄膜晶体管710A、710B时更有效地抑制制造工序数量或制造成本的增加。
第1薄膜晶体管710A和第2薄膜晶体管710B的TFT结构不限于上述。例如，这些薄膜晶体管710A、710B也可以具有相同的TFT结构。或者也可以是，第1薄膜晶体管710A具有底栅结构，第2薄膜晶体管710B具有顶栅结构。另外，在是底栅结构的情况下，可以如薄膜晶体管710B那样是沟道蚀刻型，也可以是蚀刻阻挡型。另外，也可以是源极电极和漏极电极位于半导体层的下方的底部接触型。
作为第2薄膜晶体管710B的栅极绝缘膜的第2绝缘层716也可以延伸设置到形成第1薄膜晶体管710A的区域，作为将第1薄膜晶体管710A的栅极电极715A和结晶质硅半导体层713覆盖的层间绝缘膜发挥功能。在第1薄膜晶体管710A的层间绝缘膜与第2薄膜晶体管710B的栅极绝缘膜像这样形成在同一层(第2绝缘层)716内的情况下，第2绝缘层716也可以具有层叠结构。例如也可以是，第2绝缘层716具有层叠结构，该层叠结构包含：供氢性的层(例如氮化硅层)，其能供应氢；以及供氧性的层(例如氧化硅层)，其配置在供氢性的层上，能供应氧。
第1薄膜晶体管710A的栅极电极715A与第2薄膜晶体管710B的栅极电极715B也可以形成在同一层内。另外，第1薄膜晶体管710A的源极电极718sA及漏极电极718dA与第2薄膜晶体管710B的源极电极718sB及漏极电极718dB也可以形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)来形成。从而，能抑制制造工序数量和制造成本的增加。
工业上的可利用性
本发明的实施方式能适用于有源矩阵基板中的单片栅极驱动器。这种有源矩阵基板应用于液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1：基板
3A、3B：栅极电极
5：栅极绝缘层
7A、7B：氧化物半导体层
8A、8B：源极电极
9A、9B：漏极电极
10：像素TFT
11：无机绝缘层
12：有机绝缘层
13：层间绝缘层
15：下部透明电极
15p：开口部
16：沟道保护层
17：电介质层
19：上部透明电极
21、31、41：下部电容电极
23、33、43：上部电容电极
25：上部金属连接部
26：下部金属连接部
28：屏蔽层
31p、33p：开口部
35：透明连接部
51：导电性颗粒
100、101：有源矩阵基板
200：液晶显示装置(LCD面板)
210、211：相对基板
220：液晶层
230：密封部
230R：密封区域
CAP、CAP(1)～CAP(7)：电容部
T1～T5：n沟道型薄膜晶体管
Ca：第1电容
Cb：第2电容
M1：下部金属层
M2：上部金属层
M3：下部透明导电层
M4：上部透明导电层
DR：显示区域
FR：非显示区域
GD：栅极驱动器
SD：源极驱动器
P：像素区域
CE：共用电极
PE：像素电极
GL：栅极总线
SL：源极总线。

Claims (20)

1.一种有源矩阵基板，
具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，
具备：
基板；
周边电路，其支撑于上述基板，并且配置在上述非显示区域，包含第1TFT和电容部；
下部透明电极，其在上述显示区域中配置于上述多个像素中的每一个像素；以及
上部透明电极，其在上述显示区域中隔着电介质层配置在上述下部透明电极上，
上述有源矩阵基板的特征在于，
具有：
栅极金属层，其包含上述第1TFT的栅极电极；
源极金属层，其包含上述第1TFT的源极电极；
下部透明导电层，其位于比上述栅极金属层和上述源极金属层靠上方，并且包含上述下部透明电极；以及
上部透明导电层，其位于比上述下部透明导电层靠上方，并且包含上述上部透明电极，
上述电容部包含第1电容，上述第1电容具有：第1下部电容电极，其形成在上述下部透明导电层；第1上部电容电极，其形成在上述上部透明导电层；以及上述电介质层中的位于上述第1下部电容电极与上述第1上部电容电极之间的部分。
2.根据权利要求1所述的有源矩阵基板，
上述下部透明电极和上述上部透明电极中的一方是像素电极，另一方是共用电极。
3.根据权利要求1或2所述的有源矩阵基板，
上述电容部还具有第2电容，上述第2电容与上述第1电容并联连接，并且配置在上述第1电容的上述基板侧，
上述第2电容包含：第2下部电容电极；以及第2上部电容电极，其隔着绝缘体配置在第2下部电容电极上，上述第2下部电容电极和上述第2上部电容电极中的一方形成在上述栅极金属层，另一方形成在上述源极金属层。
4.根据权利要求3所述的有源矩阵基板，
在从上述基板的法线方向来看时，上述第1电容与上述第2电容至少部分重叠。
5.根据权利要求3或4所述的有源矩阵基板，
上述第2下部电容电极和上述第2上部电容电极分别具有切口部和/或开口部，上述第2下部电容电极与上述第2上部电容电极的上述切口部和/或上述开口部配置为彼此相对。
6.根据权利要求1至5中的任意一项所述的有源矩阵基板，
上述电容部的上述第1下部电容电极和上述第1上部电容电极中的一方电连接到上述第1TFT的上述栅极电极，另一方电连接到上述第1 TFT的上述源极电极。
7.根据权利要求6所述的有源矩阵基板，
上述周边电路是包含具有多个单位电路的移位寄存器的栅极驱动器，
上述多个单位电路中的每一个单位电路包含上述第1TFT和上述电容部，上述第1 TFT是输出晶体管，上述电容部是自举电容部。
8.根据权利要求1至7中的任意一项所述的有源矩阵基板，
还具备第2TFT，上述第2TFT配置在上述多个像素中的每一个像素，
上述第2TFT是具有氧化物半导体层的氧化物半导体TFT。
9.根据权利要求8所述的有源矩阵基板，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
10.根据权利要求9所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
11.根据权利要求8所述的有源矩阵基板，
上述第2TFT是沟道蚀刻型TFT。
12.根据权利要求8所述的有源矩阵基板，
上述第2TFT是蚀刻阻挡型TFT。
13.一种显示装置，具备：
权利要求1至12中的任意一项所述的有源矩阵基板；
相对基板，其配置为与上述有源矩阵基板相对；
液晶层，其设置在上述有源矩阵基板与上述相对基板之间；以及
密封部，其由包含光固化性树脂的密封材料形成，包围上述液晶层，
上述显示装置的特征在于，
在从上述基板的法线方向来看时，上述第1电容的至少一部分与上述密封部重叠。
14.一种显示装置，具备：
有源矩阵基板，其具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，并且上述有源矩阵基板具备：基板；周边电路，其支撑于上述基板，并且配置在上述非显示区域，包含第1 TFT和电容部；以及像素电极，其在上述显示区域中配置在上述多个像素中的每一个像素；
相对基板，其配置为与上述有源矩阵基板相对；以及
液晶层，其设置在上述有源矩阵基板与上述相对基板之间，
上述显示装置的特征在于，
上述有源矩阵基板具有：
栅极金属层，其包含上述第1 TFT的栅极电极；
源极金属层，其包含上述第1 TFT的源极电极；以及
下部透明导电层，其位于比上述栅极金属层和上述源极金属层靠上方，并且包含上述像素电极，
上述相对基板具备上部透明导电层，上述上部透明导电层包含配置为与上述像素电极相对的共用电极，
上述电容部包含：第1电容；以及第2电容，其与上述第1电容并联连接，并且配置在上述第1电容的上述基板侧，在从上述基板的法线方向来看时，上述第1电容与上述第2电容至少部分重叠，
上述第1电容具有：
第1下部电容电极，其形成在上述下部透明导电层；
第1上部电容电极，其形成在上述上部透明导电层；以及
上述液晶层中的位于上述第1下部电容电极与上述第1上部电容电极之间的部分，
上述第2电容具有：第2下部电容电极；以及第2上部电容电极，其隔着绝缘体配置在上述第2下部电容电极上，上述第2下部电容电极和上述第2上部电容电极中的一方形成在上述栅极金属层，另一方形成在上述源极金属层。
15.根据权利要求14所述的显示装置，
还具备包围上述液晶层的密封部，
上述密封部具有导电性，或者包含具有导电性的颗粒，
上述下部透明导电层还包含透明连接部，上述透明连接部配置在上述非显示区域，并且与上述第1上部电容电极电分离，
上述第1下部电容电极经由上述密封部和上述透明连接部电连接到上述第2电容的上述第2下部电容电极或上述第2上部电容电极。
16.根据权利要求14或15所述的显示装置，
还具备第2TFT，上述第2TFT配置在上述多个像素中的每一个像素，
上述第2TFT是具有氧化物半导体层的氧化物半导体TFT。
17.根据权利要求16所述的显示装置，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
18.根据权利要求17所述的显示装置，
上述In-Ga-Zn-O系半导体包含结晶质部分。
19.根据权利要求16至18中的任意一项所述的显示装置，
上述第2TFT是沟道蚀刻型TFT。
20.根据权利要求16至18中的任意一项所述的显示装置，
上述第2TFT是蚀刻阻挡型TFT。
CN201880008843.2A 2017-01-27 2018-01-23 有源矩阵基板以及使用它的显示装置 Pending CN110226193A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017012838 2017-01-27
JP2017-012838 2017-01-27
PCT/JP2018/001983 WO2018139450A1 (ja) 2017-01-27 2018-01-23 アクティブマトリクス基板およびそれを用いた表示装置

Publications (1)

Publication Number Publication Date
CN110226193A true CN110226193A (zh) 2019-09-10

Family

ID=62979389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008843.2A Pending CN110226193A (zh) 2017-01-27 2018-01-23 有源矩阵基板以及使用它的显示装置

Country Status (5)

Country Link
US (1) US10725352B2 (zh)
JP (1) JP6718988B2 (zh)
CN (1) CN110226193A (zh)
DE (1) DE112018000567T5 (zh)
WO (1) WO2018139450A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7159031B2 (ja) * 2018-12-18 2022-10-24 株式会社ジャパンディスプレイ 表示装置
CN114706242B (zh) * 2022-04-07 2024-03-08 友达光电（昆山）有限公司 显示面板
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256297A (zh) * 2008-03-28 2008-09-03 昆山龙腾光电有限公司 液晶显示装置及其阵列基板和母基板
WO2009150864A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および、表示装置
JP4454713B2 (ja) * 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN103943660A (zh) * 2014-04-02 2014-07-23 上海中航光电子有限公司 一种显示装置
CN104221072A (zh) * 2012-04-20 2014-12-17 夏普株式会社 显示装置
CN104635392A (zh) * 2015-01-22 2015-05-20 上海天马微电子有限公司 一种阵列基板、阵列基板的制造方法、显示面板
CN104733478A (zh) * 2015-04-07 2015-06-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2015159800A1 (ja) * 2014-04-16 2015-10-22 シャープ株式会社 液晶表示パネルおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
RU2471266C2 (ru) * 2008-06-12 2012-12-27 Шарп Кабушики Каиша Тонкопленочный транзистор, сдвиговый регистр, схема управления шиной сигналов развертки, дисплейное устройство и способ подстройки тонкопленочного транзистора
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
US20130039455A1 (en) * 2010-04-28 2013-02-14 Satoshi Horiuchi Shift register and display device
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US20150108467A1 (en) 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
CN103163699B (zh) * 2011-12-08 2016-05-04 上海中航光电子有限公司 用于非晶硅栅极驱动电路的电容器及液晶显示器
US10838259B2 (en) * 2012-05-16 2020-11-17 Sharp Kabushiki Kaisha Liquid crystal display
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5778119B2 (ja) 2012-11-30 2015-09-16 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104483771B (zh) * 2014-10-28 2018-02-06 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10197874B2 (en) 2015-06-30 2019-02-05 Sharp Kabushiki Kaisha Liquid crystal display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454713B2 (ja) * 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN101256297A (zh) * 2008-03-28 2008-09-03 昆山龙腾光电有限公司 液晶显示装置及其阵列基板和母基板
WO2009150864A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および、表示装置
CN104221072A (zh) * 2012-04-20 2014-12-17 夏普株式会社 显示装置
CN103943660A (zh) * 2014-04-02 2014-07-23 上海中航光电子有限公司 一种显示装置
WO2015159800A1 (ja) * 2014-04-16 2015-10-22 シャープ株式会社 液晶表示パネルおよびその製造方法
CN104635392A (zh) * 2015-01-22 2015-05-20 上海天马微电子有限公司 一种阵列基板、阵列基板的制造方法、显示面板
CN104733478A (zh) * 2015-04-07 2015-06-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2018139450A1 (ja) 2018-08-02
US20190391428A1 (en) 2019-12-26
DE112018000567T5 (de) 2019-10-17
JPWO2018139450A1 (ja) 2019-11-14
JP6718988B2 (ja) 2020-07-08
US10725352B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN108598087B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN100378563C (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN100547806C (zh) 晶体管和具有该晶体管的显示装置
CN100592172C (zh) 水平电场施加型液晶显示器及其制造方法
KR100970958B1 (ko) 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법
CN100547802C (zh) 电光装置、电子设备、及电光装置的制造方法
CN102483546B (zh) 液晶显示装置及其制造方法
TWI427380B (zh) 薄膜電晶體陣列面板
CN102770903B (zh) 显示装置及具备该显示装置的电子书阅读器
CN108020945A (zh) 触摸式显示面板及其短路修复方法
CN104813386B (zh) Tft基板
CN109661696B (zh) 有源矩阵基板及其制造方法
CN108713225A (zh) 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN102870220A (zh) 电路基板和显示装置
KR20110015373A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN105814481A (zh) 半导体装置及其制造方法
CN102473368A (zh) 有源矩阵基板和有源矩阵型显示装置
CN109075122B (zh) 有源矩阵基板、其制造方法和显示装置
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN110226193A (zh) 有源矩阵基板以及使用它的显示装置
CN101840121B (zh) 阵列基板及其制造方法
KR20080007813A (ko) 박막 트랜지스터 어레이 기판
WO2005036653A1 (en) Thin film transistor, thin film transistor array panel, and display device
CN108292685A (zh) 半导体装置和半导体装置的制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190910

WD01 Invention patent application deemed withdrawn after publication