CN100547802C - 电光装置、电子设备、及电光装置的制造方法 - Google Patents

电光装置、电子设备、及电光装置的制造方法 Download PDF

Info

Publication number
CN100547802C
CN100547802C CNB2007101047715A CN200710104771A CN100547802C CN 100547802 C CN100547802 C CN 100547802C CN B2007101047715 A CNB2007101047715 A CN B2007101047715A CN 200710104771 A CN200710104771 A CN 200710104771A CN 100547802 C CN100547802 C CN 100547802C
Authority
CN
China
Prior art keywords
gate insulation
insulation layer
electrode
film
layer side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101047715A
Other languages
English (en)
Other versions
CN101064323A (zh
Inventor
佐藤尚
森田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Publication of CN101064323A publication Critical patent/CN101064323A/zh
Application granted granted Critical
Publication of CN100547802C publication Critical patent/CN100547802C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供即使在将使栅绝缘层部分地变薄了的部分用作存储电容器的电介质层的情况下，仍能够抑制存储电容器的电容量的偏差、存储电容器的耐电压下降的电光装置、电子设备、及电光装置的制造方法。当构成液晶装置的存储电容器时，在形成了栅绝缘层(4)的厚的下层侧栅绝缘层(4a)之后，通过干蚀刻将与下电极(3c)相重叠的部分的下层侧栅绝缘层(4a)去除。其次，形成薄的上层侧栅绝缘膜(4b)，并将该上层侧栅绝缘膜(4b)用作存储电容器(1h)的电介质层(4c)。

Description

电光装置、电子设备、及电光装置的制造方法
技术领域
本发明，涉及在元件基板上具有薄膜晶体管及存储电容器的电光装置，电子设备，及该电光装置的制造方法。
背景技术
各种电光装置之中，在有源矩阵型的液晶装置中，例如，在示于图14(a)、(b)中的元件基板10和对向基板(未进行图示)之间保持着液晶。在元件基板10中，在对应于栅线3a(扫描线)和源线6a(数据线)的交叉处的多个像素区域1e的各处，形成了像素开关用的薄膜晶体管1c、及电连接于该薄膜晶体管1c的漏区域的像素电极2a，由从源线6a通过薄膜晶体管1c施加于像素电极2a的图像信号对液晶1f的取向按每一像素进行控制。并且，在像素区域1e中，形成以对液晶1f进行驱动时的漏电极6b的延伸部分作为上电极6c的存储电容器1h，在存储电容器1h中，大多将薄膜晶体管1c的栅绝缘层4用作电介质层4c。在此，若能提高存储电容器1h的每单位面积的电容值，则电荷的保持特性提高。并且，若能提高存储电容器1h的每单位面积的电容值，则能够缩小占有面积，并提高像素开口率。
于是，提出了以下构成：当形成从下层侧按顺序叠层了栅电极、栅绝缘层、及半导体层的底栅结构的薄膜晶体管时，在形成了栅绝缘层之后，在栅绝缘层的上层将半导体层形成为岛状，其次，在栅绝缘层之中，对与存储电容器的下电极相重叠的部分进行蚀刻直到深度方向的中间位置，通过蚀刻，将使膜厚变薄了的部分用作存储电容器的电介质层(参照专利文献1)。
另外，提出了以下构成：当形成从下层侧按顺序叠层了半导体层、栅绝缘层、及栅电极的顶栅结构的薄膜晶体管时，在将由通过对半导体层热氧化而形成的氧化硅膜构成的第1绝缘膜、和由通过CVD法而形成的氮化硅膜构成的第2绝缘膜的叠层膜，作为栅绝缘层形成之后，将栅绝缘层之中，与沟道区域相重叠的区域以抗蚀剂掩膜覆盖而将第2绝缘膜通过蚀刻进行去除，将在栅绝缘层中使膜厚变薄了的部分用作存储电容器的电介质层(参照专利文献2)。
专利文献1：特许第2584290号公报
专利文献2：特许第3106566号公报
但是，如记载于专利文献1中的技术那样，存在以下问题点：在使栅绝缘层通过蚀刻变薄而形成了存储电容器的电介质层的情况下，成膜时的膜厚变化(不均匀，偏差)、及蚀刻时的栅绝缘层的去除量变化这双方发生影响，从而在存储电容器的容量上容易产生变化。
此外，如记载于专利文献2中的技术那样，存在以下问题点：在栅绝缘层中，在用抗蚀剂掩膜覆盖与沟道区域相重叠的区域而对第2绝缘膜进行蚀刻时，会因抗蚀剂而污染栅绝缘层和栅电极的界面。
在此本申请发明人，如参照图15而在以下所说明的，提出：对于具有参照图14(a)、(b)而进行了说明的底栅结构的薄膜晶体管的元件基板，应用记载于专利文献2中的技术；若依照于该构成，则如参照图15而在以下进行说明地，能够防止因抗蚀剂而污染栅绝缘层和栅电极的界面。但是，如记载于专利文献2中的技术那样，存在以下问题点：在将构成栅绝缘层的第1绝缘膜及第2绝缘膜之中，上层侧的第2绝缘膜通过蚀刻去除的情况下，在进行第2绝缘膜的蚀刻时第1绝缘膜发生损伤，并且存储电容器的耐电压降低。图15，是将记载于专利文献2中的技术，在对具有如示于图14(a)、(b)中的底栅结构的薄膜晶体管1c的元件基板10进行制造时应用的情况下的工序剖面图，记载于此的例子，并非现有技术，而是本申请发明人考虑出来的参考例。在示于图15中的制造方法中，首先，如示于图15(a)中地，在将栅线3a(栅电极)与下电极3c(电容线3b的一部分)同时形成之后，如示于图15(b)中地，形成：构成栅绝缘层4的下层侧的下层侧栅绝缘层4a，及构成栅绝缘层4的上层侧的上层侧栅绝缘层4b。其次，在按顺序形成了用于构成有源层的本征的非晶硅膜7d，及用于构成电阻接触层的n+型硅膜7e之后，进行蚀刻，如示于图15(c)中地，将构成有源层的半导体层7a及n+型硅膜7e图形化为岛状。其次，如示于图15(d)中地，在栅绝缘层4中对于与下电极3c相重叠的部分进行蚀刻，将上层侧栅绝缘层4b进行去除，形成开口41。其次，在形成了导电膜之后，进行蚀刻，形成源电极(源线6a)及漏电极6b。接着，在n+型硅膜7e中进行蚀刻，形成电阻接触层7b、7c。其结果，形成薄膜晶体管1c。并且，形成以下层侧栅绝缘层4a为电介质层4c，以漏电极6b的延伸部分为上电极6c的存储电容器1h。
若依照于如此的制造方法，则虽然对因抗蚀剂而污染栅绝缘层4和栅电极(栅线3a)的界面，及栅绝缘层4和半导体层7a的界面的任一者的情况都能够进行防止，但是经过在示于图15(c)中的工序通过干蚀刻而图形化形成半导体膜7a时，及在示于图15(b)中的工序将上层侧栅绝缘层4b通过干蚀刻进行去除时的这2次中，下层侧栅绝缘层4a由于干蚀刻时的静电、等离子体而发生损伤，并在下层侧栅绝缘层4a中产生缺陷。并且，在示于图15(d)中的工序，将上层侧栅绝缘层4b通过湿蚀刻(湿法腐蚀)去除的情况下，在下层侧栅绝缘层4a中在较弱的部位会产生针孔。其结果，产生存储电容器1h的耐电压降低的问题。
发明内容
鉴于上述的问题点，本发明的目的，在于提供即使在将使栅绝缘层部分地变薄了的部分用作存储电容器的电介质层的情况下，仍能够抑制存储电容器的电容量的偏差、存储电容器的耐电压下降的电光装置、电子设备、及电光装置的制造方法。
为了解决上述问题，在本发明中的电光装置，在元件基板上的多个像素区域的各个像素区域中，具有：叠层了栅电极、栅绝缘层及半导体层的薄膜晶体管；电连接于该薄膜晶体管的漏区域的像素电极；和具有夹持着所述栅绝缘层彼此相对向的下电极及上电极的存储电容器；其特征在于：在所述薄膜晶体管中，从下层侧起按顺序叠层有所述栅电极、所述栅绝缘层及所述半导体层；所述栅绝缘层，具有由1层或多层绝缘膜构成的下层侧栅绝缘层，和由1层或多层绝缘膜构成的上层侧栅绝缘层；所述下层侧栅绝缘层，形成为使所述薄膜晶体管的寄生电容变小的厚度，并且在与所述下电极及所述上电极相重叠的部分被去除。
在本发明的电光装置的制造方法中，该电光装置在元件基板上的多个像素区域的各个像素区域中具有：叠层了栅电极、栅绝缘层及半导体层的薄膜晶体管；电连接于该薄膜晶体管的漏区域的像素电极；和具有夹持着所述栅绝缘层彼此相对向的下电极及上电极的存储电容器；该电光装置的制造方法的特征在于，包括以下工序：将所述栅电极与所述下电极同时形成的栅电极形成工序；形成所述栅绝缘层的栅绝缘层形成工序；和形成所述半导体层的半导体层形成工序；其中，在所述栅绝缘层形成工序中，进行以下工序：形成将所述栅绝缘层的下层侧构成为使所述薄膜晶体管的寄生电容变小的厚度的1层或多层绝缘膜的下层侧栅绝缘层形成工序；将在该下层侧栅绝缘层形成工序中所形成的绝缘膜中与所述下电极相重叠的部分去除的下层侧栅绝缘层蚀刻工序；和形成构成所述栅绝缘层的上层侧的1层或多层绝缘膜的上层侧栅绝缘层形成工序。
在本发明中，因为作为形成于像素形成区域的薄膜晶体管，而构成了具有从下层侧按顺序叠层了栅电极、栅绝缘层及半导体层的底栅结构的薄膜晶体管，所以能够使上层侧栅绝缘膜和半导体层连续地成膜。从而，对因抗蚀剂而污染栅绝缘层和栅电极的界面、及栅绝缘层和半导体层的界面的任一都能够进行防止。所以能够提高薄膜晶体管的可靠性。并且，当将使栅绝缘层部分地变薄了的部分用作存储电容器的电介质层时，因为不遗留下层侧栅绝缘层，仅以上层侧栅绝缘层构成电介质层，而不必采用将栅绝缘层直到深度方向的中间位置进行蚀刻的构成，所以能够防止起因于蚀刻深度的偏差的存储电容器的电容量偏差。而且，当将使栅绝缘层部分地变薄了的部分用作存储电容器的电介质层时，将下层侧栅绝缘层及上层侧栅绝缘层之中的下层侧栅绝缘层进行去除，并将上层侧栅绝缘层用作存储电容器的电介质层。因为若是如此的上层侧栅绝缘层，则不会暴露于将下层侧栅绝缘层部分地进行干蚀刻时的静电、等离子体中，所以能够防止在上层侧栅绝缘膜中产生表面的损伤、缺陷。并且，因为上层侧栅绝缘层，也不会接触于将下层侧栅绝缘层部分地进行了湿蚀刻时的蚀刻液，所以在上层侧栅绝缘层中也不会产生针孔。所以能够防止存储电容器的耐电压降低。
在本发明中，优选：所述上层侧栅绝缘膜形成得比所述下层侧栅绝缘膜薄。
在本发明中，优选：对于所述上层侧栅绝缘层形成工序及所述半导体层形成工序，将所述元件基板保持于真空气氛中连续进行。若如此构成，则因为能够将栅绝缘层的表面(上层侧栅绝缘层的表面)保持为清净，所以能够提高薄膜晶体管的可靠性。
在本发明中，既可以分别将所述下层侧栅绝缘层及所述上层侧栅绝缘层，通过多层绝缘膜而进行构成；也可以分别将所述下层侧栅绝缘层及所述上层侧栅绝缘层，通过1层绝缘膜而进行构成。
在本发明中，所述半导体层例如由非晶硅膜构成。
在本发明中，优选所述上层侧栅绝缘层由氮化硅膜构成。因为氮化硅膜相比较于氧化硅膜介电常数高，所以若存储电容器的占有面积相同则能够得到高的电容量。
在本发明中，能够采用以下构成：所述上电极，为从所述薄膜晶体管的漏电极到与所述下电极相对向的区域延伸的部分。
在本发明中，也可以采用以下构成：所述上电极，为所述像素电极之中与所述下电极相对向的部分。
在本发明中，还可以采用以下构成：所述上电极，是电连接于所述薄膜晶体管的漏电极的透明电极。若如此构成，则与采用了遮光性的上电极的情况相比较而能够提高像素开口率。
在本发明中，能够采用以下构成：所述下电极，通过与所述栅线并行(并联)地延伸的电容线形成。另外，在本发明中，也可以采用以下构成：所述下电极，通过向与形成有该下电极的像素区域在和所述栅线的延伸方向相交叉的方向上相邻的前级的像素区域供给栅信号的栅线形成。
本发明中的电光装置，能够用于便携电话机、移动式计算机等的电子设备中。
附图说明
图1(a)、(b)分别为从对向基板侧来看液晶装置(电光装置)与形成于其上的各构成要件的平面图、及其H-H’剖面图；
图2是表示示于图1中的液晶装置的元件基板的电构成的说明图；
图3(a)、(b)分别为本发明的实施方式1中的液晶装置的1个像素的平面图、及在相当于A1-B1的位置剖切了液晶装置时的剖面图；
图4(a)～(g)为表示用于图3所示的液晶装置中的元件基板的制造方法的工序剖面图；
图5(a)～(d)为表示用于图3所示的液晶装置中的元件基板的制造方法的工序剖面图；
图6(a)、(b)分别为本发明的实施方式2中的液晶装置的1个像素的平面图、及在相当于A2-B2的位置剖切了液晶装置时的剖面图；
图7(a)～(g)为表示用于图6所示的液晶装置中的元件基板的制造方法的工序剖面图；
图8(a)、(b)分别为本发明的实施方式3中的液晶装置的1个像素的平面图、及在相当于A3-B3的位置剖切了液晶装置时的剖面图；
图9(a)～(g)为表示用于图8所示的液晶装置中的元件基板的制造方法的工序剖面图；
图10(a)、(b)分别为本发明的实施方式4中的液晶装置的1个像素的平面图、及在相当于A4-B4的位置剖切了液晶装置时的剖面图；
图11(a)～(g)为表示用于图10所示的液晶装置中的元件基板的制造方法的工序剖面图；
图12(a)、(b)分别为本发明的实施方式5中的液晶装置的1个像素的平面图、及在相当于A5-B5的位置剖切了液晶装置时的剖面图；
图13是将本发明中的液晶装置用作了各种电子设备的显示装置的情况下的说明图；
图14(a)、(b)分别为现有的液晶装置的1个像素的平面图、及在相当于A11-B11的位置剖切了液晶装置时的剖面图；
图15(a)～(e)为表示用于参考例中的液晶装置中的元件基板的制造方法的工序剖面图。
符号说明
1...液晶装置(电光装置)，1b...像素，1c...薄膜晶体管，1e...像素形成区域，1f...液晶，1g...液晶电容，1h...存储电容器，2a...像素电极，3a...栅线(栅电极/扫描线)，3b...电容线，3c...存储电容器的下电极，4...栅绝缘层，4a...下层侧栅绝缘层，4b...上层侧栅绝缘层，4c...电介质层，6a...源线(数据线)，6b...漏电极，5a、6c、6d...存储电容器的上电极
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。还有，在用于以下的说明中的各图中，为了使各层、各构件在附图上为可以识别的程度的大小，按每各层、各构件使比例尺不相同。并且，在以下的说明中，如与示于图14及图15中的例子的对应变得明确，在具有相共同的功能的部分上附加相同的符号而进行说明。
实施方式1
(液晶装置的整体构成)
图1(a)、(b)，分别为从对向基板侧来看液晶装置(电光装置)与形成于其上的各构成要件的平面图、及其H-H’剖面图。在图1(a)、(b)中，本方式的液晶装置1，是TN(Twisted Nematic，扭曲向列)模式，ECB(Electrically Controlled Birefringence，电控双折射)模式，或者VAN(Vertical Aligned Nematic，垂直对齐向列)模式的透射型的有源矩阵型的液晶装置。在该液晶装置1中，通过密封材料22而贴合元件基板10和对向基板20，在其间保持着液晶1f。在元件基板10中，在位于密封材料22的外侧的端部区域，以COG(Chip On Glass，玻璃上芯片)方式安装数据线驱动用IC60、及扫描线驱动用IC30，并沿基板边形成安装端子12。密封材料22，为由用于使元件基板10和对向基板20在它们的周边贴合的光固化树脂、热固化树脂等构成的粘接剂，配合用于使两基板间的距离为预定值的玻璃纤维、或者玻璃粉等的间隙材料。在密封材料22中，通过其间断部分而形成液晶注入口25，在注入了液晶1f之后，通过封固材料26封装。
虽然详情将在后面描述，在元件基板10上矩阵状地形成薄膜晶体管1c、像素电极2a，在其表面上形成取向膜19。在对向基板20上，在密封材料22的内侧区域形成由遮光性材料构成的框24(在图1(b)中将图示省略)，其内侧成为图像显示区域1a。在对向基板20上，虽然将图示进行省略，在与各像素的纵横的边界区域相对向的区域中形成称为黑矩阵、或者黑条带等的遮光膜，在其上层侧，形成对向电极28及取向膜29。虽然在图1(b)中将图示进行省略，在对向基板20中，在与元件基板10的各像素对向的区域中，与其保护膜一同形成RGB的滤色器，由此，能够将液晶装置1用作移动式计算机、便携电话机、液晶电视机等这些电子设备的彩色显示装置。
(元件基板10的构成)
图2，是表示示于图1中的液晶装置的元件基板的电构成的说明图。如示于图2中地，在元件基板10上，在相当于图像显示区域1a的区域中多条源线6a(数据线)及栅线3a(扫描线)形成于互相交叉的方向上，在对应于这些布线的交叉部分的位置处构成像素1b。栅线3a从扫描线驱动用IC30延伸，而源线6a则从数据线驱动用IC60延伸。并且，在元件基板10上，用于对液晶1f的驱动进行控制的像素开关用的薄膜晶体管1c形成于各像素1b，在薄膜晶体管1c的源上电连接源线6a，而在薄膜晶体管1c的栅上电连接栅线3a。
进而，在元件基板10上，与栅线3a并行地形成电容线3b。在本实施方式中，对于薄膜晶体管1c，串联地连接有构成于(元件基板10)与对向基板20之间的液晶电容1g，并且对于液晶电容1g并联地连接有存储电容器1h。在此，电容线3b，虽然连接于扫描线驱动用IC30，但是保持为固定的电位。还有，存储电容器1h，存在构成于与前级的栅线3a之间的情况，在该情况下，电容线3b能够省略。
在如此地构成的液晶装置1中，通过使薄膜晶体管1c在一定期间为其导通状态，将从源线6a所供给的图像信号以预定的定时写入到各像素1b的液晶电容1g。写入到液晶电容1g的预定电平的图像信号，由液晶电容1g保持一定期间；并且存储电容器1h防止保持于液晶电容1g的图像信号发生泄漏。
(各像素的构成)
图3(a)、(b)，分别为本发明的实施方式1中的液晶装置的1个像素的平面图，及在相当于A1-B1的位置剖切了液晶装置时的剖面图。在图3(a)中，以粗而长的虚线表示像素电极，以细实线表示栅线及与其同时所形成的薄膜，以细的单点划线表示源线及与其同时所形成的薄膜，以细而短的虚线表示半导体层。并且，关于相当于构成存储电容器的电介质层的部分以细的双点划线表示，关于接触孔，与栅线等同样，以细实线表示。
如示于图3(a)中地，在元件基板10中，在由栅线3a和源线6a所包围的像素区域1e中构成有构成像素1b的以下的要件。首先，在像素区域1e中，形成有由构成底栅型的薄膜晶体管1c的有源层的非晶硅膜构成的半导体层7a。并且，通过来自栅线3a的突出部分而形成栅电极。构成薄膜晶体管1c的有源层的半导体层7a之中，在源侧的端部，源线6a作为源电极而重叠，而在漏侧的端部重叠有漏电极6b。并且，与栅线3a相并联而形成电容线3b。
并且，在像素区域1e中，形成以来自电容线3b的突出部分作为下电极3c、而以来自漏电极6b的延伸部分为上电极6c的存储电容器1h。并且，对于上电极6c，通过接触孔81、91，电连接由ITO(Indium Tin Oxide，铟锡氧化物)膜构成的像素电极2a。
如此构成的元件基板10的A1-B1剖面，如示于图3(b)中地所表示。首先，在由玻璃基板或石英基板构成的绝缘基板11上，形成有由导电膜构成的栅线3a(栅电极)，及电容线3b(存储电容器1h的下电极3c)。在本方式中，栅线3a及电容线3b，都构成为下述的2层结构：在膜厚150nm的含有钕的铝合金膜的上层叠层了膜厚20nm的钼膜。
在本方式中，在栅线3a的上层侧形成栅绝缘层4以覆盖栅线3a。栅绝缘层4的上层之中，在与栅线3a的突出部分(栅电极)部分地重叠的区域中，形成有构成薄膜晶体管1c的有源层的半导体层7a。半导体层7a之中，在源区域的上层，叠层由掺杂硅膜构成的电阻接触层7b及源线6a；而在漏区域的上层，则形成由掺杂硅膜构成的电阻接触层7c及漏电极6b，从而构成薄膜晶体管1c。并且，通过漏电极6b的延伸部分而形成存储电容器1h的上电极6c。在本方式中，半导体层7a，由膜厚150nm的本征的非晶硅膜构成；而电阻接触层7b、7c，则由掺杂了磷的膜厚50nm的n+型的非晶硅膜构成。源线6a及漏电极6b(上电极6c)，都具备以下的3层结构：从下层侧到上层侧，叠层了膜厚5nm的钼膜、膜厚1500nm的铝膜、及膜厚50nm的钼膜。
在源线6a、漏电极6b、及上电极6c的上层侧，作为层间绝缘膜而分别形成由氮化硅膜构成的钝化膜8，及由丙烯酸树脂等的感光性树脂层构成的平坦化膜9，在平坦化膜9的上层形成像素电极2a。像素电极2a，通过形成于平坦化膜9的接触孔91，及形成于钝化膜8的接触孔81而电连接于上电极6c，并通过上电极6c及漏电极6b而电连接于薄膜晶体管1c的漏区域。在像素电极2a的表面形成取向膜19。在本方式中，钝化膜8，由膜厚250nm的氮化硅膜构成；而像素电极2a，则由膜厚100nm的ITO膜构成。
与如此构成的元件基板10对向地配置对向基板20，在元件基板10和对向基板20之间保持着液晶1f。在对向基板20上，形成各色的滤色器27、对向电极28及取向膜29，在像素电极2a和对向电极28之间构成液晶电容1g(参照图2)。还有，虽然有在对向基板20一侧形成黑矩阵、保护膜等的情况，但是将它们的图示进行省略。
(栅绝缘层及电介质层的构成)
在本方式的液晶装置1中，栅绝缘层4，成为下层侧的由厚的氮化硅膜构成的下层侧栅绝缘层4a，和上层侧的由薄的氮化硅膜构成的上层侧栅绝缘层的2层结构。在本方式中，下层侧栅绝缘层4a的膜厚，形成为使薄膜晶体管的寄生电容的影响变小的厚度，而上层侧栅绝缘层的膜厚则比下层侧栅绝缘膜薄地形成。例如下层侧栅绝缘膜为250～500nm而优选为300nm，上层侧栅绝缘层4b的膜厚为50～200nm而优选为100nm。这些膜厚，在考虑了薄膜晶体管的写入能力、寄生电容及存储电容器的平衡的基础上进行最优化所确定。例如，在高精细而像素1b的尺寸小的结构情况下(例如1个像素的短边为小于等于40μm)，虽然像素1c中的存储电容器1h、液晶电容1g变小，但是薄膜晶体管1c的最小尺寸受光刻的分辨率所限制。因此，在如此的高精细像素中，薄膜晶体管1c的寄生电容占据像素整体的电容的比例变高。已知若该寄生电容的比例(以下称为寄生电容比)变大，则在电光装置1中招致所谓闪烁、串扰、残留的显示质量的劣化，故一般来说要极力减小该寄生电容比地进行设计。但是，在由于如所述的高精细的布局而使得寄生电容比受到制约的情况下，在现有的方法中，难以对此进行改善。但是若采用本发明的结构、工序，则能够与存储电容器1h一侧完全独立地设定、制造薄膜晶体管1c的栅绝缘膜4的膜厚。即，在所述的高精细像素中，通过比标准性的条件厚地设定栅绝缘膜，能够减小薄膜晶体管1c的寄生电容，使寄生电容比变小。还有，在如此的条件设定中，虽然薄膜晶体管1c的电流驱动能力(向像素1b的信号写入能力)有所下降，但是因为高精细像素的写入的像素电容本身变小，所以能够进行设计使得：即使如此地使得栅绝缘膜的厚度变厚也不会在写入能力上产生问题。
在本方式中，栅绝缘层4中的下层侧栅绝缘层4a，在与存储电容器1h的下电极3c及上电极6c平面看相重叠的区域，被遍及厚度方向的全部地去除，形成了开口41。相对于此，上层侧栅绝缘层4b，则形成于大致整个面。因此，栅绝缘层4，在与下电极3c及上电极6c平面看相重叠的区域(与开口41平面看相重叠的区域)，具备仅由上层侧栅绝缘层4b构成的膜厚薄的部分，通过该膜厚薄的部分而构成存储电容器1h的电介质层4c。在此，下电极3c的上层侧之中，沿下电极3c的边缘残留有与栅绝缘层4相同厚度的厚的部分，电介质层4c由该厚的绝缘膜所包围。因此，能够防止在下电极3c的边缘部分、上电极6c的边缘部分容易产生的耐电压降低。
(液晶装置1的制造方法)
图4(a)～(g)、及图5(a)～(d)，为表示用于本方式的液晶装置1中的元件基板10的制造方法的工序剖面图。还有，在制造元件基板10时，虽然以能获得多个元件基板10的大型基板的状态进行以下的工序，但是在以下的说明中，关于大型基板也作为元件基板10而进行说明。
首先，在示于图4(a)的栅电极形成工序中，在大型的玻璃基板等的绝缘基板11的表面形成了金属膜(膜厚150nm的铝合金膜，和膜厚20nm的钼膜的叠层膜)之后，采用光刻技术将金属膜进行图形化，同时形成栅线3a(栅电极)及电容线3b(下电极3c)。
其次，进行栅绝缘层形成工序。在本方式中，在栅绝缘层形成工序中，首先，在示于图4(b)中的下层侧栅绝缘层形成工序中，通过等离子体CVD法，形成构成栅绝缘层4的下层侧的、厚的下层侧栅绝缘层4a。在本方式中，下层侧栅绝缘层4a，由膜厚约300nm的氮化硅膜构成。
其次，在示于图4(c)中的下层侧栅绝缘层蚀刻工序中，采用光刻技术，在形成了在与下电极3c平面看相重叠的区域中具有开口的抗蚀剂掩膜(未进行图示)之后，对于下层侧栅绝缘层4a，进行由SF6等的氟类的蚀刻气体进行的反应性离子蚀刻(干蚀刻)，形成开口41。如此的反应性离子蚀刻，因为利用离子的物理性的喷溅效果，和自由基的化学性的蚀刻效果的相乘效果(synergy effect，协同效果)，所以在各向异性方面优异，并且，可得到高的生产率。
其次，在示于图4(d)中的上层侧栅绝缘层成膜工序中，通过等离子体CVD法，形成构成栅绝缘层4的上层侧的、薄的上层侧栅绝缘层4b。在本方式中，上层侧栅绝缘层4b，由膜厚约100nm的氮化硅膜构成。其结果，在栅线3a(栅电极)的上层侧，形成由厚的下层侧栅绝缘层4a、和薄的上层侧栅绝缘层4b构成的栅绝缘层4；另一方面在与开口41平面看相重叠的区域，则形成仅由上层侧栅绝缘层4b构成的电介质层4c。
其次，在示于图4(e)中的半导体层形成工序中，通过等离子体CVD法，连续形成膜厚150nm的本征的非晶硅膜7d，及膜厚50nm的n+型硅膜7e。此时，将进行了示于图4(d)中的上层侧栅绝缘层形成工序的元件基板10保持于真空气氛中，进行示于图4(e)中的半导体层形成工序，使元件基板10不与大气接触。由此，能够在栅绝缘层4(上层侧栅绝缘层4b)的表面洁净的状态下叠层非晶硅膜7d。
其次，如示于图4(f)中地，采用光刻技术，对非晶硅膜7d、及n+型硅膜7e进行蚀刻，形成岛状的半导体层7a、及岛状的n+型硅膜7e。在该蚀刻中，也进行采用了SF6等的氟类的蚀刻气体的反应性离子蚀刻(干蚀刻)。
其次，如示于图4(g)中地，在形成了金属膜(膜厚5nm的钼膜，膜厚1500nm的铝膜，及膜厚50nm的钼膜的叠层膜)之后，采用光刻技术进行图形化，形成源线6a、漏电极6b及上电极6c。接着，将源线6a及漏电极6b用作掩模，将源线6a和漏电极6b之间的n+型硅膜7e通过蚀刻而进行去除，并进行源、漏的分离。其结果，由未形成源线6a及漏电极6b的区域去除n+型硅膜7e而形成电阻接触层7b、7c。此时，半导体层7a的表面的一部分被蚀刻。如此，形成底栅型的像素开关用的薄膜晶体管1c，并形成存储电容器1h。
其次，如示于图5(a)中地，通过等离子体CVD法，形成由膜厚250nm的氮化硅膜构成的钝化膜8。
其次，如示于图5(b)中地，在通过旋转涂敷(spin coating)法，涂敷了丙烯酸树脂等的感光性树脂之后，进行曝光、显影，形成具有接触孔91的平坦化膜9。
其次，如示于图5(c)中地，采用光刻技术对于钝化膜8进行蚀刻，在与接触孔91相重叠的位置处形成接触孔81。在该蚀刻中，也进行采用了SF6等的氟类的蚀刻气体的反应性离子蚀刻(干蚀刻)。
其次，如示于图5(d)中地，在通过溅射法形成了膜厚100nm的ITO膜之后，利用光刻技术及湿蚀刻而进行图形化，形成像素电极2a。其结果，像素电极2a，通过接触孔91、81而电连接于上电极6c。接着，在形成了用于形成示于图3(b)中的取向膜19的聚酰亚胺膜之后，实施摩擦处理。
对于如此以大型基板的状态形成了各种布线、TFT的元件基板10，在与另外形成的大型的对向基板20用密封材料22贴合了之后，切断为预定的尺寸。由此，因为液晶注入口25为开口，所以在从液晶注入口25向元件基板10和对向基板20之间注入了液晶1f之后，将液晶注入口25通过封固材料26进行封固。
(本方式的主要的效果)
如以上说明过地，在本方式的液晶装置1中，因为以底栅结构而形成了薄膜晶体管1c，能够将上层侧栅绝缘膜4b、用于构成有源层(半导体层7a)的本征的非晶硅膜7d，及用于构成电阻接触层7b、7c的n+型硅膜7e连续成膜，所以能够在洁净的上层侧栅绝缘膜4b的上层形成非晶硅膜7d。而且，在本方式中，因为在构成上层侧栅绝缘膜4b、非晶硅膜7d、及电阻接触层7b、7c时，将元件基板10持续保持于真空气氛中，所以能够可靠地防止上层侧栅绝缘膜4b的表面的污染。因而，栅绝缘层4和半导体层7a的界面洁净，薄膜晶体管1c的可靠性高。
并且，因为存储电容器1h的电介质层4c的厚度为栅绝缘层4的厚度的1/4倍，所以每单位面积的静电电容为4倍。而且，构成电介质层4c的上层侧栅绝缘层4b，为氮化硅膜(介电常数约7～8)，因为介电常数比氧化硅膜高，所以存储电容器1h每单位面积的静电电容高。因而，存储电容器1h的电荷的保持特性高，另一方面若能够按每单位面积的电容值变高的量缩小其占有面积，则可提高像素开口率。
进而，在本方式中，当将使栅绝缘层4部分地变薄了的部分用作存储电容器1h的电介质层4c时，因为不残留下层侧栅绝缘层4a，仅以上层侧栅绝缘层4b构成了电介质层4c，所以与部分地残留下层侧栅绝缘层4a的情况不同，能够防止起因于蚀刻深度的偏差的存储电容器1h的电容偏差。
并且，在本方式中，当将使栅绝缘层4部分地变薄了的部分用作存储电容器1h的电介质层4c时，在下层侧栅绝缘层4a及上层侧栅绝缘层4b之中，将下层侧栅绝缘层4a进行去除，并将形成于该下层侧栅绝缘层4a的上层的上层侧栅绝缘层4b用作存储电容器1h的电介质层4c。因为若是如此的上层侧栅绝缘层4b，则将下层侧栅绝缘层4a通过干蚀刻进行去除时不会暴露于静电、等离子体中，所以上层侧栅绝缘层4b的缺陷密度低。因而，能够防止存储电容器1h的耐电压的降低等这种不良状况的发生。例如，相对于参照15而进行过说明的存储电容器1h的电介质层4c(下层侧栅绝缘层4a)，受静电、等离子体的影响而缺陷密度为0.2个/cm2；本方式的存储电容器1h的电介质层4c(上层侧栅绝缘层4b)，因为不受静电、等离子体的影响，所以缺陷密度为0.01个/cm2，显著地少。如此的缺陷密度，若换算成2.4inch的HVGA方式的液晶面板，则相对于在具有参照15而进行过说明的存储电容器1h的液晶装置1中不良发生率相当于20％，若依照于具有本方式的存储电容器1h的液晶装置1则能够将不良发生率降低到1％。
还有，在本方式中，虽然对于下层侧栅绝缘层4a进行干蚀刻而形成了开口41，但是也可以进行湿蚀刻而形成开口41。即使在如此的情况下，上层侧栅绝缘层4b，也因为不会接触于对于下层侧栅绝缘层4a的蚀刻液，所以在上层侧栅绝缘层4b中不会产生针孔。因而，能够防止存储电容器1h的耐电压偏差。
实施方式2
图6(a)、(b)，为本发明的实施方式2中的液晶装置的1个像素的平面图，及在相当于A2-B2的位置剖切了液晶装置时的剖面图。图7(a)～(g)，为表示用于本方式的液晶装置1中的元件基板10的制造工序之中，直到形成源、漏电极的工序的工序剖面图。在图6(a)中，以粗而长的虚线表示像素电极，以细实线表示栅线及与其同时所形成的薄膜，以细的单点划线表示源线及与其同时所形成的薄膜，以细而短的虚线表示半导体层。并且，关于相当于构成存储电容器的电介质层的部分以细的双点划线表示，关于接触孔，与栅线等同样，以细实线表示。并且，关于蚀刻停止层，以粗而短的线表示。还有，本方式的基本的构成，因为与实施方式1相同，所以在相共同的部分附加相同的符号而将它们的说明进行省略。
如示于图6(a)、(b)中地，在本方式中，也与实施方式1同样，在元件基板10中，在由栅线3a和源线6a所包围的像素区域1e中，形成底栅型的薄膜晶体管1c和存储电容器1h。存储电容器1h，以来自电容线3b的突出部分作为下电极3c，而以来自漏电极6b的延伸部分为上电极6c。栅绝缘层4，与实施方式1同样，成为下层侧的、由厚的氮化硅膜构成的下层侧栅绝缘层4a，和上层侧的、由薄的氮化硅膜构成的上层侧栅绝缘层的2层结构。下层侧栅绝缘层4a，在与存储电容器1h的下电极3c及上电极6c平面看相重叠的区域，被遍及厚度方向的全部地去除，形成开口41。因此，存储电容器1h的电介质层4c，由栅绝缘层4之中膜厚度薄的部分(下层侧栅绝缘层4a)构成。还有，沿下电极3c的上层侧之中下电极3c的边缘形成与栅绝缘层4相同厚度的绝缘膜，电介质层4c由该厚的绝缘膜包围。
在本方式中，半导体层7a的上层侧之中，在夹持于源线6a(源电极)的端部和漏电极6b的端部之间的区域形成蚀刻停止层7x，覆盖蚀刻停止层7x的上层地形成电阻接触孔7b、7c。在本方式中，蚀刻停止层7x，由膜厚150nm的氮化硅膜构成。其他的构成，因为与实施方式1相同，所以将说明进行省略。
在制造如此的构成的元件基板10时，在示于图7(a)中的栅电极形成工序中，在绝缘基板11的表面上形成了金属膜(铝合金膜和钼膜的叠层膜)之后，采用光刻技术将金属膜进行图形化，并形成栅线3a(栅电极)、及电容线3b(下电极3c)。
其次，进行栅绝缘层形成工序。在本方式中，也与实施方式1同样，在示于图7(b)中的下层侧栅绝缘层形成工序中，通过等离子体CVD法，在形成了构成栅绝缘层4的下层侧的、厚的氮化硅膜(下层侧栅绝缘层4a)之后，在下层侧栅绝缘层蚀刻工序中，对于下层侧栅绝缘层4a进行蚀刻，在与下电极3c相重叠的位置处形成开口41。其次，在示于图7(c)中的上层侧栅绝缘层成膜工序中，形成构成栅绝缘层4的上层侧的、薄的氮化硅膜(上层侧栅绝缘层4b)。
其次，在示于图7(d)中的半导体层形成工序中，通过等离子体CVD法，形成本征的非晶硅膜7d。此时，关于进行了示于图7(c)中的上层侧栅绝缘层形成工序的元件基板10，保持于真空气氛中，进行示于图7(d)中的半导体层形成工序，使元件基板10不与大气相接触。由此，能够在栅绝缘层4(上层侧栅绝缘层4b)的表面为洁净的状态下将非晶硅膜7d(有源层)进行叠层。其次，在非晶硅膜7d的上层侧，在形成了膜厚150nm的氮化硅膜之后，对氮化硅膜进行蚀刻，形成蚀刻停止层7x。在该蚀刻中，也进行采用了SF6等的氟类的蚀刻气体的反应性离子蚀刻(干蚀刻)。
其次，如示于图7(e)中地，在蚀刻停止层7x的上层侧形成n+型硅膜7e。其次，如示于图7(f)中地，对于非晶硅膜7d及n+型硅膜7e利用光刻技术进行干蚀刻，形成岛状的半导体层7a及n+型硅膜7e。
其次，如示于图7(g)中地，在形成了金属膜(钼膜，铝膜，及钼膜的叠层膜)之后，采用光刻技术进行图形化，并形成源线6a、漏电极6b、及上电极6c。接着，将源线6a及漏电极6b用作掩模，将源线6a和漏电极6b之间的n+型硅膜7e通过蚀刻而进行去除，并进行源、漏的分离。其结果，由未形成源线6a及漏电极6b的区域去除n+型硅膜7e而形成电阻接触层7b、7c。此时，蚀刻停止层7x，承担保护半导体层7a的功能。如此，形成底栅型的像素开关用的薄膜晶体管1c，并形成存储电容器1h。其以下的工序，因为与实施方式1同样，所以将说明进行省略。
如此地在本方式中，因为存储电容器1h的基本的构成与实施方式1同样，所以起到以下的与实施方式1同样的效果：能够形成可靠性高的薄膜晶体管1c，并能够形成电容高而耐电压稳定的存储电容器1h。
并且，如示于图7(d)中地，在形成蚀刻停止层7x时，非晶硅膜7d，承担保护上层侧栅绝缘层4b的功能。因而，即使在形成了蚀刻停止层7x的情况下，也能够防止在用作电介质层4c的上层侧栅绝缘层4b中发生缺陷。
实施方式3
图8(a)、(b)，为本发明的实施方式3中的液晶装置的1个像素的平面图，及在相当于A3-B3的位置处剖切了液晶装置时的剖面图。图9(a)～(g)，为表示用于本方式的液晶装置1中的元件基板10的制造工序之中，直到形成源、漏电极的工序的工序剖面图。在图8(a)中，以粗而长的虚线表示像素电极，以细实线表示栅线及与其同时所形成的薄膜，以细的单点划线表示源线及与其同时所形成的薄膜，以细而短的虚线表示半导体层。并且，关于相当于构成存储电容器的电介质层的部分以细的双点划线表示，关于接触孔，与栅线等同样，以细实线表示。并且，关于存储电容器的上电极，以粗的单点划线表示。还有，本方式的基本的构成，因为与实施方式1同样，所以在相共同的部分附加相同的符号而将它们的说明进行省略。
如示于图8(a)、(b)中地，在本方式中，也与实施方式1同样，在元件基板10中，在由栅线3a和源线6a所包围的像素区域1e中，形成底栅型的薄膜晶体管1c和存储电容器1h。
在本方式中，存储电容器1h，在以来自电容线3b的突出部分作为下电极3c这一点与实施方式1同样。但是，存储电容器1h的上电极5a，通过形成于栅绝缘层4和漏电极6b的层间的ITO膜构成，上电极5a，通过与漏电极6b的部分地相重叠部分而电连接于漏电极6b。在本方式中，构成上电极5a的ITO膜的膜厚为50nm。还有，对于上电极5a，通过接触孔81、91，电连接形成于平坦化膜9的上层的像素电极2a。
栅绝缘层4，与实施方式1同样，成为下层侧的、由厚的氮化硅膜构成的下层侧栅绝缘层4a，和上层侧的、由薄的氮化硅膜构成的上层侧栅绝缘层的2层结构。下层侧栅绝缘层4a，在与存储电容器1h的下电极3c及上电极5a平面看相重叠的区域遍及厚度方向的全部地被去除，形成开口41。因此，存储电容器1h的电介质层4c，通过栅绝缘层4之中的、膜厚薄的部分(下层侧栅绝缘层4a)构成。还有，沿下电极3c的上层侧之中的、下电极3c的端缘形成与栅绝缘层4相同厚度的绝缘膜，电介质层4c，由该厚的绝缘膜包围。其他的构成，因为与实施方式1同样，所以将说明进行省略。
在制造如此的构成的元件基板10时，在示于图9(a)中的栅电极形成工序中，在绝缘基板11的表面上形成了金属膜(铝合金膜和钼膜的叠层膜)之后，采用光刻技术将金属膜进行图形化，并形成栅线3a(栅电极)、及电容线3b(下电极3c)。
其次，进行栅绝缘层形成工序。在本方式中，也与实施方式1同样，在示于图9(b)中的下层侧栅绝缘层形成工序中，通过等离子体CVD法，在形成了构成栅绝缘层4的下层侧的、厚的氮化硅膜(下层侧栅绝缘层4a)之后，在下层侧栅绝缘层蚀刻工序中，对下层侧栅绝缘层4a进行蚀刻，在与下电极3c相重叠的位置处形成开口41。其次，在示于图9(c)中的上层侧栅绝缘层成膜工序中，形成构成栅绝缘层4的上层侧的、薄的氮化硅膜(上层侧栅绝缘层4b)。
其次，在示于图9(d)中的半导体层形成工序中，按顺序形成本征的非晶硅膜7d、及n+型硅膜7e。此时，关于进行了示于图9(c)中的上层侧栅绝缘层形成工序的元件基板10，保持于真空气氛中，进行示于图9(d)中的半导体层形成工序，使元件基板10不与大气相接触。由此，能够在栅绝缘层4(上层侧栅绝缘层4b)的表面为洁净的状态下将非晶硅膜7d(有源层)进行叠层。
其次，如示于图9(e)中地，采用光刻技术，对非晶硅膜7d、及n+型硅膜7e进行干蚀刻，形成岛状的半导体层7a、及岛状的n+型硅膜7e。
其次，在示于图9(f)中的上电极形成工序中，在通过溅射法形成了膜厚50nm的ITO膜之后，采用光刻技术，对ITO膜进行湿蚀刻，形成上电极5a。如此一来，形成存储电容器1h。
其次，如示于图9(g)中地，在形成了金属膜(钼膜，铝膜，及钼膜的叠层膜)之后，采用光刻技术进行图形化，并形成源线6a、漏电极6b、及上电极6c。接着，将源线6a及漏电极6b用作掩模，将源线6a和漏电极6b之间的n+型硅膜7e通过蚀刻而进行去除，进行源、漏的分离。其结果，从未形成源线6a及漏电极6b的区域去除n+型硅膜7e，形成电阻接触层7b、7c。如此，形成底栅型的像素开关用的薄膜晶体管1c。其以下的工序，因为与实施方式1同样，所以将说明进行省略。
如此地在本方式中，因为存储电容器1h的基本的构成与实施方式1同样，所以起到能够形成可靠性高的薄膜晶体管1c，并能够形成电容高而耐电压稳定的存储电容器1h等的、与实施方式1同样的效果。
并且，因为作为上电极5a而采用了ITO膜(透明电极)，所以与将漏电极6b的延伸部分用作了上电极的情况相比较，能够提高像素开口率。
实施方式4
图10(a)、(b)，为本发明的实施方式4中的液晶装置的1个像素的平面图，及在相当于A4-B4的位置处剖切了液晶装置时的剖面图。图11(a)～(g)，为表示用于本方式的液晶装置1中的元件基板10的制造工序之中，直到形成源、漏电极的工序的工序剖面图。在图10(a)中，以粗而长的虚线表示像素电极，以细实线表示栅线及与其同时所形成的薄膜，以细的单点划线表示源线及与其同时所形成的薄膜，以细而短的虚线表示半导体层。并且，关于相当于构成存储电容器的电介质层的部分以细的双点划线表示，关于接触孔，与栅线等同样，以细实线表示。还有，本方式的基本的构成，因为与实施方式1同样，所以在相共同的部分附加相同的符号而将它们的说明进行省略。
如示于图10(a)、(b)中地，在本方式中，也与实施方式1同样，在元件基板10中，在由栅线3a和源线6a所包围的像素区域1e中，形成底栅型的薄膜晶体管1c和存储电容器1h。但是，与实施方式1～3不同，在本方式中，并不形成平坦化膜，像素电极2a，形成于栅绝缘层4和漏电极6b的层间，并通过与漏电极6b的部分性的相重叠部分而电连接于漏电极6b。
并且，存储电容器1h，在以来自电容线3b的突出部分作为下电极3c这一点与实施方式1同样。但是，存储电容器1h的上电极，由在像素电极2a之中、与下电极3c平面看相重叠的部分构成。
栅绝缘层4，与实施方式1同样，成为下层侧的、由厚的氮化硅膜构成的下层侧栅绝缘层4a，和上层侧的、由薄的氮化硅膜构成的上层侧栅绝缘层的2层结构。下层侧栅绝缘层4a，在与存储电容器1h的下电极3c及像素电极2a平面看相重叠的区域遍及厚度方向的全部地被去除，形成开口41。因此，存储电容器1h的电介质层4c，由栅绝缘层4之中的、膜厚度薄的部分(下层侧栅绝缘层4a)构成。还有，沿下电极3c的上层侧之中的、下电极3c的端缘而形成与栅绝缘层4相同厚度的绝缘膜，电介质层4c，由该厚的绝缘膜包围。其他的构成，因为与实施方式1同样，所以将说明进行省略。
在制造如此的构成的元件基板10时，在示于图11(a)中的栅电极形成工序中，在绝缘基板11的表面上形成了金属膜(铝合金膜和钼膜的叠层膜)之后，采用光刻技术将金属膜进行图形化，形成栅线3a(栅电极)及电容线3b(下电极3c)。
其次，进行栅绝缘层形成工序。在本方式中，也与实施方式1同样，在示于图11(b)中的下层侧栅绝缘层形成工序中，通过等离子体CVD法，在形成了构成栅绝缘层4的下层侧的、厚的氮化硅膜(下层侧栅绝缘层4a)之后，在下层侧栅绝缘层蚀刻工序中，对下层侧栅绝缘层4a进行蚀刻，在与下电极3c相重叠的位置处形成开口41。其次，在示于图11(c)中的上层侧栅绝缘层成膜工序中，形成构成栅绝缘层4的上层侧的、薄的氮化硅膜(上层侧栅绝缘层4b)。
其次，在示于图11(d)中的半导体层形成工序中，按顺序形成本征的非晶硅膜7d及n+型硅膜7e。此时，关于进行了示于图11(c)中的上层侧栅绝缘层形成工序的元件基板10，保持于真空气氛中，进行示于图11(d)中的半导体层形成工序，使元件基板10不与大气相接触。由此，能够在栅绝缘层4(上层侧栅绝缘层4b)的表面为洁净的状态下将非晶硅膜7d(有源层)进行叠层。
其次，如示于图11(e)中地，采用光刻技术，对非晶硅膜7d、及n+型硅膜7e进行干蚀刻，形成岛状的半导体层7a、及岛状的n+型硅膜7e。
其次，在示于图11(f)中的像素电极形成工序(上电极形成工序)中，在形成了ITO膜之后，采用光刻技术，对ITO膜进行湿蚀刻，形成像素2a。如此一来，形成存储电容器1h。
其次，如示于图11(g)中地，在形成了金属膜(钼膜，铝膜，及钼膜的叠层膜)之后，采用光刻技术进行图形化，形成源线6a、漏电极6b、及上电极6c。接着，将源线6a及漏电极6b用作掩模，将源线6a和漏电极6b之间的n+型硅膜7e通过蚀刻而进行去除，并进行源、漏的分离。其结果，从未形成源线6a及漏电极6b的区域去除n+型硅膜7e而形成电阻接触层7b、7c。如此，形成底栅型的像素开关用的薄膜晶体管1c。其以下的工序，因为与实施方式1同样，所以将说明进行省略。
如此地在本方式中，因为存储电容器1h的基本的构成与实施方式1同样，所以起到能够形成可靠性高的薄膜晶体管1c，并能够形成电容高而耐电压稳定的存储电容器1h等的、与实施方式1同样的效果。
并且，作为存储电容器1h的上电极，因为利用了由ITO膜(透明电极)构成的像素电极2a的一部分，所以与将漏电极6b的延伸部分用作了上电极的情况相比较，能够提高像素开口率。
实施方式5
图12(a)、(b)，为本发明的实施方式5中的液晶装置的1个像素的平面图，及在相当于A5-B5的位置处剖切了液晶装置时的剖面图。在图12(a)中，以粗而长的虚线表示像素电极，以细实线表示栅线及与其同时所形成的薄膜，以细的单点划线表示源线及与其同时所形成的薄膜，以细而短的虚线表示半导体层。并且，关于相当于构成存储电容器的电介质层的部分以细的双点划线表示，关于接触孔，与栅线等同样，以细实线表示。还有，本方式的基本的构成，因为与实施方式1同样，所以在相共同的部分附加相同的符号而将它们的说明进行省略。
如示于图12(a)、(b)中地，在本方式中，也与实施方式1同样，在元件基板10中，在由栅线3a和源线6a所包围的像素区域1e中，形成底栅型的薄膜晶体管1c、和存储电容器1h。但是，与实施方式1～4不同，在本方式中，并不形成电容线，通过扫描方向(与栅线3a的延伸方向相交叉的方向/源线6a的延伸方向)中的前级侧的栅线3a的一部分形成存储电容器1h的下电极3c。
并且，在存储电容器1h中，在与下电极3c相重叠的区域形成上电极6d，在本方式中，作为上电极6d，采用与源线6a或漏电极6b同时所形成的金属层。在此，上电极6d，与漏电极6b相分离地形成。因此，形成于平坦化膜9的上层的像素电极2a，通过钝化膜8的接触孔81、及平坦化膜9的接触孔92而电连接于上电极6d，并通过钝化膜8的接触孔82、及平坦化膜9的接触孔92而电连接于漏电极6b。
栅绝缘层4，与实施方式1同样，成为下层侧的、由厚的氮化硅膜构成的下层侧栅绝缘层4a，和上层侧的、由薄的氮化硅膜构成的上层侧栅绝缘层的2层结构。下层侧栅绝缘层4a，在与存储电容器1h的下电极3c及上电极6d平面看相重叠的区域被遍及厚度方向的全部地去除，形成开口41。因此，存储电容器1h的电介质层4c，通过栅绝缘层4之中的、膜厚度薄的部分(下层侧栅绝缘层4a)构成。还有，沿下电极3c的上层侧之中的、下电极3c的端缘而形成与栅绝缘层4相同厚度的绝缘膜，电介质层4c由该厚的绝缘膜包围。其他的构成，因为与实施方式1同样，所以将说明进行省略。
如此的构成的元件基板10，基本上能够以与实施方式1同样的方法进行制造。即，在示于图4(a)中的栅电极形成工序中，不形成电容线，并将栅线3a形成为示于图12(a)中的平面形状。并且，在示于图4(g)的源、漏电极形成工序中形成源线6a及漏电极6b时，形成上电极6d。进而，在示于图5(b)中的平坦化膜形成工序中，形成具有接触孔91、92的平坦化膜9；并在示于图5(c)中的接触孔形成工序中，当采用光刻技术对钝化膜8进行蚀刻时，在与接触孔91、92相重叠的位置处形成接触孔81、82。
其他的实施方式
在上述实施方式中，构成栅绝缘层4的下层侧栅绝缘层4a及上层侧栅绝缘层4b都为由相同的绝缘膜构成的构成，但是下层侧栅绝缘层4a及上层侧栅绝缘层4b也可以为由不同的绝缘膜构成的构成。该情况下，在通过氧化硅膜和氮化硅膜构成栅绝缘层4时，关于用作电介质层4c的上层侧栅绝缘层4b优选通过介电常数高的氮化硅膜而进行构成。另外，在上述实施方式中，下层侧栅绝缘层4a及上层侧栅绝缘层4b为分别由1层绝缘膜构成的构成，但是下层侧栅绝缘层4a及上层侧栅绝缘层4b也可以为分别由多层绝缘膜构成的构成。
在上述实施方式中，当将使栅绝缘层4部分地变薄了的部分用作存储电容器1h的电介质层4c时，仅自下电极3c的外周缘靠内侧区域将下层侧栅绝缘层4a进行去除而形成了开口41，但是在下电极3c的边缘部分、上电极的边缘部分容易发生的耐电压降低不成问题的情况下、或采取了其他的对策的情况下，也可以遍及比下电极3c、上电极宽广的区域将下层侧栅绝缘层4a进行去除。
在上述实施方式中，在栅线3a中使用铝合金膜和钼膜的多层膜，而在源线6a中使用铝膜和钼膜的多层膜，但是能够在这些布线中采用其他的金属膜，而且，也可以使用硅化物膜等。另外，在上述实施方式中作为半导体层7a而用了本征的非晶硅膜，但是也可以采用其他的硅膜、有机半导体膜、氧化锌等的透明半导体膜。
并且，在上述实施方式中，虽然以透射型的液晶装置为例而进行了说明，但是也可以在半透射半反射型的液晶装置、全反射型的液晶装置中应用本发明。并且，在上述实施方式中，虽然以TN模式、ECB模式、VAN模式的有源矩阵型的液晶装置为例而进行了说明，但是也可以将IPS(In-Plane Switching，共面切换)模式等其他的模式应用于本发明的液晶装置(电光装置中)。
而且，因为作为电光装置并不限于液晶装置，例如，在有机EL(电致发光)装置中，在将有机EL膜作为电光物质进行保持的元件基板上的各像素区域中，也形成薄膜晶体管、电连接于该薄膜晶体管的像素电极，和在所述薄膜晶体管的栅绝缘层的下层侧具备下电极的存储电容器，所以也可以在该有机EL装置中应用本发明。
电子设备的实施方式
图13，表示将本发明中的液晶装置用作各种电子设备的显示装置的情况的一实施方式。示于此处的电子设备，为个人计算机、便携电话机等，具有：显示信息输出源170，显示信息处理电路171，电源电路172，定时信号发生器173和液晶装置1。并且，液晶装置1，具有面板175及驱动电路176，能够采用所述过的液晶装置1。显示信息输出源170，具备ROM(Read Only Memory，只读存储器)、RAM(Random Access Memory，随机存取存储器)等的存储器、各种盘等的存储单元，和将数字图像信号进行同步输出的调谐电路等，基于通过定时信号发生器173所生成的各种时钟信号，将预定格式的图像信号等的显示信息供给于显示信息处理电路171。显示信息处理电路171，具备串行并行变换电路，放大、反转电路，旋转电路，灰度系数校正电路，和箝位电路等公知的各种电路，执行输入的显示信息的处理，将该图像信号与时钟信号CLK一同向驱动电路176进行供给。电源电路172，向各构成要件供给预定的电压。

Claims (11)

1.一种电光装置，其在元件基板上的多个像素区域的各个像素区域中具有：叠层了栅电极、栅绝缘层及半导体层的薄膜晶体管；电连接于该薄膜晶体管的漏区域的像素电极；和具有夹持着所述栅绝缘层彼此相对向的下电极及上电极的存储电容器；其特征在于：
在所述薄膜晶体管中，从下层侧起按顺序叠层有所述栅电极、所述栅绝缘层及所述半导体层；
所述栅绝缘层，具有由1层或多层绝缘膜构成的下层侧栅绝缘层，和由1层或多层绝缘膜构成的上层侧栅绝缘层；
所述下层侧栅绝缘层，形成为使所述薄膜晶体管的寄生电容变小的厚度，并且在与所述下电极及所述上电极相重叠的部分被去除。
2.按照权利要求1所述的电光装置，其特征在于：
所述上层侧栅绝缘膜形成得比所述下层侧栅绝缘膜薄。
3.按照权利要求1或2所述的电光装置，其特征在于：
所述下层侧栅绝缘层由1层绝缘膜构成，所述上层侧栅绝缘层由1层绝缘膜构成。
4.按照权利要求1所述的电光装置，其特征在于：
所述半导体层由非晶硅膜构成。
5.按照权利要求1所述的电光装置，其特征在于：
所述上层侧栅绝缘层由氮化硅膜构成。
6.按照权利要求1所述的电光装置，其特征在于：
所述上电极，为从所述薄膜晶体管的漏电极到与所述下电极相对向的区域延伸的部分。
7.按照权利要求1所述的电光装置，其特征在于：
所述上电极，是电连接于所述薄膜晶体管的漏电极的透明电极。
8.按照权利要求1所述的电光装置，其特征在于：
所述上电极为所述像素电极之中与所述下电极相对向的部分。
9.一种电子设备，其特征在于：
具备权利要求1～8中的任何一项所述的电光装置。
10.一种电光装置的制造方法，该电光装置在元件基板上的多个像素区域的各个像素区域中具有：叠层了栅电极、栅绝缘层及半导体层的薄膜晶体管；电连接于该薄膜晶体管的漏区域的像素电极；和具有夹持着所述栅绝缘层彼此相对向的下电极及上电极的存储电容器；该电光装置的制造方法的特征在于，包括以下工序：
将所述栅电极与所述下电极同时形成的栅电极形成工序；
形成所述栅绝缘层的栅绝缘层形成工序；和
形成所述半导体层的半导体层形成工序；
其中，在所述栅绝缘层形成工序中，进行以下工序：
形成将所述栅绝缘层的下层侧构成为使所述薄膜晶体管的寄生电容变小的厚度的1层或多层绝缘膜的下层侧栅绝缘层形成工序；
将在该下层侧栅绝缘层形成工序中所形成的绝缘膜中与所述下电极相重叠的部分去除的下层侧栅绝缘层蚀刻工序；和
形成构成所述栅绝缘层的上层侧的1层或多层绝缘膜的上层侧栅绝缘层形成工序。
11.按照权利要求10所述的电光装置的制造方法，其特征在于：
对于所述上层侧栅绝缘层形成工序及所述半导体层形成工序，将所述元件基板保持于真空气氛中连续进行。
CNB2007101047715A 2006-04-26 2007-04-26 电光装置、电子设备、及电光装置的制造方法 Expired - Fee Related CN100547802C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP121641/2006 2006-04-26
JP2006121641A JP2007294709A (ja) 2006-04-26 2006-04-26 電気光学装置、電子機器、および電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
CN101064323A CN101064323A (zh) 2007-10-31
CN100547802C true CN100547802C (zh) 2009-10-07

Family

ID=38191872

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101047715A Expired - Fee Related CN100547802C (zh) 2006-04-26 2007-04-26 电光装置、电子设备、及电光装置的制造方法

Country Status (6)

Country Link
US (1) US20070252152A1 (zh)
EP (1) EP1850386A1 (zh)
JP (1) JP2007294709A (zh)
KR (1) KR100884118B1 (zh)
CN (1) CN100547802C (zh)
TW (1) TW200742089A (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
WO2011040155A1 (ja) * 2009-10-02 2011-04-07 国立大学法人大阪大学 有機半導体膜の製造方法および有機半導体膜アレイ
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
CN101950733B (zh) * 2010-08-02 2012-06-27 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN103681494A (zh) * 2012-09-25 2014-03-26 上海天马微电子有限公司 一种薄膜晶体管像素单元及其制造方法
CN103137619B (zh) * 2012-11-15 2016-03-30 华映光电股份有限公司 画素结构及其制作方法
CN103022080B (zh) 2012-12-12 2015-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US9874775B2 (en) * 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
CN104538408B (zh) * 2015-01-14 2018-05-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104810321A (zh) * 2015-04-30 2015-07-29 京东方科技集团股份有限公司 一种tft阵列基板及显示装置的制备方法
CN109427848B (zh) * 2017-08-30 2021-02-26 京东方科技集团股份有限公司 Oled显示面板及其制备方法、oled显示装置
CN107833924B (zh) * 2017-10-26 2020-06-19 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板
CN110676264B (zh) * 2019-09-09 2021-11-23 Tcl华星光电技术有限公司 像素电极接触孔设计

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP2914336B2 (ja) * 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3085305B2 (ja) * 1999-09-21 2000-09-04 株式会社日立製作所 液晶表示装置の製造方法
JP4689025B2 (ja) * 2000-10-17 2011-05-25 シャープ株式会社 液晶表示装置の製造方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP2004101615A (ja) * 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器

Also Published As

Publication number Publication date
TW200742089A (en) 2007-11-01
KR20070105925A (ko) 2007-10-31
JP2007294709A (ja) 2007-11-08
KR100884118B1 (ko) 2009-02-17
CN101064323A (zh) 2007-10-31
US20070252152A1 (en) 2007-11-01
EP1850386A1 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
CN100547802C (zh) 电光装置、电子设备、及电光装置的制造方法
CN100547801C (zh) 电光装置以及电子设备
US7704859B2 (en) Electro-optical apparatus, electronic apparatus, and method of manufacturing electro-optical apparatus
JP4785229B2 (ja) 半導体装置の作製方法
JP4118485B2 (ja) 半導体装置の作製方法
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
US20130215352A1 (en) Liquid crystal display device and manufacturing method thereof
CN1983606A (zh) 薄膜晶体管阵列基板及其制造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
US20180337202A1 (en) Tft substrate manufacturing method
JP4118706B2 (ja) 液晶表示装置の作製方法
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
US8021972B1 (en) Method of manufacturing array substrate
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN106783869A (zh) 薄膜晶体管阵列基板及其制造方法
KR100492728B1 (ko) 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법
KR20090035976A (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SANYO EPSON IMAGING DEVICES CO.

Effective date: 20100802

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NAGANO-KEN, JAPAN TO: TOKYO-DU, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100802

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: Nagano

Patentee before: Sanyo Epson Imaging Devices Co.

ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121115

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121115

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20190426

CF01 Termination of patent right due to non-payment of annual fee