KR20090035976A - 액정표시장치 및 이의 제조 방법 - Google Patents
액정표시장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20090035976A KR20090035976A KR1020070101046A KR20070101046A KR20090035976A KR 20090035976 A KR20090035976 A KR 20090035976A KR 1020070101046 A KR1020070101046 A KR 1020070101046A KR 20070101046 A KR20070101046 A KR 20070101046A KR 20090035976 A KR20090035976 A KR 20090035976A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- storage
- pixel
- substrate
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000003860 storage Methods 0.000 claims abstract description 137
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 238000002161 passivation Methods 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- YVQSLGWKPOKHFJ-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-trien-7-yne Chemical compound C1=CC=C2C#CC2=C1 YVQSLGWKPOKHFJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000090 poly(aryl ether) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920006350 polyacrylonitrile resin Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 액정표시장치 및 이의 제조 방법을 개시한다. 상기 액정표시장치는 각 사이에 절연막을 각각 두고 서로 중첩된 적어도 3개의 스토리지 전극으로 이루어진 샌드위치 형태의 스토리지 전극을 구비함에 따라, 스토리지 전극은 면적 대비 큰 스토리지 캐패시턴스를 형성할 수 있어, 종래에 비해 상기 액정표시장치는 개구율을 향상시키며, 스토리지 캐패시턴스를 유지하거나 향상시킬 수 있다.
액정, 스토리지 전극, 샌드위치, 콘택홀, 개구율
Description
액정표시장치에 관한 것으로, 더욱 구체적으로 스토리지 캐패시터의 면적을 줄임과 동시에 스토리지 캐패시턴스를 유지하거나 향상시킬 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
표시장치는 정보통신의 발달과 더불어 큰 발전을 하고 있으며, 현대인에게 있어 필수품으로 자리잡고 있다.
표시장치 중 액정표시장치는 다른 표시장치에 비해 소비전력이 낮고, 응답속도가 빠르며, 부피가 작아 차세대 표시장치로 급부상하고 있다.
액정표시장치는 액정의 광투과율을 조절하여 화상을 표시한다. 이와 같은 액정표시장치는 박막트랜지스터와 상기 박막트랜지스터로부터 화소신호를 인가받는 화소전극, 상기 화소전극과 전압차를 가지게 되어 전계를 형성하는 공통전극, 상기 전계에 의해 광투과율이 변하는 액정을 포함한다.
또한, 상기 액정표시장치는 표시되는 이미지 균일성을 위해, 상기 화소전극에 다음 화소신호가 인가될 때까지 상기 화소전극에 인가된 화소신호를 충전하는 스토리지 캐패시터를 포함한다.
이와 같이, 상기 스토리지 캐패시터가 표시되는 이미지 균일성을 확보하기 위한 충분한 스토리지 캐패시턴스를 가지기 위해, 상기 스토리지 캐패시터는 화소상에서 일정한 면적을 차지하게 된다. 이는, 상기 스토리지 캐패시턴스는 상기 스토리지 캐패시터의 면적에 비례하기 때문에, 상기 스토리지 캐패시터의 면적을 줄이는데 한계가 있다.
따라서, 본 발명의 액정표시장치는 화질을 향상시키기 위해 스토리지 캐패시터를 구비하지만, 상기 스토리지 캐패시터에 의해 상기 액정표시장치의 개구율이 감소되어, 액정표시장치의 휘도를 저하시키는 문제점을 가진다.
본 발명의 하나의 과제는 스토리지 캐패시터의 면적 대비 스토리지 캐패시턴스를 향상시켜, 개구율을 높임과 동시에 스토리지 캐패시턴스를 유지하거나 향상시킬 수 있는 액정표시장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제 공한다. 상기 액정표시장치는 기판상에 서로 교차하여 화소를 정의하는 게이트 배선과 데이터 배선, 상기 화소의 기판에 배치된 박막트랜지스터, 상기 박막트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극과 전계를 형성하는 공통전극, 상기 화소의 기판상에 배치되며, 상기 화소전극과 전기적으로 연결되고, 각 사이에 절연막을 각각 두고 서로 중첩된 제 1, 제 2 및 제 3 스토리지 전극을 포함하는 스토리지 캐패시터, 및 상기 전계에 의해 구동하는 액정 분자를 구비하는 액정층을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 제조 방법은 제 1 기판상에 게이트 배선, 게이트 전극 및 제 1 스토리지 전극을 형성하는 단계, 상기 게이트 배선, 게이트 전극 및 제 1 스토리지 전극을 포함하는 제 1 기판상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막상에 반도체 패턴, 소스 전극, 드레인 전극, 데이터 배선 및 제 2 스토리지 전극을 형성하는 단계, 상기 반도체 패턴, 소스 전극, 드레인 전극, 데이터 배선 및 제 2 스토리지 전극을 포함하는 기판상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막상에 제 3 스토리지 전극, 화소전극 및 공통 전극을 형성하는 단계, 및 상기 제 1 기판에 제 2 기판의 합착하고 상기 제 1 및 제 2 기판사이에 액정을 형성하는 단계를 포함한다.
본 발명의 액정표시장치는 샌드위치 형태의 스토리지 캐패시터를 구비함에 따라, 스토리지 전극의 면적 대비 스토리지 캐패시턴스를 향상시킬 수 있어, 액정표시장치의 개구율을 높임과 동시에 스토리지 캐패시턴스를 유지하거나 향상시킬 수 있다.
또한, 본 발명의 액정표시장치는 게이트 배선과 스토리지 캐패시터의 제 1 스토리지 전극사이에 게이트 절연막과 보호막을 관통하는 콘택홀을 구비하여, 게이트 배선과 제 1 스토리지 전극간의 쇼트 불량이 발생하는 것을 방지할 수 있다.
또한, 상기 콘택홀에 의해 상기 게이트 배선과 제 1 스토리지 전극간의 쇼트 불량이 발생하는 것을 방지할 수 있어, 상기 쇼트 불량을 방지하기 위한 상기 게이트 배선과 상기 제 1 스토리지 전극간의 이격 마진을 줄일 수 있어, 액정표시장치의 개구율을 더욱 향상시킬 수 있다.
이하, 본 발명의 실시예들은 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이고, 도 1b는 도 1a에 도시된 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1a 및 도 1b를 참조하면, 액정표시장치는 영상을 표시하기 위한 다수의 화소들을 포함한다.
상기 각 화소는 기판(100)상에 서로 교차하는 게이트 배선(101)과 데이터 배선(102)에 의해 정의될 수 있다. 상기 게이트 배선(101)과 데이터 배선(102)은 그 사이에 개재된 게이트 절연막(110)에 의해 서로 절연된다.
상기 게이트 배선(101)과 이격된 공통배선(103)이 배치되어 있다. 상기 공통배선(103)은 상기 화소를 가로지르며 배치될 수 있다.
상기 각 화소에 상기 게이트 배선(101) 및 데이터 배선(102)과 서로 전기적으로 연결된 박막트랜지스터(Tr)가 배치되어 있다. 상기 박막트랜지스터(Tr)는 게이트 전극(111), 반도체 패턴(112), 게이트 절연막(110), 소스 전극(113) 및 드레인 전극(114)을 포함한다. 여기서, 상기 게이트 전극(111)은 상기 게이트 배선(101)과 전기적으로 연결되어 있다. 상기 소스 전극(113)은 상기 데이터 배선(102)과 전기적으로 연결되어 있다. 또한, 상기 반도체 패턴(110)은 채널을 구비하는 활성패턴(112a), 상기 활성패턴(112a)과 소스 전극(113) 및 드레인 전극(114)사이에 각각 개재된 오믹콘택 패턴(112b)을 포함할 수 있다.
상기 박막트랜지스터(Tr)를 포함하는 기판(100)상에 보호막(120)이 배치되어 있다. 상기 보호막(120)은 절연물질로 이루어질 수 있다. 상기 보호막(120)은 상기 박막트랜지스터(Tr)의 일부, 예컨대 드레인 전극(114)의 일부를 노출하는 제 1 콘택홀(C1)을 구비한다.
상기 보호막(120)상에 상기 박막트랜지스터(Tr)와 전기적으로 연결된 화소전극(125)이 배치되어 있다. 상기 박막트랜지스터Tr)는 상기 화소전극(125)으로 화소신호를 인가한다. 상기 화소전극(125)은 제 1 화소전극(125a)과 제 2 화소전극(125b)을 포함한다. 상기 제 1 화소전극(125a)은 바(bar) 형태를 가진다. 본 발명의 실시예에서, 상기 제 1 화소전극(125a)은 직선 바형태로 도시하였으나, 이에 한정되지 않고 상기 제 1 화소전극(125a)은 꺽인 바 형태를 가질 수도 있다. 상기 제 1 화소전극(125a)은 화소상에 일정 간격을 가지며 복수 개로 배치될 수 있다. 상기 제 2 화소전극(125b)은 복수 개의 제 1 화소전극(125a)들을 서로 전기적으로 연결한다. 또한, 상기 제 2 화소전극(125b)은 상기 제 1 콘택홀(C1)에 의해 노출된 드레인 전극(114)과 전기적으로 연결될 수 있다. 제 1 화소전극(125a)과 제 2 화소전극(125b)은 일체로 이루어질 수 있다.
상기 공통배선(103)과 전기적으로 연결되어, 공통신호를 인가받는 공통전극(135)이 상기 화소에 배치되어 있다. 상기 공통전극(135)은 제 1 공통전극(135a)과 제 2 공통전극(135b)을 포함할 수 있다. 상기 제 1 공통전극(135a)은 상기 제 1 화소전극(125a)과 교대로 배치되어 있다. 즉, 상기 제 1 공통전극(135a)은 화소에 복수 개로 배치되어 있을 수 있다. 상기 제 2 공통전극은 복수개의 제 1 공통전극들을 서로 전기적으로 연결한다. 상기 제 2 공통전극(135b)은 상기 공통배선(103)과 전기적으로 연결되어 있을 수 있다. 제 1 공통전극(135a)과 제 2 공통전극(135b)은 일체로 이루어질 수 있다.
이로써, 상기 화소신호와 상기 공통신호는 상기 화소전극(125)과 상기 공통 전극(135)에 각각 인가되어, 상기 화소전극(125)과 상기 공통전극(135) 사이에 액정을 구동하기 위한 전계를 형성한다. 이때, 상기 제 1 화소전극(125a)과 상기 제 2 공통전극(135a)이 서로 교대로 배치됨에 따라, 상기 전계는 상기 기판(100)에 대해 수평하게 형성되며, 이에 따라 상기 액정은 상기 기판에 대해 수평하게 배열된다. 이에 따라, 액정표시장치는 시야각을 향상시킬 수 있다.
상기 화소전극(125)과 상기 공통전극(135)은 투명한 도전체로 이루어질 수 있다. 그러나, 이에 한정되지 않고, 상기 화소전극(125)은 상기 드레인 전극(114)과 일체로 이루어질 수도 있다. 또한, 상기 공통전극(135)은 상기 공통배선(103)과 일체로 이루어질 수도 있다.
상기 화소에 상기 화소전극(135)에 화소 신호를 일정기간 유지하는 스토리지 캐패시터(Cp)가 배치되어 있다. 상기 스토리지 캐패시터(Cp)의 단면은 샌드위치 형태를 가질 수 있다. 즉, 상기 스토리지 캐패시터(Cp)는 서로 중첩된 제 1, 제 2 및 제 3 스토리지 전극(121, 122, 123)과, 각 사이에 각각 개재된 절연막들(110, 120)을 포함한다.
예를 들면, 상기 제 1 스토리지 전극(121)은 기판(100)상에 배치되어 있을 수 있다. 상기 제 1 스토리지 전극(121)은 상기 게이트 배선(101)과 동일한 도전 물질로 이루어질 수 있다. 상기 제 1 스토리지 전극(121)은 상기 공통배선(103)과 전기적으로 연결되어 있다. 더 나아가, 상기 제 1 스토리지 전극(121)은 상기 공통배선과 일체로 이루어질 수 있다. 상기 제 2 스토리지 전극(122)은 상기 드레인 전극과 전기적으로 연결되어 있다. 더 나아가, 상기 제 2 스토리지 전극(122)은 상기 드레인 전극(114)과 일체로 이루어질 수 있다. 상기 제 3 스토리지 전극(123)은 상기 공통배선(103)과 전기적으로 연결되어 있다. 이때, 상기 제 1 및 제 2 스토리지 전극(121, 122)사이에 게이트 절연막(110)이 개재되어 있으며, 상기 제 2 및 제 3 스토리지 전극(122, 123) 사이에 보호막(120)이 개재되어 있다.
상기 스토리지 캐패시터(Cp)는 상기 제 1 및 제 2 스토리지 전극(121, 122)사이에서 제 1 스토리지 캐패시턴스를 형성하고, 상기 제 2 및 제 3 스토리지 전극(122, 123)사이에서 제 2 스토리지 캐패시턴스를 형성할 수 있다. 즉, 상기 스토리지 캐패시터(Cp)가 샌드위치 형태를 가짐에 따라, 화소에서 차지하는 면적과 대비하여 스토리지 캐패시턴스를 향상시킬 수 있다. 이에 따라, 종래에 스토리지 캐패시터(Cp)의 면적을 줄여 개구율을 향상시키며, 이와 동시에 종래의 스토리지 캐패시턴스를 유지하거나 향상시킬 수 있다.
상기 게이트 절연막(110)과 상기 보호막(120)은 상기 제 1 스토리지 전극(121)의 일부를 노출하는 제 2 콘택홀(C2)을 구비한다. 상기 제 2 콘택홀(C2)을 통해, 상기 제 1 및 제 3 스토리지 전극(121, 123)은 서로 전기적으로 연결되어 있다.
상기 제 2 콘택홀(C2)은 상기 게이트 배선(101)과 마주하는 상기 제 1 스토리지 전극(121)의 식각면과 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)사이의 기판(100)을 노출할 수 있다.
이는 상기 제 2 콘택홀(C2)을 형성하는 과정에서, 상기 게이트 배선과 상기 제 1 스토리지 전극(121)사이에 배치될 수 있는 오염물이 제거될 수 있어, 상기 오 염물에 의해 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)간의 쇼트 불량을 방하기 위함이다. 이에 따라, 상기 오염물에 의한 쇼트 불량을 방지하기 위한 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)간의 간격 마진을 줄일 수 있어 액정표시장치의 개구율을 향상시킬 수 있다.
도면에는 도시되지 않았으나, 상기 화소전극과 상기 공통전극을 포함하는 기판상에 상부기판이 합착되어 있다. 또한, 상기 기판과 상기 상부기판 사이에 상기 화소전극과 상기 공통전극에 의해 형성된 전계에 의해 구동되는 액정층이 개재되어 있다.
따라서, 본 발명의 실시예에서, 액정표시장치는 샌드위치 형태의 스토리지 캐패시터(Cp)를 구비함에 따라, 스토리지 전극의 면적 대비 스토리지 캐패시턴스를 향상시킬 수 있다.
또한, 본 발명의 액정표시장치는 게이트 배선(101)과 스토리지 캐패시터(Cp)의 제 1 스토리지 전극(121)사이에 배치된 제 2 콘택홀(C2)을 구비하여, 상기 게이트 배선과 상기 제 1 스토리지 전극(121)간의 쇼트 불량을 방지하며, 액정표시장치의 개구율을 향상시킬 수 있다.
도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2a를 참조하면, 액정표시장치를 제조하기 위해, 기판(100)상에 상기 게이트 배선(101), 게이트 전극(111), 공통배선(103) 및 제 1 스토리지 전극(121)을 형 성한다.
상기 게이트 배선(101), 게이트 전극(111), 공통배선(103) 및 제 1 스토리지 전극(121)을 형성하기 위해, 먼저 기판(100)상에 도전막을 형성한다. 상기 도전막은 진공 증착법을 이용하여 형성할 수 있다. 상기 도전막은 금속으로 형성할 수 있다. 상기 도전막상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 도전막을 식각하여 상기 게이트 배선(101), 게이트 전극(111), 공통배선(103) 및 제 1 스토리지 전극(121)을 형성한다.
상기 게이트 배선(101)과 상기 게이트 전극(111)은 일체로 형성할 수 있다.
상기 공통배선(103)은 상기 게이트 배선(101)과 평행하며, 상기 기판(100)상에 형성될 수 있다. 여기서, 상기 공통배선(103)과 상기 제 1 스토리지 전극(121)은 일체로 형성할 수 있다.
상기 게이트 배선(101), 게이트 전극(111), 공통배선(103) 및 제 1 스토리지 전극(121)을 포함하는 기판(100)상에 게이트 절연막(110)을 형성한다.
도 2b를 참조하면, 상기 게이트 절연막(110)상에 반도체 패턴(112), 소스 전극(113), 드레인 전극(114), 데이터 배선(102) 및 제 2 스토리지 전극(122)을 형성한다.
상기 반도체 패턴(112), 소스 전극(113), 드레인 전극(114), 데이터 배선(102) 및 제 2 스토리지 전극(122)을 형성하기 위해, 비정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 도전막을 순차적으로 형성한다. 상기 도전막상에 회절 마스크를 이용하여 단차를 갖는 포토레지스트 패턴을 형성한다. 상기 포토레지 스트 패턴을 식각 마스크로 사용하여 비정질 실리콘막, 불순물을 포함하는 비정질 실리콘막 및 도전막을 식각하여, 활성패턴(112a), 불순물을 포함하는 비정질 실리콘 패턴 및 도전 패턴, 데이터 배선(102) 및 제 2 스토리지 전극(122)을 형성한다. 상기 데이터 배선(102)은 상기 게이트 배선(101)과 교차하며 상기 게이트 절연막(110)상에 형성된다. 상기 제 2 스토리지 전극(122)은 상기 제 1 스토리지 전극(121)과 대응된 상기 게이트 절연막(110)상에 형성된다.
이후, 상기 포토레지트 패턴의 단차가 제거될 때까지, 상기 포토레지트 패턴을 에싱한다. 이후, 상기 에싱된 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 활성패턴(112a)의 채널을 노출하도록, 불순물을 포함하는 비정질 실리콘 패턴 및 도전 패턴을 식각하여 오믹콘택 패턴(112b), 소스 전극(113) 및 드레인 전극(114)을 형성한다.
여기서, 상기 제 2 스토리지 전극(122)과 상기 드레인 전극(114)은 일체로 형성할 수 있다. 또한, 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전극(114)은 동일한 마스크를 이용하여 형성함에 따라, 상기 데이터 배선(102)과 상기 제 2 스토리지 전극(122)은 비정질 실리콘 패턴, 불순물을 포함하는 비정질 실리콘 패턴 및 도전 패턴이 순차적으로 적층된 구조를 가질 수 있다.
본 발명의 실시예에서, 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전극(114)은 하나의 마스크를 이용하여 형성하였으나, 이와 달리 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전극(114)은 다른 마스크를 이용하여 형성할 수도 있다. 이와 같이, 상기 반도체 패턴(112), 소스 전극(113) 및 드레인 전 극(114)이 다른 마스크를 이용하여 형성될 경우, 상기 데이터 배선(102)과 상기 제 2 스토리지 전극(122)은 상기 도전막의 패턴으로 이루어질 수 있다.
따라서, 기판(100)상에 박막트랜지스터(Tr), 게이트 배선(101), 데이터 배선(102), 제 1 및 제 2 스토리지 전극(121, 122)을 형성할 수 있다.
도 2c를 참조하면, 상기 박막트랜지스터(Tr), 게이트 배선(101), 데이터 배선(102), 제 1 및 제 2 스토리지 전극(121, 122)을 포함하는 기판(100)상에 보호막(120)을 형성한다.
상기 보호막(120)은 유기막, 무기막 및 이들의 적층막으로 이루어질 수 있다. 상기 유기막의 예로서는 아크릴계 수지, 폴리스티렌 수지, 폴리아미드 수지, 폴리이미드 수지, 폴리아릴에테르 수지, 헤테로사이클릭 폴리머 수지, 파릴렌 수지, 벤조사이클로부틴계 수지, 폴리아크릴리니트릴 수지등일 수 있다. 상기 무기막의 예로서는 산화 실리콘, 질화 실리콘 및 이들의 적층막등일 수 있다.
여기서, 상기 보호막(120)이 유기막으로 형성될 경우, 상기 보호막(120)은 슬릿 코팅, 스프레이 코팅법, 스핀 코팅법 등을 통해 형성할 수 있다. 반면, 상기 보호막(120)이 무기막으로 형성될 경우, 상기 보호막(120)은 화학기상증착법을 통해 형성할 수 있다.
상기 보호막(120)에 상기 박막트랜지스터(Tr)의 드레인 전극(114)을 노출하는 제 1 콘택홀(C1), 상기 제 1 스토리지 전극(121)을 노출하는 제 2 콘택홀(C2), 상기 공통배선(103)의 일부를 노출하는 제 3 콘택홀(C3)을 형성한다. 상기 제 2 및 제 3 콘택홀(C1, C2)은 상기 게이트 절연막(110)까지 관통하도록 하여, 상기 제 1 스토리지 전극(121)과 상기 공통배선(103)의 일부를 노출하도록 한다.
상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)사이에 배치된 오염물질, 예컨대 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)의 형성을 위한 식각공정에서 잔류된 도전물질에 의해 상기 게이트 배선과 상기 제 1 스토리지 전극(121)간의 쇼트 불량이 발생될 수 있다.
이때, 상기 제 2 콘택홀(C2)은 상기 게이트 배선(101)과 마주하는 제 1 스토리지 전극(121)의 식각면과 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)사이의 기판(100)을 노출하도록 형성한다. 이로써, 상기 제 2 콘택홀을 형성하는 공정에서 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)사이에 배치된 오염물질이 제거될 수 있다.
이로써, 상기 게이트 배선과 상기 제 1 스토리지 전극(121)간의 쇼트 불량을 방지할 수 있을 뿐만 아니라, 상기 쇼트 불량을 방지하기 위한 상기 게이트 배선(101)과 상기 제 1 스토리지 전극(121)의 이격 마진을 감소시킬 수 있어 개구율을 향상시킬 수 있다.
도 2d를 참조하면, 상기 보호막(120)상에 화소전극(125), 공통전극(135) 및 제 3 스토리지 전극(123)을 형성한다. 상기 화소전극(125), 공통전극(135) 및 제 3 스토리지 전극(123)을 형성하기 위해, 상기 보호막(120)상에 투명 도전막을 형성한다. 상기 투명 도전막은 증착법으로 형성할 수 있다. 상기 투명 도전막의 재질의 예로서는 ITO 또는 IZO일 수 있다. 상기 투명 도전막을 식각하여, 상기 화소전극(125), 공통전극(135) 및 제 3 스토리지 전극(123)을 형성할 수 있다.
상기 화소전극(125)은 제 1 화소전극(125a)들 및 제 2 화소전극(125b)을 포함한다. 상기 제 1 화소전극(125a)들은 서로 일정 간격을 가지며, 화소상에 복수개로 배치된다. 상기 제 2 화소전극(125b)은 상기 제 1 화소전극(125a)들을 서로 전기적으로 연결한다. 여기서, 상기 화소전극(125)은 제 1 콘택홀(C1)에 노출된 드레인 전극(114)과 전기적으로 연결된다.
상기 공통전극(135)은 상기 제 1 화소전극(125a)들과 교대로 배치된 제 1 공통전극(135a)들과, 상기 제 1 공통전극(135a)들을 서로 전기적으로 연결하는 제 2 공통전극(135b)을 포함할 수 있다. 여기서, 상기 공통전극(135)은 상기 제 3 콘택홀(C3)에 노출된 공통배선(103)과 전기적으로 연결된다.
상기 제 3 스토리지 전극(123)은 상기 제 2 콘택홀(C2)에 의해 노출된 상기 제 1 스토리지 전극(121)과 전기적으로 연결된다. 이로써, 상기 화소에 서로 중첩되며, 그 사이에 각각 게이트 절연막(110)과 보호막(120)을 개재하는 제 1, 제 2 및 제 3 스토리지전극(121, 122, 123)을 포함하는 샌드위치 형태의 스토리지 캐패시터(Cp)가 형성된다.
이후, 상기 화소전극(124)과 공통전극(125)을 포함하는 기판(100)상에 배향막(도면에는 도시하지 않음.)을 더 형성할 수 있다. 상기 배향막을 형성하기 위해, 상기 기판(100)상에 배향 수지막을 형성한 후, 상기 배향 수지막을 배향공정을 수행한다. 상기 배향 공정은 광 배향법 또는 러빙법을 이용하여 수행할 수 있다.
이후, 상기 배향막이 형성된 기판(100)상에 상부기판을 합착하는 공정, 상기 기판(100)과 상기 상부기판사이에 액정층을 형성하는 공정, 외부 케이스 조립 단계 등을 수행하여 액정표시장치를 제조할 수 있다. 여기서, 합착공정 및 액정층 형성공정의 순서는 변경될 수 있으며, 본 발명의 실시예에서 한정하는 것은 아니다.
따라서, 본 발명의 실시예에서 상기 제 1 스토리지 전극(121)은 게이트 배선(101)을 형성하는 공정에서 형성하고, 상기 제 2 스토리지 전극(122)은 데이터 배선(102)을 형성하는 공정에서 형성하고, 상기 제 3 스토리지 전극(123)은 화소전극(125)을 형성하는 공정에서 형성된다. 즉, 별도의 공정을 추가하지 않고, 면적 대비 스토리지 캐패시턴스를 향상시킬 수 있는 스토리지 캐패시터(Cp)를 형성할 수 있다.
제 1 스토리지 전극(121)과 제 3 스토리지 전극(123)을 서로 전기적으로 연결시키기 위한 제 2 콘택홀(C2)을 형성하는 과정에서, 상기 제 1 스토리지 전극(121)과 상기 게이트 배선사이의 오염물질을 제거하여 쇼트 불량을 방지함과 더불어 개구율을 향상시킬 수 있다.
도 1a는 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 1b는 도 1a에 도시된 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 2a 내지 도 2d들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100 : 기판 101 : 게이트 배선
102 : 데이터 배선 103 : 공통 배선
110 : 게이트 절연막 111 : 제 1 스토리지 전극
112 : 제 2 스토리지 전극 113 : 제 3 스토리지 전극
120 : 보호막 125 : 화소전극
135 : 공통전극 C1, C2, C3 : 제 1 , 제 2 및 제 3 콘택홀
Tr : 박막트랜지스터 Cp : 스토리지 캐패시터
Claims (9)
- 기판상에 서로 교차하여 화소를 정의하는 게이트 배선과 데이터 배선;상기 화소의 기판에 배치된 박막트랜지스터;상기 박막트랜지스터와 전기적으로 연결된 화소전극;상기 화소전극과 전계를 형성하는 공통전극;상기 화소의 기판상에 배치되며, 상기 화소전극과 전기적으로 연결되고, 각 사이에 절연막을 각각 두고 서로 중첩된 제 1, 제 2 및 제 3 스토리지 전극을 포함하는 스토리지 캐패시터; 및상기 전계에 의해 구동하는 액정 분자를 구비하는 액정층을 포함하는 액정표시장치.
- 제 1 항에 있어서,상기 제 1 및 제 3 스토리지 전극은 서로 전기적으로 연결된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 공통전극과 전기적으로 연결되며, 상기 제 1 스토리지 전극과 일체로 이루어진 공통배선을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 2 스토리지 전극과 상기 박막트랜지스터의 드레인 전극은 일체로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 절연막은 상기 게이트 배선과 마주하는 상기 제 1 스토리지 전극의 식각면과, 상기 게이트 배선과 상기 제 1 스토리전극 사이의 기판을 노출하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 3 스토리지 전극은 상기 공통전극과 동일한 재질로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 1 기판상에 게이트 배선, 게이트 전극 및 제 1 스토리지 전극을 형성하는 단계;상기 게이트 배선, 게이트 전극 및 제 1 스토리지 전극을 포함하는 제 1 기판상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막상에 반도체 패턴, 소스 전극, 드레인 전극, 데이터 배선 및 제 2 스토리지 전극을 형성하는 단계;상기 반도체 패턴, 소스 전극, 드레인 전극, 데이터 배선 및 제 2 스토리지 전극을 포함하는 기판상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막상에 제 3 스토리지 전극, 화소전극 및 공통 전극을 형성하는 단계; 및상기 제 1 기판에 제 2 기판의 합착하고 상기 제 1 및 제 2 기판사이에 액정을 형성하는 단계를 포함하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서,상기 제 2 절연막상에 제 3 스토리지 전극, 화소전극 및 공통 전극을 형성하는 단계이전에, 상기 제 1 및 제 2 절연막을 식각하여 상기 제 1 스토리지 전극을 노출하는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서,상기 제 2 절연막상에 제 3 스토리지 전극, 화소전극 및 공통 전극을 형성하는 단계이전에, 상기 제 1 및 제 2 절연막을 식각하여 상기 게이트 배선과 마주하는 상기 제 1 스토리지 전극의 식각면과, 상기 게이트 배선과 상기 제 1 스토리지 전극 사이의 기판을 노출하는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070101046A KR101399200B1 (ko) | 2007-10-08 | 2007-10-08 | 액정표시장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070101046A KR101399200B1 (ko) | 2007-10-08 | 2007-10-08 | 액정표시장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090035976A true KR20090035976A (ko) | 2009-04-13 |
| KR101399200B1 KR101399200B1 (ko) | 2014-05-28 |
Family
ID=40761095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070101046A KR101399200B1 (ko) | 2007-10-08 | 2007-10-08 | 액정표시장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101399200B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097832A (zh) * | 2015-06-25 | 2015-11-25 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049742A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR101174164B1 (ko) * | 2005-12-29 | 2012-08-14 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 |
| KR20070092896A (ko) * | 2006-03-09 | 2007-09-14 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
-
2007
- 2007-10-08 KR KR1020070101046A patent/KR101399200B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097832A (zh) * | 2015-06-25 | 2015-11-25 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101399200B1 (ko) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP4965853B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| JP4727201B2 (ja) | 水平電界型の液晶表示パネル | |
| KR20070002447A (ko) | 액정표시패널 및 그 제조방법 | |
| KR20090008535A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP2006191016A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR20040024666A (ko) | 액정 표시 장치 및 이의 제조방법 | |
| KR20050035643A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP2010128418A (ja) | 液晶表示装置及びその製造方法 | |
| KR20060077719A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| JP5525773B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| KR20110135551A (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| KR101399200B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20090038775A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20110072434A (ko) | 액정표시장치 제조방법 | |
| JP5236370B2 (ja) | Ｔｆｔ基板の製造方法及びｔｆｔ基板 | |
| KR20060000962A (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 6 |