JP4689025B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4689025B2 JP4689025B2 JP2000316617A JP2000316617A JP4689025B2 JP 4689025 B2 JP4689025 B2 JP 4689025B2 JP 2000316617 A JP2000316617 A JP 2000316617A JP 2000316617 A JP2000316617 A JP 2000316617A JP 4689025 B2 JP4689025 B2 JP 4689025B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタを備えた液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置の高精細化に伴い、小型化した各画素内の遮光領域を狭くして開口率を向上させるために、液晶を駆動する素子の小型化の要求が高まっている。各画素は、ある走査タイミングで印加された信号電圧を次の走査タイミングまで十分保持できるように、２つの電極で誘電体層を挟んだ蓄積容量を有しているが、遮光領域を狭くするためには、この蓄積容量の電極の面積も縮小する必要がある。所定の容量を確保した上で蓄積容量素子の面積を縮小するには、誘電体層を薄くするか、誘電体層の形成材料を比誘電率の高い材料に換える必要がある。
【０００３】
ここで、従来の液晶表示装置におけるアレイ基板の構造について、図１１を用いて説明する。図１１は、従来の液晶表示装置におけるアレイ基板の概略の構造を示す部分断面図である。図１１（ａ）は薄膜トランジスタ（ＴＦＴ）１５２を示しており、図１１（ｂ）は蓄積容量１５４を示している。
【０００４】
図１１（ａ）に示すＴＦＴ１５２は、絶縁性基板である透明ガラス基板１０２上に、ゲート電極１０４を有している。ゲート電極１０４上には、ゲート絶縁膜として機能する絶縁膜１０８が形成されている。絶縁膜１０８上には、動作半導体膜１１０、ソース／ドレイン電極等を形成する際のエッチングから動作半導体膜１１０を保護するチャネル保護膜１３０、オーミックコンタクト層となるｎ+ａ−Ｓｉ層１１２、ソース電極１２４及びドレイン電極１２２が形成されている。ソース電極１２４及びドレイン電極１２２はチタン（Ｔｉ）層１１４、アルミニウム（Ａｌ）層１１６、Ｔｉ層１１８の３層で形成されている。ソース電極１２４及びドレイン電極１２２上には保護膜１２６と、保護膜１２６の一部を開口してソース電極１２４と接続している画素電極１２８が形成されている。
【０００５】
図１１（ｂ）に示す蓄積容量１５４は、透明ガラス基板１０２上に、蓄積容量１５４の一方の電極となる蓄積容量配線１０６を有している。蓄積容量配線１０６は、ゲート電極１０４を形成する金属層で、ゲート電極１０４の形成と同時に形成されている。蓄積容量配線１０６上には誘電体層として機能する絶縁膜１０８が形成されている。絶縁膜１０８上には、動作半導体膜１１０、ｎ+ａ−Ｓｉ層１１２、蓄積容量１５４の他方の電極となる中間電極１２０がこの順に積層されて形成されている。中間電極１２０は、ソース電極１２４及びドレイン電極１２２を形成する金属層で、ソース電極１２４及びドレイン電極１２２の形成と同時に形成され、Ｔｉ層１１４、Ａｌ層１１６、Ｔｉ層１１８の３層の積層構造で形成されている。中間電極１２０上には保護膜１２６と、保護膜１２６の一部を開口して中間電極１２０と接続する画素電極１２８が形成されている。このように中間電極１２０を設けることにより、誘電体層を実質的に絶縁膜１０８だけにして誘電体層厚を薄くすることができ、蓄積容量１５４の電極の面積を縮小することができる。
【０００６】
【発明が解決しようとする課題】
しかし、このような方式を採用しても近年の超高精細の液晶表示装置では画素の開口面積が不足する問題が生じている。さらに、蓄積容量１５４に所定の容量を確保したまま蓄積容量１５４の電極の面積を縮小するには、誘電体層として機能している絶縁膜１０８をさらに薄くする必要があるが、絶縁膜１０８はＴＦＴ１５２においてゲート絶縁膜として機能しており、あまり薄くしてしまうと絶縁耐圧の劣化を招くという問題も生ずる。これに対して、ゲート電極１０４を陽極酸化することにより、ゲート電極１０４表面を不導体化して絶縁耐圧を向上させることや、あるいは陽極酸化膜自体を蓄積容量１５４の誘電体層として用いることが考えられているが、そのためには新たに陽極酸化のための装置が必要になり、工程増になってしまうという問題が生ずる。
【０００７】
本発明の目的は、所定の容量を確保した上で蓄積容量の電極の面積を縮小し、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、全面に金属層と誘電体形成層とを連続成膜する工程と、前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして前記第１の電極と前記誘電体層とを形成する工程と、前記第２の電極を前記誘電体層に直接接続して形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【０００９】
また、上記目的は、第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、前記絶縁性基板上に前記第２の電極を形成する工程と、全面に誘電体形成層と金属層とをこの順に連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【００１０】
上記本発明の液晶表示装置の製造方法であって、前記第１の電極は画素電極に接続して形成され、前記第２の電極は蓄積容量配線であることを特徴とする。
【００１１】
上記本発明の液晶表示装置の製造方法であって、前記誘電体層上に形成された絶縁膜を開口して前記誘電体層を露出させる工程を有し、前記誘電体層上に前記第２の電極が直接接続されることを特徴とする。
【００１２】
また、上記目的は、絶縁性基板全面に金属層と誘電体形成層とをこの順に連続成膜する工程と、前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして、ゲート電極及び蓄積容量配線を形成し、前記蓄積容量配線上に誘電体層を形成する工程と、全面に絶縁膜を形成する工程と、前記絶縁膜上に動作半導体膜を形成する工程と、前記動作半導体膜上にチャネル保護膜を形成する工程と、前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース電極及びドレイン電極を形成する工程と、全面に保護膜を形成する工程と、前記ソース電極上及び前記誘電体層上の前記保護膜を開口し、前記誘電体層上の前記絶縁膜を開口して、前記ソース電極表面及び前記誘電体層表面を露出させる工程と、前記ソース電極及び前記誘電体層に直接接続される画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【００１３】
【発明の実施の形態】
本発明の第１の実施の形態による液晶表示装置について、図１乃至図５を用いて説明する。まず、本実施の形態による液晶表示装置の構成について、図１乃至図３を用いて説明する。図１は、本実施の形態による液晶表示装置の全体構成を示している。アレイ基板８１上には、ＴＦＴ５２と、例えばＩＴＯ（インジウム・ティン・オキサイド）等の透明電極からなる画素電極を有する画素領域８４とがマトリクス状に多数配置された表示領域８６が画定されている。なお、図１では画素領域８４内に１画素分の液晶表示装置の等価回路を示している。表示領域８６の周囲には、図中左方にはゲートバスライン駆動回路８８が配置され、図中上方にデータバスライン駆動回路９０が配置されている。
【００１４】
また、システム側からのドットクロックや、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及びＲＧＢデータが入力する入力端子９２が図中パネル上方に設けられている。アレイ基板８１は図示しないシール剤を介して対向基板９４と対向して貼り合わされている。アレイ基板８１と対向基板９４との間のセルギャップに液晶ｌｃが封入されている。アレイ基板８１上の表示電極と対向基板９４上の対向電極、及びそれらに挟まれた液晶ｌｃで液晶容量Ｃｌｃが形成されている。一方、アレイ基板８１側で表示電極と蓄積容量電極が形成されて蓄積容量５４が形成されている。
【００１５】
表示領域８６内には図中上下方向に延びるデータバスライン９６が図中左右方向に平行に複数形成されている。複数のデータバスライン９６のそれぞれは、液晶駆動回路としてのデータバスライン駆動回路９０に接続されており、データバスライン９６毎に所定の階調電圧が印加されるようになっている。
【００１６】
また、データバスライン９６とほぼ直交する方向に延びるゲートバスライン９８が図中上下方向に平行に複数形成されている。複数のゲートバスライン９８のそれぞれは、液晶駆動回路としてのゲートバスライン駆動回路８８に接続されている。ゲートバスライン駆動回路８８は、内蔵したシフトレジスタから出力されるビット出力に同期して、複数のゲートバスライン９８に対して順にゲートパルスを出力するようになっている。
【００１７】
ゲートバスライン駆動回路８８により複数のゲートバスライン９８のいずれか１つにゲートパルスが出力されると、当該ゲートバスライン９８に接続されている複数のＴＦＴ５２がオン状態になる。これにより、データバスライン駆動回路９０から複数のデータバスライン９６のそれぞれに印加されている階調電圧が各画素電極に印加される。
【００１８】
図２は、本実施の形態による液晶表示装置における蓄積容量の基本構成を説明するアレイ基板の概略断面図である。透明ガラス基板２上に金属層と誘電体形成層とを連続成膜し、ほぼ同一形状にパターニングすることにより、第１の電極である蓄積容量配線６と誘電体層７とが形成されている。誘電体層７の上部の絶縁膜８が開口され、第２の電極として作用する画素電極２８が直接接続している。
【００１９】
誘電体層７の上部の絶縁膜８を開口する際、誘電体層７がエッチングされてしまうと蓄積容量が形成できない。そのため誘電体層７は、アルミニウムの窒化物（ＡｌＮ）やＡｌ合金の窒化物、あるいはシリコン酸化物（ＳｉＯX）等の、絶縁膜８の形成材料であるシリコン窒化物（ＳｉＮX）をエッチングする際にエッチングされない材料で形成する必要がある。
【００２０】
ＡｌＮは、誘電体として優れた特性を有している。表１は、誘電体として用いられる材料の比誘電率を示している。表１に示すように、ＡｌＮの比誘電率は７〜９であり、ＳｉＯXの３．９、ＳｉＮXの６．７と比較して高い比誘電率を有している。そのため、他の材料を誘電体として用いるよりも小さい電極面積で所望の蓄積容量を確保することができる。なお、ＡｌＮの比誘電率の値が範囲を有しているのは、窒化の度合いによって値が変化するためである。
【００２１】
【表１】
【００２２】
第１の電極である蓄積容量配線６と誘電体層７とを、ＡｌとＡｌＮとで、あるいはＡｌ合金とＡｌ合金の窒化物とで形成すれば、蓄積容量配線６と誘電体層７とを同一装置を用いて連続成膜することが可能である。また、塩素系ガスを用いたドライエッチング法により一括してエッチングすることが可能である。さらに、誘電体層７上を開口する工程は、端子部を開口する工程と兼ねることが可能である。そのため、工程は増加しないという利点を有する。
【００２３】
図３は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。図中左側にＴＦＴ５２を示し、図中右側が蓄積容量５４を示している。以下、ＴＦＴ５２と蓄積容量５４とに分けて説明する。なお、図３は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。
【００２４】
ＴＦＴ５２は、絶縁性基板である透明ガラス基板２上に、例えば膜厚１５０ｎｍのＡｌ又はＡｌ合金からなる金属層により形成されたゲート電極４を有している。ゲート電極４上には、ゲート電極４とほぼ同一形状にパターニングされた誘電体層５が形成されている。ゲート電極４及び誘電体層５上には、ゲート絶縁膜として機能する絶縁膜８が形成されている。絶縁膜８は、例えば膜厚４００ｎｍのＳｉＮX層により形成される。絶縁膜８上には、例えば膜厚３０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層により動作半導体膜１０が形成されている。
【００２５】
動作半導体膜１０上には、ソース／ドレイン形成金属層をエッチングする際に動作半導体膜１０を保護するチャネル保護膜３０が、例えば膜厚１５０ｎｍのＳｉＮX層により形成されている。チャネル保護膜３０上には、所定の間隙で対向する例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２が形成されている。ｎ+ａ−Ｓｉ層１２上には、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、８０ｎｍのＴｉ層がこの順に積層された３層構造によりソース電極２４及びドレイン電極２２が形成されている。ソース電極２４及びドレイン電極２２上には保護膜２６が形成されており、保護膜２６の一部を開口してソース電極２４と接続している画素電極２８が、例えばＩＴＯ層により形成されている。
【００２６】
蓄積容量５４は、透明ガラス基板２上に、蓄積容量５４の第１の電極となる蓄積容量配線６を有している。蓄積容量配線６は、ゲート電極４のと同一の金属層で、ゲート金属４の形成と同時に形成されており、例えば膜厚１５０ｎｍのＡｌ層又はＡｌ合金層からなる。蓄積容量配線６上には、蓄積容量配線６とほぼ同一形状にパターニングされた誘電体層７が形成されている。誘電体層７は、例えば膜厚１５０ｎｍのＡｌＮ層又はＡｌ合金の窒化物層で形成されている。誘電体層７上には絶縁膜８と保護膜２６が形成されており、絶縁膜８と保護膜２６を開口して、蓄積容量５４の第２の電極として作用する画素電極２８が、誘電体層７上面に直接接続されて形成されている。
【００２７】
次に、本実施の形態による液晶表示装置の製造方法について、図４及び図５を用いて説明する。図４は、本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。なお、図４は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。
まず、透明ガラス基板２全面に、金属層及び誘電体形成層として、例えばＡｌ層及びＡｌＮ層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパッタ法により連続成膜する。金属層と誘電体形成層の膜厚は、例えばそれぞれ１５０ｎｍである。誘電体形成層はアルゴン（Ａｒ）と窒素（Ｎ2）の混合ガス雰囲気中で成膜され、Ｎ2の混合比は例えば６０％である。図５は、スパッタ法を用いてＡｌ層（ＡｌＮ層）を成膜する際のＡｒとＮ2との混合比の変化によるＡｌＮ層の比抵抗の変化を示している。横軸はＮ2の混合比（％）を表しており、縦軸はＡｌＮ層の比抵抗（μΩ・ｃｍ）を対数で表している。図５に示すように、Ｎ2の混合比が約５０％までは導電性を有しているが、５５％以上になるとほぼ導電性を失い、成膜される層は透明になる。
【００２８】
図４に戻り、誘電体形成層上にレジストを塗布し、露光工程を経て所定のレジストパターンを形成する。例えば塩素系ガスを用いたドライエッチングにより誘電体形成層と金属層を一括エッチングしてほぼ同一形状にパターニングし、ゲート電極４及びその上部の誘電体層５と、蓄積容量を構成する第１の電極となる蓄積容量配線６及びその上部の誘電体層７とを形成する（図４（ａ））。
【００２９】
次に、図４（ｂ）に示すように、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する。
【００３０】
次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２と、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、８０ｎｍのＴｉ層をスパッタ法によりこの順に全面に形成する。次に、チャネル保護膜３０をエッチングストッパとして、ｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ／Ｔｉ層、及びａ−Ｓｉ層９を一括エッチングして所定の形状にパターニングし、動作半導体膜１０と、ｎ+ａ−Ｓｉ層１２と、３層構造のソース電極２４及びドレイン電極２２とを形成する（図４（ｃ））。
【００３１】
次に、図４（ｄ）に示すように、例えば膜厚３００ｎｍのＳｉＮX層により保護膜２６を形成する。次いで、ソース電極２４及び誘電体層７上の保護膜２６をフッ素系ガスを用いたドライエッチングにより開口する。この際、フッ素系ガスを用いることによって、誘電体層７上のＳｉＮX層で形成された絶縁膜８は除去されるが、ＡｌＮで形成された誘電体層７は除去されない。このため誘電体層７は、成膜時の膜厚を維持することができる。すなわち、誘電体層７の形成材料を適切に選択することにより、エッチング分布に左右されない均一な蓄積容量を透明ガラス基板２上に形成することができる。
【００３２】
次に、例えば膜厚７０ｎｍのＩＴＯ層により画素電極２８を形成する。画素電極２８の一部は誘電体層７上面に直接接続されて、蓄積容量配線（第１の電極）６、誘電体層７と共に蓄積容量を構成する第２の電極として機能する。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００３３】
本実施の形態によれば、蓄積容量配線（第１の電極）６及び画素電極（第２の電極）２８と共に蓄積容量を構成する誘電体層７は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層７を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、所定の容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００３４】
次に、本発明の第２の実施の形態による液晶表示装置について、図６乃至図８を用いて説明する。まず、本実施の形態による液晶表示装置の構成について図６を用いて説明する。本実施の形態による液晶表示装置の全体構成は、図１に示した第１の実施の形態と同様の構成を有するので、その説明は省略する。図６は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。図３に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
【００３５】
本実施の形態による液晶表示装置は、画素電極２８がガラス基板２の直上に形成されている点に特徴を有している。図６は、ガラス基板２上の隣接する２つの画素に跨る領域近傍を示しており、ガラス基板２の直上の図中左右に２つの画素電極２８がそれぞれ形成されている。隣接する２つの画素電極の間隙には、図中右側の画素を駆動するＴＦＴが形成されている。
このＴＦＴは、ガラス基板２上に形成された誘電体層５と、誘電体層５上に形成されたゲート電極４とを有している。ゲート電極４は、誘電体層５の成膜に引き続いて連続成膜された後、誘電体層５とほぼ同一形状にパターニングされている。誘電体層５及びその上のゲート電極４の図中左方端部は、図中右方にある前段の隣接画素の画素電極２８の右端部に乗り上げて形成されている。これにより、ゲート電極４が第１の電極となり、右方の画素電極２８の右端部が第２の電極となって誘電体層５を挟んで蓄積容量が形成されている。このように、本実施の形態による液晶表示装置の蓄積容量は、ゲート電極（第１の電極）４及び誘電体層５が画素電極（第２の電極）２８上に形成されている。
【００３６】
ゲート電極４上にはゲート絶縁膜８を介して例えばａ−Ｓｉからなる動作半導体膜１０が形成されている。動作半導体膜１０上層にはチャネル保護膜３０が形成され、チャネル保護膜３０の両端に乗り上げてドレイン電極２２とソース電極２４とが対向して形成されている。ドレイン電極２２とソース電極２４は下層に設けられたｎ+ａ−Ｓｉ層１２を介して動作半導体膜１０と電気的に接続されている。また、ＴＦＴの右方には絶縁膜８を含めて他の層は形成されておらず、ソース電極２４は、ｎ+ａ−Ｓｉ層１２、動作半導体膜１０、及び絶縁膜８の側壁を下って画素電極２８端部にまで延びて画素電極２８と電気的に接続されている。
【００３７】
次に、本実施の形態による液晶表示装置の製造方法について、図７を用いて説明する。図７は、本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。図４に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
まず、透明ガラス基板２全面に、例えば膜厚７０ｎｍのＩＴＯ層を成膜した後、エッチングして所定の形状にパターニングし、図中右端部が第２の電極となる画素電極２８を形成する。次に、誘電体形成層及び金属層として、例えばＡｌ層及びＡｌＮ層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパッタ法により連続成膜する。誘電体形成層及び金属層の膜厚は、例えばそれぞれ１５０ｎｍである。
次に、金属層上にレジストを塗布し、露光工程を経て所定のレジストパターンを形成する。例えば塩素系ガスを用いたドライエッチングにより金属層と誘電体形成層とを一括エッチングしてほぼ同一形状にパターニングし、第１の電極となるゲート電極４と誘電体層５とを形成する。このパターニングにおいて、図６（ａ）に示すように、誘電体層５及びその上層のゲート電極４の一端部は、例えば前段の画素領域の画素電極２８端部に乗り上げるように形成する。
【００３８】
次に、図７（ｂ）に示すように、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する。
【００３９】
次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２をスパッタ法により形成する。次に、ｎ+ａ−Ｓｉ層１２、ａ−Ｓｉ層９、及び絶縁膜８を一括エッチングしてパターニングし、画素開口領域の画素電極２８上面を広く露出させる（図７（ｃ））。
【００４０】
次に、図７（ｄ）に示すように、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層をスパッタ法によりこの順に形成する。次に、チャネル保護膜３０をエッチングストッパとしてｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ層、及びａ−Ｓｉ層９を一括エッチングして所定の形状にパターニングし、動作半導体膜１０と、ｎ+ａ−Ｓｉ層１２と、２層構造のソース電極２４及びドレイン電極２２とを形成する。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００４１】
本実施の形態によれば、ゲート電極（第１の電極）４及び画素電極（第２の電極）２８と共に蓄積容量を構成する誘電体層５は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層５を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００４２】
ところで、図６及び図７に示した画素電極２８とゲート電極４のように、複数の導体層を一平面上で絶縁膜を介さずに順次形成すると、一般に隣接短絡の懸念が生ずる。これに対し本実施の形態では、画素電極２８を形成した後、基板全面に誘電体形成層を成膜してからゲート電極４を形成するので、蓄積容量の形成だけでなく画素電極２８とゲート電極４と間の隣接短絡を確実に防止することができるようになる。特に、蓄積容量を本方法により形成する場合には、工程を増加させずに隣接短絡も確実に防止することができる。
【００４３】
図８は本実施の形態による液晶表示装置の変形例におけるアレイ基板の概略断面図である。なお、図８は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。本変形例において、図６に示した上記実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略する。図６及び図７に示した液晶表示装置は、画素電極２８と隣接する画素領域のゲート電極（図示せず）との間で蓄積容量を形成しているが、図８に示す液晶表示装置は、ＴＦＴで駆動される画素に蓄積容量配線６を形成し、誘電体層７を挟んで画素電極２８との間に蓄積容量を形成するようにしている。本変形例によっても、上記実施の形態と同様の効果を得ることができる。
【００４４】
次に、本発明の第３の実施の形態による液晶表示装置を図９及び図１０を用いて説明する。まず、本実施の形態による液晶表示装置の構成について図９を用いて説明する。液晶表示装置の全体構成は、図１に示した第１の実施の形態とほぼ同様の構成を有するので、その説明は省略する。図９は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。なお、図９は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。図３に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
【００４５】
ＴＦＴ５２は、透明ガラス基板２上に、例えば膜厚１５０ｎｍのＡｌ層からなるゲート電極４を有している。ゲート電極４上には、絶縁膜８を介して動作半導体膜１０、チャネル保護膜３０、ｎ+ａ−Ｓｉ層１２が形成されている。ＴＦＴ５２の左側には、絶縁膜８上に、例えば膜厚１５０ｎｍのＡｌＮ層からなる誘電体層５と、例えば膜厚１００ｎｍのＡｌ層３８と例えば膜厚５０ｎｍのＴｉ層４０からなるソース電極４２とが形成されている。誘電体層５とソース電極４２は、ほぼ同一形状にパターニングされて形成されている。ソース電極４２及びｎ+ａ−Ｓｉ層１２上には画素電極２８が形成されている。
【００４６】
蓄積容量５４は、透明ガラス基板２上に、蓄積容量５４の第２の電極となる蓄積容量配線６を有している。蓄積容量配線６は、ゲート電極４を形成している金属層でゲート電極４の形成と同時に形成されている。蓄積容量配線６上には、例えば膜厚１５０ｎｍのＡｌＮからなる誘電体層４４が形成されている。誘電体層４４上には、蓄積容量５４の第１の電極となる蓄積容量電極４６が形成されている。蓄積容量電極４６は、ソース電極４２を形成している金属層でソース電極４２の形成と同時に形成されている。蓄積容量電極４６上には画素電極２８が形成されている。
【００４７】
次に、本実施の形態による液晶表示装置の製造方法について、図１０を用いて説明する。図１０は本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。なお、図１０は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。図４に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。まず、透明ガラス基板２全面に、例えば膜厚１５０ｎｍのＡｌ層を成膜し、所定の形状にパターニングして、ゲート電極４と蓄積容量５４の第２の電極となる蓄積容量配線６とを形成する。次に、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する（図１０（ａ））。
【００４８】
次に、図１０（ｂ）に示すように、ｎ+ａ−Ｓｉ層１２を形成し、ｎ+ａ−Ｓｉ層１２と動作半導体膜１０を所定の形状にパターニングする。次いで、図１０（ｃ）に示すように、蓄積容量配線６上の絶縁膜８を開口してコンタクトホールを形成する。
【００４９】
次に、誘電体形成層として、例えば膜厚１５０ｎｍのＡｌＮ層を成膜し、金属層として、例えば膜厚１００ｎｍのＡｌ層と例えば膜厚５０ｎｍのＴｉ層との２層を順に成膜する。次いで、例えば塩素系ガスを用いたドライエッチング法により誘電体形成層と金属層をほぼ同一形状にパターニングし、誘電体層５と、Ａｌ層３８及びＴｉ層４０からなるソース電極４２と、誘電体層４４と、蓄積容量５４の第１の電極となる蓄積容量電極４６とを形成する（図１０（ｄ））。次に、例えば膜厚７０ｎｍのＩＴＯ層を全面に成膜した後、エッチングして、画素電極２８及びｎ+ａ−Ｓｉ層１２をパターニングする（図１０（ｅ））。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００５０】
本実施の形態によれば、蓄積容量電極（第１の電極）４６及び蓄積容量配線（第２の電極）６と共に蓄積容量を構成する誘電体層４４は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層４４を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００５１】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態においては、チャネルプロテクト型のＴＦＴを備えた液晶表示装置の製造方法を例に挙げて説明したが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装置の製造方法にも適用可能である。
また、上記実施の形態においては、透過型の液晶表示装置の製造方法を例に挙げて説明したが、本発明はこれに限らず、ＩＴＯに代えて例えばＡｌを画素電極に用いることにより、反射型の液晶表示装置の製造方法にも適用可能である。
【００５２】
以上説明した実施の形態に基づき、本発明は以下のようにまとめられる。
（付記１）
第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
全面に金属層と誘電体形成層とを連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして前記第１の電極と前記誘電体層とを形成する工程と、
前記第２の電極を前記誘電体層に直接接続して形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５３】
（付記２）
第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
前記絶縁性基板上に前記第２の電極を形成する工程と、
全面に誘電体形成層と金属層とをこの順に連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５４】
（付記３）
付記１記載の液晶表示装置の製造方法において、
前記第１の電極は画素電極に接続して形成され、
前記第２の電極は蓄積容量配線であること
を特徴とする液晶表示装置の製造方法。
【００５５】
（付記４）
付記１記載の液晶表示装置の製造方法において、
前記誘電体層上に形成された絶縁膜を開口して前記誘電体層を露出させる工程を有し、
前記誘電体層上に前記第２の電極が直接接続されること
を特徴とする液晶表示装置の製造方法。
【００５６】
（付記５）
絶縁性基板全面に金属層と誘電体形成層とをこの順に連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして、ゲート電極及び蓄積容量配線を形成し、前記蓄積容量配線上に誘電体層を形成する工程と、
全面に絶縁膜を形成する工程と、
前記絶縁膜上に動作半導体膜を形成する工程と、
前記動作半導体膜上にチャネル保護膜を形成する工程と、
前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース電極及びドレイン電極を形成する工程と、
全面に保護膜を形成する工程と、
前記ソース電極上及び前記誘電体層上の前記保護膜を開口し、前記誘電体層上の前記絶縁膜を開口して、前記ソース電極表面及び前記誘電体層表面を露出させる工程と、
前記ソース電極及び前記誘電体層に直接接続される画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５７】
（付記６）
付記１乃至５のいずれか１項に記載の液晶表示装置の製造方法において、
前記金属層はＡｌ又はＡｌ合金で形成され、
前記誘電体層はＡｌＮ又はＡｌ合金の窒化物で形成されていること
を特徴とする液晶表示装置の製造方法。
【００５８】
（付記７）
付記６記載の液晶表示装置の製造方法において、
前記ＡｌＮ又はＡｌ合金の窒化物は、ＡｒとＮ2との混合ガスを用いたスパッタ法により形成され、
前記混合ガスは前記Ｎ2の混合比が５５％以上であること
を特徴とする液晶表示装置の製造方法。
【００５９】
【発明の効果】
以上の通り、本発明によれば、容量を確保した上で蓄積容量の電極の面積を縮小し、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の全体構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置における蓄積容量の基本構成を説明するアレイ基板の概略断面図である。
【図３】本発明の第１の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図５】スパッタ法を用いてＡｌを成膜する際のＡｒとＮ2との混合比の変化による比抵抗の変化を示すグラフである。
【図６】本発明の第２の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図７】本発明の第２の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置の変形例におけるアレイ基板の構成を示す概略断面図である。
【図９】本発明の第３の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図１０】本発明の第３の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図１１】従来の液晶表示装置におけるアレイ基板の構造を示す概略断面図である。
【符号の説明】
２ 透明ガラス基板
４ ゲート電極
５、７、４４ 誘電体層
６ 蓄積容量配線
８ 絶縁膜
９ ａ−Ｓｉ層
１０ 動作半導体膜
１２ ｎ+ａ−Ｓｉ層
２２、４２ ドレイン電極
２４ ソース電極
２６ 保護膜
２８ 画素電極
３０ チャネル保護膜
３８ Ａｌ層
４０ Ｔｉ層
４６ 蓄積容量電極
５２ ＴＦＴ
５４ 蓄積容量
８１ アレイ基板
８４ 画素領域
８６ 表示領域
８８ ゲートバスライン駆動回路
９０ データバスライン駆動回路
９２ 入力端子
９４ 対向基板
９６ データバスライン
９８ ゲートバスライン
【発明の属する技術分野】
本発明は、薄膜トランジスタを備えた液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置の高精細化に伴い、小型化した各画素内の遮光領域を狭くして開口率を向上させるために、液晶を駆動する素子の小型化の要求が高まっている。各画素は、ある走査タイミングで印加された信号電圧を次の走査タイミングまで十分保持できるように、２つの電極で誘電体層を挟んだ蓄積容量を有しているが、遮光領域を狭くするためには、この蓄積容量の電極の面積も縮小する必要がある。所定の容量を確保した上で蓄積容量素子の面積を縮小するには、誘電体層を薄くするか、誘電体層の形成材料を比誘電率の高い材料に換える必要がある。
【０００３】
ここで、従来の液晶表示装置におけるアレイ基板の構造について、図１１を用いて説明する。図１１は、従来の液晶表示装置におけるアレイ基板の概略の構造を示す部分断面図である。図１１（ａ）は薄膜トランジスタ（ＴＦＴ）１５２を示しており、図１１（ｂ）は蓄積容量１５４を示している。
【０００４】
図１１（ａ）に示すＴＦＴ１５２は、絶縁性基板である透明ガラス基板１０２上に、ゲート電極１０４を有している。ゲート電極１０４上には、ゲート絶縁膜として機能する絶縁膜１０８が形成されている。絶縁膜１０８上には、動作半導体膜１１０、ソース／ドレイン電極等を形成する際のエッチングから動作半導体膜１１０を保護するチャネル保護膜１３０、オーミックコンタクト層となるｎ+ａ−Ｓｉ層１１２、ソース電極１２４及びドレイン電極１２２が形成されている。ソース電極１２４及びドレイン電極１２２はチタン（Ｔｉ）層１１４、アルミニウム（Ａｌ）層１１６、Ｔｉ層１１８の３層で形成されている。ソース電極１２４及びドレイン電極１２２上には保護膜１２６と、保護膜１２６の一部を開口してソース電極１２４と接続している画素電極１２８が形成されている。
【０００５】
図１１（ｂ）に示す蓄積容量１５４は、透明ガラス基板１０２上に、蓄積容量１５４の一方の電極となる蓄積容量配線１０６を有している。蓄積容量配線１０６は、ゲート電極１０４を形成する金属層で、ゲート電極１０４の形成と同時に形成されている。蓄積容量配線１０６上には誘電体層として機能する絶縁膜１０８が形成されている。絶縁膜１０８上には、動作半導体膜１１０、ｎ+ａ−Ｓｉ層１１２、蓄積容量１５４の他方の電極となる中間電極１２０がこの順に積層されて形成されている。中間電極１２０は、ソース電極１２４及びドレイン電極１２２を形成する金属層で、ソース電極１２４及びドレイン電極１２２の形成と同時に形成され、Ｔｉ層１１４、Ａｌ層１１６、Ｔｉ層１１８の３層の積層構造で形成されている。中間電極１２０上には保護膜１２６と、保護膜１２６の一部を開口して中間電極１２０と接続する画素電極１２８が形成されている。このように中間電極１２０を設けることにより、誘電体層を実質的に絶縁膜１０８だけにして誘電体層厚を薄くすることができ、蓄積容量１５４の電極の面積を縮小することができる。
【０００６】
【発明が解決しようとする課題】
しかし、このような方式を採用しても近年の超高精細の液晶表示装置では画素の開口面積が不足する問題が生じている。さらに、蓄積容量１５４に所定の容量を確保したまま蓄積容量１５４の電極の面積を縮小するには、誘電体層として機能している絶縁膜１０８をさらに薄くする必要があるが、絶縁膜１０８はＴＦＴ１５２においてゲート絶縁膜として機能しており、あまり薄くしてしまうと絶縁耐圧の劣化を招くという問題も生ずる。これに対して、ゲート電極１０４を陽極酸化することにより、ゲート電極１０４表面を不導体化して絶縁耐圧を向上させることや、あるいは陽極酸化膜自体を蓄積容量１５４の誘電体層として用いることが考えられているが、そのためには新たに陽極酸化のための装置が必要になり、工程増になってしまうという問題が生ずる。
【０００７】
本発明の目的は、所定の容量を確保した上で蓄積容量の電極の面積を縮小し、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、全面に金属層と誘電体形成層とを連続成膜する工程と、前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして前記第１の電極と前記誘電体層とを形成する工程と、前記第２の電極を前記誘電体層に直接接続して形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【０００９】
また、上記目的は、第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、前記絶縁性基板上に前記第２の電極を形成する工程と、全面に誘電体形成層と金属層とをこの順に連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【００１０】
上記本発明の液晶表示装置の製造方法であって、前記第１の電極は画素電極に接続して形成され、前記第２の電極は蓄積容量配線であることを特徴とする。
【００１１】
上記本発明の液晶表示装置の製造方法であって、前記誘電体層上に形成された絶縁膜を開口して前記誘電体層を露出させる工程を有し、前記誘電体層上に前記第２の電極が直接接続されることを特徴とする。
【００１２】
また、上記目的は、絶縁性基板全面に金属層と誘電体形成層とをこの順に連続成膜する工程と、前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして、ゲート電極及び蓄積容量配線を形成し、前記蓄積容量配線上に誘電体層を形成する工程と、全面に絶縁膜を形成する工程と、前記絶縁膜上に動作半導体膜を形成する工程と、前記動作半導体膜上にチャネル保護膜を形成する工程と、前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース電極及びドレイン電極を形成する工程と、全面に保護膜を形成する工程と、前記ソース電極上及び前記誘電体層上の前記保護膜を開口し、前記誘電体層上の前記絶縁膜を開口して、前記ソース電極表面及び前記誘電体層表面を露出させる工程と、前記ソース電極及び前記誘電体層に直接接続される画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【００１３】
【発明の実施の形態】
本発明の第１の実施の形態による液晶表示装置について、図１乃至図５を用いて説明する。まず、本実施の形態による液晶表示装置の構成について、図１乃至図３を用いて説明する。図１は、本実施の形態による液晶表示装置の全体構成を示している。アレイ基板８１上には、ＴＦＴ５２と、例えばＩＴＯ（インジウム・ティン・オキサイド）等の透明電極からなる画素電極を有する画素領域８４とがマトリクス状に多数配置された表示領域８６が画定されている。なお、図１では画素領域８４内に１画素分の液晶表示装置の等価回路を示している。表示領域８６の周囲には、図中左方にはゲートバスライン駆動回路８８が配置され、図中上方にデータバスライン駆動回路９０が配置されている。
【００１４】
また、システム側からのドットクロックや、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及びＲＧＢデータが入力する入力端子９２が図中パネル上方に設けられている。アレイ基板８１は図示しないシール剤を介して対向基板９４と対向して貼り合わされている。アレイ基板８１と対向基板９４との間のセルギャップに液晶ｌｃが封入されている。アレイ基板８１上の表示電極と対向基板９４上の対向電極、及びそれらに挟まれた液晶ｌｃで液晶容量Ｃｌｃが形成されている。一方、アレイ基板８１側で表示電極と蓄積容量電極が形成されて蓄積容量５４が形成されている。
【００１５】
表示領域８６内には図中上下方向に延びるデータバスライン９６が図中左右方向に平行に複数形成されている。複数のデータバスライン９６のそれぞれは、液晶駆動回路としてのデータバスライン駆動回路９０に接続されており、データバスライン９６毎に所定の階調電圧が印加されるようになっている。
【００１６】
また、データバスライン９６とほぼ直交する方向に延びるゲートバスライン９８が図中上下方向に平行に複数形成されている。複数のゲートバスライン９８のそれぞれは、液晶駆動回路としてのゲートバスライン駆動回路８８に接続されている。ゲートバスライン駆動回路８８は、内蔵したシフトレジスタから出力されるビット出力に同期して、複数のゲートバスライン９８に対して順にゲートパルスを出力するようになっている。
【００１７】
ゲートバスライン駆動回路８８により複数のゲートバスライン９８のいずれか１つにゲートパルスが出力されると、当該ゲートバスライン９８に接続されている複数のＴＦＴ５２がオン状態になる。これにより、データバスライン駆動回路９０から複数のデータバスライン９６のそれぞれに印加されている階調電圧が各画素電極に印加される。
【００１８】
図２は、本実施の形態による液晶表示装置における蓄積容量の基本構成を説明するアレイ基板の概略断面図である。透明ガラス基板２上に金属層と誘電体形成層とを連続成膜し、ほぼ同一形状にパターニングすることにより、第１の電極である蓄積容量配線６と誘電体層７とが形成されている。誘電体層７の上部の絶縁膜８が開口され、第２の電極として作用する画素電極２８が直接接続している。
【００１９】
誘電体層７の上部の絶縁膜８を開口する際、誘電体層７がエッチングされてしまうと蓄積容量が形成できない。そのため誘電体層７は、アルミニウムの窒化物（ＡｌＮ）やＡｌ合金の窒化物、あるいはシリコン酸化物（ＳｉＯX）等の、絶縁膜８の形成材料であるシリコン窒化物（ＳｉＮX）をエッチングする際にエッチングされない材料で形成する必要がある。
【００２０】
ＡｌＮは、誘電体として優れた特性を有している。表１は、誘電体として用いられる材料の比誘電率を示している。表１に示すように、ＡｌＮの比誘電率は７〜９であり、ＳｉＯXの３．９、ＳｉＮXの６．７と比較して高い比誘電率を有している。そのため、他の材料を誘電体として用いるよりも小さい電極面積で所望の蓄積容量を確保することができる。なお、ＡｌＮの比誘電率の値が範囲を有しているのは、窒化の度合いによって値が変化するためである。
【００２１】
【表１】
第１の電極である蓄積容量配線６と誘電体層７とを、ＡｌとＡｌＮとで、あるいはＡｌ合金とＡｌ合金の窒化物とで形成すれば、蓄積容量配線６と誘電体層７とを同一装置を用いて連続成膜することが可能である。また、塩素系ガスを用いたドライエッチング法により一括してエッチングすることが可能である。さらに、誘電体層７上を開口する工程は、端子部を開口する工程と兼ねることが可能である。そのため、工程は増加しないという利点を有する。
【００２３】
図３は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。図中左側にＴＦＴ５２を示し、図中右側が蓄積容量５４を示している。以下、ＴＦＴ５２と蓄積容量５４とに分けて説明する。なお、図３は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。
【００２４】
ＴＦＴ５２は、絶縁性基板である透明ガラス基板２上に、例えば膜厚１５０ｎｍのＡｌ又はＡｌ合金からなる金属層により形成されたゲート電極４を有している。ゲート電極４上には、ゲート電極４とほぼ同一形状にパターニングされた誘電体層５が形成されている。ゲート電極４及び誘電体層５上には、ゲート絶縁膜として機能する絶縁膜８が形成されている。絶縁膜８は、例えば膜厚４００ｎｍのＳｉＮX層により形成される。絶縁膜８上には、例えば膜厚３０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層により動作半導体膜１０が形成されている。
【００２５】
動作半導体膜１０上には、ソース／ドレイン形成金属層をエッチングする際に動作半導体膜１０を保護するチャネル保護膜３０が、例えば膜厚１５０ｎｍのＳｉＮX層により形成されている。チャネル保護膜３０上には、所定の間隙で対向する例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２が形成されている。ｎ+ａ−Ｓｉ層１２上には、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、８０ｎｍのＴｉ層がこの順に積層された３層構造によりソース電極２４及びドレイン電極２２が形成されている。ソース電極２４及びドレイン電極２２上には保護膜２６が形成されており、保護膜２６の一部を開口してソース電極２４と接続している画素電極２８が、例えばＩＴＯ層により形成されている。
【００２６】
蓄積容量５４は、透明ガラス基板２上に、蓄積容量５４の第１の電極となる蓄積容量配線６を有している。蓄積容量配線６は、ゲート電極４のと同一の金属層で、ゲート金属４の形成と同時に形成されており、例えば膜厚１５０ｎｍのＡｌ層又はＡｌ合金層からなる。蓄積容量配線６上には、蓄積容量配線６とほぼ同一形状にパターニングされた誘電体層７が形成されている。誘電体層７は、例えば膜厚１５０ｎｍのＡｌＮ層又はＡｌ合金の窒化物層で形成されている。誘電体層７上には絶縁膜８と保護膜２６が形成されており、絶縁膜８と保護膜２６を開口して、蓄積容量５４の第２の電極として作用する画素電極２８が、誘電体層７上面に直接接続されて形成されている。
【００２７】
次に、本実施の形態による液晶表示装置の製造方法について、図４及び図５を用いて説明する。図４は、本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。なお、図４は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。
まず、透明ガラス基板２全面に、金属層及び誘電体形成層として、例えばＡｌ層及びＡｌＮ層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパッタ法により連続成膜する。金属層と誘電体形成層の膜厚は、例えばそれぞれ１５０ｎｍである。誘電体形成層はアルゴン（Ａｒ）と窒素（Ｎ2）の混合ガス雰囲気中で成膜され、Ｎ2の混合比は例えば６０％である。図５は、スパッタ法を用いてＡｌ層（ＡｌＮ層）を成膜する際のＡｒとＮ2との混合比の変化によるＡｌＮ層の比抵抗の変化を示している。横軸はＮ2の混合比（％）を表しており、縦軸はＡｌＮ層の比抵抗（μΩ・ｃｍ）を対数で表している。図５に示すように、Ｎ2の混合比が約５０％までは導電性を有しているが、５５％以上になるとほぼ導電性を失い、成膜される層は透明になる。
【００２８】
図４に戻り、誘電体形成層上にレジストを塗布し、露光工程を経て所定のレジストパターンを形成する。例えば塩素系ガスを用いたドライエッチングにより誘電体形成層と金属層を一括エッチングしてほぼ同一形状にパターニングし、ゲート電極４及びその上部の誘電体層５と、蓄積容量を構成する第１の電極となる蓄積容量配線６及びその上部の誘電体層７とを形成する（図４（ａ））。
【００２９】
次に、図４（ｂ）に示すように、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する。
【００３０】
次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２と、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、８０ｎｍのＴｉ層をスパッタ法によりこの順に全面に形成する。次に、チャネル保護膜３０をエッチングストッパとして、ｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ／Ｔｉ層、及びａ−Ｓｉ層９を一括エッチングして所定の形状にパターニングし、動作半導体膜１０と、ｎ+ａ−Ｓｉ層１２と、３層構造のソース電極２４及びドレイン電極２２とを形成する（図４（ｃ））。
【００３１】
次に、図４（ｄ）に示すように、例えば膜厚３００ｎｍのＳｉＮX層により保護膜２６を形成する。次いで、ソース電極２４及び誘電体層７上の保護膜２６をフッ素系ガスを用いたドライエッチングにより開口する。この際、フッ素系ガスを用いることによって、誘電体層７上のＳｉＮX層で形成された絶縁膜８は除去されるが、ＡｌＮで形成された誘電体層７は除去されない。このため誘電体層７は、成膜時の膜厚を維持することができる。すなわち、誘電体層７の形成材料を適切に選択することにより、エッチング分布に左右されない均一な蓄積容量を透明ガラス基板２上に形成することができる。
【００３２】
次に、例えば膜厚７０ｎｍのＩＴＯ層により画素電極２８を形成する。画素電極２８の一部は誘電体層７上面に直接接続されて、蓄積容量配線（第１の電極）６、誘電体層７と共に蓄積容量を構成する第２の電極として機能する。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００３３】
本実施の形態によれば、蓄積容量配線（第１の電極）６及び画素電極（第２の電極）２８と共に蓄積容量を構成する誘電体層７は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層７を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、所定の容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００３４】
次に、本発明の第２の実施の形態による液晶表示装置について、図６乃至図８を用いて説明する。まず、本実施の形態による液晶表示装置の構成について図６を用いて説明する。本実施の形態による液晶表示装置の全体構成は、図１に示した第１の実施の形態と同様の構成を有するので、その説明は省略する。図６は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。図３に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
【００３５】
本実施の形態による液晶表示装置は、画素電極２８がガラス基板２の直上に形成されている点に特徴を有している。図６は、ガラス基板２上の隣接する２つの画素に跨る領域近傍を示しており、ガラス基板２の直上の図中左右に２つの画素電極２８がそれぞれ形成されている。隣接する２つの画素電極の間隙には、図中右側の画素を駆動するＴＦＴが形成されている。
このＴＦＴは、ガラス基板２上に形成された誘電体層５と、誘電体層５上に形成されたゲート電極４とを有している。ゲート電極４は、誘電体層５の成膜に引き続いて連続成膜された後、誘電体層５とほぼ同一形状にパターニングされている。誘電体層５及びその上のゲート電極４の図中左方端部は、図中右方にある前段の隣接画素の画素電極２８の右端部に乗り上げて形成されている。これにより、ゲート電極４が第１の電極となり、右方の画素電極２８の右端部が第２の電極となって誘電体層５を挟んで蓄積容量が形成されている。このように、本実施の形態による液晶表示装置の蓄積容量は、ゲート電極（第１の電極）４及び誘電体層５が画素電極（第２の電極）２８上に形成されている。
【００３６】
ゲート電極４上にはゲート絶縁膜８を介して例えばａ−Ｓｉからなる動作半導体膜１０が形成されている。動作半導体膜１０上層にはチャネル保護膜３０が形成され、チャネル保護膜３０の両端に乗り上げてドレイン電極２２とソース電極２４とが対向して形成されている。ドレイン電極２２とソース電極２４は下層に設けられたｎ+ａ−Ｓｉ層１２を介して動作半導体膜１０と電気的に接続されている。また、ＴＦＴの右方には絶縁膜８を含めて他の層は形成されておらず、ソース電極２４は、ｎ+ａ−Ｓｉ層１２、動作半導体膜１０、及び絶縁膜８の側壁を下って画素電極２８端部にまで延びて画素電極２８と電気的に接続されている。
【００３７】
次に、本実施の形態による液晶表示装置の製造方法について、図７を用いて説明する。図７は、本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。図４に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
まず、透明ガラス基板２全面に、例えば膜厚７０ｎｍのＩＴＯ層を成膜した後、エッチングして所定の形状にパターニングし、図中右端部が第２の電極となる画素電極２８を形成する。次に、誘電体形成層及び金属層として、例えばＡｌ層及びＡｌＮ層、あるいはＡｌ合金層及びＡｌ合金の窒化物層をスパッタ法により連続成膜する。誘電体形成層及び金属層の膜厚は、例えばそれぞれ１５０ｎｍである。
次に、金属層上にレジストを塗布し、露光工程を経て所定のレジストパターンを形成する。例えば塩素系ガスを用いたドライエッチングにより金属層と誘電体形成層とを一括エッチングしてほぼ同一形状にパターニングし、第１の電極となるゲート電極４と誘電体層５とを形成する。このパターニングにおいて、図６（ａ）に示すように、誘電体層５及びその上層のゲート電極４の一端部は、例えば前段の画素領域の画素電極２８端部に乗り上げるように形成する。
【００３８】
次に、図７（ｂ）に示すように、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する。
【００３９】
次に、例えば膜厚３０ｎｍのｎ+ａ−Ｓｉ層１２をスパッタ法により形成する。次に、ｎ+ａ−Ｓｉ層１２、ａ−Ｓｉ層９、及び絶縁膜８を一括エッチングしてパターニングし、画素開口領域の画素電極２８上面を広く露出させる（図７（ｃ））。
【００４０】
次に、図７（ｄ）に示すように、例えば膜厚５０ｎｍのＴｉ層、１００ｎｍのＡｌ層をスパッタ法によりこの順に形成する。次に、チャネル保護膜３０をエッチングストッパとしてｎ+ａ−Ｓｉ層１２、Ｔｉ／Ａｌ層、及びａ−Ｓｉ層９を一括エッチングして所定の形状にパターニングし、動作半導体膜１０と、ｎ+ａ−Ｓｉ層１２と、２層構造のソース電極２４及びドレイン電極２２とを形成する。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００４１】
本実施の形態によれば、ゲート電極（第１の電極）４及び画素電極（第２の電極）２８と共に蓄積容量を構成する誘電体層５は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層５を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００４２】
ところで、図６及び図７に示した画素電極２８とゲート電極４のように、複数の導体層を一平面上で絶縁膜を介さずに順次形成すると、一般に隣接短絡の懸念が生ずる。これに対し本実施の形態では、画素電極２８を形成した後、基板全面に誘電体形成層を成膜してからゲート電極４を形成するので、蓄積容量の形成だけでなく画素電極２８とゲート電極４と間の隣接短絡を確実に防止することができるようになる。特に、蓄積容量を本方法により形成する場合には、工程を増加させずに隣接短絡も確実に防止することができる。
【００４３】
図８は本実施の形態による液晶表示装置の変形例におけるアレイ基板の概略断面図である。なお、図８は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。本変形例において、図６に示した上記実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略する。図６及び図７に示した液晶表示装置は、画素電極２８と隣接する画素領域のゲート電極（図示せず）との間で蓄積容量を形成しているが、図８に示す液晶表示装置は、ＴＦＴで駆動される画素に蓄積容量配線６を形成し、誘電体層７を挟んで画素電極２８との間に蓄積容量を形成するようにしている。本変形例によっても、上記実施の形態と同様の効果を得ることができる。
【００４４】
次に、本発明の第３の実施の形態による液晶表示装置を図９及び図１０を用いて説明する。まず、本実施の形態による液晶表示装置の構成について図９を用いて説明する。液晶表示装置の全体構成は、図１に示した第１の実施の形態とほぼ同様の構成を有するので、その説明は省略する。図９は、本実施の形態による液晶表示装置におけるアレイ基板の概略断面図である。なお、図９は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。図３に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。
【００４５】
ＴＦＴ５２は、透明ガラス基板２上に、例えば膜厚１５０ｎｍのＡｌ層からなるゲート電極４を有している。ゲート電極４上には、絶縁膜８を介して動作半導体膜１０、チャネル保護膜３０、ｎ+ａ−Ｓｉ層１２が形成されている。ＴＦＴ５２の左側には、絶縁膜８上に、例えば膜厚１５０ｎｍのＡｌＮ層からなる誘電体層５と、例えば膜厚１００ｎｍのＡｌ層３８と例えば膜厚５０ｎｍのＴｉ層４０からなるソース電極４２とが形成されている。誘電体層５とソース電極４２は、ほぼ同一形状にパターニングされて形成されている。ソース電極４２及びｎ+ａ−Ｓｉ層１２上には画素電極２８が形成されている。
【００４６】
蓄積容量５４は、透明ガラス基板２上に、蓄積容量５４の第２の電極となる蓄積容量配線６を有している。蓄積容量配線６は、ゲート電極４を形成している金属層でゲート電極４の形成と同時に形成されている。蓄積容量配線６上には、例えば膜厚１５０ｎｍのＡｌＮからなる誘電体層４４が形成されている。誘電体層４４上には、蓄積容量５４の第１の電極となる蓄積容量電極４６が形成されている。蓄積容量電極４６は、ソース電極４２を形成している金属層でソース電極４２の形成と同時に形成されている。蓄積容量電極４６上には画素電極２８が形成されている。
【００４７】
次に、本実施の形態による液晶表示装置の製造方法について、図１０を用いて説明する。図１０は本実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。なお、図１０は画素領域内のＴＦＴ及び蓄積容量以外の領域を省略して示している。図４に示した第１の実施の形態における構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明は省略又は簡略化する。まず、透明ガラス基板２全面に、例えば膜厚１５０ｎｍのＡｌ層を成膜し、所定の形状にパターニングして、ゲート電極４と蓄積容量５４の第２の電極となる蓄積容量配線６とを形成する。次に、全面に例えば膜厚４００ｎｍのＳｉＮX層からなる絶縁膜８と、例えば膜厚３０ｎｍのａ−Ｓｉ層９と、例えば膜厚１５０ｎｍのＳｉＮX層とをＣＶＤ法によりこの順に連続成膜する。次いで、上層のＳｉＮX層を所定の形状にパターニングしてチャネル保護膜３０を形成する（図１０（ａ））。
【００４８】
次に、図１０（ｂ）に示すように、ｎ+ａ−Ｓｉ層１２を形成し、ｎ+ａ−Ｓｉ層１２と動作半導体膜１０を所定の形状にパターニングする。次いで、図１０（ｃ）に示すように、蓄積容量配線６上の絶縁膜８を開口してコンタクトホールを形成する。
【００４９】
次に、誘電体形成層として、例えば膜厚１５０ｎｍのＡｌＮ層を成膜し、金属層として、例えば膜厚１００ｎｍのＡｌ層と例えば膜厚５０ｎｍのＴｉ層との２層を順に成膜する。次いで、例えば塩素系ガスを用いたドライエッチング法により誘電体形成層と金属層をほぼ同一形状にパターニングし、誘電体層５と、Ａｌ層３８及びＴｉ層４０からなるソース電極４２と、誘電体層４４と、蓄積容量５４の第１の電極となる蓄積容量電極４６とを形成する（図１０（ｄ））。次に、例えば膜厚７０ｎｍのＩＴＯ層を全面に成膜した後、エッチングして、画素電極２８及びｎ+ａ−Ｓｉ層１２をパターニングする（図１０（ｅ））。
以上説明した工程を経て、本実施の形態による液晶表示装置におけるアレイ基板が完成する。この後対向基板と貼り合せ、液晶を封止して本実施の形態による液晶表示装置が完成する。
【００５０】
本実施の形態によれば、蓄積容量電極（第１の電極）４６及び蓄積容量配線（第２の電極）６と共に蓄積容量を構成する誘電体層４４は、絶縁膜８と異なる層で形成されているため、絶縁耐圧を考慮せずに薄くすることができる。また、誘電体層４４を形成しているＡｌＮは、ＳｉＮX等と比較して高い比誘電率を有するため、小さい電極面積で蓄積容量を確保することができる。したがって、容量を確保した上で蓄積容量の電極の面積を縮小することが可能である。よって、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【００５１】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態においては、チャネルプロテクト型のＴＦＴを備えた液晶表示装置の製造方法を例に挙げて説明したが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えた液晶表示装置の製造方法にも適用可能である。
また、上記実施の形態においては、透過型の液晶表示装置の製造方法を例に挙げて説明したが、本発明はこれに限らず、ＩＴＯに代えて例えばＡｌを画素電極に用いることにより、反射型の液晶表示装置の製造方法にも適用可能である。
【００５２】
以上説明した実施の形態に基づき、本発明は以下のようにまとめられる。
（付記１）
第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
全面に金属層と誘電体形成層とを連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして前記第１の電極と前記誘電体層とを形成する工程と、
前記第２の電極を前記誘電体層に直接接続して形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５３】
（付記２）
第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
前記絶縁性基板上に前記第２の電極を形成する工程と、
全面に誘電体形成層と金属層とをこの順に連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５４】
（付記３）
付記１記載の液晶表示装置の製造方法において、
前記第１の電極は画素電極に接続して形成され、
前記第２の電極は蓄積容量配線であること
を特徴とする液晶表示装置の製造方法。
【００５５】
（付記４）
付記１記載の液晶表示装置の製造方法において、
前記誘電体層上に形成された絶縁膜を開口して前記誘電体層を露出させる工程を有し、
前記誘電体層上に前記第２の電極が直接接続されること
を特徴とする液晶表示装置の製造方法。
【００５６】
（付記５）
絶縁性基板全面に金属層と誘電体形成層とをこの順に連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして、ゲート電極及び蓄積容量配線を形成し、前記蓄積容量配線上に誘電体層を形成する工程と、
全面に絶縁膜を形成する工程と、
前記絶縁膜上に動作半導体膜を形成する工程と、
前記動作半導体膜上にチャネル保護膜を形成する工程と、
前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース電極及びドレイン電極を形成する工程と、
全面に保護膜を形成する工程と、
前記ソース電極上及び前記誘電体層上の前記保護膜を開口し、前記誘電体層上の前記絶縁膜を開口して、前記ソース電極表面及び前記誘電体層表面を露出させる工程と、
前記ソース電極及び前記誘電体層に直接接続される画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
【００５７】
（付記６）
付記１乃至５のいずれか１項に記載の液晶表示装置の製造方法において、
前記金属層はＡｌ又はＡｌ合金で形成され、
前記誘電体層はＡｌＮ又はＡｌ合金の窒化物で形成されていること
を特徴とする液晶表示装置の製造方法。
【００５８】
（付記７）
付記６記載の液晶表示装置の製造方法において、
前記ＡｌＮ又はＡｌ合金の窒化物は、ＡｒとＮ2との混合ガスを用いたスパッタ法により形成され、
前記混合ガスは前記Ｎ2の混合比が５５％以上であること
を特徴とする液晶表示装置の製造方法。
【００５９】
【発明の効果】
以上の通り、本発明によれば、容量を確保した上で蓄積容量の電極の面積を縮小し、開口率を向上させることにより、表示輝度の高い高品質の超高精細表示が得られる液晶表示装置を製造できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による液晶表示装置の全体構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置における蓄積容量の基本構成を説明するアレイ基板の概略断面図である。
【図３】本発明の第１の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図５】スパッタ法を用いてＡｌを成膜する際のＡｒとＮ2との混合比の変化による比抵抗の変化を示すグラフである。
【図６】本発明の第２の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図７】本発明の第２の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図８】本発明の第２の実施の形態による液晶表示装置の変形例におけるアレイ基板の構成を示す概略断面図である。
【図９】本発明の第３の実施の形態による液晶表示装置におけるアレイ基板の構成を示す概略断面図である。
【図１０】本発明の第３の実施の形態による液晶表示装置におけるアレイ基板の概略の製造工程を示す工程断面図である。
【図１１】従来の液晶表示装置におけるアレイ基板の構造を示す概略断面図である。
【符号の説明】
２ 透明ガラス基板
４ ゲート電極
５、７、４４ 誘電体層
６ 蓄積容量配線
８ 絶縁膜
９ ａ−Ｓｉ層
１０ 動作半導体膜
１２ ｎ+ａ−Ｓｉ層
２２、４２ ドレイン電極
２４ ソース電極
２６ 保護膜
２８ 画素電極
３０ チャネル保護膜
３８ Ａｌ層
４０ Ｔｉ層
４６ 蓄積容量電極
５２ ＴＦＴ
５４ 蓄積容量
８１ アレイ基板
８４ 画素領域
８６ 表示領域
８８ ゲートバスライン駆動回路
９０ データバスライン駆動回路
９２ 入力端子
９４ 対向基板
９６ データバスライン
９８ ゲートバスライン
Claims (6)
- 第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
全面にＡｌ又はＡｌ合金の金属層とＡｌＮ又はＡｌ合金の窒化物の誘電体形成層とを連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして前記第１の電極と前記誘電体層とを形成する工程と、
前記第２の電極を前記誘電体層に直接接続して形成する工程と
を有することを特徴とする液晶表示装置の製造方法。 - 第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
前記絶縁性基板上に前記第２の電極を形成する工程と、
全面にＡｌＮ又はＡｌ合金の窒化物の誘電体形成層とＡｌ又はＡｌ合金の金属層とをこの順に連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程と
を有することを特徴とする液晶表示装置の製造方法。 - 第１及び第２の電極間に誘電体層を挟んで構成される蓄積容量を絶縁性基板上に形成する液晶表示装置の製造方法において、
前記絶縁性基板上に前記第２の電極となる蓄積容量配線を形成する工程と、
全面にＡｌＮ又はＡｌ合金の窒化物の誘電体形成層とＡｌ又はＡｌ合金の金属層とを連続成膜し、前記第２の電極上に形成された前記誘電体形成層と前記金属層とをほぼ同一形状にパターニングして、前記第２の電極に直接接続された前記誘電体層と、前記第１の電極とを形成する工程と、
前記第１の電極に直接接続される画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。 - 請求項１記載の液晶表示装置の製造方法において、
前記誘電体層上に形成された絶縁膜を開口して前記誘電体層を露出させる工程を有し、
前記誘電体層上に前記第２の電極が直接接続されること
を特徴とする液晶表示装置の製造方法。 - 絶縁性基板全面にＡｌ又はＡｌ合金の金属層とＡｌＮ又はＡｌ合金の窒化物の誘電体形成層とをこの順に連続成膜する工程と、
前記金属層と前記誘電体形成層とをほぼ同一形状にパターニングして、ゲート電極及び蓄積容量配線を形成し、前記蓄積容量配線上に誘電体層を形成する工程と、
全面に絶縁膜を形成する工程と、
前記絶縁膜上に動作半導体膜を形成する工程と、
前記動作半導体膜上にチャネル保護膜を形成する工程と、
前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース電極及びドレイン電極を形成する工程と、
全面に保護膜を形成する工程と、
前記ソース電極上及び前記誘電体層上の前記保護膜を開口し、前記誘電体層上の前記絶縁膜を開口して、前記ソース電極表面及び前記誘電体層表面を露出させる工程と、
前記ソース電極及び前記誘電体層に直接接続される画素電極を形成する工程と
を有することを特徴とする液晶表示装置の製造方法。 - 請求項１乃至５のいずれか１項に記載の液晶表示装置の製造方法において、
前記ＡｌＮ又はＡｌ合金の窒化物は、ＡｒとＮ２との混合ガスを用いたスパッタ法により形成され、
前記混合ガスは前記Ｎ２の混合比が５５％以上であること
を特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316617A JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316617A JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002122883A JP2002122883A (ja) | 2002-04-26 |
| JP4689025B2 true JP4689025B2 (ja) | 2011-05-25 |
Family
ID=18795539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316617A Expired - Lifetime JP4689025B2 (ja) | 2000-10-17 | 2000-10-17 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4689025B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294709A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP4657173B2 (ja) * | 2006-08-25 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| CN100432080C (zh) * | 2006-09-27 | 2008-11-12 | 宁夏大学 | 一种液相合成有机硅酯的方法 |
| JP4762214B2 (ja) * | 2007-08-31 | 2011-08-31 | シャープ株式会社 | 表示装置用基板、その製造方法及び表示装置 |
-
2000
- 2000-10-17 JP JP2000316617A patent/JP4689025B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002122883A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532686B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| JP4277874B2 (ja) | 電気光学装置の製造方法 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US7142260B2 (en) | Pixel structure having electrical field shielding layer and transparent capacitor electrodes | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
| JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
| JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| US6448116B1 (en) | Thin film transistor display and method of fabrication | |
| US7122830B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JP4405947B2 (ja) | 液晶表示装置 | |
| US20080073686A1 (en) | Thin-Film Transistor Array and Method for Manufacturing the Same | |
| JPH113938A (ja) | 半導体装置及びその製造方法、及び液晶表示装置 | |
| JP4689025B2 (ja) | 液晶表示装置の製造方法 | |
| US20070126943A1 (en) | Stacked storage capacitor structure for a LTPS TFT-LCD | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| US6909487B2 (en) | Electro-optical device and semiconductor device | |
| US20050030464A1 (en) | LCD display of slim frame structure | |
| US10969636B2 (en) | Active device substrate and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4689025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |