TWI434420B - 使用薄膜半導體材料的薄膜式電晶體 - Google Patents

使用薄膜半導體材料的薄膜式電晶體 Download PDF

Info

Publication number
TWI434420B
TWI434420B TW097129354A TW97129354A TWI434420B TW I434420 B TWI434420 B TW I434420B TW 097129354 A TW097129354 A TW 097129354A TW 97129354 A TW97129354 A TW 97129354A TW I434420 B TWI434420 B TW I434420B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
nitrogen
transistor
oxygen
layer
Prior art date
Application number
TW097129354A
Other languages
English (en)
Other versions
TW200913279A (en
Inventor
Yan Ye
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200913279A publication Critical patent/TW200913279A/zh
Application granted granted Critical
Publication of TWI434420B publication Critical patent/TWI434420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

使用薄膜半導體材料的薄膜式電晶體
本發明之實施例大體上是關於具有半導體材料的場效電晶體(FET)和薄膜電晶體(TFT)，該半導體材料包含氧、氮及一或多個選自於由鋅、鎵、鎘、銦和錫所構成之群組中的元素。
因TFT陣列可用在常用於電腦和電視平面面板的液晶主動矩陣顯示器(LCD)，因此目前潮流對這些裝置特別感興趣。LCD還設有發光二極體(LED)做為背光源。另外，有機發光二極體(OLED)已用於主動矩陣顯示器，且這些OLED需要TFT來處理顯示器的作動。
以無定形矽製作的TFT已成為平面顯示器產業的關鍵部件。可惜無定形矽有其限制，例如移動率低。OLED所需要的移動率至少是無定形矽的十倍以上。無定形矽的沉積溫度高而造成Vth漂移。無定形矽需要高電流，而高電流可能導致OLED不穩定。另一方面，多晶矽的移動率比無定形矽要高。多晶矽為結晶，其會引起不均勻沉積。由於無定形矽的多項限制，導致OLED的發展困難重重。
近年來，已開發出透明TFT，其中氧化鋅當作主動通道層。氧化鋅是一種複合半導體(compound semiconductor)，其可於相當低的沉積溫度下在例如玻璃和塑膠等各種基材上生成結晶材料。氧化鋅系的TFT暴露於 可見光時中並不會降解(degrade)。因此，不像矽系TFT需要一層防護層。沒有防護層，TFT保持透明。儘管氧化鋅的移動率高於無定形矽，但仍不夠高。
故此技術領域中，需要具有透明主動通道且移動率高的TFT。
本發明大體上包含具有半導體材料的薄膜電晶體(TFT)，該半導體材料包含氧、氮及一或多個選自於由鋅、錫、鎵、鎘和銦構成群組中之元素，以做為主動通道。該半導體材料可用於底閘極TFT、頂閘極TFT和其他類型的TFT。藉由蝕刻來圖案化TFT以形成通道和金屬電極。接著，使用半導體材料當作蝕刻終止層來執行乾蝕刻，以定義出源極/汲極。主動層的載子濃度、移動率以及與TFT其他層之界面可調整成預定值。調整方式可為改變含氮氣體與含氧氣體之流量比例、退火及/或電漿處理所沉積之半導體膜，或改變鋁摻雜濃度。
在一實施例中，揭露一種TFT。電晶體包含一半導體層，該半導體層包含氧、氮及一或多個選自於由鋅、銦、錫、鎘、鎵和其組合物所構成之群組中的元素。在另一實施例中，揭露一種TFT製造方法。該方法包含沉積一半導體層於一基材上，該半導體層包含氧、氮及一或多個選自於由鋅、銦、錫、鎘、鎵和其組合物所構成之群組中的元素。
在另一實施例中，揭露一種TFT製造方法。該方法包含沉積一半導體層於一基材上，該半導體層包含氧、氮及一或多個選自於由s與d軌域填滿之元素、f軌域填滿之元素和其組合物所構成之群組中的元素。該方法還包括沉積一源極－汲極層於該半導體層上、第一次蝕刻該源極－汲極層和該半導體層以形成一主動通道，以及第二次蝕刻該源極－汲極層以定義出源極和汲極。
本發明大體上包含具有半導體材料的薄膜電晶體(TFT)，該半導體材料包含氧、氮及一或多個選自於由鋅、錫、鎵、鎘和銦所構成之群組中的元素以做為主動通道。該半導體材料可用於底閘極TFT、頂閘極TFT和其他類型的TFT。藉由蝕刻來圖案化TFT可形成通道和金屬電極。接著，使用該半導體材料當作蝕刻終止層來執行乾蝕刻，以定義出源極/汲極。主動層的載子濃度、移動率和與TFT其他層之界面可調整成預定值。調整方式可為改變含氮氣體與含氧氣體之流量比例、退火及/或電漿處理所沉積的半導體膜，或是改變鋁摻雜濃度。
包含氮、氧及一或多個選自鋅、銦、鎵、鎘和錫中之元素的半導體膜可由反應性濺射沉積而得。文中以反應性濺射法且施行於處理大面積基材用的PVD室中來做示範說明，PVD室例如取自美國加州聖克拉拉市之應用材料公司(Applied Materials,Inc.)的子公司：美國AKT公司的 4300 PVD室。然而，依此法製造的半導體膜從薄膜結構和組成而定，故應理解反應性濺射法當可應用到其他系統構造，包括該些設計用來處理大面積圓形基材的系統和其他製造業者製造的系統，包括捲撓式(roll－to－roll)處理平台。應理解到，儘管本發明是以PVD為例進行沉積，但其他包括化學氣相沉積(CVD)、原子層沉積(ALD)或旋塗製程等方法也可用來沉積本發明之薄膜。
第1圖為根據本發明一實施例之物理氣相沉積(PVD)室100的截面圖。利用真空幫浦114排空腔室100。腔室100內，基材102放置在靶材104對面。基材可放置在腔室100內的基座(susceptor)106上。致動器112可依箭頭「A」抬高及降低基座106。基座106可上升而將基材102抬高到一處理位置，且可降下讓基材102得以離開腔室100。當基座106位於下降位置時，舉升銷108抬起基材102而高於基座106。處理時，接地帶110將基座106接地。於處理時抬起基座106有助於均勻沉積。
靶材104可能包含一或多個靶材104。在一實施例中，靶材104包含一大面積的濺射靶材104。在另一實施例中，靶材104包含複數個靶磚。在又一實施例中，靶材104包含複數個靶條。再一實施例中，靶材104包含一或多個圓柱形旋轉式靶材。接合層(未繪示)可將靶材104接合至背板116。一或多個磁電管118設在背板116後面。磁電管118可以線性移動或二維路徑的方式掃過背板116。暗空間護罩(dark space shield)120和腔室護罩122可保護腔室壁 面不受沉積。
為了能均勻濺射沉積整個基材102，陽極124可放在靶材104與基材102之間。在一實施例中，陽極124為塗覆電弧噴塗鋁的噴珠處理(bead blasted)不銹鋼。在一實施例中，陽極124的一端透過托架130而裝設在腔室壁面。陽極124提供與靶材104相反之電荷，使得帶電離子將被陽極124吸引，而非被通常處於接地電位的腔室壁面吸引。藉著將陽極124設在靶材104與基材102之間，可使電漿更均勻並有助於沉積。為減少剝落，冷卻流體可流過一或多個陽極124。藉由減低陽極124的膨脹與收縮量，可減少材料從陽極124剝落。就較小基材和較小處理室而言，腔室壁面已足以提供接地路徑以及使電漿均勻分布，故不需使用跨越該處理空間的陽極124。
對反應性濺射來說，將一反應氣體供應給腔室100是有益的。一或多個進氣管126還可跨越過介於靶材104與基材102間之整個腔室100的距離。就較小基材和較小腔室而言，若習知進氣裝置已可達成均勻的氣體分布，則不需使用跨越處理空間的進氣管126。進氣管126可引導來自氣體控制板(gas panel)132的濺射氣體。利用一或多個聯結器128耦接進氣管126和陽極124。聯結器128可由導熱材料組成，允許以傳導方式來冷卻進氣管126。此外，聯結器128亦可具導電性，使進氣管126接地並當作陽極。
反應濺射製程包含將一金屬濺射靶材放置於濺射室中且位於基材對面。金屬濺射靶材實質上包含一或多個選自 由鋅、鎵、銦、錫和鎘所構成之群組中的元素。在一實施例中，濺射靶材包含一或多種具有填滿s軌域與填滿d軌域之元素。在另一實施例中，濺射靶材包含一或多種具有填滿f軌域之元素。在又一實施例中，濺射靶材包含一或多種二價元素。再一實施例中，濺射靶材包含一或多種三價元素。再另一實施例中，濺射靶材包含一或多種四價元素。
濺射靶材還可包含摻質(dopant)。適用的摻質包括鋁(Al)、錫(Sn)、鎵(Ga)、鈣(Ca)、矽(Si)、鈦(Ti)、銅(Cu)、鍺(Ge)、銦(In)、鎳(Ni)、錳(Mn)、鉻(Cr)、釩(V)、鎂(Mg)、氮化矽(Six Ny )、氧化鋁(Alx Oy )和碳化矽(SiC)。在一實施例中，該摻質包含鋁。在另一實施例中，摻質包含錫。另一方面，基材可包含塑膠、紙、聚合物、玻璃、不銹鋼和其組合物。若基材為塑膠，則反應性濺射的施行溫度低於約180℃。可沉積的半導體膜層範例包括ZnOx Ny ：Al、ZnOx Ny ：Sn、SnOx Ny ：Al、InOx Ny ：Al、InOx Ny ：Sn、CdOx Ny ：Al、CdOx Ny ：Sn、GaOx Ny ：Al、GaOx Ny ：Sn、ZnsnOx Ny ：Al、ZnInOx Ny ：Al、ZnInOx Ny ：Sn、ZnCdOx Ny ：Al、ZnCdOx Ny ：Sn、ZnGaOx Ny ：Al、ZnGaOx Ny ：Sn、SnInOx Ny ：Al、SnCdOx Ny ：Al、SnGaOx Ny ：Al、InCdOx Ny ：Al、InCdOx Ny ：Sn、InGaOx Ny ：Al、InGaOx Ny ：Sn、CdGaOx Ny ：Al、CdGaOx Ny ：Sn、ZnSnInOx Ny ：Al、ZnSnCdOx Ny ：Al、ZnSnGaOx Ny ：Al、ZnInCdOx Ny ：Al、ZnInCdOx Ny ：Sn、ZnInGaOx Ny ：Al、ZnInGaOx Ny ：Sn、ZnCdGaOx Ny ：Al、ZnCdGaOx Ny ：Sn、 SnInCdOx Ny ：Al、SnInGaOx Ny ：Al、SnCdGaOx Ny ：Al、InCdGaOx Ny ：Al、InCdGaOx Ny ：Sn、ZnSnInCdOx Ny ：Al、ZnSnInGaOx Ny ：Al、ZnInCdGaOx Ny ：Al、ZnInCdGaOx Ny ：Sn、和SnInCdGaOx Ny ：Al。
濺射製程期間，可供給氬氣、含氮氣體和含氧氣體至腔室，藉以反應性濺射金屬靶材。濺射時，諸如二硼烷(B2 H6 )、二氧化碳(CO2 )、一氧化碳(CO)、甲烷(CH4 )和其組合物等添加劑也可額外提供給腔室。在一實施例中，含氮氣體包含氮氣(N2 )。在另一實施例中，含氮氣體包含一氧化亞氮(N2 O)、氨氣(NH3 )或其組合物。在一實施例中，含氧氣體包含氧氣(O2 )。在另一實施例中，含氧氣體包合N2 O。含氮氣體的氮和含氧氣體的氧與來自濺射靶材的金屬反應，而於基材上形成包含金屬、氧、氮和一選用性摻質的半導體材料。在一實施例中，含氮氣體和含氧氣體為不同氣體。在另一實施例中，含氮氣體和含氧氣體包含相同氣體。
所沉積之薄膜為半導體膜。可沉積的半導體膜例子包括ZnOx Ny 、SnOx Ny 、InOx Ny 、CdOx Ny 、GaOx Ny 、ZnSnOx Ny 、ZnInOx Ny 、ZnCdOx Ny 、ZnGaOx Ny 、SnInOx Ny 、SnCdOx Ny 、SnGaOx Ny 、InCdOx Ny 、InGaOx Ny 、CdGaOx Ny 、ZnSnInOx Ny 、ZnSnCdOx Ny 、ZnSnGaOx Ny 、ZnInCdOx Ny 、ZnInGaOx Ny 、ZnCdGaOx Ny 、SnInCdOx Ny 、SnInGaOx Ny 、SnCdGaOx Ny 、InCdGaOx Ny 、ZnSnInCdOx Ny 、ZnSnInGaOx Ny 、ZnInCdGaOx Ny 和SnInCdGaOx Ny 。上述半導體膜各自可摻 雜一摻質。
半導體膜可包含一氮氧化物。在一實施例中，半導體膜包含金屬氮氧化物和金屬氮化物。在另一實施例中，半導體膜包含金屬氮氧化物、金屬氮化物和金屬氧化物。在又一實施例中，半導體膜包含金屬氮氧化物和金屬氧化物。再一實施例中，半導體膜包含金屬氮化物和金屬氧化物。
含氮氣體與含氧氣體的比例會影響半導體膜的移動率、載子濃度和電阻率。表I顯示在氬氣與氮氣氛圍中濺射錫靶材時，氮氣流速對移動率、電阻率和載子濃度的影響。大致說來，表I指出氮氣流速增加，移動率隨之提高。氬氣與氧氣流速維持不變。表I中，氬氣流速為60sccm，氧氣流速為5sccm。基材溫度越高，移動率越高。載子濃度與移動率的關聯不大。沉積薄膜為n型半導體材料，其可當作電子載子，故所示載子濃度為負值。
含氧氣體也會影響半導體膜的移動率、載子濃度和電阻率。表II顯示在氬氣、氮氣與氧氣氛圍中濺射錫靶材時，氧氣流速對移動率、電阻率和載子濃度的影響。氬氣流速維持不變。表II中，氬氣流速為60sccm。大致說來，表II指出若氮氣與氧氣呈高比例，則移動率將高於無定形碳的移動率。此外，氮氣與氧氣的比例越高，載子濃度越低。氮氣流速為200sccm時，移動率先隨著氧氣流速增加而提高，但當氧氣流速持續增加，移動率接著將會下降。在一實施例中，移動率在150℃時介於約4平方公分/伏特－秒(cm2 /V－s)至約10cm2 /V－s之間。移動率提高與載子濃度無關。故移動率提高可能是因為載子較少散射所致。若無使用氮氣添加劑，則移動率很低。在此情況下，隨著氧氣流速增加，載子濃度大幅下降。就錫靶材而言，基材溫度越高，移動率越高。在一實施例中，壓力可介於約5毫托耳(mTorr)至約20毫托耳之間。
表II
摻質的量亦會影響沉積薄膜的移動率。然不論靶材是否有摻雜，移動率仍大致隨著氮氣流量增加而提高。表III顯示摻質對移動率、載子濃度和電阻率的影響。摻質乃按重量百分比計。各沉積薄膜的氬氣流速都一樣。表III中，氬氣流速為120sccm。使用摻質的載子濃度比沒有使用摻質時要低。故摻質可用來調整載子濃度。
表IV揭露氧氣流速對半導體膜的移動率、載子濃度和電阻率的影響。一般在氮氣流量固定的情況下，薄膜的移動率先隨氧氣流量增加而提高，但氧氣流速進一步增加之後，移動率將轉而下降。各沉積薄膜的氬氣流速都一樣。表IV中，氬氣流速為120sccm。在一實施例中，當含氮氣體與含氧氣體的比例小於約10：1時，薄膜的移動率降低。氧氣流速增加時，移動率提高與載子濃度增加無關。使用摻質會降低移動率和載子濃度。故摻質量可用來調整載子濃度和移動率。
表IV
表V顯示施加功率密度對半導體膜的移動率、載子濃度和電阻率的影響。大致說來，功率密度對移動率的影響並不大，但功率密度越大，載子濃度和電阻率越高。在一實施例中，施加至濺射靶材的功率密度介於約0.3瓦/平方 公分(W/cm2 )至約1.0W/cm2 之間。
表VI顯示使用N2 O做為含氧氣體來沉積半導體膜的影響。N2 O做為含氧氣體能有效提高半導體膜的移動率，以及產生相當低的載子濃度。
表VII列出利用X光光電子光譜儀(XPS)化學分析包含錫、氧和氮之半導體膜的結果，以及顯示含氧氣體對薄膜的影響。薄膜1的沉積方式為濺射錫靶材360秒，同時施加400W之直流(DC)偏壓於濺射靶材。氬氣引入處理室的流速為60sccm，氮氣引進流速為200sccm，氧氣引進流速為5sccm。沉積溫度為250℃。薄膜1的碳含量為22.5原子百分比(atomic %)、氮含量為19.4原子%、氧含量為29.4原子%、氟含量為0.7原子%、錫含量為28.1原子%。若非全部，則碳大多源自外來的碳(即來自吸附在任何接觸大氣之樣品表面上的碳化合物)。薄膜2的沉積方式為濺射錫靶材360秒，同時施加400W之DC偏壓至濺射靶材。 引入處理室的氬氣流速為60sccm，氮氣引進流速為200sccm，氧氣引進流速為20sccm。沉積溫度為250℃。薄膜2的碳含量為17.3原子%、氮含量為4.5原子%、氧含量為49.9原子%、氟含量為0.6原子%、錫含量為27.7原子%。若非全部，則碳大多源自外來的碳(即吸附在任何接觸大氣之樣品表面上的碳化合物)。如表VII所示，隨著氧氣流速(和氧氣與氮氣的比例)增加，氮氧化物含量增多，氧化錫含量亦增多。然而氮化錫含量和氮氧化矽含量減少。表VII中，R代表氧或氮。
表VIII顯示數個濺射沉積之半導體膜的結果。半導體膜包含鋅、錫、氧和氮。半導體膜是使用鋅含量70原子%、錫含量30原子%的濺射靶材濺射沉積而得。沉積溫度為250℃，施加至濺射靶材的功率為400W。沉積時間為360秒，且氬氣流速為60sccm，氧氣流速為20sccm。數據顯示，半導體膜的移動率隨氮氣流速(和氮氣對氧氣的比例)增加而提高。
鋅、氧和氮化合物
為測定用來形成含有鋅、氧和氮之半導體膜的期望氧氣流速，可選擇氧氣量，使得氧的量不足以將鋅完全氧化而產生氧化鋅。若供應太多含氧氣體，則會過度氧化該薄，以致薄膜的移動率不夠高。鋅的氧化量會影響透光率。例如，完全氧化的鋅具有大於約80%的透光率。一測定期望氧氣流量的方法是使用氬氣與氧氣並且不使用氮氣來施行反應性濺射製程。可以不同氧氣流速進行實驗，及測量在可見光波長下的透光率。期望的氧氣流量可能是在薄膜恰好達到最大透明度之前的量。表IX列出在不同氧氣流速下，反應性濺射沉積之氧化鋅的透光率。在一實施例中，最大透光率較佳為80%。在其他實施例中，倘若算入玻璃吸收或光干涉作用，則最大透光率可能不是80%。實驗亦可採取不同的DC靶材功率、不同的基材溫度、甚至採用不同的含氧氣體，例如N2 O。
另一測定期望氧氣流量的方法是在上述不供應氮氣或供應少量氮氣的條件下施行反應性濺射形成氧化鋅，接著測量薄膜電阻。預定氧氣流速為期產生約100Ω/sq至1.0×107 Ω/sq的薄膜電阻。
又一測定期望氧氣流速的方法為進行X光繞射儀(XRD)薄膜結構測量。第2A－2E圖為薄膜隨氧氣流量變化的XRD圖，其顯示形成鋅(Zn)和氧化鋅(ZnO)的繞射鋒。第2A－2E圖中，各薄膜的沉積條件為：氬氣流速600sccm/m3 、1000W和不同氧氣流速。
第2A圖為濺射時不供應氧氣所形成之薄膜的XRD圖。其產生數個不同強度的鋅繞射峰。鋅(002)繞射峰出現在2θ(即入射X光與繞射儀偵測器的夾角)介於約35.5至37之間，強度約625計數(count)。鋅(100)繞射峰出現在約38至40之間，強度約450計數。鋅(101)繞射峰出現在約42.5至44之間，強度約1050計數。鋅(102)繞射峰出現在約53至55之間，強度約325計數。鋅(103)繞射峰出現在約69.5至70之間，強度約300計數。鋅(110)繞射峰出現在約70至71之間，強度約275計數。鋅(002)：鋅 (100)：鋅(101)：鋅(102)：鋅(103)：鋅(110)之繞射峰高度的比約為2.27：1.64：3.82：1.182：1.091：1。所有繞射峰的晶相鑑定均使用國際繞射資料中心(ICDD)PDF2資料庫(2004修訂)標示。
如第2B圖所示，氧氣供應流速為50sccm/m3 時，鋅繞射峰的強度減弱。鋅(002)繞射峰減弱成約500計數。鋅(100)繞射峰減弱成約375計數。鋅(101)繞射峰減弱成約750計數。鋅(102)繞射峰減弱成約250計數。鋅(110)繞射峰減弱成約225計數，鋅(103)繞射峰消失。鋅(002)：鋅(100)：鋅(101)：鋅(102)：鋅(110)之繞射峰高度比約為2.22：1.67：3.33：1.11：1。
如第2C圖所示，氧氣供應流速為100 sccm/m3 時，所有鋅繞射峰消失，除了鋅(101)繞射峰減弱成約375計數。如第2D圖所示，氧氣供應流速為150 sccm/m3 時，鋅繞射峰完全消失，但氧化鋅(002)繞射峰出現在約33.5至35之間，強度約950計數。如第2E圖所示，氧氣供應流速增加至200 sccm/m3 時，氧化鋅(002)繞射峰強度提高到約1000計數。
根據XRD資料，氧氣供應量應小於約150 sccm/m3 ，因為達150 sccm/m3 時會出現強的氧化鋅繞射峰。應理解氧氣流速與腔室大小成正比。故腔室尺寸增大，氧氣流速隨之增加。同樣地，腔室尺寸縮小，氧氣流速隨之減小。
為測定期望氮氣流速，可進行XRD薄膜結構測量。第3A－3F圖為根據本發明一實施例，於不同氮氣流速下形成 半導體膜的XRD圖。第3A－3F圖中，各薄膜的沉積條件為：氬氣流速600 sccm/m3 、2000W、氧氣流速100 sccm/m3 和不同氮氣流速。
第3A圖為在無氮氣下所沉積之薄膜的XRD圖。圖中顯示數個強峰，包括介於約35至約37之間且強度約575計數的氧化鋅(101)與鋅(002)繞射峰、介於約38至40之間且強度約380計數的鋅(100)繞射峰，以及介於約42.5至44之間且強度約700計數的鋅(101)繞射峰。較小的氧化鋅(002)繞射峰出現在約35.5至37之間，強度約390計數；鋅(102)繞射峰出現在約53至55之間，強度約275計數；鋅(103)繞射峰出現在約69.5至70之間，強度約225計數；以及鋅(110)繞射峰出現在約70至71之間，強度約225計數。氧化鋅(101)：鋅(002)：鋅(100)：鋅(101)：氧化鋅(002)：鋅(102)：鋅(103)：鋅(110)之繞射峰高度比為約2.55：2.55：1.24：3.11：1.73：1.22：1：1。
如第3B圖所示，當反應性濺射期間的氮氣供應流速為300 sccm/m3 時，鋅與氧化鋅繞射峰將大幅減弱至不再存有氧化鋅的一點。如第3C圖所示，氮氣流速增加至500 sccm/m3 時，所有鋅與氧化鋅繞射峰消失，薄膜則具有無定形結構。
如第3D圖所示，氮氣流速增加至1000 sccm/m3 時，出現兩個新的繞射峰。第一個氮化鋅(Zn3 N2 )(222)繞射峰介於約31至33之間，強度約2050計數。第二個Zn3 N2 (411)繞射峰介於約35至42之間，強度約1850計數。 Zn3 N2 (222)：Zn3 N2 (411)之繞射峰高度比約為1.11：1。如第3E圖所示，氮氣流速增加至1250 sccm/m3 時，Zn3 N2 (222)繞射峰強度為約2500計數，Zn3 N2 (411)繞射峰強度為約2600計數。Zn3 N2 (222)：Zn3 N2 (411)之繞射峰高度比約為0.96：1。如第3F圖所示，氮氣流速增加至2500 sccm/m3 時，Zn3 N2 (222)繞射峰和Zn3 N2 (411)繞射峰分別減弱成約2350和2050計數，但在約36至37.5之間產生新的Zn3 N2 (400)繞射峰，其強度約1700計數。Zn3 N2 (222)：Zn3 N2 (411)：Zn3 N2 (400)之繞射峰高度比為約1.38：1.21：1。
根據XRD資料，氮氣供應量應大於約300 sccm/m3 ，因為在300 sccm/m3 時，氧化鋅繞射峰會大幅減弱，以致薄膜實質上不含氧化鋅。應理解到，氮氣流速與腔室大小成正比。故腔室尺寸增大，氮氣流速隨之增加。同樣地，腔室尺寸縮小，氮氣流速隨之減小。
因此，結合上述氧氣流速和氮氣流速，可使用氮氣對氧氣的流速比例大於約2：1的條件來沉積本文所述的新穎半導體膜層。在一實施例中，氮氣與氧氣的流量比為10：1至50：1。在另一實施例中，氮氣與氧氣的流量比為20：1。
如上述，為製造該半導體材料，含氮氣體的流速遠大於含氧氣體的流速。所沉積之半導體材料的移動率高於無定形矽。表X列出根據本發明一實施例，移動率隨氮氣流速變化的關係。
對所有氮氣流速來說，在氧氣供應0 sccm之條件下沉積而得的薄膜，其移動率低於5cm2 /V－s。在氧氣供應25 sccm/m3 之條件下，以氮氣流速為1500 sccm/m3 時所沉積而得的薄膜之移動率為約8cm2 /V－s，氮氣流速為2500 sccm/m3 時所沉積而得的薄膜之移動率為約15 cm2 /V－s。在氧氣供應200 sccm/m3 之條件下，氮氣流速為1500 sccm/m3 時所沉積而得的薄膜之移動率為約1 cm2 /V－s，以氮氣流速為2500 sccm/m3 時所沉積而得的薄膜之移動率為約10 cm2 /V－s。在氧氣供應250 sccm/m3 之條件下，氮氣流速為500 sccm/m3 時所沉積而得的薄膜之移動率為約5 cm2 /V－s，氮氣流速為1500 sccm/m3 時所沉積而得的薄膜之移動率為約2 cm2 /V－s，氮氣流速為2500 sccm/m3 時所沉積而得的薄膜之移動率為約12 cm2 /V－s 。
以氧氣流速為50 sccm/m3 至150 sccm/m3 所沉積之薄膜而言，此薄膜的移動率明顯高於以氧氣流速為25 sccm/m3 所沉積之薄膜，但低於以氧氣流速為200 sccm/m3 以上所沉積之薄膜。另外，以氧氣流速為50 sccm/m3 至150 sccm/m3 所沉積之薄膜的移動率遠高於無定形矽的移動率。在大部分的情況下，氮氣流速介於1000 sccm/m3 至2500 sccm/m3 之間時，薄膜的移動率高於22 cm2 /V－s。相較於移動率約1 cm2 /V－s的無定形矽，含有鋅、氧和氮之半導體膜的移動率明顯較高。因此，以約10：1至約50：1之氮氣對氧氣流量比所形成的半導體膜，其移動率比無 定形矽的移動率要大20倍，並且比多晶矽的移動率要大2倍。應理解到，儘管表中列出多種特定的氮氣和氧氣流速，但氧氣和氮氣流速與腔室大小有關，故可依據不同腔室尺寸做調整。
表XI顯示根據本發明一實施例，薄膜電阻(sheet resistance)、載子濃度和電阻率隨氮氣流速變化的情形。氮氣與氧氣的流量比介於約10：1至約50：1時，包含鋅、氧和氮之半導體層的薄膜電阻為約100 Ω/sq(或表示成Ω/)至約10000 Ω/sq之間。隨著氮氣流速和氧氣流速增加，電子載子濃度下降。因此，電阻率上升。
退火亦可有效提高含有鋅、氧和氮之半導體膜的移動率。表XII顯示根據本發明一實施例，經退火後，移動率隨氮氣流速變化的情形。退火後，移動率大於50 cm2 /V－s。在一實施例中，移動率因退火而提高至大於90 cm2 /V－s。可在氮氣氛圍中且於約400℃下進行退火處理約5分鐘。
摻質量也會影響含有鋅、氮和氧之半導體膜的移動率。表XIII和表XIV列出以不同氮氣與氧氣流速反應性濺射摻雜鋁之鋅濺射靶材時的移動率、薄膜電阻、載子濃度和電阻率。因此，可調整濺射靶材的摻質量，以確保達到預定的移動率、薄膜電阻、載子濃度和電阻率。
基座溫度也會影響半導體膜的移動率。表XV列出以不同氮氣流速、在30℃、50℃和95℃下濺射鋅濺射靶材時 的移動率、薄膜電阻、載子濃度和電阻率。從表XV可看出，在明顯低於400℃的溫度下(包括接近室溫的溫度)進行反應性濺射能有效形成移動率高於無定形矽與多晶矽的半導體膜。故即使沒有退火處理，該半導體膜的移動率仍高於無定形矽。
雖然文中舉出多個功率的特定值，但應理解施加至濺射靶材之功率與靶材面積成正比。是以介於約10 W/cm2 至約100 W/cm2 之間的功率值通常可達到期望的結果。表XVI顯示氮氣流速為1500 sccm/m3 至2500 sccm/m3 之間時，施加DC功率對移動率、載子濃度和電阻率的影響。 以約1000 W至2000 W間之功率形成薄膜的移動率明顯高於無定形矽。
依上述沉積技術沉積而得的薄膜包含具有鋅、氮和氧的三元化合物半導體材料，例如ZnNx Oy 。在一實施例中，該三元化合物半導體材料為摻雜材料，例如ZnNx Oy ：Al。相較於具有高電子移動率和高電子載子密度的氧化鋅，在室溫沉積之三元半導體化合物具有高移動率和低電子載子密度。在一實施例中，該三元化合物的移動率高於30 cm2 /V－cm，電子載子密度低於1.0E＋19 #/cc。若以約400℃退火處理該薄膜，移動率則提高至大於100 cm2 /V－cm，而電子載子密度將低於1.0E＋18 #/cc，且不會改變薄膜的晶向和組成。即便薄膜為無定形化合物或缺乏定向(poorly oriented)的結晶化合物，該三元化合物仍可達到高移動率 和低電子密度。
相較於氧化鋅，亦可改善該三元化合物的光學能隙(band gap)。氧化鋅的能隙一般為3.2電子伏特(eV)。另一方面，包含鋅、氮和氧之三元化合物的能隙為約從3.1eV至約1.2eV。藉由改變諸如氮氣與氧氣的流量比例、功率密度、壓力、退火與沉積溫度等沉積參數，可調整能隙。由於能隙較低，該三元化合物可用於光電裝置和其他電子裝置。在相當高的處理溫度下，例如600℃，可將三元化合物薄膜轉換成p型或n型半導體材料。退火或電漿處理可加以微調，故基本上不會改變化合物結構和化學組成。進行微調可使化合物的性質符合採用此化合物的裝置性能要求。
該三元化合物可做為TFT裝置的透明半導體層、光電裝置或太陽能面板中的化合物層，或感測裝置中的化合物層。第4A－4G圖繪示根據本發明一實施例之形成底閘極TFT 400的製程步驟。TFT包含基材402。在一實施例中，基材402可能包括玻璃。在另一實施例中，基材402包含聚合物。在又一實施例中，基材402包含塑膠。在再一實施例中，基材402包含金屬。
閘極404形成在基材上。閘極404包含導電層，用以控制TFT內帶電載子的移動。閘極404可包含金屬，例如鋁、鎢、鉻、鉭或其組合物。閘極404可以習知沉積技術形成，包括濺射、微影和蝕刻。閘介電層406沉積於閘極404上。閘介電層406可包含二氧化矽、氮氧化矽、氮化 矽或其組合物。閘介電層406可以熟知的沉積技術沉積，包括電漿增強化學氣相沈積(PECVD)。
如第4B圖所示，主動通道408(即半導體層)形成在閘介電層406上。在一實施例中，主動通道408經過退火處理。在另一實施例中，主動通道408經過電漿處理。退火及/或電漿處理可提高主動通道408的移動率。，主動通道408可包含如上述之具有鋅、氧和氮的三元化合物。在一實施例中，該三元化合物摻雜鋁。如第4C圖所示，沉積主動通道408後，沉積源極－汲極層410於主動通道408上。在一實施例中，源極－汲極層410包含金屬，例如鋁、鎢、鉬、鉻、鉭和其組合物。為了定義主動通道408和源極與汲極，可蝕刻源極－汲極層410和主動通道408。
如第4D圖所示，罩幕412位在源極－汲極層410上。罩幕412可具有預定圖案。利用包括沉積光阻及顯影圖案等習知技術，可將罩幕412置於源極－汲極層410上。
如第4E圖所示，可同時蝕刻主動通道408和源極－汲極層410。第4F圖為第4E圖的上視圖。如第4E及4F圖所示，利用蝕刻來暴露出主動通道408。在一實施例中，可濕蝕刻源極－汲極層410和一部分的主動通道408，而露出主動通道408。在另一實施例中，可乾蝕刻源極－汲極層410，接著濕蝕刻一部分的主動通道408。在又一實施例中，可蝕刻源極/汲極層410，但不蝕刻主動通道408。在一實施例中，可始使用含有選自氯、氧、氟或其組合物之元素的氣體來執行乾蝕刻。
露出主動通道408後，使用主動通道408做為蝕刻終止層來乾蝕刻源極－汲極層410，以定義出源極與汲極。第4G圖為已暴露之主動通道408和已定義之源極414與汲極416的上視圖。由於電漿無法有效蝕刻含有鋅、氧和氮的三元化合物(某些實施例還含鋁)，因此進行乾電漿蝕刻時，主動通道408的作用是當作蝕刻終止層。
第5圖為根據本發明一實施例之蝕刻終止TFT 500的截面圖。蝕刻終止TFT包含基材502、閘極504和閘介電層506。蝕刻終止TFT 500類似上述第4A－4G圖之底閘極TFT，除了蝕刻終止層510是配置在源極512與汲極514之間的主動通道508上。基材502、閘極504、閘介電層506、主動通道508、源極512和汲極514的材料可如上述底閘極TFT中所示者。蝕刻終止層510可包括含有矽以及氧與氮其中一者或多者的介電材料。
第6圖為根據本發明一實施例之頂閘極TFT 600的截面圖。頂閘極TFT 600包含基材602，基材602上設置有遮光層604。介電層606沉積在遮光層604上。源極608和汲極610沉積在介電層606上。主動通道層612沉積於源極608和汲極610上。閘介電層614沉積在主動通道612上，閘極616則沉積在閘介電層614上。用於基材602、閘極616、閘介電層614、主動通道612、源極608和汲極610的材料可如上述底閘極TFT中所示者。形成頂閘極TFT 600時，可利用濕蝕刻，或是先乾蝕刻再進行濕蝕刻來形成通道與電極接觸區。接著，使用主動通道做為蝕刻終止 層來進行乾蝕刻，以定義出接觸區。
第7圖為根據本發明一實施例之主動矩陣型LCD 700的示意圖。第7圖繪示一TFT基材和一彩色濾光基材，且一液晶材料夾設在兩者之間。TFT控制電流使畫素電極產生磁場，藉以控制液晶材料的方向和光線通過彩色濾光片的量。TFT排列在玻璃基材的矩陣中。為控制特定畫素，開啟適當列，接著往正確行的方向傳遞電荷。由於與此行相交的其他列皆為關閉，故只有位於指定畫素處的電容器接收到電荷。電容器能留住電荷，直到下一個更新循環。若控制施加至晶體的電壓量，則會扭開晶體讓一些光線穿過。
第7圖之主動矩陣型LCD 700可由TFT 714控制。TFT 714可開啟或關閉畫素。LCD 700包含接墊(bonding pad)706、畫素電極708、儲存電容器728、偏光板702、基材704、調準層710、間隔物712、短路(short)716、密封墊718、黑色母質(black matrix，或稱黑色矩陣)720、彩色濾光片724和共通電極726。
第8圖為根據本發明一實施例之主動矩陣型OLED 800的示意圖。第8圖繪示一TFT，其控制施予OLED之發光有機層的電流量。主動矩陣型OLED具有完整的陰極層、有機分子層和陽極層，但陽極層覆蓋在形成矩陣的TFT陣列上。TFT陣列本身為電路，其決定開啟哪個畫素來產生影像。主動矩陣型OLED的功率消耗量比被動矩陣型OLED要少，由於TFT陣列需要的功率比外部電路少，故 可用於大型顯示器。主動矩陣型OLED還具較快的更新速度，因而適合視訊用途。主動矩陣型OLED可用於電腦螢幕、大螢幕電視、電子號誌和電子看板。
OLED 800可由TFT 802控制，TFT 802用來開啟或關閉畫素。OLED 800包含TFT 802、陽極804、電洞注入層806、離子化層808、緩衝層810、透明陰極812、發光層814和封裝層816。
第9A－9C圖顯示不同的主動通道長度(L)與寬度(W)的門檻電壓(Vth，或稱臨界電壓)。第9A圖顯示主動通道長度40微米(μm)且寬度10微米的Vth。第9B圖顯示主動通道長度80微米且寬度10微米的Vth。第9C圖顯示主動通道長度80微米且寬度20微米的Vth。第9A－9C圖顯示，該三元化合物主動層具有高開－關比例和高電流。
第10A－10C圖為比較具一般主動通道長度與寬度的Vth。該主動通道長度為40微米，寬度為10微米。第10A圖為無定形矽的Vth。第10B圖顯示未經退火處理的三元化合物。第10C圖顯示退火處理後的三元化合物。第10B圖之三元化合物TFT在Vg＝1時的源極－汲極電流大於無定形矽在10V時的源極－汲極電流。因此未經退火處理之薄膜比無定形矽要好10倍。
第10C圖中退火處理後的薄膜更佳。相較於未經退火處理之薄膜，經退火處理之薄膜具有較高的飽和電流。經退火處理之薄膜在Vd＝0.1V時的源極－汲極電流接近無定形矽TFT在Vd＝10V時的電流。故經退火處理之薄膜比無 定形矽要好100倍。
藉由改變主動層載子濃度、主動層移動率和主動層與其他層的界面特性，可調整上述TFT的性能。藉由改變沉積薄膜過程中的含氮氣體流速，可調整TFT。如上述，濺射沉積主動層過程中所使用的含氮氣體與含氧氣體比例會影響移動率、載子濃度和其他因素。使用者可設定載子濃度、移動率或其他特性的預定值，接著依此調整氮氣與氧氣的流速比，以得到期望的薄膜性質。甚至還可回應原位測量值來進行調整，以即時控制沉積製程。
也可藉由改變鋁摻雜量來調整TFT。鋁的摻雜量可預先決定，而使用具有適當組成之濺射靶材放置在處理室內。另外，可在沉積之後或在整合其他薄膜時，退火及/或電漿處理該主動層以調整TFT。如上述，熱處理該三元化合物可提高薄膜的移動率。
包含氧、氮及一或多個選自於由鋅、錫、鎵、銦和鎘所構成群組中之元素的TFT，其移動率高於無定形矽所製成的TFT。提高TFT的移動率能讓TFT不僅可應用於LCD，還可應用到下一世代的顯示器，OLED。
雖然本發明已以較佳實施例揭露如上，但在不脫離本發明基本範圍的情況下可作出多種本發明的其他或進一步實施例，並且本發明之保護範圍當視後附申請專利範圍所界定者為準。
100‧‧‧PVD室/腔室
102‧‧‧基材
104‧‧‧靶材
106‧‧‧基座
108‧‧‧舉升銷
110‧‧‧接地帶
112‧‧‧致動器
114‧‧‧幫浦
116‧‧‧背板
118‧‧‧磁電管
120、122‧‧‧護罩
124‧‧‧陽極
126‧‧‧進氣管
128‧‧‧聯結器
130‧‧‧托架
132‧‧‧控制板
400、500、600‧‧‧TFT
402、502、602‧‧‧基材
404、504、616‧‧‧閘極
406、506、614‧‧‧閘介電層
408、508、612‧‧‧主動通道
410‧‧‧源極/汲極層
412‧‧‧罩幕
414、512、608‧‧‧源極
416、514、610‧‧‧汲極
510‧‧‧蝕刻終止層
604‧‧‧遮光層
606‧‧‧介電層
700‧‧‧LCD
702‧‧‧偏光板
704‧‧‧基材
706‧‧‧接墊
708‧‧‧畫素電極
710‧‧‧調準層
712‧‧‧間隔物
714‧‧‧TFT
716‧‧‧短路
718‧‧‧密封墊
720‧‧‧黑色母質
724‧‧‧彩色濾光片
726‧‧‧電極
728‧‧‧電容器
800‧‧‧OLED
802‧‧‧TFT
804‧‧‧陽極
806‧‧‧電洞注入層
808‧‧‧離子化層
810‧‧‧緩衝層
812‧‧‧陰極
814‧‧‧發光層
816‧‧‧封裝層
為了更詳細了解本發明之上述特徵，可參考部分繪示於附圖中的實施例來閱讀本發明之進一步敘述內容。須注意的是，該些圖式僅揭露本發明的數個代表性實施例，並非用以限定本發明範圍，本發明可包含其他等效實施例。
第1圖為根據本發明一實施例之PVD室的截面圖。
第2A－2E圖為薄膜隨氧氣流量變化的XRD圖，其顯示形成鋅和氧化鋅的繞射鋒。
第3A－3F圖為根據本發明一實施例，在不同氮氣流速下形成半導體膜的XRD圖。
第4A－4G圖繪示根據本發明一實施例形成底閘極TFT的製程順序。
第5圖為根據本發明一實施例之蝕刻終止TFT的截面圖。
第6圖為根據本發明一實施例之頂閘極TFT的截面圖。
第7圖為根據本發明一實施例之主動矩陣型LCD的示意圖。
第8圖為根據本發明一實施例之主動矩陣型OLED的示意圖。
第9A－9C圖顯示不同主動通道長度與寬度的Vth。
第10A－10C圖為比較具有一般長度與寬度之主動通道的Vth。
為助於理解，盡可能地以相同元件符號來表示各圖中共通的相同元件。某一實施例所揭露的元件當可用於其他 實施例中，而不需特別提及。
400‧‧‧TFT
402‧‧‧基材
404‧‧‧閘極
406‧‧‧閘介電層
408‧‧‧主動通道
410‧‧‧源極/汲極層

Claims (33)

  1. 一種薄膜電晶體，包含：一半導體層，該半導體層位在該電晶體中，該半導體層包含一氮氧化物(oxynitride compound)，該氮氧化物包含氧、氮及一或多個選自於由鋅、銦、錫、鎘、鎵和其組合物所構成之群組中的元素。
  2. 如申請專利範圍第1項所述之電晶體，其中該電晶體為一頂閘極薄膜電晶體。
  3. 如申請專利範圍第1項所述之電晶體，更包含：一基材；一閘極，設置在該基材上；一閘介電層，設置在該閘極上；該半導體層，設置在該閘介電層上；以及源極與汲極，其設置在該半導體層上，且相隔開來而定義出一主動通道。
  4. 如申請專利範圍第3項所述之電晶體，更包含一蝕刻終止層，其設置在該主動通道中的該半導體層上。
  5. 如申請專利範圍第1項所述之電晶體，其中該半導體層的移動率大於約50cm2 /V-s。
  6. 如申請專利範圍第1項所述之電晶體，其中該半導體層更包含一摻質，其選自於由鋁(Al)、鈣(Ca)、矽(Si)、鈦(Ti)、銅(Cu)、鍺(Ge)、鎳(Ni)、錳(Mn)、鉻(Cr)、釩(V)、鎂(Mg)和其組合物所構成之群組中。
  7. 一種薄膜電晶體製造方法，包含：沉積一半導體層於一基材上，該半導體層包含一氮氧化物(oxynitride compound)，該氮氧化物包含氧、氮及一或多個選自於由鋅、錫、銦、鎵、鎘和其組合物所構成之群組中的元素。
  8. 如申請專利範圍第7項所述之方法，更包含：沉積一閘介電層在該基材和閘極上；沉積該半導體層於該閘介電層上；沉積一導電層於該半導體層上；以及蝕刻該導電層以定義出源極與汲極和一主動通道。
  9. 如申請專利範圍第8項所述之方法，更包含在沉積該導電層之前，沉積一蝕刻終止層於該半導體層上。
  10. 如申請專利範圍第7項所述之方法，其中該半導體層更包含一摻質，其選自於由鋁(Al)、鈣(Ca)、矽(Si)、鈦(Ti)、 銅(Cu)、鍺(Ge)、鎳(Ni)、錳(Mn)、鉻(Cr)、釩(V)、鎂(Mg)和其組合物所構成之群組中。
  11. 如申請專利範圍第7項所述之方法，其中該半導體層的移動率大於約50cm2 /V-s。
  12. 如申請專利範圍第7項所述之方法，更包含退火該半導體層。
  13. 如申請專利範圍第7項所述之方法，其中該沉積步驟包含供應一含氮氣體與一含氧氣體到一腔室，以及濺射一靶材，該靶材包含一或多個選自於由鋅、錫、銦、鎵、鎘和其組合物所構成之群組中的元素。
  14. 一種薄膜電晶體製造方法，包含：沉積一半導體層於一基材上，該半導體層包含氧、氮及一或多個選自於由鋅、錫、銦、鎵、鎘和其組合物所構成之群組中的元素；該沉積步驟更包含：供應一含氮氣體與一含氧氣體到一腔室，以及濺射一靶材，該靶材包含一或多個選自於由鋅、錫、銦、鎵、鎘和其組合物所構成之群組中的元素；以及改變在該沉積期間所供應的該含氮氣體的量。
  15. 一種薄膜電晶體製造方法，包含：沉積一半導體層於一基材上，該半導體層包含一氮氧化物(oxynitride compound)，該氮氧化物包含氧、氮及一或多個選自於由s與d軌域填滿的元素、f軌域填滿的元素和其組合物所構成之群組中的元素；沉積一源極-汲極層於該半導體層上；第一次蝕刻該源極-汲極層和該半導體層，以形成一主動通道；以及第二次蝕刻該源極-汲極層，以定義出源極與汲極。
  16. 如申請專利範圍第15項所述之方法，其中該半導體層的移動率大於約50cm2 /V-s。
  17. 一種薄膜電晶體製造方法，包含：沉積一半導體層於一基材上，該半導體層包含氧、氮及一或多個選自於由s與d軌域填滿的元素、f軌域填滿的元素和其組合物所構成之群組中的元素；沉積一源極-汲極層於該半導體層上；第一次蝕刻該源極-汲極層和該半導體層，以形成一主動通道；第二次蝕刻該源極-汲極層，以定義出源極與汲極；以及改變在沉積期間所供應的一含氮氣體的量。
  18. 如申請專利範圍第15項所述之方法，其中該半導體層更包含一摻質，其選自於由鋁(Al)、鈣(Ca)、矽(Si)、鈦(Ti)、銅(Cu)、鍺(Ge)、鎳(Ni)、錳(Mn)、鉻(Cr)、釩(V)、鎂(Mg)和其組合物所構成之群組中。
  19. 如申請專利範圍第15項所述之方法，更包含退火該半導體層。
  20. 如申請專利範圍第15項所述之方法，更包含在沉積該源極-汲極層之前，沉積一蝕刻終止層在至少一部分的該半導體層上。
  21. 一種薄膜電晶體，包含：一半導體層，該半導體層位在該電晶體中，該半導體層包含一化合物，該化合物選自以下物質所組成的群組；包含氧、氮、鋅、銦、與鎵的一氮氧化物(oxynitride compound)；以及包含氧、氮、鋅、與錫的一氮氧化物。
  22. 如申請專利範圍第21項所述之電晶體，其中該電晶體是一頂閘極薄膜電晶體。
  23. 如申請專利範圍第21項所述之電晶體，更包含：一基材；一閘極，設置在該基材上；一閘介電層，設置在該閘極上；該半導體層，設置在該閘介電層上；以及源極與汲極，其設置在該半導體層上，且相隔開來而定義出一主動通道。
  24. 如申請專利範圍第23項所述之電晶體，更包含一蝕刻終止層，其設置在該主動通道中的該半導體層上。
  25. 如申請專利範圍第21項所述之電晶體，其中該半導體層的移動率大於約50cm2 /V-s。
  26. 如申請專利範圍第21項所述之電晶體，其中該化合物更包含一摻質，其選自於由鋁(Al)、鈣(Ca)、矽(Si)、鈦(Ti)、銅(Cu)、鍺(Ge)、鎳(Ni)、錳(Mn)、鉻(Cr)、釩(V)、鎂(Mg)和其組合物所構成之群組中。
  27. 如申請專利範圍第26項所述之電晶體，其中該化合物包含鋁摻質。
  28. 如申請專利範圍第21項所述之電晶體，其中該化合物 包含一氮氧化物，該氮氧化物包含氧、氮、鋅、銦、與鎵。
  29. 如申請專利範圍第28項所述之電晶體，其中該化合物更包含一摻質。
  30. 如申請專利範圍第29項所述之電晶體，其中該摻質包含鋁。
  31. 如申請專利範圍第21項所述之電晶體，其中該化合物包含一氮氧化物，該氮氧化物包含氧、氮、鋅、與錫。
  32. 如申請專利範圍第31項所述之電晶體，其中該化合物更包含一摻質。
  33. 如申請專利範圍第32項所述之電晶體，其中該摻質包含鋁。
TW097129354A 2007-08-02 2008-08-01 使用薄膜半導體材料的薄膜式電晶體 TWI434420B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US95368307P 2007-08-02 2007-08-02

Publications (2)

Publication Number Publication Date
TW200913279A TW200913279A (en) 2009-03-16
TWI434420B true TWI434420B (zh) 2014-04-11

Family

ID=40304904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129354A TWI434420B (zh) 2007-08-02 2008-08-01 使用薄膜半導體材料的薄膜式電晶體

Country Status (7)

Country Link
US (2) US7994508B2 (zh)
EP (1) EP2183780A4 (zh)
JP (3) JP5718052B2 (zh)
KR (2) KR101603180B1 (zh)
CN (1) CN101803028B (zh)
TW (1) TWI434420B (zh)
WO (1) WO2009018509A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
JP5718052B2 (ja) * 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
KR20150063581A (ko) * 2008-01-23 2015-06-09 솔베이 플루오르 게엠베하 태양전지의 제조 방법
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
WO2010103935A1 (en) * 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI700810B (zh) * 2009-08-07 2020-08-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102484140B (zh) 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
CN105161543A (zh) 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011037829A2 (en) 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190100462A (ko) 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102219398B1 (ko) 2010-02-26 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
US9224513B2 (en) 2010-05-21 2015-12-29 Sumitomo Metal Mining Co., Ltd. Zinc oxide sintered compact tablet and manufacturing method thereof
WO2011152254A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102290440A (zh) * 2010-06-21 2011-12-21 财团法人工业技术研究院 晶体管及其制造方法
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20190007525A (ko) * 2011-01-27 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6078063B2 (ja) 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
WO2013106166A1 (en) * 2012-01-13 2013-07-18 Applied Materials, Inc. Thin film semiconductors made through low temperature process
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP6131060B2 (ja) * 2012-02-09 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9224820B2 (en) * 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
KR101405257B1 (ko) 2012-05-31 2014-06-10 삼성코닝어드밴스드글라스 유한회사 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
US9038419B2 (en) * 2012-06-08 2015-05-26 Centre Luxembourgeois De Recherches Pour Le Verre Et La Ceramique S.A. (C.R.V.C.) Method of making heat treated coated article using carbon based coating and protective film
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
KR102144992B1 (ko) * 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
JP6036984B2 (ja) * 2013-03-08 2016-11-30 住友金属鉱山株式会社 酸窒化物半導体薄膜
CN105051907A (zh) 2013-03-19 2015-11-11 应用材料公司 多层钝化或蚀刻终止tft
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
KR102205698B1 (ko) 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9436890B2 (en) 2014-01-23 2016-09-06 Samsung Electronics Co., Ltd. Method of generating feature vector, generating histogram, and learning classifier for recognition of behavior
JP6358595B2 (ja) * 2014-10-07 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
KR20160137843A (ko) 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
KR102299113B1 (ko) * 2015-06-02 2021-09-07 삼성디스플레이 주식회사 표시 장치
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
CN105870059A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相关制作方法和显示面板
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
WO2019102314A1 (ja) * 2017-11-24 2019-05-31 株式会社半導体エネルギー研究所 半導体材料、および半導体装置
US10991579B2 (en) * 2018-05-02 2021-04-27 Applied Materials, Inc. Methods of making and using tin oxide film with smooth surface morphologies from sputtering target including tin and dopant
CN109449210B (zh) * 2018-09-19 2022-06-10 云谷（固安）科技有限公司 阵列基板及显示器件
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
ZA849070B (en) 1983-12-07 1985-07-31 Energy Conversion Devices Inc Semiconducting multilayered structures and systems and methods for synthesizing the structures and devices incorporating the structures
FR2579754B1 (fr) * 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2994812B2 (ja) 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (zh) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) * 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
KR100251070B1 (ko) 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
KR19990009046A (ko) 1997-07-07 1999-02-05 윤종용 평판형 광고장치의 발광 툴
JPH1154773A (ja) * 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
US6238527B1 (en) 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JP4837811B2 (ja) * 1998-04-09 2011-12-14 出光興産株式会社 有機エレクトロルミネッセンス素子
US6388301B1 (en) 1998-06-01 2002-05-14 Kaneka Corporation Silicon-based thin-film photoelectric device
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
JP4553470B2 (ja) * 2000-09-13 2010-09-29 独立行政法人産業技術総合研究所 ｐ形ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
AU2002235146A1 (en) 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
JP3819793B2 (ja) * 2002-03-15 2006-09-13 三洋電機株式会社 成膜方法及び半導体装置の製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7645934B1 (en) * 2003-04-29 2010-01-12 Nanosolar, Inc. Nanostructured layer and fabrication methods
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP5068946B2 (ja) 2003-05-13 2012-11-07 旭硝子株式会社 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) * 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7737625B2 (en) * 2004-03-25 2010-06-15 Idemitsu Kosan Co., Ltd. Organic electroluminescent device with carrier blocking layer interposed between two emitting layers
US7122398B1 (en) 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
US7158208B2 (en) 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2006031889A (ja) * 2004-07-21 2006-02-02 Hitachi Ltd 情報記録媒体、情報記録装置および情報記録方法
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7628896B2 (en) 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US20070068571A1 (en) 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
JP4479642B2 (ja) * 2005-10-27 2010-06-09 セイコーエプソン株式会社 発光素子の製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101340514B1 (ko) 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
US20090212287A1 (en) 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Also Published As

Publication number Publication date
CN101803028B (zh) 2013-03-13
EP2183780A4 (en) 2010-07-28
CN103151378A (zh) 2013-06-12
WO2009018509A1 (en) 2009-02-05
KR101603180B1 (ko) 2016-03-15
TW200913279A (en) 2009-03-16
KR20150058549A (ko) 2015-05-28
EP2183780A1 (en) 2010-05-12
US20110278567A1 (en) 2011-11-17
US7994508B2 (en) 2011-08-09
KR101536101B1 (ko) 2015-07-13
JP2017112380A (ja) 2017-06-22
US8294148B2 (en) 2012-10-23
US20090050884A1 (en) 2009-02-26
JP2010535431A (ja) 2010-11-18
JP2015065463A (ja) 2015-04-09
CN101803028A (zh) 2010-08-11
KR20100047882A (ko) 2010-05-10
JP5718052B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI434420B (zh) 使用薄膜半導體材料的薄膜式電晶體
KR101114052B1 (ko) 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
TWI519659B (zh) 薄膜金屬氮氧化半導體
US8084307B2 (en) Method for manufacturing thin film transistor
KR20110028386A (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR101586674B1 (ko) 산화물 박막 트랜지스터의 제조방법
CN103151378B (zh) 利用薄膜半导体材料的薄膜晶体管

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees