CN109449210B - 阵列基板及显示器件 - Google Patents

阵列基板及显示器件 Download PDF

Info

Publication number
CN109449210B
CN109449210B CN201811095887.1A CN201811095887A CN109449210B CN 109449210 B CN109449210 B CN 109449210B CN 201811095887 A CN201811095887 A CN 201811095887A CN 109449210 B CN109449210 B CN 109449210B
Authority
CN
China
Prior art keywords
thin film
driving thin
film transistor
equal
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811095887.1A
Other languages
English (en)
Other versions
CN109449210A (zh
Inventor
赵东方
刘玉成
杜哲
徐思维
沈志华
葛泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201811095887.1A priority Critical patent/CN109449210B/zh
Publication of CN109449210A publication Critical patent/CN109449210A/zh
Application granted granted Critical
Publication of CN109449210B publication Critical patent/CN109449210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Abstract

本发明公开了一种驱动薄膜晶体管及制备方法、阵列基板及显示器件，其中，驱动薄膜晶体管包括：有源层、栅极绝缘层和栅极，其中，有源层中沟道长度L处于35μm至50μm区间范围内。本发明通过制备增加沟道长度，弱化器件本身的沟道长度调制效应，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，器件经过长时间点亮后，驱动薄膜晶体管源漏两端的电压变化幅度减小，减缓了OLED显示器件的电流速率，使得OLED显示器件更长时间的处于较高的亮度状态，改善OLED器件寿命。

Description

阵列基板及显示器件
技术领域
本发明涉及发光显示领域，具体涉及一种驱动薄膜晶体管及制备方法、阵列基板及显示器件。
背景技术
液晶显示和OLED显示是两种完全不同的显示技术，目前均在智能手机等领域被广泛应用。其中OLED是固体显示，这区别于液晶显示的液体属性，因此OLED显示器件对温度和压力更为不敏感，可以适应更宽广的温度和压力环境的需求。此外OLED产品可以采用多种基底制作——这源于OLED是固体显示的特性，因此OLED可以制造成柔性显示设备、透明显示设备等特种显示产品。但是OLED显示器件在长时间点亮后，器件的性能会发生退化，亮度降低，寿命减小。
发明内容
有鉴于此，本发明提供一种驱动薄膜晶体管及电子设备，以解决现有技术中OLED显示器件长期点亮后亮度降低，寿命减小的技术问题。
本发明提出的技术方案如下：
本发明第一方面提出了一种驱动薄膜晶体管，至少包括：
有源层、栅极绝缘层和栅极，其特征在于，
所述有源层的沟道长度L处于35μm至50μm区间范围内。
本发明所提供的驱动薄膜晶体管通过增加沟道长度，弱化器件本身的沟道长度调制效应，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命。
优选地，所述栅极绝缘层包括双层结构，包括靠近所述沟道区设置的第一栅极绝缘层，以及靠近栅极设置的第二栅极绝缘层，所述第一栅极绝缘层包括氧化硅，所述第二栅极绝缘层包括氮化硅。栅极绝缘层使用双层结构，相比于现有的栅极绝缘层使用单层结构，能够增加栅极对沟道的控制能力。
优选地，所述栅极绝缘层的总厚度大于或等于80nm，小于或等于120nm。
优选地，所述驱动薄膜晶体管为PMOS，所述有源层包括源区/漏区，所述源区/漏区采用硼离子进行注入，注入剂量大于5×1014个/cm2，小于 1×1015个/cm2。相对现有的源区/漏区的注入剂量减小了75％-90％，源区/ 漏区的注入剂量的减小，使得耗尽区电荷的数量和分布减小，减小了寄生电容。
本发明第二方面提出了一种阵列基板，包括：所述阵列基板上分散有若干个驱动薄膜晶体管，其中对应于蓝色像素和绿色像素的驱动薄膜晶体管中的至少一种采用以上任意一种驱动薄膜晶体管。
本发明所提供的这种阵列基板，通过采用本发明上述驱动薄膜晶体管作为蓝色像素和绿色像素的驱动薄膜晶体管，有利于改善蓝色像素和绿色像素的使用寿命，进而优化相应OLED的使用寿命。
可选地，对应于蓝色像素的驱动薄膜晶体管中沟道的长度L1，对应于绿色像素的驱动薄膜晶体管中沟道的长度L2，对应于红色像素的驱动薄膜晶体管中沟道的长度L3，其中L1和L2大于L3；优选L1与L3的差值大于等于10μm，优选L2与L3的差值大于等于10μm。
在OLED器件中，红色像素、绿色像素和蓝色像素的寿命通常不同，而绿色像素和蓝色像素的寿命低于红色相同，通过调整不同颜色的像素的沟道长度，进而使得三者寿命接近，有利于优化OLED器件的整体寿命。
可选地，L3为18-35μm。
本发明第三方面提出了一种显示器件，包括：所述显示装置中包括第二方面中任一种阵列基板。
本发明第四方面提出了一种驱动薄膜晶体管的制备方法，包括：在基板上形成有源层；在所述有源层上制作源极和漏极；并在所述有源层上依次形成栅极绝缘层和栅极；；其中，有源层中沟道长度处于35μm至50μm 区间范围内。
可选地，所述制备方法中，在所述基板上沉积所述有源层后还包括：对所述有源层进行大于或等于45分钟小于或等于90分钟的氢化处理。
可选地，所述制备方法还包括：制作源区/漏区时，注入能量大于或等于25KeV，小于或等于35KeV。
可选地，所述制备方法还包括：对所述驱动薄膜晶体管进行大于或等于45分钟小于或等于90分钟的退火处理。
本发明通过上述方法，可以增加栅极对沟道的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，进一步降低驱动薄膜晶体管饱和区的斜率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种驱动薄膜晶体管的结构原理图
图2为本发明实施例中驱动薄膜晶体管Ids相对变化率的示意图；
图3为本发明示出了驱动薄膜晶体管饱和区斜率的示意图。
附图标记：
1-基板；2-有源层；3-栅极绝缘层；4-源区；5-漏区；6-栅极。
具体实施方式
正如背景技术中所述，OLED显示器件在长时间点亮后，器件的性能会发生退化，OLED显示器件的开启电压降上升，即OLED显示器件两端的电压上升，导致驱动薄膜晶体管源漏两端的电压减小，经过OLED显示器件的电流随之减小，OLED显示器件的亮度降低，寿命减小。发明人研究发现，出现这种问题的原因在于OLED显示器件在点亮阶段，驱动薄膜晶体管工作在饱和区，此时，驱动薄膜晶体管存在一定饱和区斜率，在OLED 显示器件在长时间点亮后，器件的性能会发生退化，驱动薄膜晶体管的饱和区斜率增大，而驱动薄膜晶体管的饱和区斜率增大会进一步导致经过 OLED显示器件的电流减小，OLED显示器件的亮度降低，寿命减小。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种驱动薄膜晶体管，如图1所示，至少包括：基板1、有源层2、栅极绝缘层3，所述有源层包括源区、漏区及沟道；其中沟道长度处于35μm至50μm区间范围内，优选地，沟道长度L为37μm、 40μm、42和45.8μm中任一点或选自任意两点组成的区域范围；沟道宽度 w为3μm至3.5μm。优选沟道宽度W与长度L的比值为0.06-0.1。
本发明实施例中驱动薄膜晶体管具有沟道长度调制效应，如公式(1) 所示，
Figure BDA0001805519720000051
其中，Ids表示源漏电流，即流经OLED显示器件的电流，μ表示载流子的迁移率，Cox表示单位面积的栅氧化电容，
Figure BDA0001805519720000052
表示沟道的宽长比，Vgs-Vth表示过驱动电压，其中，Vgs表示源极和漏极两端的电压，Vth表示阈值电压，ΔL为沟道长度的变化量。
由公式(1)可以看出，当增加沟道长度时，源漏电流增大，即流经 OLED显示器件的电流增大，弱化了器件本身的沟道长度调制效应，有助于改善饱和区斜率，使驱动薄膜晶体管保持稳定的驱动能力，器件经过长时间点亮后，驱动薄膜晶体管源漏两端的电压变化幅度减小，减缓了OLED 显示器件的电流速率，使得OLED显示器件更长时间的处于较高的亮度状态，改善OLED器件寿命。
本发明实施例中，制备35μm至50μm区间范围内的沟道长度时，可以按照以下的工艺进行，按阵列的正常工艺使非晶硅经过晶化形成多晶硅，然后在后续黄光、多晶硅刻蚀工艺段新增一张Mask，使刻蚀沟道长度增加ΔL，然后继续栅极绝缘层3成膜、栅极6工艺。这仅仅给出了实现制备35μm 至50μm区间范围内的沟道长度的一种方式，在实际应用中，还可以通过其他的方式制备，本发明并不以此为限。
由于OLED显示器件在长时间点亮后，器件的性能会发生退化，OLED 显示器件的开启电压降上升，即OLED显示器件两端的电压上升，导致驱动薄膜晶体管源漏两端的电压减小，经过OLED显示器件的电流随之减小， OLED显示器件的亮度降低，寿命减小，现有的OLED显示器件长时间使用后，源漏电流变化率为0.29％左右。
本发明实施例中，当沟道长度处于35μm至50μm区间范围内时，饱和区的电流Ids的相对变化率由现有的0.29％可以降低至0.15％，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，，器件经过长时间点亮后，驱动薄膜晶体管源漏两端的电压变化幅度减小，减缓了OLED 显示器件的电流速率，使得OLED显示器件更长时间的处于较高的亮度状态，改善了OLED显示器件的寿命。
为了进一步降低驱动薄膜晶体管饱和区的电流的斜率，还可以通过改变制作驱动薄膜晶体管的工艺条件实现具体的可以从以下几点进行改变，该改变栅极绝缘层的厚度、改变栅极绝缘层的结构、改变有源层区厚度、改变源区/漏区的注入计量和能量、改变源区和漏区退火时间，改变有源层的氢化时间，上述多个条件并非是严格意义上的工艺条件的改变，其中前三种改变实际是通过工艺条件的改变对驱动薄膜晶体管的结构进行的改变，为方便描述，在本实施例中将上述六种改变统称为工艺条件改变。
具体的，驱动薄膜晶体管中的栅极绝缘层的厚度设置为大于或等于 80nm，小于或等于120nm，优选地厚度为90nm，100nm，110nm。
本发明实施例中，栅极绝缘层的厚度大于或等于80nm，小于或等于 120nm，这一厚度相对现有的驱动薄膜晶体管中栅极绝缘层的厚度相对减薄，而当栅极绝缘层减薄之后，栅极和沟道的距离减小，能够增加栅极对沟道的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，可以在沟道长度相较现有技术中沟道长度增加的前提下，使得驱动薄膜晶体管饱和区的电流斜率进一步降低，进一步增强驱动薄膜晶体管的驱动能力，使得OLED显示器件更长时间的处于较高的亮度状态，改善OLED显示器件的寿命。当然，单独采用本实施例描述的将栅极绝缘层的厚度大于或等于 80nm，小于或等于120nm的范围内也是可以使得驱动薄膜晶体管饱和区的电流斜率降低，增强驱动薄膜晶体管的驱动能力，增加OLED器件的使用寿命的。
为了进一步降低驱动薄膜晶体管饱和区的电流的斜率，可以改变栅极绝缘层的结构，在本实施例中沉积栅极绝缘层时可以将栅极绝缘层设置为双层结构，其中，先沉积一层氧化硅，在氧化硅上再沉积一层氮化硅。
本发明实施例中，栅极绝缘层使用双层结构，相比于现有的栅极绝缘层使用单层结构，能够增加栅极对沟道的控制能力，具体的，该双层结构的栅极绝缘层可以包括层叠的氧化硅和氮化硅同时相对现有的单层结构的栅极绝缘层的总厚度不变，能够增加栅极对沟道的控制能力，有利于降低曲线的亚阈值摆幅(S.S)，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，器件经过长时间点亮后，驱动薄膜晶体管源漏两端的电压变化幅度减小，减缓了OLED显示器件的电流速率，使得OLED 显示器件更长时间的处于较高的亮度状态，改善了OLED显示器件的寿命。
如图1所示，驱动薄膜晶体管包括源区4、漏区5，栅极绝缘层3，栅极6，具体的，以PMOS为例进行说明，当VDS增大时，耗尽区内电场强度随之增强，沟道中电子数增多，这一过程相当于漏区与沟道存在耦合电容，减弱了栅极对沟道的控制能力，因此，为进一步降低驱动薄膜晶体管饱和区的电流的斜率，在可选的实施例中，采用硼离子进行注入，可以改变源区4/漏区5的注入计量和能量，源区4/漏区5的注入剂量大于或等于 5×1014个/cm2小于或等于1×1015个/cm2，源区/漏区的注入能量大于或等于25KeV小于或等于35KeV。该实施例相对现有的源区/漏区的注入剂量和注入能量减小了75％-90％，源区/漏区的注入剂量和注入能量的减小，使得耗尽区电荷的数量和分布减小，减小了寄生电容，可以增加栅极对沟道的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了 OLED显示器件的寿命。
在本实施例中，减小漏区与沟道的寄生电容还可以通过减薄有源层的厚度实现，具体的在本实施例中可以通过将有源层的厚度控制在大于60nm 小于80nm范围内，优选地，厚度为70nm。有源层厚度减薄相当于减小了漏极与沟道的寄生电容，可以增加栅极对有源层沟道的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命。
为进一步降低驱动薄膜晶体管饱和区的电流的斜率，在另一可选的实施例中，驱动薄膜晶体管的退火时间可以控制在大于或等于45分钟小于或等于90分钟，优选地，退火时间为60分钟，70分钟。
本发明实施例中，驱动薄膜晶体管的退火时间控制在大于或等于45分钟小于或等于90分钟，相对现有的驱动薄膜晶体管的退火时间小于45分钟有所增加，可以降低源区和漏区中杂质的浓度，增加栅极对沟道的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，使得驱动薄膜晶体管饱和区的斜率降低，增强驱动薄膜晶体管的驱动能力，改善OLED 显示器件的寿命。
为进一步降低驱动薄膜晶体管饱和区的电流的斜率，可以通过减小有源层的缺陷实现，具体的，在可选的实施例中，有源层氢化时间大于或等于45分钟小于或等于90分钟，优选地，氢化时间为60分钟，70分钟。
在本发明实施例中，有源层氢化时间大于或等于45分钟小于或等于90 分钟相对现有技术中的氢化时间小于45分钟有所增加，而氢化时间的增加减小了有源层的缺陷，可以改善有源层中沟道和栅极绝缘层的界面质量，使得驱动薄膜晶体管饱和区的斜率降低，增强驱动薄膜晶体管的驱动能力，改善OLED显示器件的寿命。
本发明实施例中提出的增加沟道的长度或者变更驱动薄膜晶体管的制备条件，可以将采用上述实施例中至少之一的条件制备驱动薄膜晶体管。
本发明实施例中提出的增加沟道的长度或者变更驱动薄膜晶体管的制备条件等对于源漏电流的增大或者驱动薄膜晶体管饱和区斜率的减小都具有积极的影响，对源漏电流影响如表1所示，对驱动薄膜晶体管饱和区斜率的影响如表2所示。
表1
现有技术 改变沟道长度 改变工艺条件
I<sub>ds</sub>的相对变化率 0.29％ 小于或等于0.15％ 小于或等于0.20％
对应的图2示出了通过沟道长度改变和工艺条件与现有技术(Baseline) 的改变对应的Ids的相对变化率对比的示意图。
表2
Figure BDA0001805519720000101
对应的图3示出了通过工艺条件的改变，即上述表2中任意至少之一项改变后与现有技术(Baseline)饱和区斜率的对比示意图。
由于OLED显示器件在长时间点亮后，器件的性能会发生退化，OLED 显示器件的开启电压降上升，即OLED显示器件两端的电压上升，导致驱动薄膜晶体管源漏两端的电压减小，经过OLED显示器件的电流随之减小，源漏电流减小，驱动薄膜晶体管的饱和区斜率增大，因此减小源漏电流的相对变化率或者减小驱动薄膜晶体管的饱和区斜率的相对变化率都可以延长OLED显示器件的寿命。
如表1所示，当有源层中沟道长度处于35μm至50μm区间范围内时Ids的相对变化率小于或等于0.15％；当栅极绝缘层的厚度大于或等于80nm，小于或等于120nm，且源极/漏极的注入剂量大于5×1014个/cm2小于 1×1015个/cm2，源极/漏极的注入能量大于25KeV小于35KeV且驱动薄膜晶体管在离子注入后的退火时间大于45分钟小于90分钟时Ids的相对变化率小于或等于0.20％，这两个相对变化率与现有驱动薄膜晶体管的0.29％相比都减小，改善了OLED显示器件的寿命。
如表2所示，当驱动薄膜晶体管栅极绝缘层的厚度大于或等于80nm，小于或等于120nm，且源极/漏极的注入剂量大于或等于5×1014个/cm2小于或等于1×1015个/cm2，源极/漏极的注入能量大于或等于25KeV小于或等于35KeV时饱和区斜率相对变化率为不大于0.132％；当驱动薄膜晶体管源极/漏极的注入剂量大于5×1014个/cm2小于1×1015个/cm2，源极/漏极的注入能量大于或等于25KeV小于或等于35KeV时饱和区斜率相对变化率为小于或等于0.137％；当栅极绝缘层包括双层结构氧化硅和氮化硅时饱和区斜率相对变化率为小于或等于0.128％,；当有源层氢化时间大于45分钟小于90分钟时饱和区斜率相对变化率小于或等于0.143％；当有源层的厚度大于60nm小于80nm时饱和区斜率相对变化率小于或等于0.146％，这几个相对变化率与现有驱动薄膜晶体管的0.148％相比都减小，改善了OLED显示器件的寿命。
本发明施例提供一种阵列基板，阵列基板上分散有若干个驱动薄膜晶体管，其中对应于蓝色像素和绿色像素的驱动薄膜晶体管采用上述驱动薄膜晶体管。
对应于蓝色像素的驱动薄膜晶体管中沟道的长度L1，对应于绿色像素的驱动薄膜晶体管中沟道的长度L2，对应于红色像素的驱动薄膜晶体管中沟道的长度L3，其中L1和L2大于L3；优选L1与L3的差值大于等于10μm，优选L2与L3的差值大于等于10μm，L3为18-35μm。
本发明实施例中的阵列基板，使用上述驱动薄膜晶体管，通过增加沟道长度，弱化器件本身的沟道长度调制效应，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命；或者通过增加栅极的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命。
本发明实施例提供一种显示器件，包括上述阵列基板。
本发明实施例中的显示器件使用上述阵列基板，通过增加沟道长度，弱化器件本身的沟道长度调制效应，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命；或者通过增加栅极的控制能力，降低曲线的亚阈值摆幅(S.S)，改善沟道及界面质量，使得驱动薄膜晶体管饱和区的斜率降低，驱动薄膜晶体管的驱动能力增强，改善了OLED显示器件的寿命。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板上分散有若干个驱动薄膜晶体管，其中对应于蓝色像素和绿色像素的驱动薄膜晶体管中的至少一种采用驱动薄膜晶体管，所述驱动薄膜晶体管包括有源层、栅极绝缘层和栅极，所述有源层中的沟道长度L处于35μm至50μm区间范围内；
其中，对应于蓝色像素的驱动薄膜晶体管中沟道的长度L1，对应于绿色像素的驱动薄膜晶体管中沟道的长度L2，对应于红色像素的驱动薄膜晶体管中沟道的长度L3，其中L1和L2大于L3。
2.根据权利要求1所述的阵列基板，其特征在于，L1与L3的差值大于等于10μm。
3.根据权利要求1所述的阵列基板，其特征在于，L2与L3的差值大于等于10μm。
4.根据权利要求1所述的阵列基板，其特征在于，L3为18-35μm。
5.根据权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层包括双层结构，包括靠近所述有源层设置的第一栅极绝缘层，以及靠近栅极设置的第二栅极绝缘层，所述第一栅极绝缘层包括氧化硅，所述第二栅极绝缘层包括氮化硅。
6.根据权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层的总厚度大于或等于80nm，小于或等于120nm。
7.根据权利要求1所述的阵列基板，其特征在于，所述驱动薄膜晶体管为PMOS，所述有源层包括源区/漏区，所述源区/漏区采用硼离子进行注入，注入剂量大于或等于5×1014个/cm2，小于或等于1×1015个/cm2。
8.根据权利要求1所述的阵列基板，其特征在于，所述驱动薄膜晶体管采用如下制备方法，包括：
在基板上形成有源层；在所述有源层上制作源极和漏极；
并在所述有源层上依次形成栅极绝缘层和栅极；
其中，有源层中的沟道长度处于35μm至50μm区间范围内。
9.根据权利要求8所述的阵列基板，其特征在于，
所述驱动薄膜晶体管制备方法中，在所述基板上沉积所述有源层后还包括：对所述有源层进行大于或等于45分钟小于或等于90分钟的氢化处理；和/或，
所述驱动薄膜晶体管制备方法还包括：制作源区/漏区时，注入能量大于或等于25KeV，小于或等于35KeV；和/或，
所述驱动薄膜晶体管制备方法还包括：对所述驱动薄膜晶体管进行大于或等于45分钟小于或等于90分钟的退火处理。
10.一种显示装置，其特征在于，所述显示装置中包括权利要求1-9任一项所述的阵列基板。
CN201811095887.1A 2018-09-19 2018-09-19 阵列基板及显示器件 Active CN109449210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811095887.1A CN109449210B (zh) 2018-09-19 2018-09-19 阵列基板及显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811095887.1A CN109449210B (zh) 2018-09-19 2018-09-19 阵列基板及显示器件

Publications (2)

Publication Number Publication Date
CN109449210A CN109449210A (zh) 2019-03-08
CN109449210B true CN109449210B (zh) 2022-06-10

Family

ID=65530722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811095887.1A Active CN109449210B (zh) 2018-09-19 2018-09-19 阵列基板及显示器件

Country Status (1)

Country Link
CN (1) CN109449210B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797413A (zh) * 2019-11-11 2020-02-14 云谷（固安）科技有限公司 薄膜晶体管、像素驱动电路和显示面板
CN112086467B (zh) * 2020-09-02 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法
CN101063782A (zh) * 2006-04-28 2007-10-31 Lg.菲利浦Lcd株式会社 液晶显示器及其阵列基板
CN101236992A (zh) * 2006-12-12 2008-08-06 三菱电机株式会社 薄膜晶体管及其制造方法
JP2010049056A (ja) * 2008-08-22 2010-03-04 Canon Inc 有機ｅｌディスプレイ
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN205561900U (zh) * 2016-03-16 2016-09-07 黑龙江大学 一种力/磁多功能传感器
CN206471332U (zh) * 2016-12-26 2017-09-05 云谷（固安）科技有限公司 显示面板及显示装置
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN107887418A (zh) * 2017-10-19 2018-04-06 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265552B2 (ja) * 1993-02-10 2009-05-20 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法
EP0663697A4 (en) * 1993-07-26 1997-11-26 Seiko Epson Corp THIN FILM SEMICONDUCTOR DEVICE, ITS MANUFACTURE AND ITS DISPLAY SYSTEM.
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
CN105206626B (zh) * 2015-11-09 2018-11-20 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN105428240A (zh) * 2015-12-16 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN107204376B (zh) * 2017-05-26 2019-12-27 厦门天马微电子有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法
CN101063782A (zh) * 2006-04-28 2007-10-31 Lg.菲利浦Lcd株式会社 液晶显示器及其阵列基板
CN101236992A (zh) * 2006-12-12 2008-08-06 三菱电机株式会社 薄膜晶体管及其制造方法
JP2010049056A (ja) * 2008-08-22 2010-03-04 Canon Inc 有機ｅｌディスプレイ
CN102709184A (zh) * 2011-05-13 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN205561900U (zh) * 2016-03-16 2016-09-07 黑龙江大学 一种力/磁多功能传感器
CN206471332U (zh) * 2016-12-26 2017-09-05 云谷（固安）科技有限公司 显示面板及显示装置
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN107887418A (zh) * 2017-10-19 2018-04-06 武汉天马微电子有限公司 一种显示面板及显示装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Stability Enhancement of Polysilicon Thin-Film Transistors Using Stacked Plasma-Enhanced Chemical Vapor Deposited SiO2/SiNx Gate Dielectric;Byoung-Deog CHOI等;《Japanese Journal of Applied Physics》;20050930;第44卷(第9A期);第6417页以及图1 *
实现多晶硅薄膜等离子氢化的新工艺;曾祥斌等;《光电子技术》;20000930;第20卷(第3期);179-182页，图1 *
高品质低温多晶硅薄膜晶体管的制作与周边一体化设计;黄金英;《中国优秀博士学位论文全文数据库》;20070415(第4期);论文58页、65-68页、74页，表4.2，图4.9，图4.22 *
黄金英.高品质低温多晶硅薄膜晶体管的制作与周边一体化设计.《中国优秀博士学位论文全文数据库》.2007,(第4期),I135-17. *

Also Published As

Publication number Publication date
CN109449210A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN107507841B (zh) 阵列基板及其制作方法、显示装置
US9373724B2 (en) Method of driving transistor and device including transistor driven by the method
US20110012125A1 (en) Thin film transistor and active matrix display
JP7011371B2 (ja) ピクセル回路
EP2413367B1 (en) Transistors, Methods of Manufacturing Transistors, and Electronic Devices Including Transistors
US8704232B2 (en) Thin film transistor with increased doping regions
US9070775B2 (en) Thin film transistor
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20160233338A1 (en) Metal oxide thin film transistor with source and drain regions doped at room temperature
CN109449210B (zh) 阵列基板及显示器件
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN105789317A (zh) 薄膜晶体管器件及其制备方法
KR19980080800A (ko) 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법
US10629746B2 (en) Array substrate and manufacturing method thereof
US9768324B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
US8815692B2 (en) Thin film transistor array substrate and method for manufacturing the same
US20210391474A1 (en) Active switch, manufacturing method thereof and display device
TW202103237A (zh) 半導體基板
US8058649B2 (en) Thin-film transistor and method of manufacturing the same
CN109616444B (zh) Tft基板的制作方法及tft基板
GB2460395A (en) Thin film transistor and active matrix display
GB2326019A (en) Thin film transistor
CN102222644A (zh) 一种有源矩阵有机发光二极管器件的制造方法
CN105097828A (zh) Tft基板结构的制作方法及tft基板结构
GB2459666A (en) Thin film transistor with low leakage current

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant