CN107706243A - 低温多晶硅薄膜晶体管及其制备方法和阵列基板 - Google Patents
低温多晶硅薄膜晶体管及其制备方法和阵列基板 Download PDFInfo
- Publication number
- CN107706243A CN107706243A CN201710850475.3A CN201710850475A CN107706243A CN 107706243 A CN107706243 A CN 107706243A CN 201710850475 A CN201710850475 A CN 201710850475A CN 107706243 A CN107706243 A CN 107706243A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- source
- drain
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 97
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 59
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012212 insulator Substances 0.000 claims abstract description 23
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 150000002500 ions Chemical class 0.000 abstract description 10
- 238000002156 mixing Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001151 AlNi Inorganic materials 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- GQWNECFJGBQMBO-UHFFFAOYSA-N Molindone hydrochloride Chemical compound Cl.O=C1C=2C(CC)=C(C)NC=2CCC1CN1CCOCC1 GQWNECFJGBQMBO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种低温多晶硅薄膜晶体管，包括基板、依次设置在基板上的缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层；源极和漏极；源极接触区和漏极接触区分别掺杂有金属离子，源极穿过介电层与源极接触区相接形成欧姆接触，漏极穿过介电层与漏极接触区相接形成欧姆接触；金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种。本发明还提供了低温多晶硅薄膜晶体管的制备方法，通过设置绝缘金属氧化物层后退火，使绝缘金属氧化物层中的金属离子掺杂至待形成源极接触区和待形成漏极接触区中形成源漏电极接触区，省去了离子植入P离子的过程，大幅度简化了工艺流程。
Description
技术领域
本发明涉及显示领域，具体涉及一种低温多晶硅薄膜晶体管及其制备方法和阵列基板。
背景技术
目前，传统的低温多晶硅薄膜晶体管(LTPS-NTFT)的制作过程中，在低温多晶硅层定义源漏电极接触区域(SD contact)时，需要利用光罩(mask)工艺定义离子植入区域后再利用离子植入机植入一定剂量的P离子(phosphorus ion)以形成源漏电极接触区域。但是离子植入机成本非常高昂，且离子注入工艺复杂。
发明内容
本发明实施例提供了一种低温多晶硅薄膜晶体管的制备方法，用以简化低温多晶硅薄膜晶体管的制备工艺流程。
本发明实施例第一方面提供了一种低温多晶硅薄膜晶体管，包括：
基板，依次设置在所述基板上的缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层，源极和漏极；所述源极接触区和所述漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；所述源极接触区和所述漏极接触区分别掺杂有金属离子；
所述源极穿过所述介电层与所述源极接触区相接形成欧姆接触，所述漏极穿过所述介电层与所述漏极接触区相接形成欧姆接触；所述金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种。
其中，所述低温多晶硅层与所述介电层之间还设有绝缘金属氧化物层，所述源极依次穿过所述介电层和所述绝缘金属氧化物层与所述源极接触区相接形成欧姆接触，所述漏极依次穿过所述介电层和所述绝缘金属氧化物层与所述漏极接触区相接形成欧姆接触。
本发明实施例第二方面提供了一种低温多晶硅薄膜晶体管的制备方法，包括：
提供基板，在所述基板上依次形成缓冲层、低温多晶硅层、待形成源极接触区、待形成漏极接触区、栅极绝缘层和栅极层；所述待形成源极接触区和所述待形成漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；
在所述低温多晶硅层上沉积覆盖所述待形成源极接触区和所述待形成漏极接触区的绝缘金属氧化物层，退火后，使所述绝缘金属氧化物层中的金属离子分别掺杂至所述待形成源极接触区和所述待形成漏极接触区中形成源极接触区和漏极接触区；所述金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种；
在所述低温多晶硅层上形成与所述源极接触区接触的源极，以及形成与所述漏极接触区接触的漏极。
其中，所述退火温度为300-450℃，所述退火时间为30-50min。
其中，所述绝缘金属氧化物层的材料包括CuO、Al2O3、MgO、ZnO和NiO中的至少一种。
其中，所述绝缘金属氧化物层的厚度为10-20nm。
其中，在形成所述源极和所述漏极之前，在所述栅极层上沉积覆盖所述栅极层和所述绝缘金属氧化物层的介电层，然后通过干法刻蚀形成贯穿所述介电层和所述绝缘金属氧化物层的第一接触孔和第二接触孔，以分别将所述源极接触区和所述漏极接触区暴露；在所述介电层上形成通过所述第一接触孔与所述漏极接触区相接的所述漏极，以及形成通过所述第二接触孔与所述源极接触区相接的所述源极。
其中，在形成所述源极和所述漏极之前，通过干法刻蚀除去经过所述退火处理后的绝缘金属氧化物层，然后在所述栅极层上沉积覆盖所述栅极层、所述低温多晶硅层和所述缓冲层的介电层，然后通过干法刻蚀形成贯穿所述介电层的第三接触孔和第四接触孔，以分别将所述源极接触区和所述漏极接触区暴露；在所述介电层上形成通过所述第三接触孔与所述漏极接触区相接的所述漏极，以及形成通过所述第四接触孔与所述源极接触区相接的所述源极。
其中，采用物理气相沉积工艺制备所述绝缘金属氧化物层，所述物理气相沉积工艺具体包括：通入惰性气体，所述惰性气体的流量为2-6sccm，所述惰性气体的压力为0.2-1.0Pa，所述沉积过程中的沉积功率为10-15kw。
本发明实施例第三方面提供了一种阵列基板，包括如上述所述的低温多晶硅薄膜晶体管或如上述所述的制备方法制得的低温多晶硅薄膜晶体管。
本发明的有益效果：
本发明提供的低温多晶硅薄膜晶体管的制备方法中，通过设置绝缘金属氧化物层后退火，使所述绝缘金属氧化物层中的金属离子掺杂至所述待形成源极接触区和所述待形成漏极接触区中形成源极接触区和漏极接触区从而形成欧姆接触，省去了离子植入P离子的过程，大幅度简化工艺流程，同时节省了制造成本。
附图说明
图1为本发明一实施例提供的低温多晶硅薄膜晶体管的剖面结构示意图；
图2为本发明一实施例提供的设置有绝缘金属氧化物层的低温多晶硅薄膜晶体管的剖面结构示意图；
图3为本发明实施例提供的低温多晶硅薄膜晶体管的制备方法流程图；
图4为步骤S01中形成有缓冲层、低温多晶硅层、栅极绝缘层和栅极层的基板的示意图；
图5为步骤S02中形成有绝缘金属氧化物层的基板的示意图；
图6为本发明实施例提供的阵列基板的结构示意图。
具体实施方式
以下所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
请参阅图1，图1为本发明的低温多晶硅薄膜晶体管的剖面结构示意图。本发明实施例第一方面提供了一种低温多晶硅薄膜晶体管，包括：
基板1，依次设置在所述基板上的缓冲层2、低温多晶硅层3、源极接触区31、漏极接触区32、栅极绝缘层4、栅极层5和介电层6，源极7和漏极8；所述源极接触区31和所述漏极接触区32与所述低温多晶硅层3同层设置，且分别设置在所述低温多晶硅层3相对的两端；所述源极接触区31和所述漏极接触区32分别掺杂有金属离子；
所述源极7穿过所述介电层6与所述源极接触区31相接形成欧姆接触，所述漏极8穿过所述介电层6与所述漏极接触区32相接形成欧姆接触；所述金属离子包括Cu2+、Al3+、Mg2 +、Zn2+和Ni2+中的至少一种。
在本实施例中，所述缓冲层2、所述低温多晶硅层3、所述栅极绝缘层4和所述栅极层5在所述基板上形成“凸”形。具体地，所述缓冲层2覆盖整个基板1；所述低温多晶硅层3覆盖部分所述缓冲层2；所述栅极绝缘层4覆盖部分低温多晶硅层3；所述栅极层5覆盖整个所述栅极绝缘层4。可选地，所述低温多晶硅层包括第一区域，所述栅极绝缘层及栅极依次层叠于所述第一区域上，所述源极接触区和所述漏极接触区分别设置在所述第一区域的两侧。
可以理解的是，所述低温多晶硅层与所述介电层之间还可设有绝缘金属氧化物层，所述源极穿过所述介电层和所述绝缘金属氧化物层与所述源极接触区相接形成欧姆接触，所述漏极穿过所述介电层和所述绝缘金属氧化物层与所述漏极接触区相接形成欧姆接触。可选地，所述栅极层上设置有覆盖所述栅极层和所述低温多晶硅层的绝缘金属氧化物层，所述绝缘金属氧化物层上覆盖有介电层。
请参阅图2，图2为本发明一实施例提供的设置有绝缘金属氧化物层的低温多晶硅薄膜晶体管的剖面结构示意图；所述栅极层5上设置有覆盖所述栅极层5、所述低温多晶硅层3和所述缓冲层2的绝缘金属氧化物层9，所述源极7依次穿过所述介电层6和所述绝缘金属氧化物层9与所述源极接触区31相接形成欧姆接触，所述漏极8依次穿过所述介电层6和所述绝缘金属氧化物层9与所述漏极接触区32相接形成欧姆接触。
在本实施例中，所述源极接触区31和所述漏极接触区32掺杂的离子可为相同的离子且离子掺杂量也相同。
在本实施例中，所述绝缘金属氧化物层9的材质为CuO、Al2O3、MgO、ZnO和NiO中的至少一种。所述绝缘金属氧化物层9的厚度为10-20nm。
本实施例中，所述低温多晶硅薄膜晶体管为n型低温多晶硅薄膜晶体管。
在本实施例中，所述源极接触区31和所述漏极接触区32掺杂有金属离子，这样可以增加低温多晶硅层表面载流子的浓度，使所述源极7与所述源极接触区31以及所述漏极8与所述漏极接触区32形成欧姆接触。
请参阅图3、4和5，图3为本发明实施例提供的低温多晶硅薄膜晶体管的制备方法流程图；图4为步骤S01中形成有缓冲层、低温多晶硅层、栅极绝缘层和栅极层的基板的示意图；图5为步骤S02中形成有绝缘金属氧化物层的基板的示意图；本发明实施例第二方面提供了一种低温多晶硅薄膜晶体管的制备方法，包括：
S01、提供基板1，在所述基板1上依次形成缓冲层2、低温多晶硅层3、待形成源极接触区30、待形成漏极接触区33、栅极绝缘层4和栅极层5；所述待形成源极接触区30和所述待形成漏极接触区33与所述低温多晶硅层3同层设置，且分别设置在所述低温多晶硅层3相对的两端。
在本实施例中，当基板1的洁净度不满足要求时，首先对基板1进行预清洗。基板1的材质不限，可以为玻璃基板或柔性基板等。
在本实施例中，通过镀膜工艺如等离子体增强化学的气相沉积法(PECVD)在基板1上形成一层覆盖整个基板的缓冲层(Buffer)2。可选地，缓冲层2的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，缓冲层2的材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。优选地，缓冲层2的材料为氧化硅(SiOx)。
在本实施例中，通过镀膜工艺如PECVD在所述缓冲层2上沉积非晶硅层，所述非晶硅层覆盖部分缓冲层，然后对所述非晶硅层进行退火处理，使所述非晶硅层转变为低温多晶硅层3(poly-silicon)。具体地，通过ELA(准分子镭射结晶)工艺使非晶硅结晶转变为多晶硅，然后对所述多晶硅图形化，形成低温多晶硅层3，具体地，可通过光刻工艺进行图形化。所述低温多晶硅层3上设置有待形成源极接触区30和待形成漏极接触区33。
在本实施例中，通过镀膜工艺在所述低温多晶硅层3上沉积栅极绝缘层4(GateInsulator，GI)，所述栅极绝缘层4覆盖部分低温多晶硅层3。可选地，栅极绝缘层4的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，所述栅极绝缘层4的材料可以为单层的SiNx或者单层的SiOx，或者为SiOx和SiNx的叠层。优选地，所述栅极绝缘层4的材料为氧化硅。
在本实施例中，通过物理气相沉积(PVD)工艺在所述栅极绝缘层4上沉积栅极层5，所述栅极层5覆盖整个栅极绝缘层4。可选地，所述栅极层5的材料可以为金属或合金，所述金属或合金层可以由金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)或者金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)中至少两种合金形成。优选地，所述栅极层5的材料为Mo。可选地，所述低温多晶硅层包括第一区域，所述栅极绝缘层及栅极依次层叠于所述第一区域上，所述待形成源极接触区和所述待形成漏极接触区分别设置在所述第一区域的两侧。
从图4中可以看出，通过步骤S01在基板1上依次形成了缓冲层2、低温多晶硅层3、栅极绝缘层4和栅极层5。
S02、在所述低温多晶硅层3上沉积覆盖所述待形成源极接触区30和所述待形成漏极接触区33的绝缘金属氧化物层9，退火后，使所述绝缘金属氧化物层9中的金属离子分别掺杂至所述待形成源极接触区30和所述待形成漏极接触区33中形成源极接触区31和漏极接触区32；所述金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种；
本实施例中，通过形成绝缘金属氧化物层9并进行退火，使所述绝缘金属氧化物层9中的金属离子扩散至所述待形成源极接触区30和所述待形成漏极接触区33，从而使所述待形成源极接触区30和所述待形成漏极接触区31掺杂有金属离子，即可实现多晶硅的离子掺杂，不需要进行传统的离子植入工艺，本发明实施例的方法简单，且制备成本较低。
可以理解的是，本发明实施例可以仅在所述待形成源极接触区和所述待形成漏极接触区上沉积覆盖所述待形成源极接触区和所述待形成漏极接触区的绝缘金属氧化物层，也可以在所述低温多晶硅层上未被栅极绝缘层覆盖的区域上形成绝缘金属氧化物层。可选地，也可以在栅极层上形成覆盖所述栅极层和所述低温多晶硅层的绝缘金属氧化物层。可选地，也可以在栅极层上形成覆盖所述栅极层、所述低温多晶硅层和所述缓冲层上的绝缘金属氧化物层。从图5中可以看出，在所述栅极层5、所述低温多晶硅层3和所述缓冲层3上形成了一整层绝缘金属氧化物层9，即在缓冲层2上未被覆盖的区域、低温多晶硅层3上未被覆盖的区域和栅极层5上覆盖了一整层的绝缘金属氧化物层9。
本实施例中，采用物理气相沉积(PVD)工艺制备绝缘金属氧化物层9，所述物理气相沉积工艺具体参数包括：通入惰性气体，所述惰性气体的流量为2-6sccm，所述惰性气体的压力为0.2-1.0Pa，所述沉积过程中的沉积功率为10-15kw。可选地，所述惰性气体为氩气，所述氩气的流量为4sccm，所述氩气的压力为0.5Pa，所述沉积过程中的沉积功率为15kw。
在本实施例中，所述退火温度为300-450℃，所述退火时间为30-50min。具体地，如在300℃、320℃、350℃、370℃、400℃、420℃或450℃下退火；具体地，如退火时间可选择为30min、35min、40min、45min或50min。
在本实施例中，所述绝缘金属氧化物层9的材料包括CuO、Al2O3、MgO、ZnO和NiO中的至少一种。所述绝缘金属氧化物层9的厚度为10-20nm。可选地，所述绝缘金属氧化物层的厚度可为10nm、12nm、15nm、16nm、18nm或20nm。
S03、在所述低温多晶硅层3上形成与所述源极接触区31接触的源极7，以及形成与所述漏极接触区32接触的漏极8。
具体地，在形成所述源极7和所述漏极8之前，在所述栅极层5上沉积覆盖所述栅极层5和所述绝缘金属氧化物层9的介电层6，然后通过干法刻蚀形成贯穿所述介电层6和所述绝缘金属氧化物层9的第一接触孔和第二接触孔，以分别将所述源极接触区31和所述漏极接触区32暴露；在所述介电层6上形成通过所述第一接触孔与所述源极接触区31相接的所述源极7，以及形成通过所述第二接触孔与所述漏极接触区32相接的所述漏极8。
可选地，在所述低温多晶硅层上形成仅覆盖所述待形成源极接触区和所述待形成漏极接触区的绝缘金属氧化物层，然后，在所述栅极层上沉积覆盖所述栅极层和所述绝缘金属氧化物层和所述缓冲层的介电层。可选地，也可以在栅极层上形成覆盖所述栅极层、所述低温多晶硅层和所述缓冲层的绝缘金属氧化物层，然后，在所述绝缘金属氧化物层上覆盖一整层的介电层。制得的低温多晶硅薄膜晶体管的结构可参阅图2。
值得注意的是，在步骤S02之后，可以如上述所述的保留绝缘金属氧化物层用于后续操作，可替换地，也可通过干法刻蚀的工艺除去所述绝缘金属氧化物层。具体地，在形成所述源极和所述漏极之前，通过干法刻蚀除去经过所述退火处理后的所述绝缘金属氧化物层，然后在所述栅极层上沉积覆盖所述栅极层、所述低温多晶硅层和所述缓冲层的介电层，然后通过干法刻蚀形成贯穿所述介电层的第三接触孔和第四接触孔，以分别将所述源极接触区和所述漏极接触区暴露；在所述介电层上形成通过所述第三接触孔与所述漏极接触区相接的所述漏极，以及形成通过所述第四接触孔与所述源极接触区相接的所述源极。可选地，干法刻蚀所采用的刻蚀气体可以为CF4或SF6。制得的低温多晶硅薄膜晶体管的结构可参阅图1。
本实施例中，通过镀膜工艺如PECVD工艺制备介电层6，然后通过快速热退火(RTA)工艺快速退火以进行活化。可选地，介电层6的材料包括氮化硅和氧化硅中的至少一种。进一步可选地，介电层6的材料可为单层的SiNx或者单层的SiOx，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。优选地，介电层6的材料为氧化硅。
本实施例中，利用物理气相沉积(PVD)工艺沉积源极和漏极。可选地，源极7和漏极8的材料包括但不仅限于Al、Mo、Cu、Ag、Cr、Ti、AlNi、MoTi等金属材料中的一种或者多种。优选地，源极7和漏极8的材料可以为Mo/Al/Mo叠层复合材料。
本发明实施例第三方面提供了一种阵列基板，所述阵列基板包括如上述所述的低温多晶硅薄膜晶体管。
参阅图6，本实施例中，所述阵列基板还包括位于所述低温多晶硅薄膜晶体管上的平坦层(PLN)10、像素电极11和像素定义层12，其中，所述平坦层中设有过孔，所述像素电极11通过所述过孔与所述低温多晶硅薄膜晶体管中的漏极8电性相接；所述像素定义层12设置在所述平坦层10上，所述像素定义层12设有开口用于暴露出部分所述像素电极11，所述开口处用于设置与所述像素电极相接的OLED 13。
具体地，在制得所述低温多晶硅薄膜晶体管后，在所述漏极7和所述漏极8上通过沉积和图形化工艺形成平坦层10，在所述平坦层10上开设过孔用于暴露所述漏极8；然后在所述过孔处通过沉积和图形化工艺形成像素电极11以使所述像素电极11与所述漏极8电性相接；然后在所述平坦层10和所述像素电极11上形成像素定义层12，在所述像素定义层12上形成开口以暴露出部分所述像素电极11，最后在开口处蒸镀有机发光二极管(OLED)有机发光材料用于与所述像素电极11相接，完成OLED器件的制作。可选地，平坦层10材料为有机绝缘材料。进一步可选地，平坦层10材料为聚酰亚胺。可选地，像素电极11可为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料。可选地，像素定义层12的材料可为聚酰亚胺材料。
本发明实施例提供的低温多晶硅薄膜晶体管的制备方法中，通过在所述待形成源极接触区和所述待形成漏极接触区上设置绝缘金属氧化物层后退火，使所述绝缘金属氧化物层中的金属离子掺杂至所述待形成源极接触区和所述待形成漏极接触区中形成源极接触区和漏极接触区形成欧姆接触，省去了离子植入P离子的过程，大幅度简化工艺流程，同时节省了制造成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种低温多晶硅薄膜晶体管，其特征在于，包括：
基板，依次设置在所述基板上的缓冲层、低温多晶硅层、源极接触区、漏极接触区、栅极绝缘层、栅极层和介电层，源极和漏极；所述源极接触区和所述漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；所述源极接触区和所述漏极接触区分别掺杂有金属离子；
所述源极穿过所述介电层与所述源极接触区相接形成欧姆接触，所述漏极穿过所述介电层与所述漏极接触区相接形成欧姆接触；所述金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种。
2.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，所述低温多晶硅层与所述介电层之间还设有绝缘金属氧化物层，所述源极依次穿过所述介电层和所述绝缘金属氧化物层与所述源极接触区相接形成欧姆接触，所述漏极依次穿过所述介电层和所述绝缘金属氧化物层与所述漏极接触区相接形成欧姆接触。
3.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括：
提供基板，在所述基板上依次形成缓冲层、低温多晶硅层、待形成源极接触区、待形成漏极接触区、栅极绝缘层和栅极层；所述待形成源极接触区和所述待形成漏极接触区与所述低温多晶硅层同层设置，且分别设置在所述低温多晶硅层相对的两端；
在所述低温多晶硅层上沉积覆盖所述待形成源极接触区和所述待形成漏极接触区的绝缘金属氧化物层，退火后，使所述绝缘金属氧化物层中的金属离子分别掺杂至所述待形成源极接触区和所述待形成漏极接触区中形成源极接触区和漏极接触区；所述金属离子包括Cu2+、Al3+、Mg2+、Zn2+和Ni2+中的至少一种；
在所述低温多晶硅层上形成与所述源极接触区接触的源极，以及形成与所述漏极接触区接触的漏极。
4.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述退火温度为300-450℃，所述退火时间为30-50min。
5.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述绝缘金属氧化物层的材料包括CuO、Al2O3、MgO、ZnO和NiO中的至少一种。
6.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，所述绝缘金属氧化物层的厚度为10-20nm。
7.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，在形成所述源极和所述漏极之前，在所述栅极层上沉积覆盖所述栅极层和所述绝缘金属氧化物层的介电层，然后通过干法刻蚀形成贯穿所述介电层和所述绝缘金属氧化物层的第一接触孔和第二接触孔，以分别将所述源极接触区和所述漏极接触区暴露；在所述介电层上形成通过所述第一接触孔与所述源极接触区相接的所述源极，以及形成通过所述第二接触孔与所述漏极接触区相接的所述漏极。
8.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，在形成所述源极和所述漏极之前，通过干法刻蚀除去经过所述退火处理后的绝缘金属氧化物层，然后在所述栅极层上沉积覆盖所述栅极层、所述低温多晶硅层和所述缓冲层的介电层，然后通过干法刻蚀形成贯穿所述介电层的第三接触孔和第四接触孔，以分别将所述源极接触区和所述漏极接触区暴露；在所述介电层上形成通过所述第三接触孔与所述源极接触区相接的所述源极，以及形成通过所述第四接触孔与所述漏极接触区相接的所述漏极。
9.如权利要求3所述的低温多晶硅薄膜晶体管的制备方法，其特征在于，采用物理气相沉积工艺制备所述绝缘金属氧化物层，所述物理气相沉积工艺具体包括：通入惰性气体，所述惰性气体的流量为2-6sccm，所述惰性气体的压力为0.2-1.0Pa，所述沉积过程中的沉积功率为10-15kw。
10.一种阵列基板，其特征在于，包括如权利要求1-2任一项所述的低温多晶硅薄膜晶体管或如权利要求3-9任一项所述的制备方法制得的低温多晶硅薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710850475.3A CN107706243B (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管的制备方法 |
| PCT/CN2018/071299 WO2019056657A1 (zh) | 2017-09-20 | 2018-01-04 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| US15/910,264 US10424668B2 (en) | 2017-09-20 | 2018-03-02 | Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710850475.3A CN107706243B (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706243A true CN107706243A (zh) | 2018-02-16 |
| CN107706243B CN107706243B (zh) | 2020-05-05 |
Family
ID=61172970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710850475.3A Active CN107706243B (zh) | 2017-09-20 | 2017-09-20 | 低温多晶硅薄膜晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107706243B (zh) |
| WO (1) | WO2019056657A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933146A (zh) * | 2018-06-29 | 2018-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| CN109285872A (zh) * | 2018-10-18 | 2019-01-29 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
| CN112530978A (zh) * | 2020-12-01 | 2021-03-19 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1453837A (zh) * | 2002-04-24 | 2003-11-05 | 华邦电子股份有限公司 | 自行对准金属硅化物的制造方法 |
| CN101047204A (zh) * | 2006-03-30 | 2007-10-03 | 三星Sdi株式会社 | 有机发光显示装置 |
| US20150364610A1 (en) * | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| CN106024639A (zh) * | 2016-07-21 | 2016-10-12 | 深圳市华星光电技术有限公司 | 基于金属诱导结晶工艺的ltps tft的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101287198B1 (ko) * | 2006-05-12 | 2013-07-16 | 엘지디스플레이 주식회사 | 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법 |
-
2017
- 2017-09-20 CN CN201710850475.3A patent/CN107706243B/zh active Active
-
2018
- 2018-01-04 WO PCT/CN2018/071299 patent/WO2019056657A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1453837A (zh) * | 2002-04-24 | 2003-11-05 | 华邦电子股份有限公司 | 自行对准金属硅化物的制造方法 |
| CN101047204A (zh) * | 2006-03-30 | 2007-10-03 | 三星Sdi株式会社 | 有机发光显示装置 |
| US20150364610A1 (en) * | 2014-06-13 | 2015-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device including the semiconductor device |
| CN106024639A (zh) * | 2016-07-21 | 2016-10-12 | 深圳市华星光电技术有限公司 | 基于金属诱导结晶工艺的ltps tft的制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933146A (zh) * | 2018-06-29 | 2018-12-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
| CN109449210B (zh) * | 2018-09-19 | 2022-06-10 | 云谷（固安）科技有限公司 | 阵列基板及显示器件 |
| CN109285872A (zh) * | 2018-10-18 | 2019-01-29 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
| WO2020077737A1 (zh) * | 2018-10-18 | 2020-04-23 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
| US11088231B2 (en) | 2018-10-18 | 2021-08-10 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display panel and manufacturing method thereof |
| CN112530978A (zh) * | 2020-12-01 | 2021-03-19 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
| CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706243B (zh) | 2020-05-05 |
| WO2019056657A1 (zh) | 2019-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN107706243A (zh) | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 | |
| JP6398000B2 (ja) | 薄膜トランジスタアレイ基板 | |
| CN103972298B (zh) | 薄膜晶体管及其制造方法 | |
| CN107424935A (zh) | 薄膜晶体管、显示基板及其制作方法、显示装置 | |
| CN102651339B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN103765597B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 | |
| CN104465783A (zh) | 薄膜晶体管及其制造方法 | |
| TW201413975A (zh) | 薄膜電晶體陣列基板及其製造方法 | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20150021592A1 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| WO2013120366A1 (zh) | 一种阵列基板及其制造方法和显示设备 | |
| CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| WO2013104226A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示器件 | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2015096342A1 (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN107293493A (zh) | 铟镓锌氧化物薄膜晶体管的制作方法 | |
| CN109686742A (zh) | 阵列基板及其制作方法、显示面板 | |
| KR101579453B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN106920754A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN108474986A (zh) | 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板 | |
| CN111293153A (zh) | 一种显示面板及显示面板制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |