CN1453837A - 自行对准金属硅化物的制造方法 - Google Patents
自行对准金属硅化物的制造方法 Download PDFInfo
- Publication number
- CN1453837A CN1453837A CN 02118192 CN02118192A CN1453837A CN 1453837 A CN1453837 A CN 1453837A CN 02118192 CN02118192 CN 02118192 CN 02118192 A CN02118192 A CN 02118192A CN 1453837 A CN1453837 A CN 1453837A
- Authority
- CN
- China
- Prior art keywords
- metal silicide
- ion
- metal
- source
- aiming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种自行对准金属硅化物的制造方法，此方法是依序先于基底上形成栅极结构与源极/漏极区。之后，再进行离子植入步骤，以于栅极结构表面与源极/漏极区表面植入金属离子。然后进行两次热处理过程，使金属离子与栅极结构表面与源极/漏极区表面的硅产生硅化反应而于栅极结构表面和源极/漏极区表面形成高导电性的金属硅化物层。其中，金属离子可为钴、钛、镍、铂或是钯。
Description
技术领域
本发明涉及一种金氧半导体(Metal Oxide Semiconductor，MOS)晶体管的制造方法，且特别涉及一种自行对准金属硅化物(Self-AlignedSilicificide)的制造方法。
背景技术
随着半导体元器件集成度(Integration)增加，相对的元器件中的图案与线宽也逐渐缩小，导致元器件中的栅极与导线的接触电阻增高，产生较慢的电阻、电容延迟(RC Delay)，进而影响该元器件的操作速度。由于金属硅化物的电阻较多晶硅(Poly-silicon)低，且其热稳定性也比一般内连线材料(例如铝)高，因此为了降低源极(Source)/漏极(Drain)区的片电阻(Sheet Resistance)，并确保金属与半导体元器件之间浅接面(Shallow Junction)的完整，可以在栅极与源极/漏极和金属连线的连接介面形成金属硅化物，以降低栅极与源极/漏极区和金属连线之间的电阻。
而目前在半导体元器件的制造技术中，广泛被采用的则是自行对准金属硅化物制造技术。自行对准金属硅化物的形成方式，乃是先于半导体晶片上形成一层金属层。然后将晶片送进高温环境中，使覆盖于栅极和源极/漏极区上方的金属层，因为与硅接触而在高温下反应产生金属硅化物。并且在高温环境下使其结构产生相转变，以形成电阻值较低的金属硅化物。由于晶片其他部分上的金属层并未与硅接触，因此虽然经过高温处理，也不会产生金属硅化物。因为在形成金属硅化物时，不必经过微影(Photolithography)制造技术的步骤即可以形成于特定的位置，所以这种金属硅化物称为自行对准金属硅化物。
图1-1至图1-4所绘示为现有技术自行对准金属硅化物的制造流程剖面图。
首先，请参照图1-1，提供一基底100，此基底100上已形成隔离结构102、栅极介电层104、栅极导电层106、源极/漏极区108以及间隙壁110。然后，在基底100上以物理气相沉积法(Physical Vapor Deposition，PVD)或溅镀法(Sputtering)形成一层金属层112。
接着，请参照图1-2。进行第一快速热回火过程(Rapid ThermalAnnealing，RTA)，在450℃至600℃的温度下，使金属层112与栅极导电层106上的多晶硅以及源极/漏极区108上的硅反应，而形成金属硅化物层114。
然后，请参照图1-3。进行一选择性的湿式蚀刻(Selective Wet Etch)过程，以盐酸/过氧化氢混合溶液或硫酸/过氧化氢混合溶液移除未参与硅化反应或反应未完全的金属，只留下位于栅极导电层106项部以及源极/漏极区108表面的金属硅化物层114。
之后，请参照图1-4。进行第二快速热回火过程，在600℃至850℃的温度下，使金属硅化物层114转化成低电阻的金属硅化物层116。
在上述自行对准金属硅化物的过程中，目前业界最常用的金属材质是金属钛、金属钴、金属镍等。在此以金属钴为例子做说明，由于钴金属硅化物具有高电阻相硅化钴(硅化钴，CoSi)与低电阻相硅化钴(二硅化钴，CoSi2)两种结构，且高电阻相硅化钴(CoSi)的阻值较高且其生成(Formation)温度较低。而低电阻相硅化钴(CoSi2)的电阻较低，但是其生成温度较高。因此以第一快速热回火过程使金属钴与硅产生硅化反应形成高电阻相硅化钴(CoSi)，并移除未参与硅化反应的金属钴后，再以第二快速加热回火过程，使高电阻相目硅化钴，(CoSi)转变成(Transformation)低电阻相硅化钴(CoSi2)。然而，由于硅在固定的温度左右对金属层有一定的固态溶解度，而且当过程达到此固定的温度以上的温度时，硅将借着扩散效应而进入金属层，同时金属层也会回填硅因扩散所遗留下来的空隙，因而使金属硅化物层产生所谓尖峰现象(Spiking)、因此，在进行第一回火过程以形成高电阻相硅化钴(CoSi)时，会使得高电阻相硅化钴(CoSi)与硅之间的介面非常不平坦(如图1-2、图1-3所示)，而且金属硅化物层的厚度也非常不均匀。当进行第二快速热回火过程以便高电阻相硅化钴(CoSi)转变成低电阻相硅化钴(CoSi2)时，由于热过程的温度更为提高，使得低电阻相硅化钴(CoSi2)与硅之间的介面更不平坦，尖峰现象(Spiking)更为显著(如图1-4所示)，而且低电阻相硅化钴(CoSi2)会更加往下延伸至源极/漏极区的接面(Junction)甚至可能穿过源极/漏极区的接面，因此容易导致半导体元器件的源极/漏极区产生接面漏电(Junction Leakage)的问题，进而影响元器件效能。
发明内容
本发明的目的在于提供一种自行对准金属硅化物的制造方法，防止金属硅化物层产生尖峰现象(Spiking)穿过源极/漏极区的接面而造成接面漏电。
本发明的另一目的在提供一种自行对准金属硅化物的制造方法，可以应用于超浅接面的金氧半导体晶体管。
本发明的目的是这样实现的：
根据本发明的目的提出一种自行对准金属硅化物的制造方法。此方法是先于基底上形成栅极结构与源极/漏极区。之后，进行离子植入步骤，以于栅极结构表面与源极/漏极区表面植入金属离子。然后进行第一快速热回火过程，使金属离子与栅极结构表面与源极/漏极区表面的硅产生硅化反应而于栅极结构表面和源极/漏极区表面形成第一金属硅化物层。之后进行第二快速热回火过程，使第一金属硅化物层转变成第二金属硅化物层，且第二金属硅化物层的电阻值低于第一金属硅化物层的电阻值。
本发明是使用离子植入技术将金属离子打入硅基底和复晶硅栅极的表面，再利用两次快速热回火过程以制造出细长、均匀、且高导电性的金属硅化物层。由于不需要以溅镀法或物理气相沉积法形成一层金属层，因此可以省去移除金属层的步骤，且第一快速热回火过程与第二快速热回火过程可以依序于同一机台中进行，也可以节省制造成本。
而且，利用离子植入法植入金属离子，可以精确的控制植入能量与金属离子植入基底的深度(也即，非晶硅区的深度)，因此本发明可以应用于制作超浅接面的金氧半导晶体管。
此外，金属离子的植入剂量可以自由控制，以形成具有较佳导电形式的金属硅化物，且金属离子的植入剂量可达1016离子/平方公分左右。
而且，金属离子在植入的同时会撞击到栅极导电层与源极/漏极区的表面，而在栅极导电层与源极/漏极区的表面形成非晶硅区。由于此非晶硅区与硅基底之间的介面(Interface)非常平滑(Smooth)，使后续形成的金属。硅化物层与硅基底之间的介面也很平滑，因此可以有效控制后续形成的金属硅化物的厚度和其均匀性，并且使金属硅化物层不会产生尖峰效应也不会太深入源极/漏极区，当然就不会造成半导体的源极/漏极区产生接面漏电(Junction Leakage)的问题。
具体地讲，本发明提供一种自行对准金属硅化物的制造方法，包括下列步骤：
提供一基底，在该基底上已形成一栅极结构以及一源极/漏极区；
进行一离子植入步骤，于该栅极结构表面与该源极/漏极区表面植入一金属离子；以及
进行一热过程，使该金属离子与该栅极结构表面与该源极/漏极区表面的硅产生硅化反应以于该栅极结构表面和该源极/漏极区表面形成一金属硅化物层。
所述的金属离子包括耐火金属离子。
所述的金属离子包括钴离子或钛离子或镍离子或铂离子或钯离子。
所述的热过程还包括进行一快速热回火过程使该金属硅化物层的电阻值降低。
本发明还提供一种自行对准金属硅化物的制造方法，适用于制造超浅接面金氧半导体元器件，该方法包括下列步骤：
提供一基底，该基底上已形成一栅极介电层、一栅极导电层、一间隙壁以及一源极/漏极区；
进行一离子植入步骤，于该栅极导电层表面与该源极/漏极区表面植入一金属离子，并于该栅极导电层表面与该源极/漏极区表面形成一非晶硅区，且该非晶硅区的深度为300埃至500埃左右；
进行一第一快速热回火过程，使该非晶硅区中的该金属离子与该栅极结构表面和该源极/漏极区表面的硅产生硅化反应，以于该栅极导电层表面与该源极/漏极区表面形成一第一金属硅化物层；以及
进行一第二快速热回火过程，使该第一金属硅化物层转变成一第二金属硅化物层，且该第二金属硅化物层的电阻值低于该第一金属硅化物层的电阻值。
所述的金属离子包括耐火金属离子。
所述的金属离子包括钴离子或钛离子或镍离子或铂离子或钯离子。
所述的第一快速热回火过程的温度包括450℃至600℃左右。
所述的第一金属硅化物层包括高电阻相硅化钴(CoSi)。
所述的第二快速热回火过程的温度包括600℃至850℃左右。
所述的第二金属硅化物层包括低电阻相硅化钴(CoSi2)。
所述的金属离于的植入剂量在1016离子/平方公分左右。
此外，金属硅化物层的结晶相在进行快速热回火过程时，也可以修复填补在金属离子植入时所破坏的非晶硅区域，以防止隔离结构(LOCOS)的鸟嘴漏电流(Bird’s Beak Leakage)。
为了让本发明的上述目的、特征、优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细的说明如下。
附图说明
图1-1至1-4为现有自行对准金属硅化物的制造流程剖面示意图；
图2-1至2-6为本发明的较佳实施例的一种自行对准金属硅化物的制造流程剖面示意图。
具体实施方式
本发明是使用离子植入技术将金属离子打入硅基底中，再利用两次快速热回火过程以制造出细长、均匀、且高导电性的金属硅化物层，以防止因金属硅化物层的尖峰(Spiking)效应，导致半导体的源极/漏极区产生接面漏电(Junction Leakage)，并且影响该元器件的效能。
首先请参照图2-1，提供一基底200，例如为硅基底，在此基底200上形成隔离结构202，此隔离结构202的形成方法例如是浅沟渠隔离法(Shallow Trench Isolation，STI)或局部区域热氧化法(LocalOxidation，LOCOS)。
然后，于基底200上依序形成一层栅极介电层204以及位于栅极介电层204上的一层栅极导电层206。栅极介电层204的材质例如是氧化硅，形成栅极介电层204的方法例如是热氧化法(Thermal Oxidation)。栅极导电层206的材质例如是掺杂多晶硅，形成掺杂多晶硅的方法例如是以临场(In-situ)掺杂离子的方式，利用化学气相沉积法(Chemical VaporDeposition，CVD)以形成之。
接着，请参照图2-2，利用微影与蚀刻技术定义栅极导电层206以及栅极介电层204，以形成一栅极结构。
然后，以栅极结构为罩幕进行一掺杂植入步骤208，以于栅极结构两侧的基底200中形成源极/漏极区210，形成源极/漏极区210的方法例如是离子植入法。
接着，请参照图2-3，于栅极结构的侧壁上形成间隙壁212。间隙壁212的材质例如是氧化硅或氮化硅，形成间隙壁112的步骤例如是先在整个基底200上沉积一层共形的介电层(未图示)，接着移除部分介电层，仅在栅极结构的侧壁上留下间隙壁212。其中，移除部分介电层的方法例如是非等向性蚀刻法(Anisotropic Etching)，包括反应性离子蚀刻法(Reactive Ion Etching)。
接着，请参照图2-4，进行一离子植入步骤214，于栅极导电层206与源极/漏极区210的表面植入金属离子，并且于栅极导电层206与源极/漏极区210的表面形成一非晶硅区216。植入栅极导电层206与源极/漏极区210的金属离子例如是钴离子，其中金属离子的植入深度(也即，非晶硅区216的深度)例如是300埃至500埃左右，植入剂量可达1016离子/平方公分左右。
由于利用离子植入法将钴离子植入栅极导电层206与源极/漏极区210的表面，且钴离子在植入的同时会撞击栅极导电层206与源极/漏极区210的表面，而使得栅极导电层206与源极/漏极区210的表面会因为钴离子的撞击而形成非晶硅区216。由于此非晶硅区206与源极/漏极区210的间的介面非常平滑，使得后续形成的金属硅化物层与源极/漏极区210的间的介面也狠平滑，因此可以防止后续形成的金属硅化物层产生尖峰效应，并且使得金属硅化物层也不会太深入源极/漏极区210。
而且，由于金属离子是以离子植入法植入基底200中，可以精确的控制植入能量以及金属离子植入基底200的深度(也即，非晶硅区216的深度)，并且能够有效控制后续形成的金属硅化物的厚度和其均匀性，因此可以应用于制作超浅接面(Ultra Shallow Junction)的金氧半场效应管(MOSFET)，而且金属硅化物层不会产生尖峰效应，当然就不会造成半导体的源极/漏极区210产生接面漏电(Junction Leakage)的问题。
接着，请参照图2-5，进行第一快速热回火过程(Rapid ThermalAnnealing，RIA)，此第一快速热回火过程的温度例如是450℃至600℃左右，使栅极导电层206与源极/漏极区210表面的非晶硅区216中的钴离子与硅产生硅化反应成高电阻相硅化钴(CoSi)而形成金属硅化物层218。由于此非晶硅区216与源极/漏极区210之间的介面非常平滑，因此金属硅化物层218与源极/漏极区210之间的介面也很平滑，且金属硅化物层218的厚度可以利用非晶硅区216的深度来控制。
之后，请参照图2-6，进行第二快速热回火过程，此第二快速热回火过程的温度例如是600℃至850℃左右，使高电阻相硅化钴(CoSi)转变成低电阻相硅化钴(CoSi2)而形成金属硅化物层220。由于金属硅化物层218与源极/漏极区210之间的介面狠平滑，而金属硅化物层220是由金属硅化物层218转变而来的，因此金属硅化物层220与源极/漏极区210之间的介面也很平滑，不会产生尖峰效应，且金属硅化物层220的厚度也可以利用非晶硅区216的深度来控制。
由上述本发明的较佳实施例可知，本发明是使用离子植入技术将金属离子打入硅基底，再利用两次快速热回火过程以制造出细长、均匀、且高导电性的金属硅化物层。
由于不必以溅镀法或物理气相沉积法形成一层金属层，因此可以省去移除金属层的步骤，当然就不需要移除金属层的机台。而且，第一快速热回火过程与第二快速热回火过程可以依序于同一机台中进行，因此可以节省制造成本。
此外，利用离子植入法植入金属离子，可以精确的控制植入能量与金属离子植入基底的深度(也即，非晶硅区的深度)，因此本发明可以应用于制作超浅接面的金氧半场效应管(MOSFET)。
另外，金属离子的植入剂量可以自由控制，以形成具有较佳导电形式的金属硅化物，且金属离子的植入剂量可达1016离子/平方公分左右。
而且，金属离子在植入的同时会撞击到栅极导电层与源极/漏极区的表面，而在栅极导电层与源极/漏极区的表面形成非晶硅区。由于此非晶硅区与硅基底之间的介面非常平滑，使得后续形成的金属硅化物层与硅基底之间的介面也很平滑，因此可以有效控制后续形成的金属硅化物的厚度和其均匀性，而且金属硅化物层不会产生尖峰效应也不会太深入源极/漏极区，当然就不会造成半导体的源极/漏极区产生接面漏电(JunctionLeakage)的问题。
此外，金属硅化物层的结晶相在进行快速热回火过程时，也可以修复填补在金属离子植入时所破坏的非晶硅区域，以防止隔离结构(LOCOS)的鸟嘴漏电流(Bird’s Beak Leakage)。
在本发明的较佳实施例中是以金属钴离子为例子做说明，当然本发明也可以适用于其他耐热金属(RefractoryMetal)离子，例如是钛、镍、铂或是钯。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求为准。
Claims (12)
1.一种自行对准金属硅化物的制造方法，其特征在于，该方法包括下列步骤：
提供一基底，在该基底上已形成一栅极结构以及一源极/漏极区；
进行一离子植入步骤，于该栅极结构表面与该源极/漏极区表面植入一金属离子；以及
进行一热过程，使该金属离子与该栅极结构表面与该源极/漏极区表面的硅产生硅化反应以于该栅极结构表面和该源极/漏极区表面形成一金属硅化物层。
2.如权利要求1所述的自行对准金属硅化物的制造方法，其特征在于所述的金属离子包括耐火金属离子。
3.如权利要求1所述的自行对准金属硅化物的制造方法，其特征在于所述的金属离子包括钴离子或钛离子或镍离子或铂离子或钯离子。
4.如权利要求1所述的自行对准金属硅化物的制造方法，其特征在于所述的热过程还包括进行一快速热回火过程使该金属硅化物层的电阻值降低。
5.一种自行对准金属硅化物的制造方法，适用于制造超浅接面金氧半导体元器件，其特征在于，该方法包括下列步骤：
提供一基底，该基底上已形成一栅极介电层、一栅极导电层、一间隙壁以及一源极/漏极区；
进行一离子植入步骤，于该栅极导电层表面与该源极/漏极区表面植入一金属离子，并于该栅极导电层表面与该源极/漏极区表面形成一非晶硅区，且该非晶硅区的深度为300埃至500埃左右；
进行一第一快速热回火过程，使该非晶硅区中的该金属离子与该栅极结构表面和该源极/漏极区表面的硅产生硅化反应，以于该栅极导电层表面与该源极/漏极区表面形成一第一金属硅化物层；以及
进行一第二快速热回火过程，使该第一金属硅化物层转变成一第二金属硅化物层，且该第二金属硅化物层的电阻值低于该第一金属硅化物层的电阻值。
6.如权利要求5所述的自行对准金属硅化物的制造方法，其特征在于所述的金属离子包括耐火金属离子。
7.如权利要求5所述的自行对准金属硅化物的制造方法，其特征在于所述的金属离子包括钴离子或钛离子或镍离子或铂离子或钯离子。
8.如权利要求7所述的自行对准金属硅化物的制造方法，其特征在于所述的第一快速热回火过程的温度包括450℃至600℃左右。
9.如权利要求7所述的自行对准金属硅化物的制造方法，其特征在于所述的第一金属硅化物层包括高电阻相硅化钴(CoSi)。
10.如权利要求7所述的自行对准金属硅化物的制造方法，其特征在于所述的第二快速热回火过程的温度包括600℃至850℃左右。
11.如权利要求7所述的自行对准金属硅化物的制造方法，其特征在于所述的第二金属硅化物层包括低电阻相硅化钴(CoSi2)。
12.如权利要求5所述的自行对准金属硅化物的制造方法，其特征在于所述的金属离子的植入剂量在1016离子/平方公分左右。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02118192 CN1453837A (zh) | 2002-04-24 | 2002-04-24 | 自行对准金属硅化物的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02118192 CN1453837A (zh) | 2002-04-24 | 2002-04-24 | 自行对准金属硅化物的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1453837A true CN1453837A (zh) | 2003-11-05 |
Family
ID=29257305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02118192 Pending CN1453837A (zh) | 2002-04-24 | 2002-04-24 | 自行对准金属硅化物的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1453837A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449784C (zh) * | 2006-08-11 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102117744B (zh) * | 2010-01-05 | 2013-04-03 | 无锡华润上华半导体有限公司 | 自对准金属硅化物的形成方法 |
| CN107706243A (zh) * | 2017-09-20 | 2018-02-16 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| CN108346574A (zh) * | 2017-01-25 | 2018-07-31 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
| US20190088787A1 (en) * | 2017-09-20 | 2019-03-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate |
-
2002
- 2002-04-24 CN CN 02118192 patent/CN1453837A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449784C (zh) * | 2006-08-11 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN102117744B (zh) * | 2010-01-05 | 2013-04-03 | 无锡华润上华半导体有限公司 | 自对准金属硅化物的形成方法 |
| CN108346574A (zh) * | 2017-01-25 | 2018-07-31 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
| CN108346574B (zh) * | 2017-01-25 | 2021-08-10 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
| CN107706243A (zh) * | 2017-09-20 | 2018-02-16 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| US20190088787A1 (en) * | 2017-09-20 | 2019-03-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate |
| WO2019056657A1 (zh) * | 2017-09-20 | 2019-03-28 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| US10424668B2 (en) * | 2017-09-20 | 2019-09-24 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate |
| CN107706243B (zh) * | 2017-09-20 | 2020-05-05 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1276487C (zh) | 具有开凹槽的栅极的fet及其制造方法 | |
| CN1655332A (zh) | 一种制造半导体器件的方法及其半导体器件 | |
| CN1295779C (zh) | 集成电路晶体管与其形成方法 | |
| CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
| CN1591803A (zh) | 使用镶嵌栅极工艺的应变硅沟道mosfet | |
| CN1722369A (zh) | 金属硅化栅极及其形成方法 | |
| CN1203445A (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| CN1812076A (zh) | 制造半导体器件的方法 | |
| CN1705084A (zh) | 形成场效应晶体管的金属硅化栅极的方法 | |
| CN1731569A (zh) | 一种源漏位于绝缘层上的mos晶体管的制作方法 | |
| US20050189660A1 (en) | Source drain and extension dopant concentration | |
| CN1212454A (zh) | 高可靠性的槽式电容器型存储器单元 | |
| CN1610115A (zh) | 具有hmp金属栅的半导体器件 | |
| CN1873921A (zh) | 半导体元件制造方法及电容器的制造方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN1453837A (zh) | 自行对准金属硅化物的制造方法 | |
| CN1434494A (zh) | 提高起始电压稳定性的金属氧化物半导体的制作方法 | |
| US6255181B1 (en) | Method for fabricating MOS semiconductor device having salicide region and LDD structure | |
| JP2000208437A (ja) | ケイ化物層の形成方法 | |
| US6306714B1 (en) | Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide | |
| KR20050000059A (ko) | 반도체 소자의 제조방법 | |
| CN1595660A (zh) | 一种体硅mos晶体管及其制作方法 | |
| CN1206711C (zh) | 金属－氧化物－半导体晶体管的自对准硅化物的制备方法 | |
| CN1195319C (zh) | 形成在源漏极上具有金属硅化物的晶体管的方法 | |
| CN1153280C (zh) | 嵌入式动态随机存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |