CN1812076A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1812076A
CN1812076A CNA2005101369847A CN200510136984A CN1812076A CN 1812076 A CN1812076 A CN 1812076A CN A2005101369847 A CNA2005101369847 A CN A2005101369847A CN 200510136984 A CN200510136984 A CN 200510136984A CN 1812076 A CN1812076 A CN 1812076A
Authority
CN
China
Prior art keywords
film
semiconductor device
gate groove
gate
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101369847A
Other languages
English (en)
Other versions
CN100444354C (zh
Inventor
山崎靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1812076A publication Critical patent/CN1812076A/zh
Application granted granted Critical
Publication of CN100444354C publication Critical patent/CN100444354C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

在P型硅衬底上形成氮化硅膜；在氮化硅膜中形成预定图案的开口；用氮化硅膜作为掩模在半导体衬底上形成栅沟槽；然后，在栅沟槽内部以及开口内嵌入多晶硅膜，从而自对准地形成栅极。另外，在通过溅射方法将高熔点金属膜如钴等沉积到氮化硅膜的整个表面上之后，实行退火处理；并且，进而除去剩余金属，在多晶硅膜的表面上形成这些金属的硅化物。

Description

制造半导体器件的方法
技术领域
本发明涉及制造半导体器件的方法，具体地说，涉及一种具有沟槽栅型MOS晶体管的半导体器件的制造方法。
背景技术
近年来，在使动态随机存取存储器(DRAM)单元小型化时，不可避免地会缩短单元阵列(下称“单元晶体管”)的存取晶体管的栅极长度。不过，存在栅极长度越短，晶体管的短沟槽效应越明显的问题；从而，晶体管阈值电压(Vth)下降，阈下电流增大。另外，在衬底中杂质的浓度增加，从而抑制Vth下降的情况下，具有DRAM中刷新特性的降低变严重的问题，这是因为结泄漏增大。
发明内容
为了避免发生这个问题，被称作沟槽栅型晶体管(也称作存取沟道晶体管)的部件引起了人们的注意。其中，将栅极嵌入硅衬底上形成的沟槽内(参照日本专利申请未审公开No.9-232535，2002-261256和2003-78033)。根据沟槽栅型晶体管，可以物理的方式并且是充分地保证有效的沟道长度(栅长度)，以实现F数为90nm或更小的微小DRAM。
具有已知沟槽栅型单元晶体管的DRAM的制造方法如下。首先，如图16中所示，在P型硅衬底201上形成元件隔离区域202，如浅沟槽隔离(STI)之后，在P型硅衬底201上形成保护性绝缘膜203。然后，经过对保护性绝缘膜构图；此后，使用保护性绝缘膜203作为掩模，使P型硅衬底201受到干蚀刻，从而如图17中所示，在将要形成栅极的预定区域处形成沟槽(栅沟槽)204。
接下来，如图18中所示，除去保护性绝缘膜203；并且，通过在P型硅衬底201上实行热氧化，在包含栅沟槽204内部在内的整个硅衬底201的表面上，形成二氧化硅薄膜。这样就产生在栅沟槽204的内壁中形成栅绝缘膜205这样一种状态。之后，如图19中所示，相继形成多晶硅(Poly-Si)薄膜206和硅化物薄膜207；并使用光刻胶作为掩模，除将要成为栅极的部分之外，对多晶硅薄膜206和硅化物薄膜207进行构图，从而完成图20中所示的沟槽栅极209。此后，如图21中所示，通过离子注入，将磷(P)引入栅极209的两侧，形成N型扩散层210，N型扩散层将要成为晶体管的源/漏区；从而完成沟槽栅型单元晶体管。另外，尽管图中未示出，不过使用常规方法将各种布线和单元电容层叠，以完成DRAM。
不过，上述的公知制造方法具有以下问题。如图22中所示，在由于光刻胶导致掩模图案211相对于栅沟槽204发生位置偏离的情况下，如图23中所示那样，会形成裂缝区域212和偏移区域213。裂缝区域212是栅极209的侧壁与栅沟槽204的内壁之间的间隙，而偏移区域213是N型扩散层210与栅沟槽204之间的间隙。裂缝区域212导致结泄漏增大，偏移区域213对于源区与漏区之间的电学特性具有负面影响；从而在形成单晶晶体管时具有单元晶体管的特性下降的问题。
发明内容
为了解决上述问题而提出本发明。于是，本发明的目的在于提供一种具有良好特性的沟槽栅型晶体管的半导体器件制造方法。
可以通过一种制造半导体器件的方法实现本发明的上述以及其他目的。所述方法包括：第一步，在半导体衬底上形成保护性绝缘膜；第二步，在所述保护性绝缘膜中形成预定图案的开口；第三步，使用所述保护性绝缘膜作为掩模，在所述半导体衬底上形成栅沟槽；第四步，通过将电极材料嵌入所述栅沟槽内和所述开口内，形成栅极；第五步，除去所述保护性绝缘膜。
按照本发明，由于在形成栅极时使用保护性绝缘膜作为掩模，相对于栅沟槽自对准地形成栅极，在形成栅沟槽时使用保护性绝缘膜作为掩模，在栅极位置不会发生偏离；从而，不会形成裂缝区域和/或偏移区域。于是，能够制造出具有良好性质的沟槽栅型晶体管的半导体器件。
按照本发明的优选实施例，所述第四步包括：在所述保护性绝缘膜上和所述栅沟槽内沉积所述电极材料的电极材料膜沉积步骤；以及除去所述保护性绝缘膜上不需要部分的电极材料的步骤。在装置情况下，所述电极材料膜沉积步骤最好包括：使多晶硅膜完全嵌入所述栅沟槽内的步骤；以及在所述半导体衬底的整个表面上形成高熔点金属膜之后，通过热退火对所述多晶硅膜的表面实行硅化的步骤。由此，可减小沟槽栅极的电阻。
按照本发明的另一优选实施例，所述电极材料膜沉积步骤包括：在具有所述多晶硅膜的所述栅沟槽内部形成凹入部分的步骤；以及在具有所述多晶硅膜的所述凹入部分中形成硅化膜的步骤。由此，可进一步减小沟槽栅极的电阻。
按照本发明的另一优选实施例，所述电极材料膜沉积步骤包括：在具有所述多晶硅膜的所述栅沟槽内形成凹入部分的步骤；以及在具有所述多晶硅膜的所述凹入部分中形成高熔点金属膜的步骤。由此，还能进一步减小沟槽栅极的电阻。
所述的保护性绝缘膜最好是氮化硅薄膜。由此，在除去保护性绝缘膜上面形成栅极材料时，可使用CMP，并且在通过CMP进行抛光时，可使用保护性绝缘膜作为阻止器(stopper)。
本发明最好还包括使所述栅极氧化的第六步。由此，可以有效地保证沟槽栅极的介电强度电压。
按照本发明，由于形成栅极时使用保护性绝缘膜作为掩模图案，相对于栅沟槽自对准地形成栅极，因而，在形成栅沟槽时使用保护性绝缘膜作为掩模，在栅极位置不会发生偏离；从而，不会形成裂缝区域和/或偏移区域。因此，能够制造出具有良好特性的沟槽栅型晶体管的半导体器件。
附图说明
通过以下参照附图对本发明的详细描述，将使本发明的上述和其他目的、特征及优点变得更为显而易见，其中：
图1是表示本发明第一实施例DRAM制造方法一个步骤(形成元件隔离区和保护性绝缘膜的步骤)的示意剖面图；所示表示
图2是表示本发明第一实施例DRAM制造方法一个步骤(形成开口的步骤)的示意剖面图；
图3是表示本发明第一实施例DRAM制造方法一个步骤(形成栅沟槽步骤)的示意剖面图；
图4是表示本发明第一实施例DRAM制造方法一个步骤(形成栅氧化膜的步骤)的示意剖面图；
图5是表示本发明第一实施例DRAM制造方法一个步骤(形成多晶硅膜的步骤)的示意剖面图；
图6是表示本发明第一实施例DRAM制造方法一个步骤(通过CMP方法除去多晶硅膜的步骤)的示意剖面图；
图7是表示本发明第一实施例DRAM制造方法一个步骤(形成高熔点金属膜的步骤)的示意剖面图；
图8是表示本发明第一实施例DRAM制造方法一个步骤(形成硅化物层的步骤)的示意剖面图；
图9是表示本发明第一实施例DRAM制造方法一个步骤(除去氮化硅膜和执行热氧化的步骤)的示意剖面图；
图10是表示本发明第一实施例DRAM制造方法一个步骤(形成N型扩散层的步骤)的示意剖面图；
图11是表示本发明第一实施例DRAM制造方法一个步骤(形成布线和单元电容的步骤)的示意剖面图；
图12是表示本发明第二实施例DRAM制造方法一个步骤(形成多晶硅膜和硅化物层的步骤)的示意剖面图；
图13是表示本发明第二实施例DRAM制造方法一个步骤(通过CMP方法除去多晶硅膜和硅化物层的步骤)的示意剖面图；
图14是表示本发明第二实施例DRAM制造方法一个步骤(除去氮化硅膜和执行热氧化的步骤)的示意剖面图；
图15是表示本发明第三实施例DRAM制造方法一个步骤(形成多晶硅膜，氮化钨膜和钨薄膜的步骤)的示意剖面图；
图16是表示现有技术DRAM制造方法一个步骤(形成元件隔离区和保护性绝缘膜的步骤)的示意剖面图；
图17是表示现有技术DRAM制造方法一个步骤(形成开口和栅沟槽的步骤)的示意剖面图；
图18是表示现有技术DRAM制造方法一个步骤(除去保护性绝缘膜并形成栅氧化层的步骤)的示意剖面图；
图19是表示现有技术DRAM制造方法一个步骤(形成多晶硅膜和硅化物层的步骤)的示意剖面图；
图20是表示现有技术DRAM制造方法一个步骤(多晶硅膜和硅化物层的构图步骤)的示意剖面图；
图21是表示现有技术DRAM制造方法一个步骤(形成N型扩散层的步骤)的示意剖面图；
图22是表示公知的制造DRAM方法存在问题的示意剖面图；
图23是表示公知结构的沟槽栅极存在问题的示意剖面图。
具体实施方式
以下参照附图描述本发明的对象为DRAM单元晶体管情况下的优选实施例。
图1到图11是表示本发明第一实施例DRAM的制造过程的示意剖面图。
首先，如图1所示，制造DRAM时，通过STI方法，在P型硅衬底101的表面上形成深度约为250nm至350nm的元件隔离区102。之后，通过CVD方法，在P型硅衬底101的表面上沉积约100nm至200nm的氮化硅膜103。
然后，如图2所示，利用光刻技术有选择地除去氮化硅膜103，从而在氮化硅膜103中形成预定图案的开口103a。接下来，使用氮化硅膜103作为掩模，使P型硅衬底101受到干蚀刻，从而在将要形成沟道区(栅极)的预定区域中形成深度约100nm至200nm的沟槽(栅沟槽)104，有如图3中所示者。此外，如果栅沟槽104的选定形状具有均匀且大致为U型的曲率，以便使后面将要描述的栅氧化膜的薄膜质量均匀，这是最好的。
下面，利用离子注入将大约1013至1014/cm2的硼(B)引入栅沟槽104内部，并调节晶体管的阈值电压(Vth)(沟道掺杂)；然后，通过热氧化在栅沟槽104的内壁中形成大约6nm到8nm的栅氧化膜105，如图4中所示。此外，在实施沟道掺杂时，最好通过形成于栅沟槽104内部的二氧化硅膜实行离子注入。在这种情况下，在除去二氧化硅膜之后，形成栅氧化膜105。
接下来，如图5所示，在包括栅沟槽104内部的P型硅衬底101的整个表面上，通过CVD方法沉积掺有N型杂质(如磷(P))的多晶硅膜(掺磷多晶硅膜)106。然后，如图6所示，通过化学机械抛光(CMP)方法，将多晶硅膜106抛光，直至暴露出氮化硅膜103的顶面为止，以便保留处于栅沟槽104内部以及处于氮化硅膜103的开口103a内部的多晶硅膜106。此时，由于相对于CMP而言氮化硅膜103为阻止器，保证除去多晶硅膜106的不必要部分，并保证表面足够的平整度。
下面，在多晶硅膜106的表面上有选择地形成硅化物层108。这时，可以使用用以形成栅沟槽104的氮化硅膜103作为掩模。也即如图7所示那样，通过溅射方法，在衬底的整个表面上沉积比如钴(Co)、钛(Ti)或镍(Ni)的高熔点金属膜107。之后，实行退火处理，通过使高熔点金属膜107与多晶硅膜106的表面发生反应，形成硅化物层108。此外，如图8所示，使用硫酸、盐酸等，通过湿蚀刻，除去未与多晶硅膜106反应的不必要的高熔点金属膜107。从而，完成由多晶硅膜106和硅化物层108组成的栅极109。
接下来，如图9所示，在使用热磷酸(H3PO4)除去氮化硅膜103之后，通过实施热氧化作用来增强栅绝缘膜105。由此，使P型硅衬底101的表面、多晶硅膜106的暴露表面以及硅化物109的表面被氧化，在栅绝缘膜105的边缘附近重新形成栅绝缘膜105e；从而，可以增强栅绝缘膜105的介电强度电压。之后，如图10所示，利用离子注入，在硅衬底101上栅极109两侧的区域中引入大约1014至1015/cm2的磷(P)，形成N型扩散层110，N型扩散层将成为晶体管的源/漏区。通过上述方法完成本实施例的沟槽栅型晶体管。
此后，在制造DRAM时，使用众所周知的方法形成多种布线和单元电容。也即如图11中所示那样，在单元晶体管上形成层间介电膜111，并形成穿过层间绝缘膜111的接触塞112、位线113、单元电容114、Al布线115等，从而完成具有沟槽栅型单元晶体管的DRAM。
如上所述，按照本实施例，由于在形成栅极时，使用保护性绝缘膜作为掩模，相对于栅沟槽自对准地形成栅极，而在形成栅沟槽时，使用保护性绝缘膜作为掩模，在栅极位置不会发生偏离，从而，不会形成裂缝区域和/或偏移区域，并且可制造出具有良好特性的沟槽栅型晶体管。因此，通过使用该沟槽栅型晶体管作为DRAM的单元晶体管，可制造出具有高质量和大容量的DRAM。
上述第一实施例描述了在完全嵌入栅沟槽内部的多晶硅膜的表面上形成硅化物层的情形；但也可以执行以下步骤，以进一步减小栅极的电阻。
图12至图14是表示本发明第二实施例的部分DRAM制造过程的示意剖面图。
在本实施例中，通过在P型硅衬底101上形成栅沟槽104以形成栅氧化膜105的工艺顺序与图1至图4所示第一实施例的工艺相同，但有如图12中所示那样，与第一实施例的区别在于，相对较薄地形成多晶硅膜106，从而在栅沟槽104的内部形成具有多晶硅膜106X的凹入部分。通过薄薄地形成多晶硅膜106，多晶硅膜106并未完全嵌入栅沟槽104的内部，从而，所形成的状态是凹入部分106X具有多晶硅膜106。然后，在所述状态下，通过溅射方法或CVD方法在衬底的整个表面上沉积硅化物膜116。
接下来，通过CMP方法将硅化物膜116和多晶硅膜106抛光，直至露出氮化硅膜103的顶面为止，从而使硅化物膜116和多晶硅膜106保留在栅沟槽104内部以及氮化硅膜103的开口之内，如图13所示者。这时，由于相对于CMP而言，氮化硅膜103为阻止器，保证仅除去硅化物膜116和多晶硅膜106的不必要部分，并保证表面足够的平整度。
然后，如图14所示，在使用热磷酸(H3PO4)除去氮化硅膜103之后，通过实施热氧化作用增强栅绝缘膜105。由此，使P型硅衬底101的表面、多晶硅膜106的露出表面以及硅化物109的表面被氧化，在栅绝缘膜105的边缘附近重新形成栅绝缘膜105e，从而，可增强栅绝缘膜105的介电强度电压。之后，利用离子注入在硅衬底101上栅极109两侧的区域中引入大约1014至1015/cm2的磷(P)，形成N型扩散层110，该N型扩散层将成为晶体管的源/漏区。通过上述方法完成本实施例的沟槽栅型晶体管。由于随后的过程与第一实施例相同，将不再重复多余的描述。
如上所述，按照本实施例，由于硅化物膜形成于栅沟槽的内部，除第一实施例的效果之外，还能够减小沟槽栅极的电阻。
上述第二实施例描述了在栅沟槽内部形成的多晶硅膜的凹入部分中形成硅化物膜的情形；但也可执行以下步骤，以进一步减小栅极的电阻。
图15是表示本发明第三实施例的部分DRAM制造过程的示意剖面图。
如图15所示，在本实施例中，相继地沉积氮化钨膜(WN)117和钨膜(W)118，在栅沟槽104中形成多金属栅极，取代第二实施例中图12所示的硅化物膜116。之后，通过CMP方法将钨膜118、氮化钨膜117和多晶硅膜106抛光，直至露出氮化硅膜103的顶面为止，从而这些薄膜保留在栅沟槽104内部以及氮化硅膜103的开口之内。
此后，通过除去氮化硅膜103，在湿氢气气氛下通过选择性氧化来增强栅氧化膜105，并形成作为晶体管源/漏区的N型扩散层110，完成本实施例的沟槽栅型晶体管。由于随后的过程与第一和第二实施例相同，将不再重复多余的描述。
如上所述，按照本实施例，由于钨膜形成于栅沟槽的内部，除第一和第二实施例的效果之外，还能够进一步减小沟槽栅极的电阻。
本发明并非仅限于上述各实施例，在权利要求所述的本发明范围内有多种改型，自然地，这些改型也包括在本发明的范围之内。
譬如，在上述每个实施例中，都是以DRAM作为半导体器件的一种举例，但本发明并不限于此，也可用于制造具有沟槽栅型晶体管的任何半导体器件。不过，就这方面而言，在DRAM中本发明具有显著的效果，可使晶体管单元阵列小型化。
另外，在上述每个实施例中，在P型硅衬底的表面上直接形成氮化硅膜，作为保护性绝缘膜；但也可以在P型硅衬底的表面上形成约10nm到20nm的二氧化硅膜作为缓冲层，并经由该二氧化硅膜形成氮化硅膜。此外，使用氮化硅膜作为保护性绝缘膜，而不使用其他材料，如二氧化硅膜等。
另外，在上述每个实施例中，通过STI方法形成元件隔离区，但所述方法并不限于此，毋庸置疑，可以使用LOCOS方法等。
另外，在上述每个实施例中，当多晶硅膜106保留在栅沟槽104的内部时，通过CMP方法将多晶硅膜106抛光，但也可以通过后蚀刻除去多晶硅膜106。
另外，在上述每个实施例中，栅极109具有由多晶硅膜106，硅化物层108等组成的层叠结构；但比如栅极109可以是仅由多晶硅膜106组成的单层结构。
另外，在上述每个实施例中，是以使用P型硅衬底的N沟槽MOS晶体管为例进行描述的，但本发明并不限于此，同样也适用于P沟槽MOS晶体管。此外，如果需要，可形成P阱和/或N阱。

Claims (8)

1.一种制造半导体器件的方法，包括：
第一步，在半导体衬底上形成保护性绝缘膜；
第二步，在所述保护性绝缘膜中形成预定图案的开口；
第三步，用所述保护性绝缘膜作为掩模，在所述半导体衬底上形成栅沟槽；
第四步，通过将电极材料嵌入所述栅沟槽内及所述开口内，形成栅极；以及
第五步，除去所述保护性绝缘膜。
2.如权利要求1所述的制造半导体器件的方法，其中，所述第一步包括：
在所述保护性绝缘膜上和所述栅沟槽内部沉积所述电极材料的电极材料膜沉积步骤；和
除去所述保护性绝缘膜上不必要部分的所述电极材料的步骤。
3.如权利要求2所述的制造半导体器件的方法，其中，所述电极材料膜沉积步骤包括：
使多晶硅膜完全嵌入所述栅沟槽内部的步骤；和
在所述半导体衬底的整个表面上形成高熔点金属膜后，通过热退火使所述多晶硅膜的表面硅化的步骤。
4.如权利要求2所述的制造半导体器件的方法，其中，所述电极材料膜沉积步骤包括：
在具有所述多晶硅膜的所述栅沟槽内形成凹入部分的步骤；和
在具有所述多晶硅膜的所述凹入部分中形成硅化膜的步骤。
5.如权利要求2所述的制造半导体器件的方法，其中，所述电极材料膜沉积步骤包括：
在具有所述多晶硅膜的所述栅沟槽内形成凹入部分的步骤；和
在具有所述多晶硅膜的所述凹入部分中形成高熔点金属膜的步骤。
6.如权利要求1至5中任一项所述的制造半导体器件的方法，其中，所述保护性绝缘膜为氮化硅膜。
7.如权利要求1至5中任一项所述的制造半导体器件的方法，其中，还包括用以氧化所述栅极的第六步。
8.如权利要求6所述的制造半导体器件的方法，，其中，还包括用以氧化所述栅极的第六步。
CNB2005101369847A 2004-12-17 2005-12-13 制造半导体器件的方法 Expired - Fee Related CN100444354C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004365534A JP2006173429A (ja) 2004-12-17 2004-12-17 半導体装置の製造方法
JP2004365534 2004-12-17

Publications (2)

Publication Number Publication Date
CN1812076A true CN1812076A (zh) 2006-08-02
CN100444354C CN100444354C (zh) 2008-12-17

Family

ID=36596489

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101369847A Expired - Fee Related CN100444354C (zh) 2004-12-17 2005-12-13 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20060134858A1 (zh)
JP (1) JP2006173429A (zh)
CN (1) CN100444354C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035691A1 (zh) * 2013-09-11 2015-03-19 中国科学院微电子研究所 沟槽形成方法和半导体器件制造方法
CN106128959A (zh) * 2016-07-08 2016-11-16 无锡宏纳科技有限公司 生长多晶硅栅过分刻蚀的n型mos管结构的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700983B2 (en) * 2005-12-15 2010-04-20 Qimonda Ag Transistor, memory cell, memory cell array and method of forming a memory cell array
KR100733190B1 (ko) * 2006-01-23 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI277153B (en) * 2006-03-21 2007-03-21 Promos Technologies Inc Semiconductor device with recessed channel and method of fabricating the same
JP4507119B2 (ja) * 2006-07-20 2010-07-21 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR101161736B1 (ko) * 2006-09-28 2012-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR100798774B1 (ko) 2006-09-29 2008-01-29 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
JP2008171863A (ja) * 2007-01-09 2008-07-24 Elpida Memory Inc トレンチゲートの形成方法
JP2008210940A (ja) * 2007-02-26 2008-09-11 Elpida Memory Inc 半導体装置及びその製造方法
KR100900232B1 (ko) * 2007-05-22 2009-05-29 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TW200901382A (en) * 2007-06-26 2009-01-01 Nanya Technology Corp Structure of a buried word line
KR100971422B1 (ko) 2008-04-01 2010-07-21 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2010141107A (ja) 2008-12-11 2010-06-24 Elpida Memory Inc 半導体装置及びその製造方法
KR20100079968A (ko) * 2008-12-31 2010-07-08 주식회사 하이닉스반도체 반도체 장치 및 그의 제조방법
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
KR101159900B1 (ko) * 2009-04-22 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2017038015A (ja) 2015-08-12 2017-02-16 株式会社東芝 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1032001B (de) * 1952-04-10 1958-06-12 Chemotherapeutisches Forschung Vorrichtung zur elektrophoretischen Zerlegung von Substanzgemischen in Bestandteile verschiedener Wanderungsgeschwindigkeiten sowie Verfahren zur Anwendung dieser Vorrichtung
JPH0286165A (ja) * 1988-09-22 1990-03-27 Toshiba Corp 半導体記憶装置およびその製造方法
JP3338178B2 (ja) * 1994-05-30 2002-10-28 株式会社東芝 半導体装置およびその製造方法
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US5998835A (en) * 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
US6528847B2 (en) * 1998-06-29 2003-03-04 Advanced Micro Devices, Inc. Metal oxide semiconductor device having contoured channel region and elevated source and drain regions
KR100325472B1 (ko) * 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
JP2001024055A (ja) * 1999-07-06 2001-01-26 Matsushita Electronics Industry Corp 半導体装置の製造方法
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3773755B2 (ja) * 2000-06-02 2006-05-10 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6498062B2 (en) * 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
JP4715065B2 (ja) * 2001-09-06 2011-07-06 ソニー株式会社 半導体装置およびその製造方法
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US6784488B2 (en) * 2001-11-16 2004-08-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and the manufacture thereof
KR100433488B1 (ko) * 2001-12-26 2004-05-31 동부전자 주식회사 트랜지스터 형성 방법
US20030168695A1 (en) * 2002-03-07 2003-09-11 International Rectifier Corp. Silicide gate process for trench MOSFET
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR100471001B1 (ko) * 2003-07-02 2005-03-14 삼성전자주식회사 리세스형 트랜지스터 및 그의 제조방법
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035691A1 (zh) * 2013-09-11 2015-03-19 中国科学院微电子研究所 沟槽形成方法和半导体器件制造方法
CN106128959A (zh) * 2016-07-08 2016-11-16 无锡宏纳科技有限公司 生长多晶硅栅过分刻蚀的n型mos管结构的方法

Also Published As

Publication number Publication date
US20060134858A1 (en) 2006-06-22
CN100444354C (zh) 2008-12-17
JP2006173429A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1812076A (zh) 制造半导体器件的方法
CN1210811C (zh) 半导体器件及其制造方法
CN1134061C (zh) 一种形成集成电路芯片的方法
KR100868649B1 (ko) 반도체 소자 및 그의 제조방법
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1874003A (zh) 半导体器件及其制造方法
CN1142591C (zh) 半导体器件、存储单元以及它们的制作工艺
JP2004165553A (ja) 半導体記憶装置
CN1870249A (zh) 电荷捕获存储器件及其制造方法
CN1203445A (zh) 能减小寄生电容的半导体器件的制造方法
CN1155056C (zh) 用于减少掺杂剂向外扩散的栅极结构和方法
CN1921144A (zh) 半导体器件的栅图案及其制造方法
CN85109742A (zh) 制造半导体集成电路器件的方法
CN100343979C (zh) 包括有均匀分布的硅纳米点的栅的存储器的制造方法
CN1819198A (zh) 半导体装置及其制造方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN1249807C (zh) 掩膜只读存储器的制造方法
JP2007158176A (ja) 半導体記憶装置およびその製造方法
CN100492606C (zh) 制作快闪存储器件的方法
JP2004253778A (ja) 半導体装置及びその製造方法
CN103165453A (zh) 高介电金属栅mos及其制造方法
WO2024045259A1 (zh) 半导体结构及其制备方法
JP2007081424A (ja) トレンチ構造を有する半導体装置及びその製造方法
KR20080110119A (ko) 반도체 소자 및 그의 제조 방법
CN1674288A (zh) 半导体存储器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20101213