JP2013143424A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013143424A
JP2013143424A JP2012002022A JP2012002022A JP2013143424A JP 2013143424 A JP2013143424 A JP 2013143424A JP 2012002022 A JP2012002022 A JP 2012002022A JP 2012002022 A JP2012002022 A JP 2012002022A JP 2013143424 A JP2013143424 A JP 2013143424A
Authority
JP
Japan
Prior art keywords
film
gas
semiconductor device
substrate
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012002022A
Other languages
English (en)
Inventor
Tomohiro Uno
友裕 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2012002022A priority Critical patent/JP2013143424A/ja
Priority to US13/733,554 priority patent/US20130207171A1/en
Publication of JP2013143424A publication Critical patent/JP2013143424A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

【課題】特性が優れた半導体装置を製造して、歩留まりを向上させる。
【解決手段】半導体装置の製造方法では、工程（１）〜（４）からなるサイクルを１回以上、行うことにより、第２の膜を形成する。工程（１）では、原料ガスを供給することにより基板上に第１の膜を形成する。工程（２）では、パージガスを供給する。工程（３）では、酸化ガスを供給することにより、第１の膜を酸化して第２の膜を形成する。工程（４）では、還元ガスを供給する。
【選択図】図６

Description

本発明は、半導体装置及びその製造方法に関する。
従来から、カバーレッジに優れた酸化膜の成膜方法として、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；原子層堆積法）法が知られている。図１にＡＬＤ法のプロセス条件、図２にそのフローチャートを示す。ＡＬＤ法では、図１及び２に示すようにまず、原料ガスを供給することにより、基板上に原料の層を形成する（ステップ１）。次に、原料ガスをパージする（ステップ２）。続いて、酸化ガスを供給して、基板上の原料の層を酸化する（ステップ３）。次に、酸化ガスをパージする（ステップ４）。このようにステップ１〜４からなる１サイクルを行うことにより、基板上に１分子層の酸化膜が形成される。そして、サイクル数を増やすことにより、所望の膜厚の酸化膜が形成される。
ＡＬＤ法は１分子層ごとに成膜するため、カバーレッジ性に優れ微細な孔内への酸化膜の形成などに有効である。このため、ＡＬＤ法は、キャパシタの容量絶縁膜用の酸化膜の成膜等に使用されている。
特許文献１（特開２００７−２０１０８３号公報）及び特許文献２（特開２００７−１５８２２２号公報）には、ＡＬＤ法により、容量絶縁膜として酸化膜を形成する方法が開示されている。
特開２００７−２０１０８３号公報 特開２００７−１５８２２２号公報
ＡＬＤ法による成膜には通常、バッチ式の縦型成膜装置が用いられる。この成膜装置では、チャンバー内の鉛直方向に数十枚の基板を配置して成膜が行われる。このため、縦型成膜装置のチャンバーは大容積となっていた。また、従来のＡＬＤ法では、１サイクルごとに１分子層を形成するため成膜速度が遅く、所望の膜厚を確保するためにはサイクル数を多くする必要があった。このため、生産性を向上させるために、酸化ガスのパージ時間は数十秒程度と短く設定されている。従って、酸化ガスをチャンバー内から完全に除去することは困難であり、サイクルの終了後にチャンバー内に酸化ガスが残留して、成膜した膜の膜質を劣化させることとなっていた。特に、基板の端部付近の膜が残留した酸化ガスと反応して、端部付近の膜厚が基板の中心部付近の膜厚と比べて大きくなっていた。この結果、この膜を有する半導体装置の特性が劣化して、歩留まりの低下を招いていた。
一方、ステップ４で、チャンバー内からの酸化ガスのパージを進めるために、パージ時間を長くすると生産性が低下することとなっていた。また、パージ時間を長くしても、大容積のチャンバー内から完全に酸化ガスを除去することは困難であった。
一実施形態は、
下記工程（１）〜（４）からなるサイクルを１回以上、行うことにより、第２の膜を形成することを特徴とする半導体装置の製造方法に関する
（１）原料ガスを供給することにより基板上に第１の膜を形成する工程、
（２）パージガスを供給する工程、
（３）酸化ガスを供給することにより、前記第１の膜を酸化して第２の膜を形成する工程、
（４）還元ガスを供給する工程。
他の一実施形態は、
第２の膜を有する基板を備えた半導体装置であって、
｛（基板の膜厚の最大値）−（基板の膜厚の最小値）｝／（基板の膜厚の最大値）は、０．０７以下であることを特徴とする半導体装置に関する。
特性が優れた半導体装置を製造して、歩留まりを向上させることができる。
従来技術のプロセス条件を表す図である。 従来技術のプロセスを表すフローチャートである。 縦型成膜装置を表す断面図である。 縦型成膜装置を表す平面図である。 第１実施例のプロセスを表すフローチャートである。 第１実施例のプロセス条件を表す図である。 第２実施例のプロセス条件を表す図である。 第３実施例のプロセス条件を表す図である。 第４実施例の半導体装置を表す平面図である。 第４実施例の半導体装置を表す断面図である。 第４実施例の半導体装置の製造方法を表す図である。 第４実施例の半導体装置の製造方法を表す図である。 第４実施例の半導体装置の製造方法を表す図である。 実施例２のプロセス条件を表す図である。 実施例１〜３及び比較例１の酸化ジルコニウム膜の直径方向の膜厚の変化を表す図である。
半導体装置の製造方法では、下記工程（１）〜（４）からなるサイクルを１回以上、行うＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、第２の膜を形成する。
（１）原料ガスを供給することにより基板上に第１の膜を形成する工程、
（２）パージガスを供給する工程、
（３）酸化ガスを供給することにより、第１の膜を酸化して第２の膜を形成する工程、
（４）還元ガスを供給する工程、
上記の基本サイクルを構成する各ガス供給工程においてはその工程終了時にガス供給は停止される。工程（３）で供給された酸化ガスのうち、未反応の酸化ガスは工程（４）で供給された還元ガスと反応する。これにより、チャンバー内に残留している酸化ガスが非酸化性ガスに変換されて消滅するため、成膜後の第２の膜の膜厚均一性に悪影響を及ぼさなくなる。
また、還元ガスを供給する工程（４）の後に、（５）パージガスによりチャンバー内をパージする工程、もしくは（５）チャンバー内を真空排気する工程をさらに有していても良い。工程（５）を実施することにより、原料ガスが酸化されることにより生成される反応生成ガス、酸化ガスが還元されて生成される非酸化性ガスおよび未反応の還元ガスをチャンバー内から効率良く排気することが可能となる。従って、チャンバー内に残留する酸化ガスが、次のサイクルで供給される原料ガスと気相中で反応し、予期しない堆積膜が基板上に不要に形成されて膜厚が不均一となる問題を回避することができる。この結果、特性の優れた半導体装置を製造することができ、歩留まりを向上させることができる。
なお、上記工程（３）における「酸化ガス」とは、第1の膜を酸化させる（第1の膜から電子を奪う）ように作用するガスのことである。上記工程（４）における「還元ガス」とは、酸化ガスを還元させる（酸化ガスに電子を与える）ように作用するガスのことである。
以下の説明では、下記の工程（１）〜（５）を、第２の膜を形成する基本ステップサイクルの一例として説明する。
（１）原料ガスを供給することにより基板上に第１の膜を形成する工程、
（２）パージガスを供給する工程、
（３）酸化ガスを供給することにより、第１の膜を酸化して第２の膜を形成する工程、
（４）還元ガスを供給する工程、
（５）真空排気する工程。
上記の基本ステップサイクルを構成する各ガス供給工程においてはその工程終了時にガス供給は停止される。また、上記の基本ステップサイクルにおいて、工程（１）、（２）、（３）、（４）はこの順に行われるが、工程（４）の還元ガス供給工程は種々のサブステップ構成を有することが可能である。以下に、工程（４）を構成するサブステップ構成の例として、サブステップ構成Ａ〜Ｈを示す。
サブステップ構成Ａ
（４−１）パージガスを供給する工程、
（４−２）パージガス供給を停止し、還元ガスを供給する工程。
サブステップ構成Ｂ
（４−１）パージガスを供給する工程、
（４−２）パージガス供給を停止し、還元ガスを供給する工程、
（４−３）還元ガス供給を停止し、パージガスを供給する工程。
サブステップ構成Ｃ
（４−１）パージガスを供給する工程、
（４−２）パージガス供給に加えて、還元ガスを供給する工程。
サブステップ構成Ｄ
（４−１）パージガスを供給する工程、
（４−２）パージガス供給に加えて、還元ガスを供給する工程、
（４−３）還元ガス供給を停止し、パージガスのみを供給する工程。
サブステップ構成Ｅ
（４−１）チャンバーを真空排気する工程、
（４−２）還元ガスを供給する工程。
サブステップ構成Ｆ
（４−１）チャンバーを真空排気する工程、
（４−２）還元ガスを供給する工程、
（４−３）還元ガス供給を停止し、パージガスを供給する工程。
サブステップ構成Ｇ
（４−１）チャンバーを真空排気する工程、
（４−２）パージガスを供給する工程、
（４−３）パージガス供給を停止し、還元ガスを供給する工程、
（４−４）還元ガス供給を停止し、パージガスを供給する工程。
サブステップ構成Ｈ
（４−１）チャンバーを真空排気する工程、
（４−２）パージガスを供給する工程、
（４−３）パージガス供給に加えて、還元ガスを供給する工程、
（４−４）還元ガス供給を停止し、パージガスのみを供給する工程。
サブステップ構成Ｅ〜Ｈは、最初の工程として真空排気工程を有しており、工程（３）で供給された酸化ガスのチャンバー内に残留する成分をより効率的に排気できる効果がある。
上記の基本ステップサイクルもしくは工程（４）で上記Ａ〜Ｈのサブステップを有する（１）〜（５）の工程からなるサイクルを繰り返して成膜する製造方法を適用して、第２の膜を成膜した基板を得た場合、｛（基板の膜厚の最大値）−（基板の膜厚の最小値）｝／（基板の膜厚の最大値）を、０．０７以下とすることができる。
なお、各サイクル又は数サイクルごとに原料ガスの種類を変えることにより、第２の膜として複数の膜の積層膜としても良い。具体的には、第２の膜として、酸化ジルコニウム膜、酸化チタン膜、酸化ハフニウム膜、及び酸化タンタル膜からなる群から選択された膜も形成することが可能である。
原料ガスは、それぞれの金属材料を含有したものを選択すればよい。例えば、酸化チタン膜の場合には原料ガスとしてチタン・テトライソプロポキシド（ＴＴＩＰ）を用いる。酸化ハフニウム膜の場合には原料ガスとしてテトラキス・エチルメチルアミノ・ハフニウム（ＴＥＭＡＨ）を用いる。酸化タンタル膜の場合には、原料ガスとしてテトラジメチルアミドタンタル（ＴＤＭＡＴ）を用いる。また、第２の膜として酸化ジルコニウム膜を成膜する場合には、原料ガスとして、Ｚｒ［Ｎ（ＣＨ3）2］4、Ｚｒ［Ｎ（Ｃ2Ｈ5）（ＣＨ3）］4、Ｚｒ［Ｎ（Ｃ2Ｈ5）2］4、Ｚｒ（ＴＭＨＤ）4、Ｚｒ（ＯｉＣ3Ｈ7）3（ＴＭＴＤ）及びＺｒ（ＯｔＢｕ）4からなる群の中から選択されるいずれか１つを含むものを使用することができる。成膜性の観点から、Ｚｒ［Ｎ（Ｃ2Ｈ5）（ＣＨ3）］4（ＴＥＭＡＺ；テトラキス・エチルメチルアミノ・ジルコニウム）を使用することが好ましい。各々の成膜対象に対応する上記の原料は、いずれも液体であり、原料気化器を用いて気化させ気体にした後、窒素等のキャリヤガスに混合されてチャンバー内へ導入される。
酸化ガスとしては、第1の膜に対して酸化性を有するものであれば限定されず、オゾンガスや水蒸気（Ｈ2Ｏ）を使用することが可能である。Ａｒ等の不活性ガスで希釈したオゾン等も使用可能である。オゾンは、酸素を原料ガスとしてオゾン発生器により生成され、原料ガスの酸素をキャリヤガスとしてチャンバー内へ導入される。したがって、オゾンを供給するステップでは酸素も同時に供給されるが、反応に寄与するのは反応性の高いオゾンである。
還元ガスとしては、酸化ガスに対して還元性を有するものであれば限定されない。還元ガスとしては例えば、一酸化炭素（ＣＯ）、メタン（ＣＨ4）などのハイドロカーボンガス、およびトリメチル・アルミニウム（ＴＭＡ）などの有機金属化合物ガス、からなる群から選択された少なくとも一種のガスを使用することができる。酸化ガスに例えばオゾン（Ｏ3）を用い、還元ガスにＣＯを用いた場合、
３ＣＯ+Ｏ3→３ＣＯ2
のように反応してオゾンは非酸化性ガスに変換されて消滅する。
また、酸化ガスにオゾン（Ｏ3）を用い、還元ガスにＣＨ4を用いた場合、
３ＣＨ4+２Ｏ3→３ＣＯ2+２Ｈ2
のように反応してオゾンは非酸化性ガスに変換されて消滅する。
さらに、酸化ガスにオゾン（Ｏ3）を用い、還元ガスにＴＭＡ（Ａｌ（ＣＨ3）3）を用いた場合、
２（Ａｌ（ＣＨ3）3）+Ｏ3→Ａｌ2Ｏ3＋３Ｃ2Ｈ6
のように反応してオゾンは非酸化性ガスに変換されて消滅する。
還元ガスとしてＴＭＡを用いた場合、Ａｌ2Ｏ3（酸化アルミニウム）が生成されるが、膜厚の均一性には影響しないことが実験的に確認されている。これは、供給量が微量であることと、Ａｌ（ＣＨ3）3からなるＴＭＡは有機金属ガスとしては、他の原料ガスに比べて分子量が小さく、チャンバー内での拡散が速いためと推察される。また、例えば、成膜対象を酸化ジルコニウム膜とした場合、還元ガスにＴＭＡを用いると、膜厚の均一性には影響しない微量の酸化アルミニウムが不純物として含有される場合があるが、酸化アルミニウムは極めて安定した物質であり、酸化ジルコニウム膜のリーク電流を低減させるように機能するので不都合はない。
パージガスは、窒素以外の不活性ガス（Ａｒ等）とすることも可能である。
また、工程（１）〜 （４）における温度は２００〜３００℃が好ましい。工程（１）及び（３）における温度が上記の範囲内にあることによって、効果的に第２の膜を成膜することができる。また、工程（４）における温度が上記の範囲内にあることによって、効果的に酸化ガスと還元ガスを反応させることができる。
各ガス等の供給時間や流量、チャンバー内の圧力等の条件は、使用する成膜装置に応じて最適となるように設定すればよい。なお、必要に応じて、工程（１）〜（５）からなる基本ステップサイクルの繰り返し数を調節することにより、第２の膜の膜厚を調節することができる。
以下に、図面を参照して、本発明に係る半導体装置を説明する。なお、これらの実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの具体例に何ら限定されるものではない。
また、以下の実施例では、便宜上、その必要があるときは、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
（第１実施例）
本実施例では、還元ガスにＣＯ、もしくはＣＨ4を用い、前述の基本ステップサイクルからなるＡＬＤ法により酸化ジルコニウム膜を成膜する方法について説明する。
図３及び４は、本実施例で使用するバッチ式の縦型成膜装置を表す図であり、図３は断面図、図４は平面図である。図３及び４に示すように、バッチ式の縦型成膜装置１は、底板４上に設けた円筒状のステージ６に複数枚の基板７を設置する。ステージ６及び基板７は底板４を含むチャンバー２内に内蔵されている。チャンバー２内の内壁側面近傍には複数の配管８（８ａ、８ｂ、８ｃ、８ｄ）が配置されており、それぞれ供給口９から原料ガス、酸化ガス、還元ガス、及びパージガスガスを順次、供給できるようになっている。なお、原料ガスの供給配管には図示しない液体原料の気化器が配設されている。また、酸化ガスの供給配管には図示しないオゾン発生器が配設されている。チャンバー２の外壁側面の近傍には、ヒーター５が備え付けられており、チャンバー２内を加熱できるようになっている。チャンバー２内に供給された各ガスは、排出管３を通してチャンバー２の外に排出できるようになっている。成膜装置の構成は、他の実施例の場合も同じである。
図５（ａ）は本実施例の基本ステップサイクルを構成するプロセスステップチャート、図６は本実施例のプロセス条件を表す図である。本実施例では、下記工程（Ａ１）〜（Ａ５）からなる単位サイクルを、酸化ジルコニウム膜が所定の厚さとなるまで複数回、繰り返す。
（Ａ１）チャンバー２内にＴＥＭＡＺガス（テトラキス・エチルメチルアミノ・ジルコニウムガス；原料ガス）を供給する（ＯＮ）。これにより、基板７上にＴＥＭＡＺが化学的に飽和吸着し、１層分の第１の膜が形成される（ステップ１）。
（Ａ２）ＴＥＭＡＺガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内に窒素（Ｎ2）ガス（パージガス）を供給（ＯＮ）し、工程（Ａ１）で吸着せずにチャンバー２内に残留しているＴＥＭＡＺガスをパージする（ステップ２）。
（Ａ３）窒素ガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内にオゾンガス（Ｏ3）（酸化ガス）を供給する（ＯＮ）。これにより、基板上に吸着しているＴＥＭＡＺガスが酸化されて、１分子層の酸化ジルコニウム膜（ＺｒＯ2:第２の膜）が形成される（ステップ３）。
（Ａ４）オゾンガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内に一酸化炭素ガスもしくはメタンガス（還元ガス）を供給することにより、チャンバー２内に残留しているオゾンガス（Ｏ3）を還元ガスと反応させ、非酸化性ガスに変換する（ステップ４）。
（Ａ５）還元ガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内を真空排気する。
これにより、ＴＥＭＡＺの酸化反応により生成される反応性生物および上記非酸化性ガスなどが効果的に排気される（ステップ５）。
（第２実施例）
本実施例では、還元ガスにＴＭＡを用い、還元ガス供給工程（４）において、前述のサブステップ構成Ｂを用いて、酸化ジルコニウム膜をＡＬＤ法により成膜する方法について説明する。
図５（ｂ）は本実施例のプロセスチャート、図７は本実施例のプロセス条件を表す図である。本実施例では、下記工程（Ａ１）〜（Ａ５）からなる単位サイクルを複数回、行う。
（Ａ１）チャンバー２内にＴＥＭＡＺガス（テトラキス・エチルメチルアミノ・ジルコニウムガス；原料ガス）を供給する（ＯＮ）。これにより、基板７上にＴＥＭＡＺが化学的に飽和吸着し、１層分の第１の膜が形成される（ステップ１）。
（Ａ２）ＴＥＭＡＺガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内に窒素（Ｎ2）ガス（パージガス）を供給（ＯＮ）し、工程（Ａ１）で吸着せずにチャンバー２内に残留しているＴＥＭＡＺガスをパージする（ステップ２）。
（Ａ３）窒素ガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内にオゾンガス（Ｏ3）（酸化ガス）を供給する（ＯＮ）。これにより、基板上に吸着しているＴＥＭＡＺが酸化されて、１分子層の酸化ジルコニウム膜（ＺｒＯ2:第２の膜）が形成される（ステップ３）。
（Ａ４）オゾンガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内に窒素ガス（パージガス）を供給（ＯＮ）し、オゾンガスをパージする（サブステップ４−1）。
次に、窒素ガスの供給を停止（ＯＦＦ）すると共に、ＴＭＡガス（還元ガス）を供給することにより、チャンバー２内に残留しているオゾンガスを還元ガスと反応させ、非酸化性ガスに変換する（サブステップ４−２）。
次に、ＴＭＡガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内に窒素ガス（パージガス）を供給（ＯＮ）し、ＴＥＭＡＺの酸化反応で生成される反応生成ガスおよび上記非酸化性ガスなどをパージする（サブステップ４−３）。
（Ａ５）窒素ガスの供給を停止する（ＯＦＦ）と共に、チャンバー２内を真空排気する。（ステップ５）。
本実施例では、サブステップ（４−２）で窒素ガスの供給を止めている。この結果、サブステップ（４−２）では、チャンバー２内の還元ガス濃度が高くなり、酸化ガスと還元ガスを効果的に反応させて、チャンバー２内に残留する未反応の酸化ガスを非酸化性ガスに変換して消滅させることができる。また、サブステップ（４−３）では再び、窒素ガスの流量を、サブステップ（４−１）と同じとするため、チャンバー２内に残留する酸化ガス、生成ガスや還元ガス（チャンバー２内に残留している場合）を効果的にチャンバー２外へ排出させることができる。この結果、残留した酸化ガスに起因する酸化ジルコニウム膜の基板面内均一性の悪化を、より効果的に防止できる。
（第３実施例）
本実施例は、第２実施例のサブステップ（４−２）において、窒素ガス（パージガス）の流量を変化させずにサブステップ（４−１）と同じ量とする点が異なる。前述のサブステップ構成Ｄに相当する。図８は、本実施例のプロセス条件を表す図である。図８に示すように、本実施例では、サブステップ（４−１）〜（４−３）を通して、窒素ガスの流量を一定としている。このため、窒素ガスの流量を増減させる制御を行う必要がなく、プロセス制御を簡便化することができる。この結果、生産コストを低減することができる。
（第４実施例）
本発明を適用した具体例として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子のメモリセルを構成するキャパシタ素子の容量絶縁膜として第２の膜を用いた場合を説明する。
図９は、本発明を適用した半導体装置であるＤＲＡＭ素子について、メモリセル部の平面レイアウトを示す概念図である。図９の右手側は、後述する、ワード配線Ｗとなるゲート電極１０５とサイドウォール１０５ｂとを切断する面を基準とした透過断面図として示している。また、簡略化のために、キャパシタ素子の記載は図９においては省略し、断面図１０にのみ記載した。
図１０は、メモリセル部（図９）のＡ−Ａ’線に対応する断面模式図である。尚、これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。
メモリセル部は、図１０に示すように、メモリセル用のＭＯＳトランジスタＴｒ１と、ＭＯＳトランジスタＴｒ１に複数のコンタクトプラグを介して接続されたキャパシタ素子Ｃａｐとから概略構成されている。
図９及び１０において、半導体基板１０１は、所定濃度のＰ型不純物を含有するシリコン（Ｓｉ）によって形成されている。この半導体基板１０１には、素子分離領域１０３が形成されている。素子分離領域１０３は、半導体基板１０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりシリコン酸化膜（ＳｉＯ2）等の絶縁膜を埋設することで、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋとの間を絶縁分離している。本実施例では、１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。
本実施例では、図９に示す平面構造のように、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて右斜め下向きに整列して配置されており、一般に６Ｆ２型メモリセルと呼ばれるレイアウトに沿って配列されている。
各活性領域Ｋの両端部と中央部には個々に不純物拡散層が形成され、ＭＯＳトランジスタＴｒ１のソース・ドレイン領域として機能する。ソース・ドレイン領域（不純物拡散層）の真上に配置されるように基板コンタクト部２０５ａ、２０５ｂ、２０５ｃの位置が規定されている。
図９の横（Ｘ）方向には、折れ線形状（湾曲形状）にビット配線１０６が延設され、このビット配線１０６が図９の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図９の縦（Ｙ）方向に延在する直線形状のワード配線Ｗが配置されている。個々のワード配線Ｗは図９の横（Ｘ）方向に所定の間隔で複数配置され、ワード配線Ｗは各活性領域Ｋと交差する部分において、図１０に示されるゲート電極１０５を含むように構成されている。本実施例では、ＭＯＳトランジスタＴｒ１は、溝型のゲート電極１０５を備えている。
図１０の断面構造に示すように、半導体基板１０１において素子分離領域１０３に区画された活性領域Ｋにソース・ドレイン領域として機能する不純物拡散層１０８が離間して形成され、個々の不純物拡散層１０８の間に、溝型のゲート電極１０５が形成されている。
ゲート電極１０５は、多結晶シリコン膜と金属膜との多層膜により半導体基板１０１の上部に突出するように形成されており、多結晶シリコン膜はＣＶＤ法での成膜時にリン等の不純物を含有させて形成することができる。ゲート電極用の金属膜には、タングステン（Ｗ）や窒化タングステン（ＷＮ）、タングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
また、図１０に示すように、ゲート電極１０５と半導体基板１０１との間にはゲート絶縁膜１０５ａが形成されている。また、ゲート電極１０５の側壁には窒化シリコン（Ｓｉ3Ｎ4）などの絶縁膜によるサイドウォール１０５ｂが形成されている。ゲート電極１０５上にも窒化シリコンなどの絶縁膜１０５ｃが形成されており、ゲート電極１０５の上面を保護している。
不純物拡散層１０８は、半導体基板１０１にＮ型不純物として、例えばリンを導入することで形成されている。不純物拡散層１０８と接触するように基板コンタクトプラグ１０９が形成されている。この基板コンタクトプラグ１０９は、図９に示した基板コンタクト部２０５ｃ、２０５ａ、２０５ｂの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ１０９の横（Ｘ）方向の幅は、隣接するゲート配線Ｗに設けられたサイドウォール１０５ｂによって規定される、セルフアライン構造となっている。
図１０に示すように、ゲート電極１０５上の絶縁膜１０５ｃ及び基板コンタクトプラグ１０９を覆うように第１の層間絶縁膜１０４が形成され、第１の層間絶縁膜１０４を貫通するようにビット線コンタクトプラグ１０４Ａが形成されている。ビット線コンタクトプラグ１０４Ａは、基板コンタク部２０５ａの位置に配置し、基板コンタクトプラグ１０９と導通している。ビット線コンタクトプラグ１０４Ａは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等を積層して形成されている。
ビット線コンタクトプラグ１０４Ａに接続するようにビット配線１０６が形成されている。ビット配線１０６は窒化タングステン（ＷＮ）およびタングステン（Ｗ）からなる積層膜で構成されている。
ビット配線１０６を覆うように、第２の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０４及び第２の層間絶縁膜１０７を貫通して、基板コンタクトプラグ１０９に接続するように容量コンタクトプラグ１０７Ａが形成されている。容量コンタクトプラグ１０７Ａは、基板コンタクト部２０５ｂ、２０５ｃの位置に配置される。
第２の層間絶縁膜１０７上には、窒化シリコンを用いた第３の層間絶縁膜１１１およびシリコン酸化膜を用いた第４の層間絶縁膜１１２が形成されている。第３の層間絶縁膜１１１および第４の層間絶縁膜１１２を貫通して、容量コンタクトプラグ１０７Ａと接続するようにキャパシタ素子Ｃａｐが形成されている。
キャパシタ素子Ｃａｐは下部電極１１３と上部電極１１５の間に、第１実施例で詳細に説明した方法を用いて容量絶縁膜１１４を形成する。すなわち、キャパシタ素子Ｃａｐは、窒化チタン膜を用いて下部電極を１１３と上部電極１１５を形成し、酸化ジルコニウム膜を容量絶縁膜１１４として挟んだ構造となっている。
下部電極１１３は、容量コンタクトプラグ１０７Ａと導通している。第３の層間絶縁膜１１１上には、酸化シリコン等で形成した第５の層間絶縁膜１２０、アルミニウム（Ａｌ）、銅（Ｃｕ）等で形成した上層の配線層１２１、表面保護膜１２２が形成されている。
キャパシタ素子Ｃａｐの上部電極１１５には、所定の電位が与えられており、キャパシタ素子に保持された電荷の有無を判定することによって、情報の記憶動作を行うＤＲＡＭ素子として機能する。
次に、キャパシタ素子Ｃａｐの具体的な形成方法について説明する。図１１〜１３に、第３の層間絶縁膜１１１から上の部分のみを断面図として記載する。まず、図１１に示したように、第３の層間絶縁膜１１１および第４の層間絶縁膜１１２を、所定の膜厚で堆積した後に、フォトリソグラフィ技術を用いて、キャパシタ素子を形成するための開孔１１２Ａを形成する。
ドライエッチング技術またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術を用いて、下部電極１１３を開孔１１２Ａの内壁部分にのみ残すように形成する。下部電極の材料としては、窒化チタンを用いたが、他の金属膜でもよい。
次に、図１２に示したように、第１実施例の方法によるＡＬＤ法を用いて、酸化ジルコニウム膜からなる容量絶縁膜１１４を形成する。なお、容量絶縁膜１１４の形成には、第１実施例に限らず、第２もしくは第３の実施例の他、第４の工程における各種のサブステップ構成を有するＡＬＤ法を用いることができる。
次に、図１３に示したように、容量絶縁膜１１４の表面を覆い、開孔（１１２Ａ）内を充填するように、下部電極と同じ金属膜を堆積して、上部電極１１５を形成する。上部電極１１５の材料は下部電極１１３と異なっていてもよい。また、下部および上部電極は複数の金属の積層膜で形成してもよい。これにより、キャパシタ素子Ｃａｐが完成する。
本実施例では、未反応の酸化ガスが、成膜後の酸化ジルコニウム膜と反応して、容量絶縁膜の膜厚が不均一になるといった問題が生じない。このため、キャパシタの電荷保持特性を向上させることができ、静電容量値の大きいキャパシタ素子Ｃａｐを形成することが可能となる。この結果、高集積化（微細化）した場合でも、データの保持特性に優れた高性能のＤＲＡＭを容易に形成できる。
（実施例１）
本実施例では還元ガスに一酸化炭素もしくはメタンを用い、図６に示した基本ステップサイクルからなるＡＬＤ法により酸化ジルコニウム膜を形成する前述の第１実施例の詳細について説明する。
図３及び図４に示すバッチ式の縦型成膜装置のチャンバー２内に、直径３００ｍｍの円形基板７を配置した。チャンバー２内の温度は、成膜終了段階まで２００℃に保持した。次に、図６に示すステップにしたがって、下記工程（Ａ１）〜（Ａ５）からなる単位サイクルを４０回、行うことにより、厚さが８．０ｎｍの酸化ジルコニウム膜（第２の膜）を成膜した。
（Ａ１）チャンバー２内に、気体の状態で流量が４０ｓｃｃｍのＴＥＭＡＺガスを６０秒間、供給した。キャリヤガスには流量が１ｓｌｍの窒素ガスを用いた。チャンバー（反応室）２内の圧力は５０Ｐａのｈｉｇｈ状態に制御した。これにより、基板７の表面にＴＥＭＡＺを飽和吸着させ、第１の膜を形成した（ステップ１）。
（Ａ２）次に、ＴＥＭＡＺガスおよびキャリヤガスの供給を停止すると共に、流量が１０ｓｌｍの窒素ガスをパージガスとして６０秒間供給した。チャンバー内の圧力は２００Ｐａのｈｉｇｈ状態に制御した。これにより、チャンバー内に残留しているＴＥＭＡＺガスが排気された（ステップ２）。
（Ａ３）次に、パージガスの供給を停止すると共に、酸化ガスとしてオゾンを供給した。オゾンの原料ガスとなる酸素ガス流量を１０ｓｌｍとし、酸素中に含有されるオゾン濃度が２００ｇ／Ｎｍ3となるように制御した。チャンバー内の圧力は１５０Ｐａのｈｉｇｈ状態に制御した。これにより、基板７の表面に吸着しているＴＥＭＡＺが酸化され、酸化ジルコニウム（ＺｒＯ2）膜からなる第２の膜が形成された（ステップ３）。
（Ａ４）次に、酸化ガスの供給を停止すると共に、流量が１０ｓｌｍの一酸化炭素（ＣＯ）を還元ガスとして６０秒間、供給した。還元ガスとしてメタン（ＣＨ4）を用いる場合であっても同じ流量と同じ時間に設定すれば良い。これにより、チャンバー内および基板７の表面に形成された溝や孔（例えば、第４実施例の開口１１２Ａ）の内部に残留する酸化ガスが効果的に非酸化性ガスに変換された（ステップ４）。
（Ａ５）次に、還元ガスの供給を停止すると共に、チャンバー２内を３０秒間、真空排気した。真空排気の時間は５から３０秒間で十分とした。チャンバー内の圧力は１Ｐａのｌｏｗ状態に制御した。これにより、チャンバー内に残留している非酸化性ガスおよびＴＥＭＡＺの酸化反応で生成された反応生成ガスなどが効率良く排気された（ステップ５）。
上記のようにして酸化ジルコニウム膜を形成した直径３００ｍｍの基板について、直径方向に沿って膜厚の変化を測定した。この結果を、矩形マークで図１５に示す。図１５に示すように基板は、｛（膜厚の最大値）−（膜厚の最小値）｝／（膜厚の最大値）は約０．００５となっており、膜厚のバラツキが小さくなっていることが分かる。
（実施例２）
本実施例では、還元ガスにＴＭＡを用い、還元ガス供給工程（４）に前述のサブステップ構成Ｂを用いて酸化ジルコニウム膜をＡＬＤ法により成膜する前述の第２実施例の詳細について図１４を用いて説明する。
図３及び４に示すバッチ式の縦型成膜装置のチャンバー内２に、直径３００ｍｍの円形基板７を配置した。チャンバー内の温度は、成膜終了段階まで２００℃に保持した。次に、図１４に示すステップにしたがって、下記工程（Ａ１）〜（Ａ５）からなるサイクルを４０回、行うことにより、厚さが８．０ｎｍの酸化ジルコニウム膜（第２の膜）を成膜した。
（Ａ１）チャンバー２内に、気体の状態で流量が４０ｓｃｃｍのＴＥＭＡＺガスを６０秒間供給した。ＴＥＭＡＺガスを供給するためのキャリヤガスには、流量が１ｓｌｍの窒素ガスを用いた。チャンバー（反応室）内の圧力は５０Ｐａのｈｉｇｈ状態に制御した。これにより、基板７の表面にはＴＥＭＡＺを飽和吸着させ、第１の膜を形成した（ステップ１）。
（Ａ２）次に、ＴＥＭＡＺガスおよびキャリヤガスの供給を停止すると共に、流量が１０ｓｌｍの窒素ガスをパージガスとして６０秒間、供給した。チャンバー内の圧力は２００Ｐａのｈｉｇｈ状態に制御した。これにより、チャンバー内に残留しているＴＥＭＡＺガスが排気された（ステップ２）。
（Ａ３）次に、パージガスの供給を停止すると共に、酸化ガスとしてオゾンを供給した。オゾンの原料ガスとなる酸素ガス流量を１０ｓｌｍとし、酸素中に含有されるオゾン濃度が２００ｇ／Ｎｍ3となるように制御した。チャンバー内の圧力は１５０Ｐａのｈｉｇｈ状態に制御した。これにより、基板７の表面に吸着しているＴＥＭＡＺが酸化され、酸化ジルコニウム（ＺｒＯ2）膜からなる第２の膜が形成された（ステップ３）。
（Ａ４）次に、オゾンガスの供給を停止すると共に、流量が１０ｓｌｍの窒素ガスをパージガスとして６０秒間供給した。チャンバー内の圧力は２００Ｐａのｈｉｇｈ状態に制御した。これにより、酸化反応に寄与せずに残留しているオゾンガスおよびＴＥＭＡＺの酸化反応により生成された反応生成物が排気される（サブステップ４−1）。
次に、窒素ガスの供給を停止すると共に、流量が１ｓｃｃｍのＴＭＡガス（還元ガス）を５秒間供給した。チャンバー内の圧力は３０Ｐａに制御した。ＴＭＡの供給流量は０．５〜２ｓｃｃｍの範囲であれば十分である。供給時間は３〜１０秒の範囲であれば十分である。これにより、チャンバー内および基板７の表面に形成された溝や孔（例えば、第４実施例の開口１１２Ａ）の内部に残留する酸化ガスが効果的に非酸化性ガスに変換された（サブステップ４−２）。
次に、ＴＭＡガスの供給を停止すると共に、流量が１０ｓｌｍの窒素ガスをパージガスとして５秒間供給した。チャンバー内の圧力は２００Ｐａのｈｉｇｈ状態に制御した。これにより、チャンバー内および基板７の表面に形成された溝や孔の内部に残留する非酸化性ガスおよび上記反応生成物などが排気された（サブステップ４−３）。
（Ａ５）次に、窒素ガスの供給を停止すると共に、チャンバー２内を５秒間真空排気した。真空排気の時間は５〜３０秒間の範囲であれば十分である。チャンバー内の圧力は１Ｐａのｌｏｗ状態に制御した。これにより、チャンバー内に残留している非酸化性ガスおよびＴＥＭＡＺの酸化反応で生成された反応生成ガスなどが効率良く排気された（ステップ５）。
上記のようにして酸化ジルコニウム膜を形成した基板７について、直径方向に沿って膜厚の変化を測定した。この結果を、三角マークで図１５に示す。図１５に示すように基板は、−５０ｍｍ及び５０ｍｍの位置で膜厚が最大値を示し、−１００ｍｍ及び１００ｍｍの位置で膜厚が最小値を示している。また、｛（膜厚の最大値）−（膜厚の最小値）｝／（膜厚の最大値）は約０．０２５となっており、膜厚のバラツキが小さくなっていることが分かる。
（実施例３）
実施例１のステップ（５）を実施せず、すなわち還元ガス供給ステップ（４）を実施した後、真空排気するステップを省略したこと以外は、実施例１と同様にして、酸化ジルコニウム膜を成膜した。
この後、実施例１と同様にして、酸化ジルコニウム膜を形成した基板の直径方向の膜厚の変化を測定した。この結果を、黒塗り菱形マークで図１５に示す。図１５に示すように、実施例３の基板は、−１５０ｍｍ及び１５０ｍｍの位置で膜厚が最大値を示し、１００ｍｍの位置で膜厚が最小値を示している。また、｛（膜厚の最大値）−（膜厚の最小値）｝／（膜厚の最大値）は約０．０７となっており、後述する従来技術の比較例１に対して膜厚ばらつきは１／４程度に改善されており、還元ガス供給ステップ（４）の後に真空排気ステップ（５）を実施しなくても膜厚均一性が改善される効果があることを示している。ただし、実施例１および実施例２のように、還元ガス供給ステップ（４）の後に真空排気ステップ（５）を実施した方がさらに大きな改善効果が得られる。
（比較例１）
実施例1のステップ（１）〜（３）を実施した後、還元ガス供給ステップ（４）および真空排気ステップ（５）を実施せず、その代わりにパージガス供給ステップ（４）のみを実施した、図１の従来技術のＡＬＤ法により酸化ジルコニウム膜を成膜した。
この後、実施例１と同様にして、酸化ジルコニウム膜を形成した基板の直径方向の膜厚の変化を測定した。この結果を、黒塗り円形マークで図１５に示す。図１５に示すように、比較例１の基板は、−１５０ｍｍ及び１５０ｍｍの位置で膜厚が最大値を示し、１００ｍｍの位置で膜厚が最小値を示している。また、｛（膜厚の最大値）−（膜厚の最小値）｝／（膜厚の最大値）は約０．２７となっており、実施例１〜３と比べて膜厚のバラツキが大きくなっていることが分かる。
以上、説明したように、本発明の半導体装置の製造方法によれば、（１）原料ガス供給ステップ、（２）原料ガスパージステップ、（３）酸化ガス供給ステップ、有するＡＬＤサイクルにおいて、酸化ガス供給ステップ（３）の後に、ステップ（４）として還元ガス供給ステップを実施して残留酸化ガスを非酸化性ガスに変換する処理を行なうことにより、基板上に成膜された絶縁膜の基板面内の膜厚均一性を大幅に改善することができる。また、還元ガス供給ステップの後に、真空排気ステップを追加して実施することにより、さらに大きな改善効果を得ることができる。
１ 縦型成膜装置
２ チャンバー
３ 排出管
４ 底板
５ ヒーター
６ ステージ
７ 基板
８、８ａ、８ｂ、８ｃ、８ｄ 配管
９ 供給口
１０１ 半導体基板
１０３ 素子分離領域
１０４ 第１の層間絶縁膜
１０４Ａ ビット線コンタクトプラグ
１０５ ゲート電極
１０５ａ ゲート絶縁膜
１０５ｂ サイドウォール
１０５ｃ 絶縁膜
１０６ ビット線
１０７ 第２の層間絶縁膜
１０７Ａ 容量コンタクトプラグ
１０８ ソース・ドレイン領域
１０９ 基板コンタクトプラグ
１１１ 第３の層間絶縁膜
１１２ 第４の層間絶縁膜
１１２Ａ 開孔
１１３ 下部電極
１１４ 容量絶縁膜
１１５ 上部電極
１２０ 第５の層間絶縁膜
１２１ 配線層
１２２ 表面保護膜
２０５ａ、２０５ｂ、２０５ｃ 基板コンタクト部
Ｃａｐ キャパシタ素子
Ｋ 活性領域
Ｔｒ１ ＭＯＳトランジスタ
Ｗ ワード配線

Claims (14)

  1. 下記工程（１）〜（４）からなるサイクルを１回以上、行うことにより、第２の膜を形成することを特徴とする半導体装置の製造方法。
    （１）原料ガスを供給することにより基板上に第１の膜を形成する工程、
    （２）パージガスを供給する工程、
    （３）酸化ガスを供給することにより、前記第１の膜を酸化して第２の膜を形成する工程、
    （４）還元ガスを供給する工程。
  2. 前記還元ガスは、トリメチル・アルミニウム（ＴＭＡ）、一酸化炭素（ＣＯ）、及びメタン（ＣＨ4）からなる群から選択された少なくとも一種のガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記工程（４）は、
    パージガスを供給する第１の工程と、
    前記第１の工程の後に、還元ガスを供給する第２の工程と、
    前記第２の工程の後に、パージガスを供給する第３の工程と、
    を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２の工程では、前記還元ガスと共にパージガスを供給することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１〜第３の工程では、前記パージガスの流量が同じであることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記酸化ガスが、オゾンガス（Ｏ3）であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
  7. 前記原料ガスは、Ｚｒ（Ｏ−ｔＢｕ）4、Ｚｒ［Ｎ（ＣＨ3）2］4、Ｚｒ［Ｎ（Ｃ2Ｈ5）（ＣＨ3）］4、Ｚｒ［Ｎ（Ｃ2Ｈ5）2］4、Ｚｒ（ＴＭＨＤ）4、Ｚｒ（ＯｉＣ3Ｈ7）3（ＴＭＴＤ）及びＺｒ（ＯｔＢｕ）4からなる群から選択された少なくとも一種のガスであり、
    前記第２の膜は、酸化ジルコニウム膜であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
  8. 前記原料ガスは、チタン・テトライソプロポキシド（ＴＴＩＰ）、又はテトラキス・エチルメチルアミノ・ハフニウム（ＴＥＭＡＨ）であり、
    前記第２の膜は、酸化チタン膜、又は酸化ハフニウム膜であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
  9. 前記第２の膜を形成する前に、下部電極を形成する工程と、
    前記第２の膜を形成した後に、前記第２の膜上に上部電極を形成する工程と、
    を更に有し、
    前記第２の膜は容量絶縁膜であり、前記下部電極上に設けられることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 前記下部電極を形成する前に更に、前記下部電極にソース又はドレインが接続されるようにトランジスタを形成する工程を有し、
    前記半導体装置はＤＲＡＭであることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 第２の膜を有する基板を備えた半導体装置であって、
    ｛（基板の膜厚の最大値）−（基板の膜厚の最小値）｝／（基板の膜厚の最大値）は、０．０７以下であることを特徴とする半導体装置。
  12. 前記第２の膜は、酸化ジルコニウム膜、酸化チタン膜、酸化ハフニウム膜、及び酸化タンタル膜からなる群から選択された少なくとも一種の膜であることを特徴とする請求項１１に記載の半導体装置。
  13. 前記第２の膜の下に下部電極と、
    前記第２の膜の上に上部電極と、
    を更に有し、
    前記第２の膜は容量絶縁膜であることを特徴とする請求項１１又は１２に記載の半導体装置。
  14. 前記下部電極にソース又はドレインが接続されたトランジスタを更に有し、
    前記半導体装置は、ＤＲＡＭであることを特徴とする請求項１１〜１３の何れか１項に記載の半導体装置。
JP2012002022A 2012-01-10 2012-01-10 半導体装置及びその製造方法 Pending JP2013143424A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012002022A JP2013143424A (ja) 2012-01-10 2012-01-10 半導体装置及びその製造方法
US13/733,554 US20130207171A1 (en) 2012-01-10 2013-01-03 Semiconductor device having capacitor including high-k dielectric

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012002022A JP2013143424A (ja) 2012-01-10 2012-01-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013143424A true JP2013143424A (ja) 2013-07-22

Family

ID=48944902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012002022A Pending JP2013143424A (ja) 2012-01-10 2012-01-10 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20130207171A1 (ja)
JP (1) JP2013143424A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611702A (zh) * 2015-10-21 2017-05-03 超科技公司 使用自组装单层形成ald抑制层的方法
CN111492471A (zh) * 2017-12-20 2020-08-04 株式会社村田制作所 半导体装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017213743A1 (en) * 2016-06-06 2017-12-14 Applied Materials, Inc. Method for wafer outgassing control
JP6888581B2 (ja) * 2018-04-11 2021-06-16 株式会社デンソー 半導体装置およびその製造方法
US11414755B2 (en) * 2019-02-19 2022-08-16 Meidensha Corporation Atomic layer deposition method and atomic layer deposition device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JPH05109982A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6686212B1 (en) * 2002-10-31 2004-02-03 Sharp Laboratories Of America, Inc. Method to deposit a stacked high-κ gate dielectric for CMOS applications
JP2006173429A (ja) * 2004-12-17 2006-06-29 Elpida Memory Inc 半導体装置の製造方法
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
US7425761B2 (en) * 2005-10-28 2008-09-16 Samsung Electronics Co., Ltd. Method of manufacturing a dielectric film in a capacitor
JPWO2007066524A1 (ja) * 2005-12-06 2009-05-14 コニカミノルタオプト株式会社 製造方法、搬送装置及びハードコート層を有する機能性フィルムと反射防止層を有する機能性フィルム
JP4524687B2 (ja) * 2007-01-15 2010-08-18 エルピーダメモリ株式会社 半導体装置
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
KR20120051820A (ko) * 2010-11-15 2012-05-23 삼성전자주식회사 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611702A (zh) * 2015-10-21 2017-05-03 超科技公司 使用自组装单层形成ald抑制层的方法
JP2017098539A (ja) * 2015-10-21 2017-06-01 ウルトラテック インク 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
CN111492471A (zh) * 2017-12-20 2020-08-04 株式会社村田制作所 半导体装置及其制造方法
CN111492471B (zh) * 2017-12-20 2023-08-01 株式会社村田制作所 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20130207171A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
KR102636173B1 (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
US9818885B2 (en) Deposited material and method of formation
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US8288241B2 (en) Semiconductor device, method of manufacturing the same and adsorption site blocking atomic layer deposition method
JP4524698B2 (ja) 容量素子を有する半導体装置及びその製造方法
US9209013B2 (en) Constructions comprising thermally conductive stacks containing rutile-type titanium oxide
US20110028002A1 (en) Semiconductor device and method of manufacturing the same
JP2011060825A (ja) 半導体装置及びその製造方法
US20080274615A1 (en) Atomic Layer Deposition Methods, Methods of Forming Dielectric Materials, Methods of Forming Capacitors, And Methods of Forming DRAM Unit Cells
JP2013143424A (ja) 半導体装置及びその製造方法
JP2014038960A (ja) 半導体装置及びその製造方法
JP2012104695A (ja) 半導体装置の製造方法
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
US10062699B1 (en) Capacitor for semiconductor memory element and method for manufacturing the same
US20070032013A1 (en) Methods of forming a metal oxide layer including zirconium oxide and methods of forming a capacitor for semiconductor devices including the same
US7923343B2 (en) Capacitor of semiconductor device and method for forming the same
US20120273921A1 (en) Semiconductor device and method for fabricating the same
US20080305561A1 (en) Methods of controlling film deposition using atomic layer deposition
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
JP2014017461A (ja) 半導体装置の製造方法
US20110233723A1 (en) Dielectric film and semiconductor device
US7947597B2 (en) Methods of titanium deposition
US8138572B2 (en) Semiconductor device and method for fabricating the same
TW202121668A (zh) 半導體裝置
JP2007329286A (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411