CN111492471A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111492471A
CN111492471A CN201880082364.5A CN201880082364A CN111492471A CN 111492471 A CN111492471 A CN 111492471A CN 201880082364 A CN201880082364 A CN 201880082364A CN 111492471 A CN111492471 A CN 111492471A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor substrate
film
metal oxide
porous metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880082364.5A
Other languages
English (en)
Other versions
CN111492471B (zh
Inventor
松原弘
泉谷淳子
大江秀明
根本益太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111492471A publication Critical patent/CN111492471A/zh
Application granted granted Critical
Publication of CN111492471B publication Critical patent/CN111492471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/14—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature
    • G01N27/16—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature caused by burning or catalytic oxidation of surrounding material to be tested, e.g. of gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体装置(100)具备：半导体基板(110)，具有相互对置的第一主面(110A)以及第二主面(110B)；以及多孔金属氧化膜(180)，形成在半导体基板(110)的第一主面(110A)侧，并且具有多个细孔。半导体基板(110)构成为：在第一主面(110A)侧具有与多孔金属氧化膜(180)电连接的连接部(111)，并且从第二主面(110B)侧到第一主面(110A)侧的连接部(111)提供供电路径。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有多孔金属氧化膜的半导体装置及其制造方法。
背景技术
例如，通过在酸性电解液中对铝进行阳极氧化时形成柱状的规则的细孔结构的自组织化来设置多孔金属氧化膜。这样的多孔金属氧化膜利用增大的表面积、细孔的内部空间、较高的规则性等，而研究了向滤波器、光子晶体、记录介质、传感器等的应用。
例如，专利文献1公开了如下的阳极氧化膜的制造方法：预先在支承基板设置通孔，之后将被阳极氧化膜粘合于支承基板，通过通孔取出阳极氧化的阳极用导线，在吸附支承基板的背面的同时使被阳极氧化膜整体浸渍于阳极氧化液来进行阳极氧化。
然而，在阳极氧化用的支承基板之上设置被阳极氧化膜来进行阳极氧化的方法中，需要从支承基板剥离通过阳极氧化制造出的多孔金属氧化膜(阳极氧化膜)，并转印到半导体装置等。另外，即使将具备被阳极氧化膜的半导体装置粘合于支承基板，在为了设置电路、元件等而在内部具有绝缘层的半导体装置中，也不能够进行基于相同的方法的阳极氧化膜的制造。
例如，在专利文献2的半导体装置的制造方法中，公开了在半导体装置的表面设置蚀刻为规定的图案的被阳极氧化膜的工序、和对被阳极氧化膜进行阳极氧化处理来形成多孔金属氧化膜的工序。
专利文献1：日本特开昭61－99339号公报
专利文献2：日本特开平11－006811号公报
然而，在专利文献2所记载的半导体装置的制造方法中，需要在半导体基板晶圆的表面侧，设置供给用于阳极氧化的化成电压的供电焊盘、将被阳极氧化膜与供电焊盘电连接的供电线等。因此，在半导体基板晶圆的单位表面积能够制造的半导体装置的数目减少。另外，若供电焊盘与各个被阳极氧化膜之间的距离、即供电线的长度不同，则阳极氧化的条件在各个被阳极氧化膜中变动，各个多孔金属氧化膜的品质变动。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供能够实现制造效率的改善的半导体装置。
本发明的一方式的半导体装置具备：半导体基板，具有相互对置的第一主面以及第二主面；以及多孔金属氧化膜，形成在半导体基板的第一主面侧，并且具有多个细孔，半导体基板构成为：在第一主面侧具有与多孔金属氧化膜电连接的连接部，并且从第二主面侧到第一主面侧的连接部提供供电路径。
本发明的其它的一方式的半导体装置的制造方法具备：准备具有相互对置的第一主面以及第二主面的半导体基板的工序；在半导体基板的第一主面侧设置被阳极氧化膜的工序；以及通过从半导体基板的第二主面侧进行供电，使设置在半导体基板的第一主面侧的被阳极氧化膜阳极氧化，来形成具有多个细孔的多孔金属氧化膜的工序。
根据本发明，能够提供能够实现制造效率的改善的半导体装置。
附图说明
图1是示意性地表示第一实施方式的半导体装置的构成的剖视图。
图2是示意性地表示第一实施方式的半导体装置的构成的俯视图。
图3是示意性地表示作为第一实施方式的半导体装置的电路的安装例的电路图。
图4是示意性地表示第一实施方式的半导体装置的制造方法中的形成被阳极氧化膜的工序的流程图。
图5是示意性地表示第一实施方式的半导体装置的制造方法中的进行阳极氧化的工序的流程图。
图6是示意性地表示设置绝缘膜的工序的剖视图。
图7是示意性地表示设置高浓度区域的工序的剖视图。
图8是示意性地表示设置被阳极氧化膜的工序的剖视图。
图9是示意性地表示在被阳极氧化膜设置多个凹部的工序的剖视图。
图10是示意性地表示割断半导体基板晶圆来单片化为多个半导体装置的工序的剖视图。
图11是示意性地表示第二实施方式的半导体装置的构成的剖视图。
图12是示意性地表示第三实施方式的半导体装置的构成的剖视图。
图13是示意性地表示第四实施方式的半导体装置的构成的剖视图。
图14是示意性地表示第五实施方式的半导体装置的构成的剖视图。
图15是示意性地表示第六实施方式的半导体装置的构成的剖视图。
图16是示意性地表示第七实施方式的半导体装置的构成的剖视图。
图17是示意性地表示第八实施方式的半导体装置的构成的剖视图。
图18A是示意性地表示第九实施方式的半导体装置的构成的剖视图。
图18B是示意性地表示第九实施方式的半导体装置中的电容器的其它的构成例的剖视图。
图19是示意性地表示第十实施方式的半导体装置的构成的剖视图。
图20是示意性地表示第十一实施方式的半导体装置的催化剂膜的构成的剖视图。
图21是示意性地表示第十二实施方式的半导体装置的催化剂膜的构成的剖视图。
图22是示意性地表示第十三实施方式的半导体装置的构成的剖视图。
图23是示意性地表示第十四实施方式的半导体装置的构成的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在第二实施方式及其之后的各实施方式中，以与第一实施方式相同或者相似的附图标记表示与第一实施方式相同或者相似的构成要素，并适当地省略详细的说明。另外，对于在第二实施方式及其之后的各实施方式中得到的效果，适当地对与第一实施方式相同的效果省略说明。各实施方式的附图为例示，各部的尺寸、形状为示意性的尺寸、形状，并不应该理解为将本申请发明的技术范围限定于该实施方式。
在各个附图中，为了使各个附图相互的关系明确，以便于理解各部件的位置关系，有时方便地附加由X轴、Y轴、以及Z轴构成的正交坐标系(XYZ坐标系)。该情况下，例如将与X轴平行的方向称为“X轴方向”。对与其它的轴平行的方向也相同。在以下的说明中，将Z轴正方向侧称为上(上方)。此外，X轴方向并不限定于箭头的正方向，也包含与箭头相反的负方向。另外，将与根据X轴以及Y轴确定的面平行的面称为“XY面”，以下，对与根据其它的轴确定的面平行的面也相同。
＜第一实施方式＞
首先，参照图1以及图2，对本发明的第一实施方式的半导体装置100的构成进行说明。图1是示意性地表示第一实施方式的半导体装置的构成的剖视图。图2是示意性地表示第一实施方式的半导体装置的构成的俯视图。
半导体装置100例如相当于具备电路、元件等的集成电路。半导体装置100具备半导体基板110、绝缘膜120、供电线170以及多孔金属氧化膜180。
半导体基板110具有与XY面平行的第一主面110A以及第二主面110B。第一主面110A是Z轴正方向侧的主面，第二主面110B是Z轴负方向侧的主面。在从第一主面110A的法线方向观察时，半导体基板110为矩形形状。但是，半导体基板110的形状并不限定于上述，也可以是多边形、圆形、椭圆形或者组合了这些形状的形状。
半导体基板110作为与在阳极氧化处理时，用于向设置于半导体基板110的第一主面110A侧的阳极供给化成电压的外部端子连接的供电焊盘发挥作用。具体而言，在制造工序中，在半导体基板110的第一主面110A侧设置被阳极氧化膜，并从与半导体基板110的第二主面110B侧连接的外部端子进行供电。这样一来，被阳极氧化膜阳极氧化，在半导体基板110的第一主面110A侧形成作为阳极氧化膜的多孔金属氧化膜180。像这样从半导体基板110的第二主面110B对第一主面110A进行供电，所以半导体基板110构成为：在第一主面110A侧具有与多孔金属氧化膜180电连接的连接部111，并且从第二主面110B侧到第一主面110A侧的连接部111提供供电路径。
这里，将半导体装置100与通过从设置在半导体基板晶圆的第一主面侧的供电焊盘导出的多个供电线向多个被阳极氧化膜供给化成电压而形成的半导体装置进行比较。即，与在半导体基板不设置连接部，在第一主面侧仅残留与多孔金属氧化膜电连接的供电线的半导体装置进行比较。根据本实施方式，例如，也可以不在半导体基板晶圆的第一主面侧设置供电焊盘、供电线，所以能够使能够在一个半导体基板晶圆制造的半导体装置100的数目增加。另外，在半导体装置100中，能够抑制向各个被阳极氧化膜供给化成电压的各个供电线的长度的不同所引起的化成电压的变动。换句话说，在半导体装置100中，能够抑制在形成在同一半导体基板晶圆的多个多孔金属氧化膜间的细孔的密度、尺寸的变动。根据以上，能够提供能够改善制造效率的半导体装置100。另外，与通过转印在半导体装置设置多孔金属氧化膜的构成相比较，在半导体装置100中，能够提高多孔金属氧化膜180的紧贴强度。因此，能够实现半导体装置100的可靠性的改善。
例如通过p型或者n型的硅基板形成半导体基板110。半导体基板110的材料并不特别限定，也可以通过碳化硅(SiC)、砷化镓(GaAs)等化合物半导体基板形成。关于半导体基板110，只要是在第二主面110B具有半导体的基板，则并不限定于上述，例如也可以是SOI(Silicon on Insulator：绝缘体上硅)基板。优选半导体基板110的电阻率在100Ω·cm以下。据此，在半导体基板110的第二主面110B连接外部端子施加化成电压时，能够降低半导体基板110内部的功率损耗。因此，能够抑制半导体基板晶圆内的各个半导体基板110的位置所引起的多孔金属氧化膜180的细孔的密度、尺寸的变动。
优选连接部111在半导体基板110的第一主面110A具有电阻率比周围低的区域。例如，在半导体基板110为硅基板的情况下，连接部111具有杂质浓度比周围高的高浓度区域。据此，能够在半导体基板110与供电线170之间的界面处进行欧姆接触。换句话说，在半导体装置100的制造工序中，能够降低半导体基板110与供电线170之间的界面处的功率损耗。
绝缘膜120设置在半导体基板110与多孔金属氧化膜180之间。绝缘膜120例如覆盖半导体基板110的第一主面110A。例如通过氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)等设置绝缘膜120。通过PVD(Physical Vapor Deposition：物理气相沉积)法或者CVD(ChemicalVapor Deposition：化学气相沉积)法设置绝缘膜120。也可以通过半导体基板110的热氧化设置绝缘膜120。例如，在半导体基板110为硅基板的情况下，能够通过对半导体基板110进行热氧化来设置作为氧化硅的绝缘膜120。
在绝缘膜120形成有通孔CH11。通孔CH11沿Z轴方向贯通绝缘膜120。在俯视半导体基板110的第一主面110A时，通孔CH11与连接部111重叠。换句话说，多孔金属氧化膜180通过通孔CH11与半导体基板110的连接部111电连接。这样，即使在半导体基板110与多孔金属氧化膜180之间设置有绝缘膜120，在半导体装置100中，也能够通过从半导体基板110的第二主面110B侧的供电来形成多孔金属氧化膜180。在图3所示的例子中，通孔11与多孔金属氧化膜180重叠，但也可以在多孔金属氧化膜180的外侧。此外，也可以省略绝缘膜120。换句话说，多孔金属氧化膜180也可以设置在半导体基板110之上，或者设置在多层基板的半导体层之上。
供电线170将连接部111与多孔金属氧化膜180电连接。供电线170相当于第一金属膜的一部分，设置在绝缘膜120之上以及通孔CH11的内部。通过具备供电线170，能够在俯视半导体基板110的第一主面110A时，在多孔金属氧化膜180的外侧设置连接部111。因此，能够在半导体基板110与多孔金属氧化膜180之间设置元件、电路等。供电线170与半导体基板110的连接部111接触，并与多孔金属氧化膜180的半导体基板110侧的面接触。换句话说，在俯视半导体基板110的第一主面110A时，供电线170与多孔金属氧化膜180重叠。因此，在对被阳极氧化膜进行阳极氧化形成多孔金属氧化膜180时，能够抑制被阳极氧化膜的面内的化成电压的变动。因此，能够抑制多孔金属氧化膜180的面内的细孔的密度、尺寸的变动。
供电线170具备Al、Cu、Ti、Ta等。供电线170既可以是单层结构也可以是多层结构。在多层结构的情况下，供电线170例如在绝缘膜120侧具备具有Ti、TiN、Ta、TaN等的阻挡层，在相反侧具备相同的覆盖层。在阻挡层与覆盖层之间具备具有W、Al、Cu等的导电层。
多孔金属氧化膜180形成在半导体基板110的第一主面110A侧。多孔金属氧化膜180具有多个细孔181。多个细孔181在多孔金属氧化膜180中向与半导体基板110侧的相反侧开口，并且沿Z轴方向延伸。据此，能够使多孔金属氧化膜180的与半导体基板110侧的相反侧的表面积增大。例如，在与XY面平行的方向规则地排列多个细孔181。在俯视半导体基板110的第一主面110A时，多个细孔181各自的开口形状例如为六边形。多个细孔181各自的开口形状并不限定于上述，也可以是三角形、四边形等多边形、圆形、椭圆形以及这些形状的组合。
作为多孔金属氧化膜180的例子，能够列举氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化硅、氧化锡、氧化锌、氧化钨等的阳极氧化膜。但是，多孔金属氧化膜180并不限定于上述，也可以是其它的阳极氧化膜。例如，多孔金属氧化膜180也可以是AlSi、AlCu、AlSiCu等合金的阳极氧化膜。
接下来，参照图3～图10，对第一实施方式的半导体装置100的制造方法进行说明。图3是示意性地表示作为第一实施方式的半导体装置的电路的安装例的电路图。图4是示意性地表示第一实施方式的半导体装置的制造方法中的形成被阳极氧化膜的工序的流程图。图5是示意性地表示第一实施方式的半导体装置的制造方法中的进行阳极氧化的工序的流程图。图6是示意性地表示设置绝缘膜的工序的剖视图。图7是示意性地表示设置高浓度区域的工序的剖视图。图8是示意性地表示设置被阳极氧化膜的工序的剖视图。图9是示意性地表示在被阳极氧化膜设置多个凹部的工序的剖视图。图10是示意性地表示割断半导体基板晶圆而单片化为多个半导体装置的工序的剖视图。
首先，准备半导体基板Z10(S11)。这里，准备具有相互对置的第一主面Z10A以及第二主面Z10B的半导体基板Z10。半导体基板Z10相当于能够形成多个半导体装置的集合基板，能够使用半导体基板晶圆或者对半导体基板晶圆进行分割后的基板。通过一般的半导体基板晶圆的形成工序准备半导体基板Z10。
接下来，设置绝缘膜Z20(S12)。在半导体基板Z10的第一主面Z10A侧设置绝缘膜Z20。如图5所示，绝缘膜Z20覆盖半导体基板Z10的第一主面Z10A。通过PVD法、CVD法、热氧化处理等设置绝缘膜Z20。此外，也可以先准备绝缘膜Z20，并在绝缘膜Z20之上设置半导体基板Z10。例如，也可以在绝缘膜Z20之上设置LTPS(Low-Temperature PolycrystallineSilicon：低温多晶硅)等半导体薄膜作为半导体基板Z10。
接下来，在绝缘膜Z20形成通孔CHZ1(S13)。首先，将抗蚀剂Z01设置为覆盖绝缘膜Z20。接下来，如图6所示，对抗蚀剂Z01进行图案化来形成与通孔CHZ1对应的开口部。接下来，将抗蚀剂Z01用作掩模，对绝缘膜Z20进行蚀刻。
接下来，对半导体基板Z10进行离子注入(S14)。从半导体基板Z10的第一主面Z10A侧注入杂质离子。此时，将绝缘膜Z20用作掩模，通过通孔CHZ1向连接部Z11注入杂质离子。由此，能够使连接部Z11为高浓度区域。此外，关于连接部Z11的形成方法，只要能够使电阻率降低，则并不限定于上述的方法，也可以利用准分子激光照射、等离子体处理等。
接下来，设置供电线Z70(S15)。在绝缘膜Z20之上设置供电线Z70。此时，供电线Z70填埋在通孔CHZ1的内部，并与连接部Z11接触。此外，也可以通过导通孔电极填埋连接部Z11的内部。在这样的构成中，供电线Z70通过导通孔电极与连接部Z11电连接。另外，在这样的构成中，即使在绝缘膜Z20的沿着Z轴方向的厚度较大的情况下，也能够抑制供电线Z70与半导体基板Z10之间的电连接的断线。
接下来，设置被阳极氧化膜Z89(S16)。在供电线Z70之上设置被阳极氧化膜Z89。关于被阳极氧化膜Z89的材料，只要是通过阳极氧化处理形成多孔金属氧化膜的材料，则并不特别限定，例如，通过Al、Ta、Ti、Zr、Sn、Zn、AlSi、AlCu、AlSiCu等设置。对供电线Z70以及被阳极氧化膜Z89进行图案化。在图7所示的例子中，通过使用了抗蚀剂Z02的蚀刻对供电线Z70以及被阳极氧化膜Z89进行图案化。供电线Z70以及被阳极氧化膜Z89既可以一并蚀刻为相同的图案，也可以分别蚀刻为不同的图案。
接下来，在被阳极氧化膜Z89形成多个凹部ST(S21)。如图8所示，在被阳极氧化膜Z89的与半导体基板Z10侧的相反侧设置多个凹部ST。多个凹部ST相当于多孔金属氧化膜的多个细孔的起点。换句话说，从多个凹部ST沿着Z轴方向形成多个细孔。通过将模具按压至被阳极氧化膜Z89，转印模具表面的凹凸来形成多个凹部ST。将像这样预先在被阳极氧化膜Z89设置多个凹部ST称为纹理处理。通过实施纹理处理，能够提高多孔金属氧化膜的多个细孔的规则性。能够根据多个凹部ST的形状、排列，控制多孔金属氧化膜的多个细孔的形状、排列。此外，也可以省略在被阳极氧化膜Z89形成多个凹部ST的工序。即使在这样的情况下，也能够通过适当地设定阳极氧化处理的条件，通过自组织化在多孔金属氧化膜形成多个细孔。
接下来，对抗蚀剂Z03进行图案化(S22)。抗蚀剂Z03用于防止在阳极氧化处理时被阳极氧化膜Z89的侧面、供电线Z70的与电解液的接触，并且在Z轴方向上与被阳极氧化膜Z89对置的区域开口。
接下来，设置供电夹具(S23)。供电夹具与半导体基板Z10的第二主面10B连接。供电夹具将半导体基板Z10与外部电源电连接，并且通过气动卡盘等保持半导体基板Z10。
接下来，将被阳极氧化膜Z89的表面浸渍于电解液(S24)。例如，在被阳极氧化膜Z89为Al、AlSi、AlCu、AlSiCu的情况下，电解液能够使用硫酸、草酸、磷酸等。
接下来，进行阳极氧化处理(S25)。通过作为阳极对被阳极氧化膜Z89供给5～100V的化成电压，能够形成具有直径5～200nm的细孔的多孔金属氧化膜Z80。其后，通过将多孔金属氧化膜Z80浸渍于磷酸等能够使氧化铝溶解的溶液，能够将细孔的直径扩大至所希望的大小。此外，作为供电方法，不仅能够应用直流法，也能够应用交流法、交流直流叠加法、脉冲法。
接下来，除去抗蚀剂(S26)。在除去抗蚀剂Z03之后，沿着切割线BL切割半导体基板Z10，来单片化为多个半导体装置Z00。半导体基板Z10的切割方法既可以是基于切割机的方法，也可以是利用了激光的隐形切割。
接下来，参照图11，对第二实施方式的半导体装置200的构成进行说明。图11是示意性地表示第二实施方式的半导体装置的构成的剖视图。
第二实施方式的半导体装置200与半导体装置100相同地具备半导体基板210、绝缘膜220、供电线270以及多孔金属氧化膜280。另外，在半导体基板210设置有连接部211，供电线270通过通孔CH21与半导体基板210电连接。
第二实施方式的半导体装置200在具备绝缘膜230、240、信号线231、232、241、242、电极焊盘233、243以及元件261这一点，与半导体装置100不同。
绝缘膜230设置在绝缘膜220与多孔金属氧化膜280之间。绝缘膜230设置在绝缘膜220之上。绝缘膜240设置在绝缘膜230与多孔金属氧化膜280之间。绝缘膜240设置在绝缘膜230之上。在绝缘膜230形成有通孔CH22，在绝缘膜240形成有通孔CH23。通孔CH22也贯通绝缘膜240。此外，通孔CH21也贯通绝缘膜230以及绝缘膜240。
信号线231、232、241、242传递向半导体装置200的输入信号或者来自半导体装置200的输出信号。信号线231设置在绝缘膜220与绝缘膜230之间，信号线232设置在通孔CH22的内部以及绝缘膜240之上。信号线232与外部电路电连接。信号线231在通孔CH22中与信号线232电连接。信号线241设置在绝缘膜230与绝缘膜240之间，信号线242设置在通孔CH23的内部以及绝缘膜240之上。信号线242与外部电路电连接。信号线241在通孔CH23中与信号线242电连接。供电线270、信号线232以及信号线242分别相当于第一金属膜的一部分。能够通过相同的工序同时设置供电线270、信号线232以及信号线242。另外，供电线270、信号线232以及信号线242分别相互电分离。据此，能够将半导体基板210以及供电线270接地。
电极焊盘233是用于与外部电路电连接的连接端子，设置在信号线232之上。电极焊盘243是用于与外部电路电连接的连接端子，设置在信号线242之上。电极焊盘233以及电极焊盘243例如通过引线键合与外部电路连接，所以优选由与焊线的紧贴性良好的材料构成。也可以作为与电极焊盘233以及电极焊盘243同层的金属膜来形成多孔金属氧化膜280的阳极氧化前的被阳极氧化膜。换句话说，通过与电极焊盘233以及电极焊盘243相同的工序同时设置被阳极氧化膜。然后，也可以仅被阳极氧化膜被阳极氧化，成为多孔金属氧化膜280。此时，多孔金属氧化膜280具有电极焊盘233以及电极焊盘243所包含的金属材料的氧化物。据此，能够使半导体装置的制造工序简单化。
元件261设置在绝缘膜220与绝缘膜230之间，与信号线231电连接。元件261例如设置在半导体基板210与多孔金属氧化膜280之间。元件261是电阻器、电感器、电容器、二极管、TFT(Thin Film Transistor：薄膜晶体管)等电路元件、半导体元件等各种元件，或者组合了这些元件的电路。这样，根据半导体装置200，能够直接在通过层叠而集成的电路基板形成多孔金属氧化膜280。
在半导体装置200中，也可以进一步在半导体基板210与多孔金属氧化膜280之间层叠绝缘膜。另外，在半导体装置200中，也可以进一步在半导体基板210与多孔金属氧化膜280之间层叠半导体膜或者金属膜。
接下来，参照图12，对第三实施方式的半导体装置300的构成进行说明。图12是示意性地表示第三实施方式的半导体装置的构成的剖视图。
第三实施方式的半导体装置300与半导体装置200相同地具备半导体基板310、绝缘膜320、330、340、供电线370、多孔金属氧化膜380、信号线331、332、341、342、电极焊盘333、343以及元件361。另外，在半导体基板310设置有连接部311，供电线370通过通孔CH31与半导体基板310电连接。在绝缘膜330形成有通孔CH32，在绝缘膜340形成有通孔CH33。
第三实施方式的半导体装置300在具备元件362、363这一点，与半导体装置200不同。元件362设置在绝缘膜330与绝缘膜340之间，并与信号线341电连接。元件363设置在绝缘膜340之上。如图12所示，也可以在俯视半导体基板310的第一主面310A时，元件362、363设置在多孔金属氧化膜380的外侧。在这样的半导体装置300中，也能够得到与半导体装置200相同的效果。
接下来，参照图13，对第四实施方式的半导体装置400的构成进行说明。图13是示意性地表示第四实施方式的半导体装置的构成的剖视图。
第四实施方式的半导体装置400与半导体装置200相同地具备半导体基板410、绝缘膜420、430、440、供电线470、多孔金属氧化膜480、信号线431、432、441、442、电极焊盘433、443以及元件461。另外，在半导体基板410设置有连接部411，供电线470通过通孔CH41与半导体基板410电连接。在绝缘膜430形成有通孔CH42，在绝缘膜440形成有通孔CH43。
第四实施方式的半导体装置400在还具备覆盖多孔金属氧化膜480的端部的至少一部分的保护膜491这一点，与半导体装置200不同。据此，保护膜491能够抑制水分向半导体装置400侵入，能够抑制半导体装置400的劣化。
接下来，参照图14，对第五实施方式的半导体装置500的构成进行说明。图14是示意性地表示第五实施方式的半导体装置的构成的剖视图。
第五实施方式的半导体装置500与半导体装置200相同地具备半导体基板510、绝缘膜520、530、540、供电线570、多孔金属氧化膜580、信号线531、532、541、542、电极焊盘533、543以及元件561。另外，在半导体基板510设置有连接部511，供电线570通过通孔CH51与半导体基板510电连接。在绝缘膜530形成有通孔CH52，在绝缘膜540形成有通孔CH53。
第五实施方式的半导体装置500在供电线570与多孔金属氧化膜580的端部接触这一点，与半导体装置200不同。多孔金属氧化膜580例如与绝缘膜540接触。据此，能够使多孔金属氧化膜580的表面积增大。例如能够通过将供电线570的一部分作为阳极氧化膜使其阳极氧化来形成这样的多孔金属氧化膜580。换句话说，多孔金属氧化膜580具有供电线570所包含的金属材料的氧化物。据此，能够通过省略被阳极氧化膜的形成工序，来使半导体装置500的制造工序简单化。
接下来，参照图15，对第六实施方式的半导体装置600的构成进行说明。图15是示意性地表示第六实施方式的半导体装置的构成的剖视图。
第六实施方式的半导体装置600与半导体装置200相同地具备半导体基板610、绝缘膜620、630、640、供电线670、多孔金属氧化膜680、信号线631、632、641、642、电极焊盘633、643以及元件661。另外，在半导体基板610设置有连接部611，供电线670通过通孔CH61与半导体基板610电连接。在绝缘膜630形成有通孔CH62，在绝缘膜640形成有通孔CH63。
第六实施方式的半导体装置600在供电线670设置在绝缘膜630与绝缘膜640之间，多孔金属氧化膜680与绝缘膜640沿着与XY面平行的方向排列这一点，与半导体装置200不同。此时，供电线670以及信号线641相当于设置在绝缘膜630(相当于第一绝缘膜。)的与半导体基板610侧的相反侧的第一金属膜。而且，信号线632以及信号线642相当于设置在绝缘膜640(相当于第二绝缘膜。)的与半导体基板610侧的相反侧的第二金属膜。根据本实施方式的半导体装置600，能够在与多孔金属氧化膜680相比远离半导体基板610的层中也集成元件、电路等。此外，多孔金属氧化膜680也可以构成电容器等元件，并被绝缘膜640覆盖。
接下来，参照图16，对第七实施方式的半导体装置700的构成进行说明。图16是示意性地表示第七实施方式的半导体装置的构成的剖视图。
第七实施方式的半导体装置700与半导体装置600相同地具备半导体基板710、绝缘膜720、730、740、供电线770、多孔金属氧化膜780、信号线731、732、741、742、电极焊盘733、743以及元件761。另外，在半导体基板710设置有连接部711，供电线770通过通孔CH71与半导体基板710电连接。在绝缘膜730形成有通孔CH72，在绝缘膜740形成有通孔CH73。
第七实施方式的半导体装置700在还具备覆盖绝缘膜740(相当于第二绝缘膜。)的保护膜791这一点，与半导体装置600不同。保护膜791覆盖绝缘膜740的与多孔金属氧化膜780对置的开口区域的内侧面。据此，保护膜791能够抑制水分向半导体装置700侵入，能够抑制半导体装置700的劣化。
接下来，参照图17，对第八实施方式的半导体装置800的构成进行说明。图17是示意性地表示第八实施方式的半导体装置的构成的剖视图。
第八实施方式的半导体装置800与半导体装置200相同地具备半导体基板810、绝缘膜820、830、840、供电线870、多孔金属氧化膜880、信号线831、832、841、842、电极焊盘833、843以及元件861。另外，在半导体基板810设置有连接部811，供电线870通过通孔CH81与半导体基板810电连接。在绝缘膜830形成有通孔CH82，在绝缘膜840形成有通孔CH83。
第八实施方式的半导体装置800在还在半导体基板810的第二主面810B侧具备背面金属膜819这一点，与半导体装置200不同。据此，在阳极氧化处理时，能够降低供电夹具与半导体基板810之间的接触电阻。换句话说，能够降低半导体装置800的制造工序中的功率损耗，抑制多孔金属氧化膜880的细孔的密度、尺寸的变动。
接下来，参照图18A以及图18B，对第九实施方式的半导体装置900的构成进行说明。图18A是示意性地表示第九实施方式的半导体装置的构成的剖视图。图18B是示意性地表示第九实施方式的半导体装置中的电容器的其它的构成例的剖视图。
第九实施方式的半导体装置900与半导体装置600相同地具备半导体基板910、绝缘膜920、930、940、供电线970、多孔金属氧化膜980、信号线931、932、941、942、电极焊盘933、943以及元件961。另外，在半导体基板910设置有连接部911，供电线970通过通孔CH91与半导体基板910电连接。在绝缘膜930形成有通孔CH92，在绝缘膜940形成有通孔CH93。
图18A所示的第九实施方式的半导体装置900在还具备将多孔金属氧化膜980作为介电膜在与供电线970之间形成静电电容的电容器电极993这一点，与半导体装置600不同。电容器电极993设置在多孔金属氧化膜980的与半导体基板910侧的相反侧，并且向多孔金属氧化膜980的多个细孔的内部延伸。根据本实施方式的半导体装置900，能够增大电容器的对置电极的对置面积。即，在半导体装置900中，能够增大通过供电线970以及电容器电极993形成的静电电容。在电容器电极993之上设置有电极焊盘994。电极焊盘994与电极焊盘933以及电极焊盘943相同地是与外部电路电连接的外部端子，例如是引线键合的键合焊盘。电容器电极993通过电极焊盘994被施加电压。此外，也可以省略电极焊盘994。换句话说，也可以通过形成在半导体装置900的布线对电容器电极993施加电压。
如图18B所示，第九实施方式的半导体装置900也可以还在电容器电极993之上具备介电膜996以及电容器电极998。电容器电极993相当于第一电容器电极。在电容器电极993与电容器电极998之间形成静电电容。电容器电极998相当于第二电容器电极。介电膜996设置于电容器电极993的与半导体基板910侧的相反侧，并向多孔金属氧化膜980的多个细孔的内部延伸。换句话说，介电膜996夹着电容器电极993与多孔金属氧化膜980对置，并沿着多孔金属氧化膜980的多个细孔的内壁延伸。电容器电极998设置在介电膜996的与半导体基板910侧的相反侧，并夹着介电膜996与电容器电极993对置。电极焊盘994设置在电容器电极998之上。介电膜996能够变更其介电常数、膜厚。因此，在半导体装置900中，能够增大通过电容器电极993以及电容器电极998形成的静电电容，并且能够适当地调整静电电容的大小。
接下来，参照图19，对第十实施方式的半导体装置A00的构成进行说明。图19是示意性地表示第十实施方式的半导体装置的构成的剖视图。
第十一实施方式的半导体装置A00与半导体装置400相同地具备半导体基板A10、绝缘膜A20、A30、A40、供电线A70、多孔金属氧化膜A80、信号线A31、A32、A41、A42、电极焊盘A33、A43、元件A61以及保护膜A91。另外，在半导体基板A10设置有连接部A11，供电线A70通过通孔CHA1与半导体基板A10电连接。在绝缘膜A30形成有通孔CHA2，在绝缘膜A40形成有通孔CHA3。
第十一实施方式的半导体装置A00在还具备催化剂膜A95这一点，与半导体装置400不同。催化剂膜A95设置在多孔金属氧化膜A80的与半导体基板A10侧的相反侧，吸附气体。在元件A61配置有检测与催化剂膜A95的气体的吸附量对应的温度变化的气体检测元件。据此，能够提供具有气体检测功能的半导体装置A00。
元件A61(气体检测元件)例如是测定基于温度变化的电阻器的电阻率的变化的电路。作为这样的元件A61，例如能够使用惠斯通电桥电路。通过对其设置电源和电流检测单元，能够测定电阻率的变化。元件A61(气体检测元件)也可以是检测温度变化作为电特性的变化的半导体温度传感器。作为这样的元件A61，例如能够使用FET或者TFT等半导体元件。据此，能够以更高的灵敏度检测温度变化。
元件A61例如也可以是检测燃烧吸附于催化剂膜A95的气体时的燃烧热的气体检测元件。元件A61也可以是检测气体吸附于催化剂膜A95时或者气体从催化剂膜A95脱离时的反应热的气体检测元件。元件A61(气体检测元件)设置在半导体基板A10与多孔金属氧化膜A80之间。据此，能够提高气体检测元件的灵敏度。
此外，在图19所图示的例子中，催化剂膜A95是沿着多孔金属氧化膜A80的多个细孔A81的内部的表面延伸的连续的薄膜。据此，多孔金属氧化膜A80的表面积增大，所以能够增大催化剂膜A95的表面积。因此，能够提高气体检测元件的灵敏度。
接下来，参照图20，对第十一实施方式的半导体装置的催化剂膜B95的构成进行说明。图20是示意性地表示第十一实施方式的半导体装置的催化剂膜的构成的剖视图。
第十二实施方式的半导体装置的催化剂膜B95在多孔金属氧化膜B80的多个细孔B81的内部的表面形成为多个岛状这一点，与催化剂膜A95不同。根据本实施方式的催化剂膜B95，与第十一实施方式的半导体装置的催化剂膜A95相比，能够增大表面积。
接下来，参照图21，对第十二实施方式的半导体装置的催化剂膜C95的构成进行说明。图21是示意性地表示第十二实施方式的半导体装置的催化剂膜的构成的剖视图。
第十二实施方式的半导体装置的催化剂膜C95在多孔金属氧化膜C80的多个细孔C81的外侧的表面形成为多个岛状这一点，与催化剂膜A95不同。在通过涂布工序设置催化剂膜C95时，根据多孔金属氧化膜C80，因表面张力而限制催化剂膜C95的润湿扩展，催化剂膜C95在多个细孔C81之间的凸部的前端形成为岛状。据此，与在平面上设置为薄膜状的催化剂膜相比，能够增大催化剂膜C95的表面积。
接下来，参照图22，对第十三实施方式的半导体装置D00的构成进行说明。图22是示意性地表示第十三实施方式的半导体装置的构成的剖视图。
第十三实施方式的半导体装置D00与半导体装置A00相同地具备半导体基板D10、绝缘膜D20、D30、D40、供电线D70、多孔金属氧化膜D80、信号线D31、D32、D41、D42、电极焊盘D33、D43、元件D61、保护膜D91以及催化剂膜D95。另外，在半导体基板D10设置有连接部D11，供电线D70通过通孔CHD1与半导体基板D10电连接。在绝缘膜D30形成有通孔CHD2，在绝缘膜D40形成有通孔CHD3。
第十三实施方式的半导体装置D00在除去半导体基板D10的与多孔金属氧化膜D80对置的区域的至少一部分这一点，与半导体装置A00不同。据此，能够减少导热路径，减小元件D61(气体检测元件)以及催化剂膜D95的周围的热容量。由此，能够提高气体检测元件的灵敏度。另外，在绝缘膜D20、D30、D40中，在多孔金属氧化膜D80的周围形成有狭缝SL。具有元件D61(气体检测元件)以及催化剂膜D95的狭缝SL的内侧的区域通过桥BR与狭缝SL的外侧的区域连结并保持。供电线D70、信号线D31等布线通过桥BR连接。通过形成狭缝SL，能够减少导热路径，能够减小元件D61(气体检测元件)以及催化剂膜D95的周围的热容量。
接下来，参照图23，对第十四实施方式的半导体装置E00的构成进行说明。图23是示意性地表示第十四实施方式的半导体装置的构成的剖视图。
第十四实施方式的半导体装置E00与半导体装置A00相同地具备半导体基板E10、绝缘膜E20、E30、E40、供电线E70、多孔金属氧化膜E80、信号线E31、E32、E41、E42、电极焊盘E33、E43、元件E61、保护膜E91以及催化剂膜E95。另外，在半导体基板E10设置有连接部E11，供电线E70通过通孔CHE1与半导体基板E10电连接。在绝缘膜E30形成有通孔CHE2，在绝缘膜E40形成有通孔CHE3。
第十四实施方式的半导体装置E00在具备元件E62这一点，与半导体装置A00不同。元件E62是能够对催化剂膜E95进行加热的加热元件。加热元件例如是将电转换为热的加热线。元件E62(加热元件)能够使吸附于催化剂膜E95的气体燃烧。或者，元件E62(加热元件)能够促进催化剂膜E95与气体的吸附反应或者脱离反应。即，能够提高元件E61(气体检测元件)的灵敏度。元件E62(加热元件)设置在元件E61(气体检测元件)与多孔金属氧化膜E80之间。据此，能够通过元件E62(加热元件)高效地加热催化剂膜E95。
如以上那样，根据本发明的一方式，提供一种半导体装置100，具备：半导体基板110，具有相互对置的第一主面110A以及第二主面110B；以及多孔金属氧化膜180，形成在半导体基板110的第一主面110A侧，并且具有多个细孔181，半导体基板110构成为：在第一主面110A侧具有与多孔金属氧化膜180电连接的连接部111，并且从第二主面110B侧到第一主面110A侧的连接部111提供供电路径。
根据上述方式，在半导体装置的制造工序中，例如也可以不在半导体基板晶圆的第一主面侧设置供电焊盘、供电线，所以能够使能够在一个半导体基板晶圆中制造的半导体装置的数目增加。另外，在本实施方式的半导体装置中，能够抑制向各个被阳极氧化膜供给化成电压的各个供电线的长度的不同所引起的化成电压的变动。换句话说，在半导体装置中，能够抑制在形成在相同的半导体基板晶圆的多个多孔金属氧化膜间的细孔的密度、尺寸的变动。根据以上，能够提供能够改善制造效率的半导体装置。另外，与通过转印将形成完毕的多孔金属氧化膜设置于半导体装置的构成相比较，在本实施方式的半导体装置中，能够提高多孔金属氧化膜的紧贴强度。因此，能够实现半导体装置的可靠性的改善。
也可以：多个细孔181在多孔金属氧化膜180中向与半导体基板110侧的相反侧开口，并且沿与半导体基板110的第一主面110A交叉的方向延伸。据此，能够增大多孔金属氧化膜的与半导体基板侧的相反侧的表面积。
也可以：半导体装置100还具备设置在半导体基板110与多孔金属氧化膜180之间且形成有通孔CH11的第一绝缘膜120，多孔金属氧化膜180通过第一绝缘膜120的通孔CH11与连接部111电连接。在本实施方式的半导体装置100中，即使在半导体基板与多孔金属氧化膜之间设置了绝缘膜，也能够通过来自半导体基板的第二主面侧的供电形成多孔金属氧化膜。也可以省略绝缘膜。换句话说，多孔金属氧化膜也可以设置在半导体基板之上，或者设置在多层基板的半导体层之上。
也可以：半导体基板110的电阻率在100Ω·cm以下。据此，能够在半导体基板的第二主面连接外部端子施加化成电压时，降低半导体基板内部的功率损耗。因此，能够抑制半导体基板晶圆内的各个半导体基板的位置所引起的多孔金属氧化膜的细孔的密度、尺寸的变动。
也可以：连接部111具有杂质浓度比周围高的高浓度区域。据此，能够在半导体基板与供电线之间的界面处进行欧姆接触。换句话说，在本实施方式的半导体装置中，能够降低半导体基板与供电线之间的界面处的功率损耗。
也可以：半导体装置100还具备第一金属膜，该第一金属膜具备将连接部111与多孔金属氧化膜180电连接的供电线170。据此，能够在俯视半导体基板的第一主面时，在多孔金属氧化膜的外侧设置连接部。因此，能够在半导体基板与多孔金属氧化膜之间设置元件、电路等。
也可以：供电线170与多孔金属氧化膜180的半导体基板110侧的面接触。据此，在对被阳极氧化膜进行阳极氧化来形成多孔金属氧化膜时，能够对被阳极氧化膜的半导体基板侧的整个面施加化成电压，所以能够抑制被阳极氧化膜的面内的化成电压的变动。因此，能够抑制多孔金属氧化膜的面内的细孔的密度、尺寸的变动。
也可以：供电线570与多孔金属氧化膜580的端部接触。据此，能够增大多孔金属氧化膜的表面积。
也可以：半导体装置200还具备设置在半导体基板210的第一主面210A侧并与外部电路电连接的电极焊盘233、243，多孔金属氧化膜280具有电极焊盘233、243所包含的金属材料的氧化物。据此，能够使半导体装置的制造工序简单化。
也可以：多孔金属氧化膜580具有供电线570所包含的金属材料的氧化物。据此，能够通过省略被阳极氧化膜的形成工序，使半导体装置的制造工序简单化。
也可以：第一金属膜还具备与供电线270电分离并与外部电路电连接的信号线232、242。据此，能够使半导体基板以及供电线接地。
也可以：半导体装置900还具备设置在多孔金属氧化膜980的与半导体基板910侧的相反侧，并且向多个细孔的内部延伸的电容器电极993，将多孔金属氧化膜980作为介电膜，在供电线970与电容器电极993之间形成静电电容。根据本实施方式的半导体装置，能够增大相当于电容器的对置电极的供电线与电容器电极的对置面积。因此，能够增大通过供电线以及电容器电极形成的静电电容。
也可以：半导体装置900还具备：电容器电极993，设置在多孔金属氧化膜980的与半导体基板910侧的相反侧，并且向多个细孔的内部延伸；介电膜996，设置在第一电容器电极993的与半导体基板910侧的相反侧，并且向多个细孔的内部延伸；以及第二电容器电极998，其夹着介电膜996与第一电容器电极993对置，在第一电容器电极993与第二电容器电极998之间形成静电电容。据此，能够变更形成电容器的介电膜的介电常数、膜厚。因此，在本实施方式的半导体装置中，能够增大通过第一电容器电极以及第二电容器电极形成的静电电容，并且能够适当地调整静电电容的大小。
也可以：半导体装置A00还具备：催化剂膜A95，设置在多孔金属氧化膜A80的与半导体基板A10侧的相反侧，并且吸附气体；以及气体检测元件A61，检测与气体的吸附量对应的温度变化。据此，能够提供具有气体检测功能的半导体装置。
也可以：气体检测元件A61检测燃烧吸附于催化剂膜A95的气体时的燃烧热。
也可以：气体检测元件A61检测气体吸附于催化剂膜A95时或者气体从催化剂膜A95脱离时的反应热。
根据本发明的气体的一方式，提供一种半导体装置Z00的制造方法，具备：准备具有相互对置的第一主面Z10A以及第二主面Z10B的半导体基板Z10的工序；在半导体基板Z10的第一主面Z10A侧设置被阳极氧化膜Z89的工序；以及通过从半导体基板Z10的第二主面Z10B侧进行供电，使设置于半导体基板Z10的第一主面Z10A侧的被阳极氧化膜Z89阳极氧化，来形成具有多个细孔Z81的多孔金属氧化膜Z80的工序。
根据上述方式，在半导体装置的制造工序中，也可以不在半导体基板晶圆的第一主面侧设置供电焊盘、供电线，所以能够使能够在一个半导体基板晶圆制造的半导体装置的数目增加。另外，在本实施方式的半导体装置中，能够抑制对各个被阳极氧化膜供给化成电压的各个供电线的长度的不同所引起的化成电压的变动。换句话说，能够抑制在形成在相同的半导体基板晶圆的多个多孔金属氧化膜间的细孔的密度、尺寸的变动。根据以上，能够提供能够改善制造效率的半导体装置。另外，与通过转印在半导体装置设置形成完毕的多孔金属氧化膜的制造方法相比较，在本实施方式的半导体装置的制造方法中，能够提高多孔金属氧化膜的紧贴强度。因此，能够实现半导体装置的可靠性的改善。
也可以：多个细孔Z81在多孔金属氧化膜Z80中向与半导体基板Z10侧的相反侧开口，并且沿与半导体基板Z10的第一主面Z10A交叉的方向延伸。据此，能够增大多孔金属氧化膜的与半导体基板侧的相反侧的表面积。
也可以：半导体装置Z00的制造方法还具备：在半导体基板Z10的第一主面Z10A侧设置第一绝缘膜Z20的工序；以及在第一绝缘膜Z20设置通孔CHZ1的工序，在进行阳极氧化的工序中，被阳极氧化膜Z89通过通孔CHZ1被从半导体基板Z10供电。在本实施方式的半导体装置Z00的制造方法中，即使在半导体基板与多孔金属氧化膜之间设置了绝缘膜，也能够通过来自半导体基板的第二主面侧的供电形成多孔金属氧化膜。也可以省略绝缘膜。换句话说，多孔金属氧化膜也可以设置在半导体基板之上，或者设置在多层基板的半导体层之上。
也可以：半导体装置Z00的制造方法还具备从第一主面Z10A侧向半导体基板Z10注入杂质，形成杂质浓度比周围高的高浓度区域的工序。据此，能够在半导体基板与供电线之间的界面处进行欧姆接触。换句话说，在本实施方式的半导体装置的制造方法中，能够降低半导体基板与供电线之间的界面处的功率损耗。
也可以：半导体装置Z00的制造方法还具备设置将半导体基板Z10与多孔金属氧化膜Z80电连接的供电线Z70的工序。据此，能够在俯视半导体基板的第一主面时，在多孔金属氧化膜的外侧设置连接部。因此，能够在半导体基板与多孔金属氧化膜之间设置元件、电路等。
也可以：半导体装置A00的制造方法还具备：设置检测温度变化的气体检测元件A61的工序；以及在多孔金属氧化膜A80的与半导体基板A10侧的相反侧设置吸附气体的催化剂膜A95的工序。据此，能够提供具有气体检测功能的半导体装置。
如以上说明的那样，根据本发明的一方式，能够提供能够实现制造效率的改善的半导体装置。
此外，以上说明的实施方式是用于使本发明的理解变得容易的实施方式，并不用于对本发明进行限定解释。本发明在不脱离其主旨的范围内，能够进行变更/改进，并且在本发明中也包含其等效物。即，只要具备本发明的特征，则本领域技术人员适当地对各实施方式施加了设计变更后的实施方式也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的内容，而能够适当地变更。另外，只要在技术上能够实现，则能够组合各实施方式具备的各要素，只要包含本发明的特征，则将这些要素组合后的实施方式也包含于本发明的范围。
附图标记说明：100…半导体装置，110…半导体基板，110A…第一主面，110B…第二主面，111…连接部，120…绝缘膜，170…供电线，180…多孔金属氧化膜，181…细孔。

Claims (22)

1.一种半导体装置，具备：
半导体基板，具有相互对置的第一主面以及第二主面；以及
多孔金属氧化膜，形成在上述半导体基板的上述第一主面侧，并且具有多个细孔，
上述半导体基板构成为：在上述第一主面侧具有与上述多孔金属氧化膜电连接的连接部，并且从上述第二主面侧到上述第一主面侧的上述连接部提供供电路径。
2.根据权利要求1所述的半导体装置，其中，
上述多个细孔在上述多孔金属氧化膜中向与上述半导体基板侧的相反侧开口，并且沿与上述半导体基板的上述第一主面交叉的方向延伸。
3.根据权利要求1或者2所述的半导体装置，其中，
还具备第一绝缘膜，上述第一绝缘膜设置在上述半导体基板与上述多孔金属氧化膜之间，并且形成有通孔，
上述多孔金属氧化膜通过上述第一绝缘膜的上述通孔与上述连接部电连接。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述半导体基板的电阻率在100Ω·cm以下。
5.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述连接部具有杂质浓度比周围高的高浓度区域。
6.根据权利要求1～5中的任意一项所述的半导体装置，其中，
还具备第一金属膜，上述第一金属膜具备将上述连接部与上述多孔金属氧化膜电连接的供电线。
7.根据权利要求6所述的半导体装置，其中，
上述供电线与上述多孔金属氧化膜的上述半导体基板侧的面接触。
8.根据权利要求6所述的半导体装置，其中，
上述供电线与上述多孔金属氧化膜的端部接触。
9.根据权利要求6～8中的任意一项所述的半导体装置，其中，
还具备电极焊盘，上述电极焊盘设置在上述半导体基板的上述第一主面侧，并且与外部电路电连接，
上述多孔金属氧化膜具有上述电极焊盘所包含的金属材料的氧化物。
10.根据权利要求6～8中的任意一项所述的半导体装置，其中，
上述多孔金属氧化膜具有上述供电线所包含的金属材料的氧化物。
11.根据权利要求6～10中的任意一项所述的半导体装置，其中，
上述第一金属膜还具备信号线，上述信号线与上述供电线电分离，并且与外部电路电连接。
12.根据权利要求7所述的半导体装置，其中，
还具备电容器电极，上述电容器电极设置在上述多孔金属氧化膜的与上述半导体基板侧的相反侧，并且向上述多个细孔的内部延伸，
将上述多孔金属氧化膜作为介电膜，在上述供电线与上述电容器电极之间形成静电电容。
13.根据权利要求1～11中的任意一项所述的半导体装置，其中，
上述半导体装置还具备：
第一电容器电极，设置在上述多孔金属氧化膜的与上述半导体基板侧的相反侧，并且向上述多个细孔的内部延伸；
介电膜，设置在上述第一电容器电极的与上述半导体基板侧的相反侧，并且向上述多个细孔的内部延伸；以及
第二电容器电极，夹着上述介电膜与上述第一电容器电极对置，
在上述第一电容器电极与上述第二电容器电极之间形成静电电容。
14.根据权利要求1～11中的任意一项所述的半导体装置，其中，
上述半导体装置还具备：
催化剂膜，设置在上述多孔金属氧化膜的与上述半导体基板侧的相反侧，并且吸附气体；以及
气体检测元件，检测与上述气体的吸附量对应的温度变化。
15.根据权利要求14所述的半导体装置，其中，
上述气体检测元件检测燃烧吸附于上述催化剂膜的上述气体时的燃烧热。
16.根据权利要求14所述的半导体装置，其中，
上述气体检测元件检测上述气体吸附于上述催化剂膜时或者上述气体从上述催化剂膜脱离时的反应热。
17.一种半导体装置的制造方法，具备：
准备具有相互对置的第一主面以及第二主面的半导体基板的工序；
在上述半导体基板的上述第一主面侧设置被阳极氧化膜的工序；以及
通过从上述半导体基板的上述第二主面侧进行供电，使设置在上述半导体基板的上述第一主面侧的上述被阳极氧化膜阳极氧化，来形成具有多个细孔的多孔金属氧化膜的工序。
18.根据权利要求17所述的半导体装置的制造方法，其中，
上述多个细孔在上述多孔金属氧化膜中向与上述半导体基板侧的相反侧开口，并且沿与上述半导体基板的上述第一主面交叉的方向延伸。
19.根据权利要求17或者18所述的半导体装置的制造方法，其中，还具备：
在上述半导体基板的上述第一主面侧设置第一绝缘膜的工序；以及
在上述第一绝缘膜设置通孔的工序，
在进行上述阳极氧化的工序中，上述被阳极氧化膜通过上述通孔被从上述半导体基板供电。
20.根据权利要求17～19中的任意一项所述的半导体装置的制造方法，其中，
还具备从上述第一主面侧向上述半导体基板注入杂质，形成杂质浓度比周围高的高浓度区域的工序。
21.根据权利要求17～20中的任意一项所述的半导体装置的制造方法，其中，
还具备设置将上述半导体基板与上述多孔金属氧化膜电连接的供电线的工序。
22.根据权利要求17～21中的任意一项所述的半导体装置的制造方法，其中，还具备：
设置检测温度变化的气体检测元件的工序；以及
在上述多孔金属氧化膜的与上述半导体基板侧的相反侧设置吸附气体的催化剂膜的工序。
CN201880082364.5A 2017-12-20 2018-12-11 半导体装置及其制造方法 Active CN111492471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-244061 2017-12-20
JP2017244061 2017-12-20
PCT/JP2018/045484 WO2019124162A1 (ja) 2017-12-20 2018-12-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN111492471A true CN111492471A (zh) 2020-08-04
CN111492471B CN111492471B (zh) 2023-08-01

Family

ID=66993453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880082364.5A Active CN111492471B (zh) 2017-12-20 2018-12-11 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US11474063B2 (zh)
JP (1) JP6919823B2 (zh)
CN (1) CN111492471B (zh)
DE (1) DE112018005897T5 (zh)
WO (1) WO2019124162A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7489786B2 (ja) * 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (ja) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> 多孔性陽極酸化アルミナ膜の作製方法
JP2006088077A (ja) * 2004-09-27 2006-04-06 Kyocera Corp マイクロ化学チップおよびその製造方法
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
US20090221137A1 (en) * 2008-02-29 2009-09-03 Elpida Memory, Inc. Semiconductor device and manufacturing method therefor
CN102375015A (zh) * 2010-08-10 2012-03-14 罗伯特·博世有限公司 场效应气体传感器、用于制造场效应气体传感器的方法和用于探测气体的方法
JP2013038197A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp キャパシタ及びその製造方法
US20130161610A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
CN103367772A (zh) * 2012-03-29 2013-10-23 通用汽车环球科技运作有限责任公司 膜电极组件和具有表面改性电催化剂的燃料电池系统以及用于电催化剂表面改性的方法
CN105752967A (zh) * 2016-01-29 2016-07-13 白德旭 一种石墨烯导电薄膜的制备方法
WO2017111861A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Integrated passive devices on chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199339A (ja) 1984-10-19 1986-05-17 Fujitsu Ltd 陽極酸化膜の形成方法
JP3496863B2 (ja) 1997-06-18 2004-02-16 矢崎総業株式会社 接触燃焼式ガスセンサ及び製造方法
JP2002064148A (ja) * 2000-08-17 2002-02-28 Hitachi Ltd 半導体集積回路装置
AU2003304068A1 (en) * 2002-08-28 2004-11-23 University Of Pittsburgh Self-organized nanopore arrays with controlled symmetry and order
JP4567503B2 (ja) * 2004-03-26 2010-10-20 独立行政法人科学技術振興機構 酸化膜の形成方法、半導体装置、半導体装置の製造方法、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路
US8658277B2 (en) 2004-07-30 2014-02-25 Waters Technologies Corporation Porous inorganic/organic hybrid materials with ordered domains for chromatographic separations and processes for their preparation
JP2007206039A (ja) * 2006-02-06 2007-08-16 Canon Inc ガスセンサ及びその製造方法
US20180290882A1 (en) * 2015-06-17 2018-10-11 Agency For Science, Technology And Research Semiconductor packages and methods for fabricating semiconductor packages

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10121292A (ja) * 1996-08-26 1998-05-12 Nippon Telegr & Teleph Corp <Ntt> 多孔性陽極酸化アルミナ膜の作製方法
JP2006088077A (ja) * 2004-09-27 2006-04-06 Kyocera Corp マイクロ化学チップおよびその製造方法
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
US20090221137A1 (en) * 2008-02-29 2009-09-03 Elpida Memory, Inc. Semiconductor device and manufacturing method therefor
CN102375015A (zh) * 2010-08-10 2012-03-14 罗伯特·博世有限公司 场效应气体传感器、用于制造场效应气体传感器的方法和用于探测气体的方法
JP2013038197A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp キャパシタ及びその製造方法
US20130161610A1 (en) * 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
CN103367772A (zh) * 2012-03-29 2013-10-23 通用汽车环球科技运作有限责任公司 膜电极组件和具有表面改性电催化剂的燃料电池系统以及用于电催化剂表面改性的方法
WO2017111861A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Integrated passive devices on chip
CN105752967A (zh) * 2016-01-29 2016-07-13 白德旭 一种石墨烯导电薄膜的制备方法

Also Published As

Publication number Publication date
US20200249188A1 (en) 2020-08-06
CN111492471B (zh) 2023-08-01
US11474063B2 (en) 2022-10-18
JPWO2019124162A1 (ja) 2020-11-19
DE112018005897T5 (de) 2020-07-30
JP6919823B2 (ja) 2021-08-18
WO2019124162A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
CN105609410B (zh) 用于处理半导体衬底的方法和用于处理半导体晶片的方法
CN110945643B (zh) 电容器
US10867752B2 (en) Capacitor and method of manufacturing the same
US7999446B1 (en) Piezoelectronic device and method of fabricating the same
JP5928481B2 (ja) 複合基板
JP2007019215A (ja) 半導体装置及びその製法
EP2999002A1 (en) Capacitor cell and method for manufacturing same
KR102004806B1 (ko) 커패시터 및 그 제조 방법
CN111492471B (zh) 半导体装置及其制造方法
CN110098054B (zh) 电容器组件
KR102123956B1 (ko) 이차전지 탑재 칩의 제조 방법
CN111279466B (zh) 半导体装置
WO2022224669A1 (ja) キャパシタ
JP2016536786A (ja) 多層デバイスおよび多層デバイスを製造するための方法
US11239159B2 (en) Semiconductor device
US11545304B2 (en) Capacitor cluster having capacitors with different shapes
JP4962409B2 (ja) 半導体装置及びその製法
JP2008198748A (ja) 半導体センサ及びその製造方法
JP2022080628A (ja) 半導体装置
KR20110013675A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JP2003332507A (ja) 表面実装型半導体装置及びその製造方法
JP2013113832A (ja) センサー装置の製造方法及びセンサー装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant