JP5928481B2 - 複合基板 - Google Patents
複合基板 Download PDFInfo
- Publication number
- JP5928481B2 JP5928481B2 JP2013550319A JP2013550319A JP5928481B2 JP 5928481 B2 JP5928481 B2 JP 5928481B2 JP 2013550319 A JP2013550319 A JP 2013550319A JP 2013550319 A JP2013550319 A JP 2013550319A JP 5928481 B2 JP5928481 B2 JP 5928481B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- atoms
- thermal conductivity
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 100
- 239000010408 film Substances 0.000 claims description 42
- 239000010409 thin film Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000010828 elution Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 32
- 239000012535 impurity Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 22
- 238000011109 contamination Methods 0.000 description 17
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Ceramic Products (AREA)
- Recrystallisation Techniques (AREA)
Description
〔1〕
窒化珪素からなり熱伝導率が5W/m・K以上、かつ体積抵抗率が1×108Ω・cm以上の無機絶縁性焼結体基板と、単結晶シリコン膜と、前記無機絶縁性焼結体基板と前記単結晶シリコン膜の間に単独で介在し、該無機絶縁性焼結体基板の全体を覆っている窒化珪素からなる化学気相成長膜とを備え、該窒化珪素からなる化学気相成長膜は、当該複合基板を用いた半導体デバイス製造プロセスにおいて前記無機絶縁性焼結体基板中に含まれるAl及び/又はFeの溶出又は拡散を防止する薄膜であることを特徴とする複合基板。
〔2〕
前記窒化珪素からなる化学気相成長膜中におけるAlの濃度が1×1017atoms/cm3以下であり、Feの濃度が1×1017atoms/cm3以下であることを特徴とする〔1〕記載の複合基板。
〔3〕
前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする〔1〕又は〔2〕記載の複合基板。
その中でも、デバイス製造プロセス中に使用される薬液耐性が高いこと、また基板コストが安いことより、窒化珪素が最も好ましい。
この場合、基板中の不純物濃度をICP−MS法で評価した場合、Feが1×1017atoms/cm3以下、Alが1×1017atoms/cm3以下の場合は、基板表面に直接単結晶半導体膜を形成することができるが、Feが上記濃度を超え1×1020atoms/cm3以下、Alが上記濃度を超え1×1020atoms/cm3以下の場合は、これらの不純物の溶出を防止するため、基板全体を酸化物、窒化物あるいは酸窒化物の薄膜で覆うことが好ましい。もちろん、Feが1×1017atoms/cm3以下、Alが1×1017atoms/cm3以下の場合も、上記薄膜を形成することは推奨される。上記薄膜を介して、素子を形成する単結晶半導体膜、具体的には単結晶シリコン膜を設けることにより、所望の複合基板を得ることができる。なお、上記薄膜は基板全体を覆って形成することが好ましい。
また、上記基板表面に直接又は上記薄膜を介して形成される単結晶半導体膜としては、単結晶シリコン膜とすることができ、通常0.01〜100μm、特に0.05〜1μmの厚さに形成することが好ましい。この場合、単結晶半導体の形成方法としては、スマートカット法のような水素や希ガスイオンをインプラした基板を貼り合わせたのち、インプラした層から剥離して転写する方法、SiやSOIなどの半導体層を接合したのち、機械的及び/又は化学的手段で薄化する方法などが挙げられる。
本発明の実施形態を図1に示す。焼結体基板として外径200mm、厚さ725μmのSi3N4焼結体11を作製した。この基板の体積抵抗率を4探針法で測定したところ、1×1014Ω・cmであった。また熱伝導率をレーザーフラッシュ法で測定したところ、15W/m・Kであった。なお、この基板と同じ体積抵抗率及び熱伝導率である基板Si3N4焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが1×1019atoms/cm3、Alが5×1018atoms/cm3であった。
この基板全面に窒化珪素膜12をLP−CVD法で1μm形成した。形成した窒化珪素膜の体積抵抗率及び熱伝導率を評価したところ、1×1014Ω・cm、13W/m・Kであり、焼結体とほぼ同じ物性であった。また、膜中に含まれる金属不純物濃度は、膜をHF水溶液に溶解し、ICP−MS法で分析することにより行った。その結果、膜中の金属不純物はFeが最も多く、1×1015atoms/cm3であった。次に多い金属不純物はAlであり、その濃度は1×1014atoms/cm3であった。その他の金属不純物は検出限界以下であり、デバイス製造プロセスで問題の無い濃度であった。
その基板の一方の面に厚さ0.3μmの単結晶シリコン薄膜13を貼り合わせることによって、熱伝導率が高く安価な焼結体基板を用いて、金属汚染の懸念が少ない複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜14を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
焼結体基板として、実施例1と同様のSi3N4焼結体を準備した。
この基板全面にSiO2膜をLP−CVD法で1μm形成した。形成したSiO2膜の体積抵抗率及び熱伝導率を評価したところ、1×1014Ω・cm、1.5W/m・Kであった。また、膜中に含まれる金属不純物濃度は、実施例1と同様な手順で評価したところ、Fe及びAl共に1×1014atoms/cm3であった。その他の金属不純物は検出限界以下であり、デバイス製造には問題の無い濃度であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのポリシリコン薄膜を成膜した。ポリシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
焼結体基板として、外径200mm、厚さ725μmのAlN焼結体を作製した。この基板の体積抵抗率を4端針法で測定したところ、1×1013Ω・cmであった。またレーザーフラッシュ法で測定した熱伝導率は160W/m・Kであった。実施例1と同様に、基板中の金属不純物濃度を評価したところ、Feが5×1019atoms/cm3、Alが1×1019atoms/cm3であった。
この基板全面に、実施例1と同様に、窒化珪素薄膜をLP−CVD法で1μm形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例1と同等であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
焼結体基板として、外径200mm、厚さ725μmのSIALON(Si3N4・Al2O3)焼結体を作製した。この基板の体積抵抗率を4端針法で測定したところ、1×1014Ω・cmであった。またレーザーフラッシュ法で測定した熱伝導率は45W/m・Kであった。実施例1と同様に、基板中の金属不純物濃度を評価したところ、Feが2×1019atoms/cm3、Alが1×1020atoms/cm3であった。
この基板全面に、実施例1と同様に、窒化珪素薄膜をLP−CVD法で2μm形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例1と同等であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
実施例1と同じ体積抵抗率及び熱伝導率である基板Si3N4焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが1×1019atoms/cm3、Alが5×1018atoms/cm3であり、実施例1の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
参考例2と同じ体積抵抗率及び熱伝導率である基板AlN焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが5×1019atoms/cm3、Alが1×1019atoms/cm3であり、参考例2の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
参考例3と同じ体積抵抗率及び熱伝導率である基板SIALON焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが2×1019atoms/cm3、Alが1×1020atoms/cm3であり、参考例3の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
表1には、実施例1、比較例1〜3、参考例1〜3で作製した複合基板の吸着力測定値と、同サイズのシリコンウェハについて測定した値を示す。その結果、アモルファスシリコン又はポリシリコンを成膜していない比較例1〜3に示す複合基板は、ほとんど静電チャックされないのに対し、実施例1、参考例1〜3のアモルファスシリコン又はポリシリコンを成膜した複合基板では、シリコンウェハと同程度の吸着力であった。
Claims (3)
- 窒化珪素からなり熱伝導率が5W/m・K以上、かつ体積抵抗率が1×108Ω・cm以上の無機絶縁性焼結体基板と、単結晶シリコン膜と、前記無機絶縁性焼結体基板と前記単結晶シリコン膜の間に単独で介在し、該無機絶縁性焼結体基板の全体を覆っている窒化珪素からなる化学気相成長膜とを備え、該窒化珪素からなる化学気相成長膜は、当該複合基板を用いた半導体デバイス製造プロセスにおいて前記無機絶縁性焼結体基板中に含まれるAl及び/又はFeの溶出又は拡散を防止する薄膜であることを特徴とする複合基板。
- 前記窒化珪素からなる化学気相成長膜中におけるAlの濃度が1×1017atoms/cm3以下であり、Feの濃度が1×1017atoms/cm3以下であることを特徴とする請求項1記載の複合基板。
- 前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする請求項1又は2記載の複合基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011280806 | 2011-12-22 | ||
JP2011280806 | 2011-12-22 | ||
PCT/JP2012/082999 WO2013094665A1 (ja) | 2011-12-22 | 2012-12-20 | 複合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013094665A1 JPWO2013094665A1 (ja) | 2015-04-27 |
JP5928481B2 true JP5928481B2 (ja) | 2016-06-01 |
Family
ID=48668548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013550319A Active JP5928481B2 (ja) | 2011-12-22 | 2012-12-20 | 複合基板 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9425248B2 (ja) |
EP (1) | EP2797107B1 (ja) |
JP (1) | JP5928481B2 (ja) |
KR (1) | KR101852229B1 (ja) |
CN (1) | CN104040685B (ja) |
SG (1) | SG11201403501PA (ja) |
TW (1) | TWI556975B (ja) |
WO (1) | WO2013094665A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069560B2 (en) | 2016-11-01 | 2021-07-20 | Shin-Etsu Chemical Co., Ltd. | Method of transferring device layer to transfer substrate and highly thermal conductive substrate |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160124796A (ko) | 2014-02-21 | 2016-10-28 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 복합 기판 |
JP6208646B2 (ja) * | 2014-09-30 | 2017-10-04 | 信越化学工業株式会社 | 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板 |
JP2017059598A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | ウェーハ及び半導体装置 |
CN109690943B (zh) * | 2016-09-20 | 2023-10-13 | 日本碍子株式会社 | 复合基板及其制法以及电子器件 |
SG11201912503WA (en) | 2017-07-14 | 2020-01-30 | Shinetsu Chemical Co | Device substrate with high thermal conductivity and method of manufacturing the same |
CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
US11594441B2 (en) * | 2021-04-09 | 2023-02-28 | Applied Materials, Inc. | Handling for high resistivity substrates |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254722A (ja) | 1984-05-31 | 1985-12-16 | Nec Corp | 半導体装置用基板 |
DE4017181C2 (de) * | 1990-05-29 | 1998-08-27 | Daimler Benz Aerospace Ag | Elektrisches Bauelement |
JP3047986B2 (ja) | 1990-07-25 | 2000-06-05 | 株式会社日立製作所 | 半導体装置 |
JPH07202063A (ja) | 1993-12-28 | 1995-08-04 | Toshiba Corp | セラミックス回路基板 |
US5877094A (en) | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
IT1268123B1 (it) | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
JP4571728B2 (ja) * | 1999-06-23 | 2010-10-27 | 日本碍子株式会社 | 窒化珪素焼結体及びその製造方法 |
US6391812B1 (en) | 1999-06-23 | 2002-05-21 | Ngk Insulators, Ltd. | Silicon nitride sintered body and method of producing the same |
JP4714423B2 (ja) * | 2004-01-06 | 2011-06-29 | Okiセミコンダクタ株式会社 | 半導体ウエハとその製造方法 |
JP4975974B2 (ja) * | 2005-03-18 | 2012-07-11 | ラピスセミコンダクタ株式会社 | Sosウェハおよびその製造方法 |
US7446284B2 (en) * | 2005-12-21 | 2008-11-04 | Momentive Performance Materials Inc. | Etch resistant wafer processing apparatus and method for producing the same |
EP1901345A1 (en) * | 2006-08-30 | 2008-03-19 | Siltronic AG | Multilayered semiconductor wafer and process for manufacturing the same |
JP4458116B2 (ja) * | 2007-05-30 | 2010-04-28 | 住友電気工業株式会社 | エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス |
US20100193900A1 (en) | 2007-07-13 | 2010-08-05 | National University Corporation Tohoku University | Soi substrate and semiconductor device using an soi substrate |
JP2009081223A (ja) * | 2007-09-26 | 2009-04-16 | Tokyo Electron Ltd | 静電チャック部材 |
JP5532680B2 (ja) | 2009-05-27 | 2014-06-25 | 信越半導体株式会社 | Soiウェーハの製造方法およびsoiウェーハ |
US8476147B2 (en) * | 2010-02-03 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
US9184228B2 (en) * | 2011-03-07 | 2015-11-10 | Sumitomo Electric Industries, Ltd. | Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer |
-
2012
- 2012-12-20 KR KR1020147012955A patent/KR101852229B1/ko active IP Right Grant
- 2012-12-20 EP EP12859808.3A patent/EP2797107B1/en active Active
- 2012-12-20 US US14/358,923 patent/US9425248B2/en active Active
- 2012-12-20 CN CN201280063158.2A patent/CN104040685B/zh active Active
- 2012-12-20 WO PCT/JP2012/082999 patent/WO2013094665A1/ja active Application Filing
- 2012-12-20 JP JP2013550319A patent/JP5928481B2/ja active Active
- 2012-12-20 SG SG11201403501PA patent/SG11201403501PA/en unknown
- 2012-12-21 TW TW101148984A patent/TWI556975B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069560B2 (en) | 2016-11-01 | 2021-07-20 | Shin-Etsu Chemical Co., Ltd. | Method of transferring device layer to transfer substrate and highly thermal conductive substrate |
US11876014B2 (en) | 2016-11-01 | 2024-01-16 | Shin-Etsu Chemical Co., Ltd. | Method of transferring device layer to transfer substrate and highly thermal conductive substrate |
Also Published As
Publication number | Publication date |
---|---|
JPWO2013094665A1 (ja) | 2015-04-27 |
EP2797107B1 (en) | 2017-09-20 |
EP2797107A4 (en) | 2015-08-05 |
EP2797107A1 (en) | 2014-10-29 |
TWI556975B (zh) | 2016-11-11 |
US20140327116A1 (en) | 2014-11-06 |
SG11201403501PA (en) | 2014-09-26 |
CN104040685B (zh) | 2016-11-02 |
KR20140108221A (ko) | 2014-09-05 |
US9425248B2 (en) | 2016-08-23 |
WO2013094665A1 (ja) | 2013-06-27 |
TW201341200A (zh) | 2013-10-16 |
KR101852229B1 (ko) | 2018-04-25 |
CN104040685A (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5928481B2 (ja) | 複合基板 | |
JP6286780B2 (ja) | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス | |
JP5328276B2 (ja) | 半導体装置の作製方法 | |
TW200924077A (en) | Semiconductor device with (110)-oriented silicon | |
WO2015125722A1 (ja) | 複合基板 | |
JP2009500835A (ja) | 双極性のキャリアウエハ、及び可動双極性の静電的ウエハ構成 | |
JP2013254946A (ja) | 配線の形成方法、半導体装置、および半導体装置の作製方法 | |
TW201123282A (en) | Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure | |
JP5511173B2 (ja) | 半導体装置の作製方法 | |
EP2849207A1 (en) | Heat dissipation substrate and method for producing same | |
JP5989559B2 (ja) | 複合基板 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
TW201729339A (zh) | 絕緣體上半導體型基板 | |
TW550633B (en) | Method for manufacturing semiconductor device | |
JP2009218381A (ja) | SOI(Silicononinsulator)基板の製造方法 | |
JP2010287731A (ja) | 基板生産物の製造方法、基板生産物、及び半導体デバイス | |
EP4325571A1 (en) | Semiconductor apparatus and fabrication method therefor | |
JP2007266347A (ja) | 半導体装置の製造方法 | |
WO2015072516A1 (ja) | 半導体デバイスおよびその製造方法 | |
JPWO2006132161A1 (ja) | 集積装置 | |
JP2007227459A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5928481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |