JP5928481B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP5928481B2
JP5928481B2 JP2013550319A JP2013550319A JP5928481B2 JP 5928481 B2 JP5928481 B2 JP 5928481B2 JP 2013550319 A JP2013550319 A JP 2013550319A JP 2013550319 A JP2013550319 A JP 2013550319A JP 5928481 B2 JP5928481 B2 JP 5928481B2
Authority
JP
Japan
Prior art keywords
substrate
film
atoms
thermal conductivity
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013550319A
Other languages
English (en)
Other versions
JPWO2013094665A1 (ja
Inventor
小西 繁
繁 小西
芳宏 久保田
芳宏 久保田
川合 信
信 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2013094665A1 publication Critical patent/JPWO2013094665A1/ja
Application granted granted Critical
Publication of JP5928481B2 publication Critical patent/JP5928481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、熱伝導性の高い窒化珪素のような無機絶縁性焼結体の表面にシリコン薄膜等の単結晶半導体膜を形成した半導体デバイス製造用の複合基板に関するものである。
近年、シリコン系半導体デバイスでは、デザインルールの微細化に伴い、益々その性能が向上している。そのため個々のトランジスタや、トランジスタ間を接続する金属配線からの放熱が問題となっている。この問題に対応するために、デバイスの作製後にシリコンの裏面を百〜数百μm程度まで薄化し、巨大なファンをチップ上に取り付け、放熱を促すものや、水冷チューブをめぐらせたものも出現している。
しかし、実際にシリコンを薄化しても、デバイスが作られる領域は表面から数μm程度であり、これ以外の領域は熱溜まりとして作用するので、放熱という観点からは効率が悪くなっている。また近年、高性能プロセッサーなどに用いられるSOIウェハなどは、デバイス活性層の直下にSiO2からなる絶縁層を介した構造を有しているが、SiO2の熱伝導率は1.38W/m・Kと低く、放熱という観点から極めて問題があった。更に、シリコン基板は誘電特性の関係から高周波領域での損失が大きく、その使用には限界があった。
熱伝導性がよく、かつ高周波領域での損失が小さいことより、サファイア基板を使用したシリコン・オン・サファイアが注目されているが、以下の問題がある。即ち、サファイア基板は可視光領域で透明であることより、デバイス製造プロセス中で基板の有無確認やウェハの位置決めに使用する光センサーに反応しない問題がある。またサファイア基板はコストが高いという問題がある。
可視光に不透明で熱伝導性がよく、かつ安価な基板として、窒化珪素や窒化アルミニウムなどのセラミックス焼結体を挙げることができる。しかし、これらは窒化珪素や窒化アルミニウムの粉体を焼結助剤で固めたものであるため、粉体中に含まれるFeやAlなどの金属不純物、あるいはアルミナなど焼結助剤そのものがデバイス製造プロセス中の汚染原因となり、その使用が困難であるという問題があった。
なお、特許文献1(特開平4−82256号公報)には、絶縁及び汚染防止の目的でCVD法で形成されたSiO2膜が積層された基板などが開示されているが、体積抵抗率という観点は検討されていない。
特開平4−82256号公報
本発明は、上記事情に鑑みなされたもので、可視光に不透明で熱伝導性がよく、更に高周波領域での損失が小さく、かつ安価な無機絶縁性焼結体基板上に単結晶半導体の薄膜を設けた複合基板であって、焼結体からの金属不純物汚染を抑制した複合基板の提供を目的としている。
本発明者らは、熱伝導率が5W/m・K以上、かつ体積抵抗率が1×108Ω・cm以上の無機絶縁性焼結体基板と単結晶半導体膜、又は前記無機絶縁性焼結体基板と単結晶半導体膜とこれらの間に酸化物、窒化物、酸窒化物から選ばれた薄層を介在させた複合基板を用いることにより、上記目的が効果的に達成されることを知見した。
即ち、本発明は、下記の複合基板を提供する。
〔1〕
窒化珪素からなり熱伝導率が5W/m・K以上、かつ体積抵抗率が1×108Ω・cm以上の無機絶縁性焼結体基板と、単結晶シリコン膜と、前記無機絶縁性焼結体基板と前記単結晶シリコン膜の間に単独で介在し、該無機絶縁性焼結体基板の全体を覆っている窒化珪素からなる化学気相成長膜とを備え、該窒化珪素からなる化学気相成長膜は、当該複合基板を用いた半導体デバイス製造プロセスにおいて前記無機絶縁性焼結体基板中に含まれるAl及び/又はFeの溶出又は拡散を防止する薄膜であることを特徴とする複合基板。

前記窒化珪素からなる化学気相成長膜中におけるAlの濃度が1×1017atoms/cm3以下であり、Feの濃度が1×1017atoms/cm3以下であることを特徴とする〔1〕記載の複合基板。

前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする〔1〕又は2〕記載の複合基板。
本発明によれば、可視光に不透明で熱伝導性がよく、更に高周波領域での損失が小さく、安価な無機絶縁性焼結体を用いて、金属不純物汚染が抑制された安価な複合基板を提供できる。
本発明の実施形態を示す複合基板の構成図である。
本発明において、基板として使用する無機絶縁性焼結体としては、その熱伝導率はSiO2の熱伝導率1.5W/m・Kより高いことが好ましく、より好ましくは5W/m・K以上、更に好ましくは10W/m・K以上である。その上限は特に制限されないが、通常2,500W/m・K以下、特に2,000W/m・K以下である。
また、誘電特性による電力ロスを抑えるため、基板の体積抵抗率ができるだけ高いことが望まれ、1×108Ω・cm以上であることが好ましく、より好ましくは1×1010Ω・cm以上である。その上限は特に制限されないが、通常1×1018Ω・cm以下、特に1×1016Ω・cm以下である。これらの条件を満たす無機絶縁性焼結体としては、窒化珪素、窒化アルミニウム、サイアロン(SIALON:Si34・Al23)などの焼結体を挙げることができる。
その中でも、デバイス製造プロセス中に使用される薬液耐性が高いこと、また基板コストが安いことより、窒化珪素が最も好ましい。
なお、上記基板の厚さは100〜2,000μm、特に200〜1,000μmとすることが好ましい。
上記焼結体にはFe、Alなどの金属元素、特にAlが多く含まれる場合があり、それらがデバイス製造プロセスにおいて溶出あるいは拡散などによって悪影響を及ぼすおそれがある。
この場合、基板中の不純物濃度をICP−MS法で評価した場合、Feが1×1017atoms/cm3以下、Alが1×1017atoms/cm3以下の場合は、基板表面に直接単結晶半導体膜を形成することができるが、Feが上記濃度を超え1×1020atoms/cm3以下、Alが上記濃度を超え1×1020atoms/cm3以下の場合は、これらの不純物の溶出を防止するため、基板全体を酸化物、窒化物あるいは酸窒化物の薄膜で覆うことが好ましい。もちろん、Feが1×1017atoms/cm3以下、Alが1×1017atoms/cm3以下の場合も、上記薄膜を形成することは推奨される。上記薄膜を介して、素子を形成する単結晶半導体膜、具体的には単結晶シリコン膜を設けることにより、所望の複合基板を得ることができる。なお、上記薄膜は基板全体を覆って形成することが好ましい。
上記酸化物、窒化物あるいは酸窒化物の薄膜は、基板中の金属不純物の溶出あるいは拡散防止が目的であり、これらの膜は高純度である必要がある。それを実現するため、これらの膜を設ける手段として、スパッタリング、電子ビーム蒸着又は化学気相成長法を用いることが好ましい。こうした手段を用いることにより、膜中のAlやFeの濃度を焼結体中の濃度以下、典型的には1×1017atoms/cm3以下、好ましくは1×1016atoms/cm3以下、より好ましくは1×1015atoms/cm3以下にすることができ、基板からの金属不純物汚染を抑えることができる。上記薄膜の体積抵抗率は1×108〜1×1018Ω・cm、特に1×1010〜1×1016Ω・cmであることが好ましく、熱伝導率は2〜100W/m・K、特に5〜50W/m・Kであることが好ましい。膜種としては、上記手段によって高純度で形成されるSiO2、Si34、SiOxy(0<x<2、0<y<1.3)などの絶縁膜を挙げることができるが、基板の高い熱伝導率を維持することを考慮すると、特に窒化珪素であることが好ましい。
なお上記薄膜の厚さは0.01〜50μm、特に0.1〜20μmとすることが好ましい。
また、上記基板表面に直接又は上記薄膜を介して形成される単結晶半導体膜としては、単結晶シリコン膜とすることができ、通常0.01〜100μm、特に0.05〜1μmの厚さに形成することが好ましい。この場合、単結晶半導体の形成方法としては、スマートカット法のような水素や希ガスイオンをインプラした基板を貼り合わせたのち、インプラした層から剥離して転写する方法、SiやSOIなどの半導体層を接合したのち、機械的及び/又は化学的手段で薄化する方法などが挙げられる。
また、デバイス製造プロセスにおいては、一般的に基板を静電チャックで保持するが、窒化珪素自体は絶縁体であるため静電チャックで保持することが難しい。そのため基板の裏面側は導電性又は半導電性の状態にすることが必要である。これは静電チャックの保持が可能であり、デバイス製造ラインの汚染の懸念のない、シリコン膜が好ましく、その形態は単結晶シリコン膜、多結晶シリコン膜、あるいはアモルファスシリコン膜のいずれでも可能である。なお、その厚さは0.01〜100μm、特に0.05〜10μmであることが好ましい。
本発明の複合基板は、主として発熱の大きいパワーデバイスや高周波を用いるRFデバイスなどに用いられる。
以下、実施例比較例及び参考例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
[実施例1]
本発明の実施形態を図1に示す。焼結体基板として外径200mm、厚さ725μmのSi34焼結体11を作製した。この基板の体積抵抗率を4探針法で測定したところ、1×1014Ω・cmであった。また熱伝導率をレーザーフラッシュ法で測定したところ、15W/m・Kであった。なお、この基板と同じ体積抵抗率及び熱伝導率である基板Si34焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが1×1019atoms/cm3、Alが5×1018atoms/cm3であった。
この基板全面に窒化珪素膜12をLP−CVD法で1μm形成した。形成した窒化珪素膜の体積抵抗率及び熱伝導率を評価したところ、1×1014Ω・cm、13W/m・Kであり、焼結体とほぼ同じ物性であった。また、膜中に含まれる金属不純物濃度は、膜をHF水溶液に溶解し、ICP−MS法で分析することにより行った。その結果、膜中の金属不純物はFeが最も多く、1×1015atoms/cm3であった。次に多い金属不純物はAlであり、その濃度は1×1014atoms/cm3であった。その他の金属不純物は検出限界以下であり、デバイス製造プロセスで問題の無い濃度であった。
その基板の一方の面に厚さ0.3μmの単結晶シリコン薄膜13を貼り合わせることによって、熱伝導率が高く安価な焼結体基板を用いて、金属汚染の懸念が少ない複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜14を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
参考例1
焼結体基板として、実施例1と同様のSi34焼結体を準備した。
この基板全面にSiO2膜をLP−CVD法で1μm形成した。形成したSiO2膜の体積抵抗率及び熱伝導率を評価したところ、1×1014Ω・cm、1.5W/m・Kであった。また、膜中に含まれる金属不純物濃度は、実施例1と同様な手順で評価したところ、Fe及びAl共に1×1014atoms/cm3であった。その他の金属不純物は検出限界以下であり、デバイス製造には問題の無い濃度であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのポリシリコン薄膜を成膜した。ポリシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
参考例2]
焼結体基板として、外径200mm、厚さ725μmのAlN焼結体を作製した。この基板の体積抵抗率を4端針法で測定したところ、1×1013Ω・cmであった。またレーザーフラッシュ法で測定した熱伝導率は160W/m・Kであった。実施例1と同様に、基板中の金属不純物濃度を評価したところ、Feが5×1019atoms/cm3、Alが1×1019atoms/cm3であった。
この基板全面に、実施例1と同様に、窒化珪素薄膜をLP−CVD法で1μm形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例1と同等であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
参考例3]
焼結体基板として、外径200mm、厚さ725μmのSIALON(Si34・Al23)焼結体を作製した。この基板の体積抵抗率を4端針法で測定したところ、1×1014Ω・cmであった。またレーザーフラッシュ法で測定した熱伝導率は45W/m・Kであった。実施例1と同様に、基板中の金属不純物濃度を評価したところ、Feが2×1019atoms/cm3、Alが1×1020atoms/cm3であった。
この基板全面に、実施例1と同様に、窒化珪素薄膜をLP−CVD法で2μm形成した。形成した膜の体積抵抗率、熱伝導率及び金属不純物濃度は実施例1と同等であった。
実施例1と同様に、基板の片面に厚さ0.3μmの単結晶シリコン薄膜を貼り合わせることによって、熱伝導率が高い絶縁性基板を用い、金属汚染の懸念の無い複合基板を作製することができた。
上記で作製した基板の裏面に、LP−CVD法を用いて厚さ1μmのアモルファスシリコン薄膜を成膜した。アモルファスシリコン表面の金属不純物濃度を、ICP−MS法で測定したが、検出限界以下であり、裏面への金属汚染は見られなかった。
[比較例1]
実施例1と同じ体積抵抗率及び熱伝導率である基板Si34焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが1×1019atoms/cm3、Alが5×1018atoms/cm3であり、実施例1の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
[比較例2]
参考例2と同じ体積抵抗率及び熱伝導率である基板AlN焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが5×1019atoms/cm3、Alが1×1019atoms/cm3であり、参考例2の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
[比較例3]
参考例3と同じ体積抵抗率及び熱伝導率である基板SIALON焼結体基板を作製した。この基板をHF水溶液に溶解し、ICP−MS法で金属不純物濃度を評価したところ、Feが2×1019atoms/cm3、Alが1×1020atoms/cm3であり、参考例3の窒化珪素膜中の濃度に比べ著しく高かった。体積抵抗率や熱伝導率は問題ないが、デバイス製造プロセスで用いるには製造ラインの汚染が問題になる濃度レベルであり、そのままの形態では使用できなかった。
実施例1、比較例1〜3、参考例1〜3で作製したウェハについて静電チャックで保持できるかを確認するため、300mmφサイズの電極を設けた基板に複合基板を搭載し、±300Vの電圧をかけたときの吸着力を、電圧印加の状態で基板を引っ張り、テーブルから基板が外れた時の力をロードセルによって測定し、それを吸着力として評価した。その結果を表1に示す。
表1には、実施例1、比較例1〜3、参考例1〜3で作製した複合基板の吸着力測定値と、同サイズのシリコンウェハについて測定した値を示す。その結果、アモルファスシリコン又はポリシリコンを成膜していない比較例1〜3に示す複合基板は、ほとんど静電チャックされないのに対し、実施例1、参考例1〜3のアモルファスシリコン又はポリシリコンを成膜した複合基板では、シリコンウェハと同程度の吸着力であった。
Figure 0005928481

Claims (3)

  1. 窒化珪素からなり熱伝導率が5W/m・K以上、かつ体積抵抗率が1×108Ω・cm以上の無機絶縁性焼結体基板と、単結晶シリコン膜と、前記無機絶縁性焼結体基板と前記単結晶シリコン膜の間に単独で介在し、該無機絶縁性焼結体基板の全体を覆っている窒化珪素からなる化学気相成長膜とを備え、該窒化珪素からなる化学気相成長膜は、当該複合基板を用いた半導体デバイス製造プロセスにおいて前記無機絶縁性焼結体基板中に含まれるAl及び/又はFeの溶出又は拡散を防止する薄膜であることを特徴とする複合基板。
  2. 前記窒化珪素からなる化学気相成長膜中におけるAlの濃度が1×1017atoms/cm3以下であり、Feの濃度が1×1017atoms/cm3以下であることを特徴とする請求項1記載の複合基板。
  3. 前記複合基板の少なくとも裏面に多結晶又はアモルファスのシリコン層が設けられていることを特徴とする請求項1又は2記載の複合基板。
JP2013550319A 2011-12-22 2012-12-20 複合基板 Active JP5928481B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011280806 2011-12-22
JP2011280806 2011-12-22
PCT/JP2012/082999 WO2013094665A1 (ja) 2011-12-22 2012-12-20 複合基板

Publications (2)

Publication Number Publication Date
JPWO2013094665A1 JPWO2013094665A1 (ja) 2015-04-27
JP5928481B2 true JP5928481B2 (ja) 2016-06-01

Family

ID=48668548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013550319A Active JP5928481B2 (ja) 2011-12-22 2012-12-20 複合基板

Country Status (8)

Country Link
US (1) US9425248B2 (ja)
EP (1) EP2797107B1 (ja)
JP (1) JP5928481B2 (ja)
KR (1) KR101852229B1 (ja)
CN (1) CN104040685B (ja)
SG (1) SG11201403501PA (ja)
TW (1) TWI556975B (ja)
WO (1) WO2013094665A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160124796A (ko) 2014-02-21 2016-10-28 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판
JP6208646B2 (ja) * 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
CN109690943B (zh) * 2016-09-20 2023-10-13 日本碍子株式会社 复合基板及其制法以及电子器件
SG11201912503WA (en) 2017-07-14 2020-01-30 Shinetsu Chemical Co Device substrate with high thermal conductivity and method of manufacturing the same
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
US11594441B2 (en) * 2021-04-09 2023-02-28 Applied Materials, Inc. Handling for high resistivity substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254722A (ja) 1984-05-31 1985-12-16 Nec Corp 半導体装置用基板
DE4017181C2 (de) * 1990-05-29 1998-08-27 Daimler Benz Aerospace Ag Elektrisches Bauelement
JP3047986B2 (ja) 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JPH07202063A (ja) 1993-12-28 1995-08-04 Toshiba Corp セラミックス回路基板
US5877094A (en) 1994-04-07 1999-03-02 International Business Machines Corporation Method for fabricating a silicon-on-sapphire wafer
IT1268123B1 (it) 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
JP4571728B2 (ja) * 1999-06-23 2010-10-27 日本碍子株式会社 窒化珪素焼結体及びその製造方法
US6391812B1 (en) 1999-06-23 2002-05-21 Ngk Insulators, Ltd. Silicon nitride sintered body and method of producing the same
JP4714423B2 (ja) * 2004-01-06 2011-06-29 Okiセミコンダクタ株式会社 半導体ウエハとその製造方法
JP4975974B2 (ja) * 2005-03-18 2012-07-11 ラピスセミコンダクタ株式会社 Sosウェハおよびその製造方法
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
US20100193900A1 (en) 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
JP2009081223A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 静電チャック部材
JP5532680B2 (ja) 2009-05-27 2014-06-25 信越半導体株式会社 Soiウェーハの製造方法およびsoiウェーハ
US8476147B2 (en) * 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US9184228B2 (en) * 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US11876014B2 (en) 2016-11-01 2024-01-16 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Also Published As

Publication number Publication date
JPWO2013094665A1 (ja) 2015-04-27
EP2797107B1 (en) 2017-09-20
EP2797107A4 (en) 2015-08-05
EP2797107A1 (en) 2014-10-29
TWI556975B (zh) 2016-11-11
US20140327116A1 (en) 2014-11-06
SG11201403501PA (en) 2014-09-26
CN104040685B (zh) 2016-11-02
KR20140108221A (ko) 2014-09-05
US9425248B2 (en) 2016-08-23
WO2013094665A1 (ja) 2013-06-27
TW201341200A (zh) 2013-10-16
KR101852229B1 (ko) 2018-04-25
CN104040685A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5928481B2 (ja) 複合基板
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP5328276B2 (ja) 半導体装置の作製方法
TW200924077A (en) Semiconductor device with (110)-oriented silicon
WO2015125722A1 (ja) 複合基板
JP2009500835A (ja) 双極性のキャリアウエハ、及び可動双極性の静電的ウエハ構成
JP2013254946A (ja) 配線の形成方法、半導体装置、および半導体装置の作製方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
JP5511173B2 (ja) 半導体装置の作製方法
EP2849207A1 (en) Heat dissipation substrate and method for producing same
JP5989559B2 (ja) 複合基板
JP5292810B2 (ja) Soi基板の製造方法
TW201729339A (zh) 絕緣體上半導體型基板
TW550633B (en) Method for manufacturing semiconductor device
JP2009218381A (ja) SOI(Silicononinsulator)基板の製造方法
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
EP4325571A1 (en) Semiconductor apparatus and fabrication method therefor
JP2007266347A (ja) 半導体装置の製造方法
WO2015072516A1 (ja) 半導体デバイスおよびその製造方法
JPWO2006132161A1 (ja) 集積装置
JP2007227459A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150