JP2007206039A - ガスセンサ及びその製造方法 - Google Patents
ガスセンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2007206039A JP2007206039A JP2006029000A JP2006029000A JP2007206039A JP 2007206039 A JP2007206039 A JP 2007206039A JP 2006029000 A JP2006029000 A JP 2006029000A JP 2006029000 A JP2006029000 A JP 2006029000A JP 2007206039 A JP2007206039 A JP 2007206039A
- Authority
- JP
- Japan
- Prior art keywords
- gas sensor
- electrode
- porous
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
Abstract
【課題】多孔質体を利用したガスセンサを高感度化する。
【解決手段】ガスセンサは、孔壁で仕切られた多数の孔Pを有する多孔質誘電体層14と、多孔質誘電体層14の孔壁の内部に配置された第1電極13と、第2電極11bとを備える。第2電極11bは、前記第1電極13と第2電極11bとによって多孔質誘電体層14の一部が挟まれるように配置される。
【選択図】図1E
【解決手段】ガスセンサは、孔壁で仕切られた多数の孔Pを有する多孔質誘電体層14と、多孔質誘電体層14の孔壁の内部に配置された第1電極13と、第2電極11bとを備える。第2電極11bは、前記第1電極13と第2電極11bとによって多孔質誘電体層14の一部が挟まれるように配置される。
【選択図】図1E
Description
本発明は、ガスセンサ及びその製造方法に係り、特に、多孔質体を利用したガスセンサ及びその製造方法に関する。
特許文献1には、多孔質シリコンを利用したガスセンサが開示されている。このガスセンサは、多孔質シリコン層の一方の面に一対の電極を設け、多孔質シリコン層の他方の面が基板によって支持された構成を有し、両電極間の多孔質シリコン領域が気体を検知するガス感応部として機能する。
特開平06−213851号公報
しかしながら、上記のようなガスセンサでは、気体を検知するガス感応部が多孔質層の一方の面に設けられた一対の電極間の多孔質シリコン領域に限定される。また、一対の電極は、ともに非多孔質体である。したがって、電極直下の多孔質シリコン領域は、ガス感応部として作用せず、必ずしも十分な感度は得られない。
本発明は、上記の背景に鑑みてなされたものであり、例えば、多孔質体を利用したガスセンサの高感度化を目的とする。
本発明の第1の側面は、ガスセンサに係り、前記ガスセンサは、孔壁で仕切られた多数の孔を有する多孔質誘電体層と、前記多孔質誘電体層の孔壁の内部に配置された第1電極と、第2電極とを備える。前記第2電極は、前記第1電極と前記第2電極とによって前記多孔質誘電体層の一部が挟まれるように配置される。
本発明の好適な実施形態によれば、前記多孔質誘電体層は、前記ガスセンサの表面側に配置された低多孔度誘電体層と、その下に配置された孔多孔度誘電体層とを含み、前記第1電極は、前記低多孔度誘電体層の孔壁の内部に配置される。
本発明の好適な実施形態によれば、前記第1電極は、前記ガスセンサの表面に露出するように配置されうる。
本発明の他の好適な実施形態によれば、前記第1電極は、前記ガスセンサの表面に露出しないように前記多孔質誘電体層に埋め込まれうる。
本発明の好適な実施形態によれば、前記多孔質誘電体層は、酸化シリコンで構成され、前記第1電極は、シリコンで構成されうる。また、前記第2電極は、シリコンで構成されうる。
本発明の第2の側面は、ガスセンサの製造方法に係り、前記製造方法は、半導体基板に孔壁で仕切られた多数の孔を有する多孔質半導体層を形成する多孔質化工程と、前記多孔質半導体層の孔壁の内部に第1電極として機能する第1未酸化部分を残しながら前記多孔質半導体層を酸化させて多孔質誘電体層を形成する酸化工程とを含む。
本発明の好適な実施形態によれば、前記酸化工程は、前記半導体基板のうち前記多孔質半導体層の下方に第2電極として機能する第2未酸化部分が残るように実施されうる。
本発明の好適な実施形態によれば、前記多孔質化工程では、前記半導体基板の表面側に低多孔度層を形成し、その下に高多孔度層を形成し、前記酸化工程は、前記低多孔度層の孔壁の内部に第1未酸化部分を残すように実施されうる。
本発明の好適な実施形態によれば、前記製造方法は、前記酸化工程によって形成される前記多孔質誘電体層の孔を拡大する工程を更に含みうる。
本発明によれば、例えば、多孔質体を利用したガスセンサを高感度化することができる。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
[第1実施形態]
図1A〜図1Fは、本発明の第1実施形態に係るガスセンサの製造方法を示す模式図である。
図1A〜図1Fは、本発明の第1実施形態に係るガスセンサの製造方法を示す模式図である。
まず、図1Aに示す準備工程において、非多孔質半導体基板11として、例えば、P型(100)の比抵抗0.01Ωcmのシリコン基板を準備する。
次いで、図1Bに示す多孔質化工程において、非多孔質半導体基板11の表面(第1面)側を陽極化成して、表面側に低多孔度層12aを有し、その下に高多孔度層12bを有する多孔質半導体層12を形成する。多孔質半導体層12は、例えば、非多孔質半導体基板11としての前述のシリコン基板に対して次の条件で陽極化成を実施することによって形成されうる。すなわち、49%フッ化水素酸溶液、アルコール溶液、水を2:1:7の割合で混合した溶液中で、シリコン基板に、第1段階では電流密度20mA/cm2で10秒間、第2段階では電流密度40mA/cm2で120秒間にわたって電流を流す。この条件では、表面側に厚さが0.1μm、孔径が23nmの低多孔度半導体層12a、その下に厚さが1.5μm、孔径が37nmの高多孔度半導体層12bが形成されうる。多孔質半導体層12の下には、非多孔質半導体基板11の未処理部分として、非多孔質半導体部分11aが残る。
低多孔度半導体層12aの厚さは、50〜100nmの範囲内であることが好ましい。高多孔度半導体層12bの厚さは、1.4〜3.0μmの範囲内であることが好ましい。陽極化成によって、孔壁PWで仕切られた多数の孔Pが形成される。
次に、図1Cに示す酸化工程(誘電体化工程)において、基板に酸化処理を実施する。酸化処理は、孔壁PWの内部に未酸化部分(第1電極)13が残るように実施される。未酸化部分13は、孔壁PWが厚い部分である低多孔質層内に形成されうる。酸化処理としては、例えば、酸素雰囲気において800℃で120分間の熱処理を基板に施す処理が好適である。この酸化処理によって、多孔質半導体層12は、未酸化部分13を除いて、多孔質誘電体層14としての酸化物(酸化シリコン)層に変化する。ここで、低多孔度半導体層12aは、孔壁内に未酸化部分を含む低多孔度誘電体層に変化し、高多孔度半導体層12bは、高多孔度誘電体層に変化する。酸化処理は、非多孔質半導体部分11aの一部が未酸化部分(第2電極)11bとして残るように実施されうる。酸化処理によって、典型的には、非多孔質半導体部分11aの露出面が酸化されて酸化膜15が形成される。なお、酸素雰囲気、800℃、120分間の熱処理では、例えば、厚みが12nmの酸化膜15が形成されうる。
多孔質層の酸化工程(誘電体化工程)の実施方法は、特に限定されないが、熱酸化法の他、熱窒化などの方法が好適である。
次に、図1Dに示す電極露出工程では、未酸化部分(第1電極)13及び未酸化部分(第2電極)11bを露出させる。例えば、RIE(Reactive Ion Etching)法等のエッチングにより、未酸化部分13が露出するまで基板の表面を除去することができる。露出した未酸化部分13は、多孔質の誘電体14上において網目状に繋がった構造を有する。また、例えば、10%フッ化水素酸溶液等を用いたエッチングにより基板の裏面の酸化膜15を除去することができる。
次に、必要に応じて、図1Eに示す孔拡大工程を実施して孔Pを拡大する。例えば、基板を0.13%フッ化水素酸溶液に10分間浸して孔壁をエッチングすることによって孔Pを拡大することができる。孔Pの直径は、24〜40nmの範囲内であることが好ましい。図2は、基板表面の構造を示す模式図である。
次に、図1Fに示す電極引出工程において、基板表面の網目状未酸化部分(シリコン部分)13、基板裏面の未酸化部分(シリコン部分)11bにそれぞれ引出線16、16を接続する。基板表面の網目状未酸化部分(シリコン部分)13、基板裏面の未酸化部分(シリコン部分)11bは、それぞれキャパシタンスの第1、第2電極として機能する。すなわち、第1電極13と第2電極11bとによって誘電体14が挟まれた電気容量型ガスセンサが得られる。電気容量型ガスセンサは、多孔質誘電体層の孔壁に付着した気体を電気的に検知するセンサである。なお、図1Fにおいて、13eは、未酸化部分13を含む層を意味する。
ここで、多孔質誘電体14としては、多孔質酸化シリコンに限定されず、例えば、陽極酸化アルミでもよい。
多孔質誘電体層14は、基板表面(ガスセンサ表面)に繋がった多数の孔を含む。基板表面には、網目状電極13が配置され、この電極13に引出線16が接続されている。したがって、電極13と引出線16との接続領域を除いて、基板表面の領域のほぼ全体にわたって孔が閉塞されることなく外部空間に連通している。したがって、気体が接触する孔の個数が増加し、高感度のガスセンサを得ることができる。
[第2実施形態]
図3A〜図3Dは、本発明の第2実施形態のガスセンサの製造方法を示す模式図である。
図3A〜図3Dは、本発明の第2実施形態のガスセンサの製造方法を示す模式図である。
まず、図3Aに示す準備工程において、非多孔質半導体基板31として、例えば、P型(100)の比抵抗0.01Ωcmのシリコン基板を準備する。
次いで、図3Bに示す多孔質化工程において、非多孔質半導体基板31の表面(第1面)側を陽極化成して、表面側に低多孔度層32aを有し、その下に高多孔度層32bを有する多孔質半導体層32を形成する。多孔質半導体層32は、例えば、非多孔質半導体基板31としての前述のシリコン基板に対して次の条件で陽極化成を実施することによって形成されうる。すなわち、49%フッ化水素酸溶液、アルコール溶液、水を2:1:7の割合で混合した溶液中で、シリコン基板に、第1段階では電流密度20mA/cm2で10秒間、第2段階では電流密度40mA/cm2で120秒間にわたって電流を流す。この条件では、表面側に厚さが0.1μm、孔径が23nmの低多孔度半導体層32a、その下に厚さが1.5μm、孔径が37nmの高多孔度半導体層32bが形成される。多孔質半導体層32の下には、非多孔質半導体基板31の未処理部分として、非多孔質半導体部分31aが残る。
低多孔度半導体層32aの孔径は、10〜30nmの範囲内であることが好ましい。高多孔度半導体層32bの孔径は、20〜40nmの範囲内であることが好ましい。低多孔度半導体層32aの孔径は、後続の酸化工程(誘電体化工程)において、低多孔度層の孔が塞がれないように決定される。
次に、図3Cに示す酸化工程(誘電体化工程)において、基板に酸化処理を実施する。酸化処理は、孔壁PWの内部に未酸化部分(第1電極)33が残るように実施される。未酸化部分33は、孔壁PWが厚い部分である低多孔質層内に形成されうる。酸化処理としては、例えば、酸素雰囲気において800℃で120分間の熱処理を基板に施す処理が好適である。この酸化処理によって、多孔質半導体層32は、未酸化部分33を除いて、多孔質誘電体34としての酸化物(酸化シリコン)層に変化する。ここで、低多孔度半導体層32aは、孔壁内に未酸化部分を含む低多孔度誘電体層に変化し、高多孔度半導体層32bは、高多孔度誘電体層に変化する。酸化処理は、非多孔質半導体部分31aの一部が未酸化部分(第2電極)31bとして残るように実施されうる。酸化処理によって、典型的には、非多孔質半導体部分31aの露出面が酸化されて酸化膜35が形成される。なお、酸素雰囲気、800℃、120分間の熱処理では、例えば、厚みが12nmの酸化膜35が形成される。
以上の工程によって、多孔質誘電体34の孔壁の内部に網目状に繋がった第1電極としての未酸化部分(シリコン部分)33を含む構造が得られる。図4は、酸化処理後の基板の表面の構造を示す模式図である。
次に、図3Dに示す工程において、基板表面の誘電体層34に電極26を形成するとともに、基板裏面の酸化膜(誘電体層)35に電極27を形成し、更に、電極26、27にそれぞれ引出線28、29を接続する。これにより、第2電極31b上に多孔質誘電体層34を介して網目状の第1電極33が配置された電気容量型ガスセンサが得られる。
ここで、図3Dにおいて、33eは、未酸化部分(シリコン部分)33を含む層を意味する。第1電極33と第2電極31bとの間には、基板表面に連通した多数の孔を有する多孔質誘電体層34が挟まれて第1電気容量(主電気容量)が形成される。電極26と第1電極33との間には極薄の多孔質誘電体層34が挟まれて第2電気容量が形成される。更に、第2電極31bと電極27との間にも誘電体が挟まれて第3電気容量が形成される。したがって、電極26、27間には、第1〜第3電気容量が直列接続されている。
多孔質誘電体層34は、基板表面に繋がった多数の孔を含む。多孔質の誘電体層34の内部には、網目状の第1電極33が配置され、第1電極33は、引出線28が接続された電極26に対して容量結合している。したがって、電極26の領域を除いて、基板表面の領域のほぼ全体の孔が閉塞されることなく外部空間に連通している。したがって、気体が接触する孔の個数が増加し、高感度のガスセンサを得ることができる。
11、31 非多孔質半導体基板
11a、31a 非多孔質半導体部分
11b、31b 第2電極
12、32 多孔質半導体層
12a、32a 低多孔度半導体層
12b、32b 高多孔度半導体層
13、33 網目状第1電極
14、34 多孔質誘電体層
15、35 酸化膜
16、17 引出線
26、27 電極
28、29 引出線
P 孔
PW 孔壁
11a、31a 非多孔質半導体部分
11b、31b 第2電極
12、32 多孔質半導体層
12a、32a 低多孔度半導体層
12b、32b 高多孔度半導体層
13、33 網目状第1電極
14、34 多孔質誘電体層
15、35 酸化膜
16、17 引出線
26、27 電極
28、29 引出線
P 孔
PW 孔壁
Claims (10)
- ガスセンサであって、
孔壁で仕切られた多数の孔を有する多孔質誘電体層と、
前記多孔質誘電体層の孔壁の内部に配置された第1電極と、
第2電極とを備え、
前記第2電極が、前記第1電極と前記第2電極とによって前記多孔質誘電体層の一部が挟まれるように配置されている、
ことを特徴とするガスセンサ。 - 前記多孔質誘電体層が、前記ガスセンサの表面側に配置された低多孔度誘電体層と、その下に配置された孔多孔度誘電体層とを含み、前記第1電極が、前記低多孔度誘電体層の孔壁の内部に配置されている、ことを特徴とする請求項1に記載のガスセンサ。
- 前記第1電極が前記ガスセンサの表面に露出していることを特徴とする請求項1又は請求項2に記載のガスセンサ。
- 前記第1電極が前記ガスセンサの表面に露出しないように前記多孔質誘電体層に埋め込まれていることを特徴とする請求項1又は2に記載のガスセンサ。
- 前記多孔質誘電体層が酸化シリコンで構成され、前記第1電極がシリコンで構成されていることを特徴とする請求項1乃至4のいずれか1項に記載のガスセンサ。
- 前記第2電極がシリコンで構成されていることを特徴とする請求項1乃至5のいずれか1項に記載のガスセンサ。
- ガスセンサの製造方法であって、
半導体基板に孔壁で仕切られた多数の孔を有する多孔質半導体層を形成する多孔質化工程と、
前記多孔質半導体層の孔壁の内部に第1電極として機能する第1未酸化部分を残しながら前記多孔質半導体層を酸化させて多孔質誘電体層を形成する酸化工程と、
を含むことを特徴とするガスセンサの製造方法。 - 前記酸化工程は、前記半導体基板のうち前記多孔質半導体層の下方に第2電極として機能する第2未酸化部分が残るように実施されることを特徴とする請求項7に記載のガスセンサの製造方法。
- 前記多孔質化工程では、前記半導体基板の表面側に低多孔度層を形成し、その下に高多孔度層を形成し、前記酸化工程は、前記低多孔度層の孔壁の内部に第1未酸化部分を残すように実施されることを特徴とする請求項7又は8に記載のガスセンサの製造方法。
- 前記酸化工程によって形成される前記多孔質誘電体層の孔を拡大する工程を更に含むことを特徴とする請求項7乃至9のいずれか1項に記載のガスセンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029000A JP2007206039A (ja) | 2006-02-06 | 2006-02-06 | ガスセンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006029000A JP2007206039A (ja) | 2006-02-06 | 2006-02-06 | ガスセンサ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007206039A true JP2007206039A (ja) | 2007-08-16 |
Family
ID=38485615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006029000A Withdrawn JP2007206039A (ja) | 2006-02-06 | 2006-02-06 | ガスセンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007206039A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013545102A (ja) * | 2010-11-15 | 2013-12-19 | アメリカ合衆国 | 垂直ナノワイヤアレイ上の穿孔コンタクト電極 |
WO2019124162A1 (ja) * | 2017-12-20 | 2019-06-27 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
-
2006
- 2006-02-06 JP JP2006029000A patent/JP2007206039A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013545102A (ja) * | 2010-11-15 | 2013-12-19 | アメリカ合衆国 | 垂直ナノワイヤアレイ上の穿孔コンタクト電極 |
WO2019124162A1 (ja) * | 2017-12-20 | 2019-06-27 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
JPWO2019124162A1 (ja) * | 2017-12-20 | 2020-11-19 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
US11474063B2 (en) | 2017-12-20 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Semiconductor device having a porous metal oxide film and a semiconductor substrate with a connection electrically connected to the porous metal oxide film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2709140B1 (en) | Method for producing laminated substrate having insulating layer at portion of substrate | |
JP6543622B2 (ja) | 改良型コンデンサを有する構造 | |
KR19980042536A (ko) | 반도체 장치와 그 제조 방법 | |
JP2009534819A (ja) | ウェハ貫通接続を備えた微細加工素子並びに相応する製造方法 | |
US11784000B2 (en) | Capacitor and method for producing same | |
KR20130049393A (ko) | 반도체 장치 제조방법 | |
JP2007206040A (ja) | ガスセンサ及びその製造方法 | |
JP3918868B2 (ja) | 半導体レンズの製造方法 | |
JPH05160342A (ja) | 半導体装置及びその製造方法 | |
JP2006261553A (ja) | 半導体装置及びその製造方法 | |
JPS63500483A (ja) | 集積回路デバイス内に使用されるトレンチの底への厚い誘電体の形成 | |
JP2007206039A (ja) | ガスセンサ及びその製造方法 | |
CN111094174A (zh) | 在衬底中的孔形成 | |
JP2004516160A (ja) | マイクロメカニックス構成素子及びその製造方法 | |
WO2021186893A1 (ja) | キャパシタ及びその製造方法 | |
US7803646B2 (en) | Method for producing a component having a semiconductor substrate and component | |
US8822330B2 (en) | Method for providing oxide layers | |
JP4586796B2 (ja) | 半導体レンズの製造方法 | |
TWI288411B (en) | Memory device with vertical transistor and trench capacitor memory cells and method of fabrication | |
JP4215424B2 (ja) | メンブランセンサーアレーの製造方法およびメンブランセンサーアレー | |
JP2000336499A5 (ja) | ||
JP2007090298A (ja) | 圧力波発生装置及び圧力波発生装置の製造方法 | |
JP2008130937A (ja) | ダイヤフラムを具備した構造体の製造方法、半導体装置 | |
JP2009260017A (ja) | 固体電解コンデンサの製造方法 | |
RU2554298C1 (ru) | Способ получения многослойной структуры пористый кремний на изоляторе |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |