KR20130049393A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20130049393A
KR20130049393A KR1020110114393A KR20110114393A KR20130049393A KR 20130049393 A KR20130049393 A KR 20130049393A KR 1020110114393 A KR1020110114393 A KR 1020110114393A KR 20110114393 A KR20110114393 A KR 20110114393A KR 20130049393 A KR20130049393 A KR 20130049393A
Authority
KR
South Korea
Prior art keywords
storage node
film
sacrificial
layer
pattern
Prior art date
Application number
KR1020110114393A
Other languages
English (en)
Inventor
김수영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110114393A priority Critical patent/KR20130049393A/ko
Priority to US13/339,747 priority patent/US8728898B2/en
Publication of KR20130049393A publication Critical patent/KR20130049393A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지노드 지지막을 구비한 반도체 장치에서 스토리지노드홀 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 제1희생막과 제2희생막이 적층된 몰드막을 형성하는 단계; 상기 몰드막 상에 상기 제1 및 제2희생막과 식각선택비를 갖는 절연막패턴을 형성하는 단계; 상기 절연막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계; 상기 절연막패턴을 포함한 구조물 전면에 스토리지노드 도전막을 형성하는 단계; 스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 절연막패턴을 소정 두께 잔류시키는 단계; 및 상기 제1 및 제2희생막을 제거하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.

Description

반도체 장치 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조 기술에 관한 것으로, 특히 스토리지노드 지지막(Storage Node support layer)을 구비한 반도체 장치의 제조방법에 관한 것이다.
반도체 메모리 장치가 고집적화되면서 메모리 셀(Memory Cell) 면적은 빠른 속도로 감소하고 있다. 이에, 신뢰성 있는 동작특성을 구현하기 위하여 메모리 셀당 요구되는 정전용량(Capacitance)을 확보할 수 있는 캐패시터에 대한 연구가 지속적으로 진행되고 있다. 구체적으로, 스토리지노드(Storage Node, SN)의 구조를 실린더형(Cylinder Type)으로 형성함과 동시에 그 높이를 증가시키고 있다.
정전용량을 확보하기 위해 제한된 면적내에서 스토리지노드의 높이를 증가시킬수록 스토리지노드 쓰러짐이 빈번하게 발생하는 바, 이를 방지하기 위하여 스토리지노드 사이를 연결하는 지지막을 형성하는 기술이 도입되었다. 지지막으로 질화막을 사용한 캐패시터를 NFC(Nitride Floating Capacitor) 구조라고 한다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치의 제조방법을 도시한 공정단면도이다.
도 1a에 도시된 바와 같이, 소정의 구조물 예컨대, 스토리지노드콘택플러그(SNC)가 형성된 기판(11) 상에 몰드막(100)을 형성한다. 이때, 몰드막(100)은 식각정지막(12), 제1절연막(13), 지지막(14) 및 공정간 지지막(14)의 손실을 방지하는 제2절연막(15)이 순차적으로 적층된 적층막으로 형성한다. 식각정지막(12)과 지지막(14)은 질화막으로 형성하고, 제1 및 제2절연막(13, 15)은 산화막으로 형성한다. 그리고, 몰드막(100)은 후속 공정을 통해 형성될 스토리지노드의 높이와 공정간 몰드막(100)이 손실되는 것을 고려하여 최종적으로 형성될 스토리지노드의 높이보다 큰 높이(H)를 갖도록 형성한다.
다음으로, 몰드막(100) 상에 하드마스크패턴(16)을 형성한다.
도 1b에 도시된 바와 같이, 하드마스크패턴(16)을 식각장벽으로 기판이 노출될때까지 몰드막(100)을 식각하여 스토리지노드홀(17)을 형성한다.
도 1c에 도시된 바와 같이, 하드마스크패턴(16)을 제거한 이후에 스토리지노드홀(17)을 포함한 구조물 표면을 따라 스토리지노드 도전막을 형성한다.
다음으로, 스토리지노드 분리공정을 실시하여 스토리지노드홀(17) 내부에 실린더형의 스토리지노드(18)를 형성한다.
도 1d에 도시된 바와 같이, 딥아웃공정(Dip out process)을 진행하여 제1 및 제2절연막(13, 15)을 제거한다. 이때, 지지막(14)에 의하여 스토리지노드(18)의 쓰러짐을 방지할 수 있다.
다음으로, 도면에 도시하지는 않았지만 유전막 및 플레이트(plate)를 순차적으로 형성하여 캐패시터를 완성한다.
종래기술에 따른 반도체 장치에서 지지막(14)은 딥아웃공정시 스토리지노드(18)의 쓰러짐을 방지함과 동시에 스토리지노드홀(17) 형성공정시 측벽에 보잉프로파일(Bowing Profile)이 발생하는 것을 방지하는 역할도 수행한다.
구체적으로, 제한된 면적내에서 스토리지노드(18)의 높이를 증가시키기 위해서는 필연적으로 스토리지노드홀(17)의 높이를 증가시켜야 하기 때문에 스토리지노드홀(17)의 종횡비가 증가한다. 스토리지노드홀(17)의 종횡비가 증가할수록 스토리지노드홀(17) 상부영역(도 1b의 도면부호 'A' 참조) 측벽에 보잉프로파일이 발생하는 문제가 있다. 이때, 질화막으로 형성된 지지막(14)은 산화막으로 형성된 제1 및 제2절연막(13, 15)보다 막질이 치밀하기 때문에 지지막(14)이 형성된 영역에서는 보잉프로파일이 발생하는 것을 방지할 수 있는 바, 지지막(14)의 두께를 증가시킬수록 스토리지노드홀(17) 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있다.
하지만, 보잉프로파일 발생을 방지하기 위하여 지지막(14)의 두께를 증가시키면 몰드막(100) 전체 높이(H)가 증가하여 스토리지노드홀(17)을 형성하기 위한 식각공정의 부담이 증가하여 낫오픈(Not open)과 같은 결함이 발생하는 문제가 있다.
또한, 지지막(14)의 두께가 두꺼우면 지지막(14)에 의하여 스토리지노드가 쓰러지는 문제가 발생한다. 따라서, 지지막(14)의 두께를 조절하기 위해 스토리지노드 분리공정시 지지막(14)을 일부 식각히야만 하기 때문에 스토리지노드 분리공정시 식각부담이 증가하는 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 스토리지노드 지지막을 구비한 반도체 장치에서 스토리지노드홀 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 기판상에 제1희생막과 제2희생막이 적층된 몰드막을 형성하는 단계; 상기 몰드막 상에 상기 제1 및 제2희생막과 식각선택비를 갖는 절연막패턴을 형성하는 단계; 상기 절연막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계; 상기 절연막패턴을 포함한 구조물 전면에 스토리지노드 도전막을 형성하는 단계; 스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 절연막패턴을 소정 두께 잔류시키는 단계; 및 상기 제1 및 제2희생막을 제거하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 기판상에 제1희생막과 제2희생막이 적층된 몰드막을 형성하는 단계; 상기 몰드막 상에 상기 제1 및 제2희생막과 식각선택비를 갖는 도전막패턴을 형성하는 단계; 상기 도전막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계; 상기 도전막패턴을 포함한 구조물 전면에 스토리지노드 도전막을 형성하는 단계; 스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 도전막패턴을 소정 두께 잔류시키는 단계; 상기 제1 및 제2희생막을 제거하는 단계; 및 후처리를 실시하여 상기 도전막패턴을 절연막패턴으로 변환시키는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 기판상에 산화막과 질화막이 적층된 몰드막을 형성하는 단계; 상기 몰드막 상에 폴리실리콘막패턴을 형성하는 단계; 상기 폴리실리콘막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계; 상기 폴리실리콘막패턴을 포함한 구조물 표면을 따라 스토리지노드 도전막을 형성하는 단계; 스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 폴리실리콘패턴을 소정 두께 잔류시키는 단계; 딥아웃공정을 실시하여 상기 질화막과 상기 산화막을 제거하는 단계; 및 후처리를 실시하여 상기 폴리실리콘패턴막을 실리콘절연막패턴으로 변환시키는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상술한 과제의 해결 수단을 바탕으로 하는 본 발명은 제2희생막을 형성함으로서 스토리지노드홀 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있는 효과가 있다. 또한, 제2희생막은 제거되기 때문에 몰드막의 전체 높이를 증가시키지 않아 스토리지노드홀을 형성하기 위한 식각공정시 부담을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 하드마스크패턴이 지지막으로 작용하여 스토리지노드의 쓰러짐을 방지할 수 있고, 별도의 지지막 형성공정을 필요로하지 않기 때문에 공정을 단순화시킬 수 있는 효과가 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치의 제조방법을 도시한 공정단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 후술할 본 발명은 스토리지노드 지지막(Storage Node support layer)을 구비한 반도체 장치에서 스토리지노드홀 측벽에 보잉프로파일(Bowing Profile)이 발생하는 것을 방지할 수 있는 반도체 장치 제조방법을 제공한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 소정의 구조물 예컨대, 스토리지노드콘택플러그(SNC)가 형성된 기판(31) 상에 몰드막(200)을 형성한다. 이때, 몰드막(200)은 식각정지막(32), 제1희생막(33) 및 제2희생막(34)이 순차적으로 적층된 적층막으로 형성한다. 이때, 제2희생막(34)은 후속 공정을 통해 스토리지노드홀 상부영역 측벽에 보잉프로파일이 발생하는 것을 방지하는 역할을 수행한다. 따라서, 제2희생막(34)은 제1희생막(33)보다 막질이 치밀한 물질막으로 형성하는 것이 바람직하다.
식각정지막(32), 제1희생막(33), 및 제2희생막(34)은 각각 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. 예컨대, 식각정지막(32) 및 제2희생막(34)은 질화막으로 형성할 수 있고, 제1희생막(33)은 산화막으로 형성할 수 있다.
제2희생막(34)의 두께(T)는 몰드막(200)의 전체 높이(H, 또는 두께)를 고려하여 스토리지노드홀 형성공정시 보잉프로파일이 발생하는 영역을 커버할 수 있는 두께를 갖도록 형성한다.
도 2b에 도시된 바와 같이, 몰드막(200) 상에 하드마스크패턴(35)을 형성한다. 하드마스크패턴(35)은 스토리지노드홀 형성공정시 식각장벽(etch barrier)으로 작용함과 동시에 후속 딥아웃공정시 스토리지노드의 쓰러짐을 방지하는 지지막으로 작용한다. 따라서, 하드마스크패턴(35)은 몰드막(200)과 식각선택비를 갖고, 후속 공정을 통해 형성될 스토리지노드 사이를 절연시킬 수 있는 물질로 형성한다. 예컨대, 하드마스크패턴(35)은 폴리실리콘(Poly Si)으로 형성할 수 있다. 물론, 하드마스크패턴(35)으로는 폴리실리콘막 이외에 몰드막(200)과 식각선택비를 갖고 스토리지노드 사이를 절연시킬 수 있는 모든 물질막을 적용할 수 있다. 그리고, 하드마스크패턴(35)은 후속 스토리지노드홀 형성공정을 완료한 이후에도 일정 두께의 하드마스크패턴(35)이 잔류할 수 있는 두께를 갖도록 형성한다.
다음으로, 하드마스크패턴(35)을 식각장벽으로 몰드막(200)을 식각하여 기판(31) 구체적으로, 스토리지노드콘택플러그(미도시)를 노출시키는 스토리지노드홀(36)을 형성한다. 이때, 제1희생막(33)보다 치밀한 막질을 갖는 제2희생막(34)에 의하여 스토리지노드홀(36) 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있다.
또한, 제1 및 제2희생막(33, 34)은 후속 딥아웃공정시 모두 제거되기 때문에 보잉프로파일이 발생하는 영역을 커버하도록 제2희생막(34)을 두껍게 형성하여도, 몰드막(200) 전체 높이(H)가 증가하지는 않는다. 따라서, 스토리지노드홀(36)을 형성하기 위한 식각공정에 대한 부담이 증가하지 않기 때문에 낫오픈과 같은 결함이 발생하는 것을 방지할 수 있다.
한편, 스토리지노드홀(36) 형성공정시 하드마스크패턴(35)이 일부 소모되어 하드마스크패턴(35)의 높이가 감소할 수 있다.
도 2c에 도시된 바와 같이, 하드마스크패턴(35)을 포함한 구조물 전면에 스토리지노드 도전막(37)을 형성한다. 일례로, 스토리지노드홀(36)을 포함한 구조물 표면을 따라 스토리지노드 도전막(37)을 형성할 수 있다. 스토리지노드 도전막(37)은 금속막, 금속질화막 또는 금속막과 금속질화막이 적층된 적층막으로 형성할 수 있다. 예컨대, 스토리지노드 도전막(37)은 티타늄막과 티티늄질화막이 적층된 적층막으로 형성할 수 있다.
한편, 스토리지노드홀(36)을 포함한 구조물 표면을 따라 스토리지노드 도전막(37)을 형성하는 경우에는 실린더형의 스토리지노드를 형성할 수 있고, 스토리지노드홀(36)을 매립하도록 스토리지노드 도전막(37)을 형성하는 경우에는 필라형 스토리지노드를 형성할 수 있다.
도 2d에 도시된 바와 같이, 스토리지노드 분리공정을 실시하여 스토리지노드홀(36) 내부에 실린더형 스토리지노드(37A)를 형성한다. 이때, 스토리지노드 분리공정이 완료된 시점에서 잔류하는 하드마스크패턴(35)이 지지막으로 작용한다. 스토리지노드 분리공정은 화학적기계적연마법(CMP) 또는 전면식각법(예컨대, 에치백)을 사용하여 실시할 수 있다.
스토리지노드 분리공정이 완료된 시점에서 하드마스크패턴(35)이 잔류하기 때문에 잔류하는 하드마스크패턴(35)의 높이만큼 스토리지노드의 높이를 증가시킬 수 있다. 이를 통해, 잔류하는 하드마스크패턴(35)의 높이만큼 몰드막(200)의 높이(H)를 감소시킬 수 있기 때문에 스토리지노드홀(36)을 형성하기 위한 식각공정에 대한 부담을 더욱더 감소시킬 수 있다.
한편, 스토리지노드홀(36) 형성공정 이후에 잔류하는 하드마스크패턴(35)의 두께가 반도체 장치가 요구하는 지지막의 두께보다 두꺼운 경우에는 잔류하는 하드마스크패턴(35)의 두께를 조절하기 위하여 스토리지노드 분리공정시 하드마스크패턴(35)을 일부 식각할 수도 있다. 이하, 두께가 감소된 하드마스크패턴(35)의 도면부호를 '35A'로 변경하여 표기하기로 한다.
다음으로, 도면에 도시하지는 않았지만, 하드마스크패턴(35A)을 선택적으로 식각한다. 이는 하드마스크패턴(35A)이 지지막으로 작용하도록 그 형상을 가공하기 위함이다. 예컨대, 하드마스크패턴(35A)을 선택적으로 식각하여 인접한 두 개의 스토리지노드(37A)를 연결하는 형태, 인접한 4개의 스토리지노드(37A)를 연결하는 형성하는 형태, 어느 일방향으로 배치된 스토리지노드(37A)들을 연결하는 라인형태등으로 그 형상을 가공할 수 있다.
도 2e에 도시된 바와 같이, 딥아웃공정을 실시하여 제1 및 제2희생막(33, 34)을 제거한다. 이때, 하드마스크패턴(35A)은 제1 및 제2희생막(33, 34)과 식각선택비를 갖는 물질로 형성하였기 때문에 딥아웃공정시 제거되지 않으며, 잔류하는 하드마스크패턴(35A)이 지지막으로 작용하여 딥아웃공정시 스토리지노드(37A)가 쓰러지는 것을 방지할 수 있다.
제1희생막(33)을 산화막으로 형성하고, 식각정지막(32) 및 제2희생막(34)을 질화막으로 형성한 경우에 인산용액을 이용하여 제2희생막(34)을 제거한 이후에 BOE(Buffered Oxide Etchant)용액을 이용하여 제1희생막(33)을 제거하는 순서로 딥아웃공정을 실시할 수 있다.
한편, 하드마스크패턴(35A)을 제1 및 제2희생막(33, 34)과 식각선택비를 갖는 절연물질로 형성한 경우에는 딥아웃공정을 진행한 이후에 유전막 형성공정 및 플레이트 형성공정을 순차적으로 진행하여 캐패시터를 완성한다. 하지만, 식각선택비를 확보하기 위해 하드마스크패턴(35A)을 폴리실리콘과 같은 도전물질로 형성한 경우에는 지지막으로 작용하는 하드마스크패턴(35A)에 의하여 인접한 스토리지노드(37A) 사이에 쇼트가 발생하는 바, 도 2f를 참조하여 하드마스크패턴(35A)에 의한 스토리지노드(37A)간 쇼트를 방지할 수 있는 후처리에 대하여 구체적으로 설명한다.
도 2f에 도시된 바와 같이, 하드마스크패턴(35A)이 도전물질로 이루어진 경우에 후처리를 실시하여 하드마스크패턴(35A)이 절연특성을 갖도록 한다. 즉, 후처리를 통해 하드마스크패턴(35A)을 구성하는 도전물질을 절연물질로 변환시킨다. 이하, 후처리된 하드마스크패턴(35A)의 도면부호를 '35B'로 변경하여 표기한다.
후처리는 산화법(oxidation), 질화법(nitration) 및 산질화법(oxynitrocarburising)로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시할 수 있다. 그리고, 산화법, 질화법 및 산질화법은 각각 열처리(thermal treatment), 플라즈마처리(plasma treatment) 및 라디컬처리(radical treatment)로 이루어진 그룹으로부터 선택된 어느 하나 이상의 방법을 사용하여 실시할 수 있다. 예컨대, 열처리, 플라즈마처리 및 라디컬처리 중 어느 하나의 방법으로 후처리를 실시하거나, 또는 열처리와 플라즈마처리를 동시에 진행하여 후처리를 실시할 수도 있다. 이하에서는, 하드마스크패턴(35A)이 폴리실리콘이고, 산화법을 사용하여 후처리를 실시한 경우를 예시하여 설명한다.
산화법을 사용한 후처리는 산소를 포함하는 가스 분위기에서 열처리를 실시하는 방법, 산소를 포함하는 가스를 이용하여 생성된 활성화 산소이온을 이용한 플라즈마처리 또는 산소를 포함하는 가스를 이용하여 생성된 산소라디컬을 이용한 라디컬처리 중에서 선택된 어느 하나 이상의 방법을 사용하여 실시할 수 있다. 폴리실리콘으로 이루어진 하드마스크패턴(35A)에 대하여 산화법을 사용하여 후처리를 실시하면, 폴리실리콘으로 이루어진 하드마스크패턴(35A)이 산화되면서 실리콘산화막으로 이루어진 하드마스크패턴(35B)으로 변환된다. 참고로, 후처리를 질화법 또는 산질화법을 사용하여 실시하는 경우에는 폴리실리콘으로 이루어진 하드마스크패턴(35A)이 각각 실리콘질화막으로 이루어진 하드마스크패턴(35B)과 실리콘산화질화막으로 이루어진 하드마스크패턴(35B)로 변환된다.
다음으로, 도면에 도시하지는 않았지만 유전막 형성공정 및 플레이트 형성공정을 순차적으로 진행하여 캐패시터를 완성한다.
상술한 본 발명의 일실시예에 따르면, 제2희생막(34)을 형성함으로서 스토리지노드홀(36) 측벽에 보잉프로파일이 발생하는 것을 방지할 수 있다. 또한, 제2희생막(34)은 딥아웃공정시 제거되기 때문에 몰드막(200) 전체 높이(H)를 증가시키지 않고, 스토리지노드홀(36)을 형성하기 위한 식각공정시 부담을 감소시킬 수 있다.
또한, 상술한 본 발명의 일실시예에 따르면, 딥아웃공정시 잔류하는 하드마스크패턴(35A)이 지지막으로 작용하여 스토리지노드(37A)의 쓰러짐을 방지할 수 있다. 또한, 별도의 지지막 형성공정을 필요로하지 않기 때문에 공정을 단순화시킬 수 있는 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
31 : 기판 32 : 식각정지막
33 : 제1희생막 34 : 제2희생막
35, 35A, 35B : 하드마스크패턴
36 : 스토리지노드홀 37 : 스토리지노드 도전막
37A : 스토리지노드

Claims (17)

  1. 기판상에 제1희생막과 제2희생막이 적층된 몰드막을 형성하는 단계;
    상기 몰드막 상에 상기 제1 및 제2희생막과 식각선택비를 갖는 절연막패턴을 형성하는 단계;
    상기 절연막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계;
    상기 절연막패턴을 포함한 구조물 전면에 스토리지노드 도전막을 형성하는 단계;
    스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 절연막패턴을 소정 두께 잔류시키는 단계; 및
    상기 제1 및 제2희생막을 제거하는 단계
    를 포함하는 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 제2희생막은 상기 제1희생막보다 막질이 치밀한 물질로 형성하는 반도체 장치 제조방법.
  3. 제1항에 있어서,
    상기 제2희생막은 상기 스토리지노드홀에서 보잉프로파일이 발생할 수 있는 영역을 커버할 수 있는 두께를 갖도록 형성하는 반도체 장치 제조방법.
  4. 제1항에 있어서,
    상기 스토리지노드 분리공정은 화학적기계적연마법 또는 전면식각법을 사용하여 실시하는 반도체 장치 제조방법.
  5. 제1항에 있어서,
    상1기 스토리지노드는 실린더형 또는 필라형인 반도체 장치 제조방법.
  6. 기판상에 제1희생막과 제2희생막이 적층된 몰드막을 형성하는 단계;
    상기 몰드막 상에 상기 제1 및 제2희생막과 식각선택비를 갖는 도전막패턴을 형성하는 단계;
    상기 도전막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계;
    상기 도전막패턴을 포함한 구조물 전면에 스토리지노드 도전막을 형성하는 단계;
    스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 도전막패턴을 소정 두께 잔류시키는 단계;
    상기 제1 및 제2희생막을 제거하는 단계; 및
    후처리를 실시하여 상기 도전막패턴을 절연막패턴으로 변환시키는 단계
    를 포함하는 반도체 장치 제조방법.
  7. 제6항에 있어서,
    상기 제2희생막은 상기 제1희생막보다 막질이 치밀한 물질로 형성하는 반도체 장치 제조방법.
  8. 제6항에 있어서,
    상기 제2희생막은 상기 스토리지노드홀에서 보잉프로파일이 발생할 수 있는 영역을 커버할 수 있는 두께를 갖도록 형성하는 반도체 장치 제조방법.
  9. 제6항에 있어서,
    상기 스토리지노드 분리공정은 화학적기계적연마법 또는 전면식각법을 사용하여 실시하는 반도체 장치 제조방법.
  10. 제6항에 있어서,
    상기 스토리지노드는 실린더형 또는 필라형인 반도체 장치 제조방법.
  11. 제6항에 있어서,
    상기 후처리를 실시하는 단계는,
    산화법, 질화법 및 산질화법으로 이루어진 그룹으로부터 선택된 어느 하나의 방법을 사용하여 실시하는 반도체 장치 제조방법.
  12. 제11항에 있어서,
    상기 후처리를 실시하는 단계는,
    열처리, 플라즈마처리 및 라디컬처리로 이루어진 그룹으로부터 선택된 어느 하나의 이상의 방법을 사용하여 실시하는 반도체 장치 제조방법.
  13. 기판상에 산화막과 질화막이 적층된 몰드막을 형성하는 단계;
    상기 몰드막 상에 폴리실리콘막패턴을 형성하는 단계;
    상기 폴리실리콘막패턴을 식각장벽으로 상기 몰드막을 식각하여 스토리지노드홀을 형성하는 단계;
    상기 폴리실리콘막패턴을 포함한 구조물 표면을 따라 스토리지노드 도전막을 형성하는 단계;
    스토리지노드 분리공정을 실시하여 스토리지노드를 형성함과 동시에 상기 폴리실리콘패턴을 소정 두께 잔류시키는 단계;
    딥아웃공정을 실시하여 상기 질화막과 상기 산화막을 제거하는 단계; 및
    후처리를 실시하여 상기 폴리실리콘패턴막을 실리콘절연막패턴으로 변환시키는 단계
    를 포함하는 반도체 장치 제조방법.
  14. 제13항에 있어서,
    상기 질화막은 상기 스토리지노드홀에서 보잉프로파일이 발생할 수 있는 영역을 커버할 수 있는 두께를 갖도록 형성하는 반도체 장치 제조방법.
  15. 제13항에 있어서,
    상기 스토리지노드 분리공정은 화학적기계적연마법 또는 전면식각법을 사용하여 실시하는 반도체 장치 제조방법.
  16. 제13항에 있어서,
    상기 후처리를 실시하는 단계는,
    산화법, 질화법 및 산질화법으로 이루어진 그룹으로부터 선택된 어느 하나의 방법을 사용하여 실시하는 반도체 장치 제조방법.
  17. 제16항에 있어서,
    상기 후처리를 실시하는 단계는,
    열처리, 플라즈마처리 및 라디컬처리로 이루어진 그룹으로부터 선택된 어느 하나의 이상의 방법을 사용하여 실시하는 반도체 장치 제조방법.
KR1020110114393A 2011-11-04 2011-11-04 반도체 장치 제조방법 KR20130049393A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110114393A KR20130049393A (ko) 2011-11-04 2011-11-04 반도체 장치 제조방법
US13/339,747 US8728898B2 (en) 2011-11-04 2011-12-29 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114393A KR20130049393A (ko) 2011-11-04 2011-11-04 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20130049393A true KR20130049393A (ko) 2013-05-14

Family

ID=48223954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114393A KR20130049393A (ko) 2011-11-04 2011-11-04 반도체 장치 제조방법

Country Status (2)

Country Link
US (1) US8728898B2 (ko)
KR (1) KR20130049393A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943908B2 (en) 2018-09-21 2021-03-09 Samsung Electronics Co., Ltd. Method of forming semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101910499B1 (ko) * 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
KR102279720B1 (ko) 2015-06-24 2021-07-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200039074A (ko) 2018-10-04 2020-04-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN111326654A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
US11996440B2 (en) * 2021-03-17 2024-05-28 Changxin Memory Technologies, Inc. Capacitor array, method for manufacturing the same and memory
CN112951768B (zh) * 2021-03-17 2023-04-18 长鑫存储技术有限公司 电容阵列及其制造方法和存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
KR100807226B1 (ko) * 2006-08-21 2008-02-28 삼성전자주식회사 반도체 장치의 제조 방법
US7727837B2 (en) * 2007-01-31 2010-06-01 Qimonda Ag Method of producing an integrated circuit having a capacitor with a supporting layer
KR101357303B1 (ko) 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
KR20090032880A (ko) 2007-09-28 2009-04-01 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101022670B1 (ko) 2008-07-18 2011-03-22 주식회사 하이닉스반도체 다층의 필라형 전하저장전극을 구비한 반도체장치 및 그제조 방법
KR101610826B1 (ko) * 2009-03-18 2016-04-11 삼성전자주식회사 커패시터를 갖는 반도체 장치의 형성방법
KR101179265B1 (ko) 2009-09-14 2012-09-03 에스케이하이닉스 주식회사 반도체 소자의 스토리지노드 전극 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943908B2 (en) 2018-09-21 2021-03-09 Samsung Electronics Co., Ltd. Method of forming semiconductor device

Also Published As

Publication number Publication date
US8728898B2 (en) 2014-05-20
US20130115748A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
KR20130049393A (ko) 반도체 장치 제조방법
KR101728320B1 (ko) 반도체 소자의 제조 방법
KR101095780B1 (ko) 반도체 소자 및 그 제조방법
JP2008010866A (ja) 非晶質カーボン層を利用したシリンダー型キャパシターの製造方法
KR101910499B1 (ko) 반도체 장치의 캐패시터 제조방법
CN113675146A (zh) 半导体结构及其形成方法和存储器
KR20140074655A (ko) 반도체 장치의 캐패시터 제조 방법
KR20110120536A (ko) 비휘발성 메모리 장치 제조 방법
JP5683607B2 (ja) 集積回路一体型マイクロホン
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
KR101156033B1 (ko) 반도체 장치 제조방법
KR20040074459A (ko) 반도체 캐패시터의 저장 전극 형성방법
KR20140136143A (ko) 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
TWI838397B (zh) 用於形成包括具有不同介電厚度之兩個電容器的電子產品的方法和相對應的電子產品
KR101145334B1 (ko) 반도체 장치 제조방법
TWI310976B (en) Semiconductor device and method for fabricating capacitor of semiconductor device
KR20130023770A (ko) 캐패시터 제조방법
WO2014148561A1 (ja) 半導体装置の製造方法
US20120214304A1 (en) Semiconductor device and method of manufacturing the same
KR100668835B1 (ko) 캐패시터 제조방법
JP2011054676A (ja) 半導体装置の製造方法
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법
KR20030000695A (ko) 반도체소자의 스토리지 노드 형성방법
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20140080293A (ko) 반도체장치 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid